JP2017103879A - 電力変換装置 - Google Patents

Abstract

【課題】デッドタイムに設定に起因する弊害を従来よりも軽減する。【解決手段】上アームを構成する第１の半導体スイッチング素子と下アームを構成する第２の半導体スイッチング素子とからなるスイッチングレグを少なくとも１つ備える電力変換回路と、第１の半導体スイッチング素子をオン状態あるいはオフ状態に設定する第１の駆動パルス信号及び第２の半導体スイッチング素子をオフ状態あるいはオン状態に設定する第２の駆動パルス信号を生成する制御駆動部とを備え、第１の駆動パルス信号及び第２の駆動パルス信号は、状態遷移時において何れか一方あるいは両方が所定期間に亘って中間電位を経る。【選択図】図１

Description

本発明は、電力変換装置に関する。

インバータやチョッパ回路等の電力変換装置では、上アームを構成する半導体スイッチング素子と下アームを構成する半導体スイッチング素子とが同時にオン状態とならないように、各オン指令信号に両素子共にオフ状態とするデッドタイムが設定されている。例えば下記特許文献１には、このようなデッドタイムを用いて電力変換装置（双方向チョッパ回路）が開示されている。

特開２０１５−０３７３６３号公報

このようなデッドタイムの設定は、上アームの半導体スイッチング素子と下アームの半導体スイッチング素子とが同時にオン状態となることによる貫通電流を防止するための措置であるが、電力伝送容量の低下、電源利用率の低下、電圧・電流波形の歪み等の弊害を発生させる。従来の電力変換装置の設計では、このような弊害を許容せざるを得ないものとしてデッドタイムを設定し、貫通電流の発生を防止している。

本発明は、上述した事情に鑑みてなされたものであり、デッドタイムの設定に起因する弊害を従来よりも軽減することを目的とするものである。

上記目的を達成するために、本発明では、電力変換装置に係る第１の解決手段として、上アームを構成する第１の半導体スイッチング素子と下アームを構成する第２の半導体スイッチング素子とからなるスイッチングレグを少なくとも１つ備える電力変換回路と、前記第１の半導体スイッチング素子をオン状態あるいはオフ状態に設定する第１の駆動パルス信号及び前記第２の半導体スイッチング素子をオフ状態あるいはオン状態に設定する第２の駆動パルス信号を生成する制御駆動部とを備え、前記第１、第２の駆動パルス信号は、状態遷移時において何れか一方あるいは両方が所定期間に亘って中間電位を経る、という手段を採用する。

本発明では、電力変換装置に係る第２の解決手段として、上記第１の解決手段において、前記第１、第２の駆動パルス信号は、前記第１の駆動パルス信号が第１の時刻においてハイ電位からロー電位に遷移すると、前記第２の駆動パルス信号が前記第１の時刻において前記ロー電位から前記中間電位に立上た後に第２の時刻において前記中間電位から前記ハイ電位に立上り、前記第２の駆動パルス信号が第３の時刻において前記ハイ電位から前記ロー電位に立上ると、前記第１の駆動パルス信号が前記第３の時刻において前記ロー電位から前記中間電位に立上た後に第４の時刻において前記中間電位から前記ハイ電位に立上る、という手段を採用する。

本発明では、電力変換装置に係る第３の解決手段として、上記第１の解決手段において、前記第１、第２の駆動パルス信号は、前記第１の駆動パルス信号が第１の時刻においてハイ電位から前記中間電位に立下った後に第２の時刻において前記中間電位からロー電位に立下ると、前記第２の駆動パルス信号が前記第２の時刻において前記ロー電位から前記ハイ電位に立上り、前記第２の駆動パルス信号が第３の時刻において前記ハイ電位から前記中間電位に立上った後に第４の時刻において前記中間電位から前記ロー電位に立下ると、前記第１の駆動パルス信号が前記第４の時刻において前記ロー電位から前記ハイ電位に立上る、という手段を採用する。

本発明では、電力変換装置に係る第４の解決手段として、上記第１の解決手段において、前記第１、第２の駆動パルス信号は、前記第１の駆動パルス信号が第１の時刻においてハイ電位から前記中間電位に立下った後に第２の時刻において前記中間電位からロー電位に立下ると、前記第２の駆動パルス信号が前記第１の時刻において前記ロー電位から前記中間電位に立上った後に前記第２の時刻において前記中間電位から前記ハイ電位に立上り、前記第２の駆動パルス信号が第３の時刻において前記ハイ電位から前記中間電位に立下った後に第４の時刻において前記中間電位から前記ロー電位に立下ると、前記第１の駆動パルス信号が前記第３の時刻において前記ロー電位から前記中間電位に立上った後に前記第４の時刻において前記中間電位から前記ハイ電位に立上る、という手段を採用する。

本発明では、電力変換装置に係る第５の解決手段として、上記第１の解決手段において、前記第１、第２の駆動パルス信号は、前記第１の駆動パルス信号が第１の時刻においてハイ電位からロー電位に遷移すると、前記第２の駆動パルス信号が前記第１の時刻において前記ロー電位から前記中間電位に立上た後に第２の時刻において前記中間電位から前記ハイ電位に立上り、前記第２の駆動パルス信号が第３の時刻において前記ハイ電位から前記中間電位に立下った後に第４の時刻において前記中間電位から前記ロー電位に立下ると、前記第１の駆動パルス信号が前記第４の時刻において前記ロー電位から前記ハイ電位に立上る、という手段を採用する。

本発明では、電力変換装置に係る第６の解決手段として、上記第２〜第５のいずれかの解決手段において、前記制御駆動部は、前記ハイ電位、前記中間電位及び前記ロー電位を択一的に選択することにより前記第１の駆動パルス信号を出力する第１の駆動回路と、前記ハイ電位、前記中間電位及び前記ロー電位を択一的に選択することにより前記第２の駆動パルス信号を出力する第２の駆動回路とを備える、という手段を採用する。

本発明によれば、第１、第２の駆動パルス信号が状態遷移時において何れか一方あるいは両方が所定期間に亘って中間電位を経る、つまり第１、第２の半導体スイッチング素子を何れもオフ状態とするデッドタイムに代えて、状態遷移時において何れか一方あるいは両方を活性状態とするので、従来のデッドタイムに設定に起因する弊害を従来よりも軽減することが可能である。

本発明の一実施形態に係る電力変換装置の構成を示す回路図である。 本発明の一実施形態に係る電力変換装置の駆動回路を示す回路図である。 本発明の一実施形態に係る電力変換装置の駆動パルス信号を示す第１〜第４の波形図である。 本発明の第２実施形態に係る電力変換装置の駆動パルス信号を示す波形図である。 本発明の一実施形態に係る電力変換装置の駆動回路の変形例を示す回路図である。

以下、図面を参照して、本発明の一実施形態について説明する。
本実施形態に係る電力変換装置は、図１に示すようにインバータ回路１、制御駆動部２及び直流電源Ｅを備えている。インバータ回路１は直流電源Ｅから供給された直流電力を交流電力に変換する電力変換回路であり、４つのスイッチングトランジスタＱ１〜Ｑ４及び平滑コンデンサＣを備えている。

４つのスイッチングトランジスタＱ１〜Ｑ４のうち、２つのスイッチングトランジスタＱ１，Ｑ２は左レグ（スイッチングレグ）を構成し、他の２つのスイッチングトランジスタＱ３，Ｑ４は右レグ（スイッチングレグ）を構成している。また左レグを構成するスイッチングトランジスタＱ１，Ｑ２のうち、一方のスイッチングトランジスタＱ１は上アームを構成し、他方のスイッチングトランジスタＱ２は下アームを構成している。

一方、右レグを構成するスイッチングトランジスタＱ３，Ｑ４のうち、一方のスイッチングトランジスタＱ３は上アームを構成し、他方のスイッチングトランジスタＱ４は下アームを構成している。なお、このような４つのスイッチングトランジスタＱ１〜Ｑ４のうち、スイッチングトランジスタＱ１，Ｑ３は本発明における第１の半導体スイッチング素子に相当し、スイッチングトランジスタＱ２，Ｑ４は本発明における第２の半導体スイッチング素子に相当する。

このようなインバータ回路１は、左レグと右レグとから構成されており、左レグを構成する一対のスイッチングトランジスタＱ１，Ｑ２の接続点が第１の出力端子Ｔ１となり、また右レグを構成する一対のスイッチングトランジスタＱ３，Ｑ４の接続点が第２の出力端子Ｔ２となっている。すなわち、スイッチングトランジスタＱ１のエミッタ端子とスイッチングトランジスタＱ２のコレクタ端子の接続点が第１の出力端子Ｔ１であり、スイッチングトランジスタＱ３のエミッタ端子とスイッチングトランジスタＱ４のコレクタ端子の接続点が第２の出力端子Ｔ２である。これら第１の出力端子Ｔ１と第２の出力端子Ｔ２との間には、図示しない負荷が接続される。

なお、このような４つのスイッチングトランジスタＱ１〜Ｑ４は、図示するように例えばＩＧＢＴ（Insulated Gate Bipolar Transistor）である。ただし、４つのスイッチングトランジスタＱ１〜Ｑ４は、ＩＧＢＴに限定されるものではなく、各種のＭＯＳトランジスタあるいは各種のバイポーラトランジスタでもよい。

平滑コンデンサＣは、上記左レグ及び右レグの両端に並列接続されており、上記スイッチングトランジスタＱ１〜Ｑ４のオン／オフ動作に起因する直流電圧（入力電圧）の変動を抑制する。すなわち、スイッチングトランジスタＱ１〜Ｑ４のオン／オフ動作に対応して充放電を繰り返すことにより直流電圧（入力電圧）を平滑化する。

制御駆動部２は、４つのスイッチングトランジスタＱ１〜Ｑ４を駆動する４つの駆動パルス信号Ｓ１〜Ｓ４を生成し、当該駆動パルス信号Ｓ１〜Ｓ４をスイッチングトランジスタＱ１〜Ｑ４の制御端子（ゲート端子）にそれぞれ供給する。この制御駆動部２としては、インバータ回路１の負荷が何かによって様々な形態のものが考えられるが、例えば負荷がモータ（電動機）であった場合には、当該モータ（電動機）の回転状態の検出量と目標とする回転状態（目標量）とに基づいてモータ（電動機）の回転状態が目標量に近づくように４つの駆動パルス信号Ｓ１〜Ｓ４を生成する。

このような制御駆動部２は、上述した４つの駆動パルス信号Ｓ１〜Ｓ４を生成する駆動回路２ａ及び当該駆動回路２ａを制御する制御部２ｂから構成されている。駆動回路２ａは、制御部２ｂから入力される制御用のパルス信号に基づいて第１の駆動パルス信号Ｓ１をスイッチングトランジスタＱ１に供給し、第２の駆動パルス信号Ｓ２をスイッチングトランジスタＱ２に供給し、駆動パルス信号Ｓ３をスイッチングトランジスタＱ３に供給し、また駆動パルス信号Ｓ４をスイッチングトランジスタＱ４に供給する。制御部２ｂは、所定の制御プログラムに基づいて演算処理を行うことにより上記制御用のパルス信号を生成するソフトウエア制御装置である。

詳細については後述するが、上記４つの駆動パルス信号Ｓ１〜Ｓ４は、一般的な駆動パルス信号とは異なり、状態遷移時において何れか一方あるいは両方が所定期間に亘って中間電位を経るものである。すなわち、４つの駆動パルス信号Ｓ１〜Ｓ４は、ハイ電位Ｖ１、中間電位Ｖ２及びロー電位Ｖ３の三電位を取り得る三値パルス信号である。

４つのスイッチングトランジスタＱ１〜Ｑ４は、このような駆動パルス信号Ｓ１〜Ｓ４が制御端子（ゲート端子）に入力されることにより、各駆動パルス信号Ｓ１〜Ｓ４の信号電位がハイ電位Ｖ１の場合にはオン状態（飽和状態）となり、各駆動パルス信号Ｓ１〜Ｓ４の信号電位が中間電位Ｖ２の場合には活性状態となり、また各駆動パルス信号Ｓ１〜Ｓ４の信号電位がロー電位Ｖ３の場合にはオフ状態（遮断状態）となる。

図２は、このような第１の駆動パルス信号Ｓ１を生成する駆動回路２ａ（第１の駆動回路）の回路図である。なお、この図２では、第１の駆動パルス信号Ｓ１を生成する駆動回路２ａのみを示しているが、他の駆動パルス信号Ｓ２〜Ｓ４を生成する駆動回路も図２と全く同様に構成されている。すなわち、制御駆動部２は、第２の駆動パルス信号Ｓ２を生成する第２の駆動回路、第３の駆動パルス信号Ｓ３を生成する第３の駆動回路、第４の駆動パルス信号Ｓ４を生成する第４の駆動回路を備えている。これら第１〜第４の駆動回路演算部によって個別に制御される。

すなわち、制御駆動部２の駆動回路２ａは、３つのＭＯＳトランジスタＱｇ１〜Ｑｇ３、２つの抵抗器Ｒ１，Ｒ２及びダイオードＤ１から構成されており、駆動回路２ａと共に制御駆動部２を構成する演算部から入力される３つのゲート信号Ｇ１〜Ｇ３（二値パルス信号）を入力信号として第１の駆動パルス信号Ｓ１を生成する。

第１のＭＯＳトランジスタＱｇ１は、ドレイン端子が上記ハイ電位Ｖ１を電源電圧とする第１電源に接続され、ソース端子が第３のＭＯＳトランジスタＱｇ３のドレイン端子及び第２の抵抗器Ｒ２の一端に接続されている。このような第１のＭＯＳトランジスタＱｇ１のゲート端子には、ゲート信号Ｇ１が演算部から入力される。第２のＭＯＳトランジスタＱｇ２は、ドレイン端子が上記中間電位Ｖ２を電源電圧とする第２電源に接続され、ソース端子がダイオードＤ１のアノード端子に接続されている。このような第２のＭＯＳトランジスタＱｇ２のゲート端子には、ゲート信号Ｇ２が演算部から入力される。

第３のＭＯＳトランジスタＱｇ３は、ドレイン端子が上記第１のＭＯＳトランジスタＱｇ１のソース端子に接続され、ソース端子がスイッチングトランジスタＱ１のエミッタ端子に接続されている。このような第３のＭＯＳトランジスタＱｇ３のゲート端子には、ゲート信号Ｇ３が演算部から入力される。

第１の抵抗器Ｒ１は、一端がダイオードＤ１のカソード端子に接続され、他端がスイッチングトランジスタＱ１のゲート端子に接続されている、第２の抵抗器Ｒ２は、一端が第１のＭＯＳトランジスタＱｇ１のソース端子及び第２のＭＯＳトランジスタＱｇ２のドレイン端子に接続され、他端がスイッチングトランジスタＱ１のゲート端子に接続されている。ダイオードＤ１は、アノード端子が上記第２のＭＯＳトランジスタＱｇ２のソース端子に接続され、カソード端子が第１の抵抗器Ｒ１の一端に接続されている。

すなわち、このようなこの駆動回路２ａは、３つのＭＯＳトランジスタＱｇ１〜Ｑｇ３、２つの抵抗器Ｒ１，Ｒ２及びダイオードＤ１によってハイ電位Ｖ１、中間電位Ｖ２及びロー電位Ｖ３を択一的に選択することにより第１の駆動パルス信号を出力するパルス発生回路である。

図１に戻って、直流電源Ｅは、上記平滑コンデンサＣと同様に左レグ及び右レグに対して並列接続されており、所定電圧の直流電力を左レグ及び右レグの両端に供給（入力）する電圧源である。すなわち、直流電源Ｅの正極性端子は、左レグを構成するスイッチングトランジスタＱ１のコレクタ端子、右レグを構成するスイッチングトランジスタＱ３のコレクタ端子及び平滑コンデンサＣの一方の端子に接続され、直流電源Ｅの負極性端子は、左レグを構成するスイッチングトランジスタＱ２のエミッタ端子、右レグを構成するスイッチングトランジスタＱ４のエミッタ端子及び平滑コンデンサＣの他方の端子に接続されている。

次に、このような第１実施形態に係る電力変換装置の動作について、図３及び図４を参照して詳しく説明する。

この電力変換装置では、左レグを構成する１対のスイッチングトランジスタＱ１，Ｑ２及び右レグを構成する１対のスイッチングトランジスタＱ３，Ｑ４のオン状態／オフ状態が各々の駆動パルス信号Ｓ１〜Ｓ４によって順次切り替えられることにより、直流電源Ｅから供給された直流電力が交流電力に変換されて第１、第２の出力端子Ｔ１，Ｔ２の端子間に接続された負荷に供給される。

図３（ａ）は、このような電力変換装置において、制御駆動部２から左レグを構成する１対のスイッチングトランジスタＱ１，Ｑ２に供給される第１、第２の駆動パルス信号Ｓ１，Ｓ２の波形を示している。なお、右レグを構成する１対のスイッチングトランジスタＱ３，Ｑ４に制御駆動部２から供給される一対の駆動パルス信号Ｓ３，Ｓ４については図示を省略するが、図３（ａ）の波形とはロー電位とハイ電位とが逆になった波形となる。

この電力変換装置が作動を開始すると、第１、第２の駆動パルス信号Ｓ１，Ｓ２のうち、一方のスイッチングトランジスタＱ１のゲート端子に供給される第１の駆動パルス信号Ｓ１は、時刻ｔ０においてハイ電位Ｖ１に設定される一方、他方のスイッチングトランジスタＱ２のゲート端子に供給される第２の駆動パルス信号Ｓ２は、時刻ｔ０においてロー電位Ｖ３に設定される。そして、第１の駆動パルス信号Ｓ１は、時刻ｔ１（第１の時刻）においてハイ電位Ｖ１からロー電位Ｖ３に立下る一方、第２の駆動パルス信号Ｓ２は、時刻ｔ１においてロー電位Ｖ３からハイ電位Ｖ１に直接立上るのではなく、時刻ｔ１においてロー電位Ｖ３から中間電位Ｖ２に立上り、時刻ｔ１から第１期間Ｔｒ経過後の時刻ｔ２（第２の時刻）において中間電位Ｖ２からハイ電位Ｖ１に立上る。

ここで、従来技術では、時刻ｔ１において第１の駆動パルス信号Ｓ１がハイ電位Ｖ１からロー電位Ｖ３に立下ると、所定期間（デッドタイム）の後の時刻ｔ２において第２の駆動パルス信号Ｓ２がロー電位Ｖ３からハイ電位Ｖ１に直接立上る。すなわち、従来技術では、第１、第２の駆動パルス信号Ｓ１，Ｓ２が何れもロー電位Ｖ３となる期間（デッドタイム）が設けられる。

しかしながら、本実施形態に係る電力変換装置では、第１の駆動パルス信号Ｓ１がハイ電位Ｖ１からロー電位Ｖ３に立下って後の第１期間Ｔｒにおいて第２の駆動パルス信号Ｓ２をロー電位Ｖ３に維持するのではなく、中間電位Ｖ２に設定する。上記第１期間Ｔｒは従来のデッドタイムに相当する時間幅を有するが、この電力変換装置では、左レグを構成する第１、第２のスイッチングトランジスタＱ１，Ｑ２が何れもオフ状態となる期間（デッドタイム）が存在しない。そして、このことは右レグを構成する第３、第４のスイッチングトランジスタＱ３，Ｑ４についても全く同様である。

また、この中間電位Ｖ２は、第１期間Ｔｒにおいて１対のスイッチングトランジスタＱ１，Ｑ２に流れる電流が１対のスイッチングトランジスタＱ１，Ｑ２を劣化及び破壊させないような値となるように設定されている。したがって、この電力変換装置では、第１期間Ｔｒにおいて１対のスイッチングトランジスタＱ１，Ｑ２に流れる電流による１対のスイッチングトランジスタＱ１，Ｑ２の劣化及び破壊を防止することができる。

第１の駆動パルス信号Ｓ１は、所定期間に亘ってロー電位Ｖ３を維持すると、時刻ｔ３（第３の時刻）において中間電位Ｖ２に立上り、さらに時刻ｔ４（第４の時刻）において中間電位Ｖ２からハイ電位Ｖ１に立上る。すなわち、第１の駆動パルス信号Ｓ１は、第２期間Ｔｄ（時刻ｔ３〜ｔ４の間）において中間電位Ｖ２を経由してロー電位Ｖ３からハイ電位Ｖ１に立上る。一方、第２の駆動パルス信号Ｓ２は、時刻ｔ３においてハイ電位Ｖ１からロー電位Ｖ３に直接立ち下る。

この第２期間Ｔｄは従来のデッドタイムに相当する時間幅を有するが、当該第２期間Ｔｄにおいても、第１、第２の駆動パルス信号Ｓ１，Ｓ２が何れもロー電位Ｖ３となることにより１対のスイッチングトランジスタＱ１，Ｑ２が何れもオフ状態となることがないので、上述した第１期間Ｔｒと同様に従来のデッドタイムが存在しない。また、第２期間Ｔｄに流れる電流は１対のスイッチングトランジスタＱ１，Ｑ２の劣化及び破壊を生じさせない値に設定されているので、第２期間Ｔｄにおける１対のスイッチングトランジスタＱ１，Ｑ２の劣化及び破壊が防止される。

このように、第１実施形態に係る電力変換装置では、１対のスイッチングトランジスタＱ１，Ｑ２が何れもオフ状態となることの回避、また１対のスイッチングトランジスタＱ１，Ｑ２が何れもオン状態となるによる１対のスイッチングトランジスタＱ１，Ｑ２の劣化及び破壊の防止、という２つに事項を両方満足させるために、第１、第２の駆動パルス信号Ｓ１，Ｓ２に中間電位Ｖ２を導入する。このような第１実施形態に係る電力変換装置によれば、従来のデッドタイムに設定に起因する弊害、つまり電力伝送容量の低下、電源利用率の低下、電圧・電流波形の歪み等を軽減することが可能である。

ここで、第１、第２の駆動パルス信号Ｓ１，Ｓ２の波形については、図３（ａ）の波形に代えて図３（ｂ）〜（ｄ）の何れかの波形を採用してもよい。すなわち、図３（ｂ）の波形では、第１の駆動パルス信号Ｓ１が時刻ｔ１においてハイ電位Ｖ１から中間電位Ｖ２に立下り、さらに時刻ｔ２において中間電位Ｖ２からロー電位Ｖ３に立下ると共に第２の駆動パルス信号Ｓ２がロー電位Ｖ３からハイ電位Ｖ１に立上る。また、図３（ｂ）の波形では、時刻ｔ３において第２の駆動パルス信号Ｓ２がハイ電位Ｖ１から中間電位Ｖ２に立下り、さらに時刻ｔ４において中間電位Ｖ２からロー電位Ｖ３に立下ると共に第１の駆動パルス信号Ｓ１がロー電位Ｖ３からハイ電位Ｖ１に立上る。

また、図３（ｃ）の波形では、第１の駆動パルス信号Ｓ１が時刻ｔ１においてハイ電位Ｖ１から中間電位Ｖ２に立下ると共に第２の駆動パルス信号Ｓ２がロー電位Ｖ３から中間電位Ｖ２に立上る。そして、時刻ｔ２において第１の駆動パルス信号Ｓ１が中間電位Ｖ２からロー電位Ｖ３に立下ると共に第２の駆動パルス信号Ｓ２が中間電位Ｖ２からハイ電位Ｖ１に立上る。そして、時刻ｔ３において第１の駆動パルス信号Ｓ１がロー電位Ｖ３から中間電位Ｖ２に立上ると共に第２の駆動パルス信号Ｓ２がハイ電位Ｖ１から中間電位Ｖ２に立下る。さらに、時刻ｔ４において第１の駆動パルス信号Ｓ１が中間電位Ｖ２からハイ電位Ｖ１に立上ると共に第２の駆動パルス信号Ｓ２が中間電位Ｖ２からロー電位Ｖ３に立下る。

すなわち、図３（ａ）、（ｂ）の波形では、第１期間Ｔｒ及び第２期間Ｔｄにおいて、第１の駆動パルス信号Ｓ１あるいは第２の駆動パルス信号Ｓ２の何れか一方が中間電位Ｖ２に設定されるが、図３（ｃ）の波形では、第１の駆動パルス信号Ｓ１及び第２の駆動パルス信号Ｓ２の両方が中間電位Ｖ２に設定される。

さらに、図３（ｄ）の波形では、第１の駆動パルス信号Ｓ１が時刻ｔ１においてハイ電位Ｖ１からロー電位Ｖ３に立下ると共に第２の駆動パルス信号Ｓ２がロー電位Ｖ３から中間電位Ｖ２に立上る。そして、時刻ｔ２において、第２の駆動パルス信号Ｓ２が中間電位Ｖ２からハイ電位Ｖ１に立上る。そして、時刻ｔ３において第２の駆動パルス信号Ｓ２がハイ電位Ｖ１から中間電位Ｖ２に立下り、さらに時刻ｔ４において中間電位Ｖ２からロー電位Ｖ３に立下ると共に第１の駆動パルス信号Ｓ１がロー電位Ｖ３からハイ電位Ｖ１に立上る。

すなわち、図３（ｄ）の波形では、第１の駆動パルス信号Ｓ１は、ハイ電位Ｖ１あるいはロー電位Ｖ３のみに設定され、中間電位Ｖ２に設定されることはない。これに対して、第２の駆動パルス信号Ｓ２は、ハイ電位Ｖ１、中間電位Ｖ２あるいはロー電位Ｖ３の何れかにも設定される。なお、図３（ｄ）の波形において、第１の駆動パルス信号Ｓ１と第２の駆動パルス信号Ｓ２との波形を入れ替えてもよい。

ここで、このような第１、第２の駆動パルス信号Ｓ１，Ｓ２のうち、第１の駆動パルス信号Ｓ１を生成する駆動回路２ａの動作について、図４を参照して補足説明する。この図４は、上記図３（ａ）の第２期間Ｔｄ及び当該第２期間Ｔｄの前後における３つのゲート信号Ｇ１〜Ｇ３（二値パルス信号）及び第１の駆動パルス信号Ｓ１を示している。

なお、上述したように第２の駆動パルス信号Ｓ２及び第３、第４の駆動パルス信号Ｓ３，Ｓ４を生成する駆動回路は、図２に示した駆動回路２ａと同一構成を備えており、タイミング以外の基本動作は駆動回路２ａと同様である。したがって、第２の駆動パルス信号Ｓ２〜第４の駆動パルス信号Ｓ２〜Ｓ４を生成する駆動回路の動作説明については、これを省略する。

図４に示すように、時刻ｔ２〜ｔ３において２つのゲート信号Ｇ１，Ｇ２はローレベルであり、ゲート信号Ｇ３のみがハイレベルである。すなわち、時刻ｔ２〜ｔ３において、第１、第２のＭＯＳトランジスタＱｇ１，Ｑｇ２はオフ（ＯＦＦ）状態であり、第３のＭＯＳトランジスタＱｇ３のみがオン（ＯＮ）状態である。したがって、この時刻ｔ２〜ｔ３では、第１の駆動パルス信号Ｓ１の信号電位はロー電位Ｖ３となる。

そして、時刻ｔ３〜ｔ４では、ゲート信号Ｇ１は引き続きローレベルを維持するが、ゲート信号Ｇ２はローレベルからハイレベルにレベル遷移し、またゲート信号Ｇ３はハイレベルからローレベルにレベル遷移する。この結果、第１のＭＯＳトランジスタＱｇ１はオフ（ＯＦＦ）状態を維持するものの、第２のＭＯＳトランジスタＱｇ２はオン（ＯＮ）状態に変化し、また第３のＭＯＳトランジスタＱｇ３がオフ（ＯＦＦ）状態に変化するので、第１の駆動パルス信号Ｓ１の信号電位は中間電位Ｖ２となる。

そして、時刻ｔ４〜ｔ５では、ゲート信号Ｇ３は引き続きローレベルを維持するが、ゲート信号Ｇ１はローレベルからハイレベルにレベル遷移し、またゲート信号Ｇ２はハイレベルからローレベルにレベル遷移する。この結果、第３のＭＯＳトランジスタＱｇ３はオフ（ＯＦＦ）状態を維持するものの、第１のＭＯＳトランジスタＱｇ１はオン（ＯＮ）状態に変化し、また第２のＭＯＳトランジスタＱｇ２はオフ（ＯＦＦ）状態に変化するので、第１の駆動パルス信号Ｓ１の信号電位はハイ電位Ｖ１となる。さらに、時刻ｔ５〜ｔ６では、３つのゲート信号Ｇ１〜Ｇ３は、上述した時刻ｔ２〜ｔ３の場合と同一になるので、第１の駆動パルス信号Ｓ１の信号電位はロー電位Ｖ３に復帰する。

本実施形態では、このような３つのゲート信号Ｇ１〜Ｇ３に基づいてハイ電位Ｖ１、中間電位Ｖ２及びロー電位Ｖ３の三電位を取り得る第１の駆動パルス信号Ｓ１が生成される。すなわち、本実施形態では、駆動回路２ａの回路構成として図２に示す回路構成を採用することにより、二値パルス信号であるゲート信号Ｇ１〜Ｇ３に基づいて三値パルス信号である第１の駆動パルス信号Ｓ１を容易に生成することができる。

なお、本発明は上記実施形態に限定されるものではなく、例えば以下のような変形例が考えられる。
（１）上記実施形態では、図２に示す回路構成を駆動回路２ａに採用したが、本発明はこれに限定されない。制御駆動部２の駆動回路として、例えば図５に示すような駆動回路２ａ’を採用してもよい。すなわち、駆動回路２ａ’は、駆動回路２ａに対して２つのダイオードＤ２，Ｄ３及び第３の抵抗器Ｒ３を追加したものである。

ダイオードＤ２は、アノード端子が第１のＭＯＳトランジスタＱｇ１のソース端子及び第３のＭＯＳトランジスタＱｇ３のドレイン端子に接続され、カソード端子が第２の抵抗器Ｒ２の一端に接続されている。ダイオードＤ３は、アノード端子が第３の抵抗器Ｒ３の一端に接続され、カソード端子が第１のＭＯＳトランジスタＱｇ１のソース端子、第３のＭＯＳトランジスタＱｇ３のドレイン端子及び上記ダイオードＤ２のアノード端子に接続されている。第３の抵抗器Ｒ３は、一端が上記ダイオードＤ３のアノード端子に接続され、他端が第１の抵抗器Ｒ１の他端、第２の抵抗器Ｒ２の他端及びスイッチングトランジスタＱ１のゲート端子に接続されている。

このような駆動回路２ａによれば、第１の抵抗器Ｒ１にはダイードＤ１が直列接続され、第２の抵抗器Ｒ２にはダイードＤ２が直列接続され、また第３の抵抗器Ｒ３にはダイードＤ３が直列接続されているので、第１〜第３の抵抗器Ｒ１〜Ｒ３の値を調節することにより３つのＭＯＳトランジスタＱｇ１〜Ｑｇ３のターンオン特性あるいはターンオフ特性を個別に設定することが可能である。

（２）上記図２に示す駆動回路２ａでは、電源電圧が異なる２つの電源つまり第１電源及び第２電源を必要とする。第２電源を用いることなく第１電源のみを用いて駆動回路を構成する場合には、例えば所定の分圧器やレギュレータ等を用いて第１電源の電源電圧Ｖ１を分圧して電源電圧Ｖ２を生成してもよい。

（３）上記実施形態では、第１期間Ｔｒにおける中間電位と第２期間Ｔｄにおける中間電位とは同じ電圧Ｖ２に設定したが、本発明はこれに限定されない。必要に応じて第１期間Ｔｒにおける中間電位と第２期間Ｔｄにおける中間電位とを異なる電圧としてもよい。さらに、上記第１期間Ｔｒ及び第２期間Ｔｄについては、同一時間幅でもよく、あるいは異なる時間幅でもよい。

（４）図３（ａ）ではロー電位Ｖ３からハイ電位Ｖ１に立上る際に中間電位Ｖ２を経由するようにし、図３（ｂ）ではハイ電位Ｖ１からロー電位Ｖ３に立下る際に中間電位Ｖ２を経由するようにした。すなわち、図３（ａ）及び図３（ｂ）の中間電位を同じ電圧Ｖ２に設定したが、ロー電位Ｖ３からハイ電位Ｖ１に立上る際の中間電位とハイ電位Ｖ１からロー電位Ｖ３に立下る際に中間電位を異なる電圧としてもよい。

１ インバータ回路
Ｑ１〜Ｑ４
Ｃ 平滑コンデンサ
Ｅ 直流電源
２ 制御駆動部
２ａ 駆動回路（第１の駆動回路）
２ｂ 制御部
Ｑｇ１〜Ｑｇ３ ＭＯＳトランジスタ
Ｒ１，Ｒ２ 抵抗器
Ｄ１ ダイオード
Ｓ１ 第１の駆動パルス信号
Ｓ２ 第２の駆動パルス信号
Ｑｇ１〜Ｑｇ３ ＭＯＳトランジスタ
Ｒ１，Ｒ２ 抵抗器
Ｄ１ ダイオード

Claims (6)

1. 上アームを構成する第１の半導体スイッチング素子と下アームを構成する第２の半導体スイッチング素子とからなるスイッチングレグを少なくとも１つ備える電力変換回路と、
   前記第１の半導体スイッチング素子をオン状態あるいはオフ状態に設定する第１の駆動パルス信号及び前記第２の半導体スイッチング素子をオフ状態あるいはオン状態に設定する第２の駆動パルス信号を生成する制御駆動部とを備え、
   前記第１、第２の駆動パルス信号は、状態遷移時において何れか一方あるいは両方が所定期間に亘って中間電位を経ることを特徴とする電力変換装置。
2. 前記第１、第２の駆動パルス信号は、前記第１の駆動パルス信号が第１の時刻においてハイ電位からロー電位に遷移すると、前記第２の駆動パルス信号が前記第１の時刻において前記ロー電位から前記中間電位に立上た後に第２の時刻において前記中間電位から前記ハイ電位に立上り、前記第２の駆動パルス信号が第３の時刻において前記ハイ電位から前記ロー電位に立上ると、前記第１の駆動パルス信号が前記第３の時刻において前記ロー電位から前記中間電位に立上た後に第４の時刻において前記中間電位から前記ハイ電位に立上ることを特徴とする請求項１記載の電力変換装置。
3. 前記第１、第２の駆動パルス信号は、前記第１の駆動パルス信号が第１の時刻においてハイ電位から前記中間電位に立下った後に第２の時刻において前記中間電位からロー電位に立下ると、前記第２の駆動パルス信号が前記第２の時刻において前記ロー電位から前記ハイ電位に立上り、前記第２の駆動パルス信号が第３の時刻において前記ハイ電位から前記中間電位に立上った後に第４の時刻において前記中間電位から前記ロー電位に立下ると、前記第１の駆動パルス信号が前記第４の時刻において前記ロー電位から前記ハイ電位に立上ることを特徴とする請求項１記載の電力変換装置。
4. 前記第１、第２の駆動パルス信号は、前記第１の駆動パルス信号が第１の時刻においてハイ電位から前記中間電位に立下った後に第２の時刻において前記中間電位からロー電位に立下ると、前記第２の駆動パルス信号が前記第１の時刻において前記ロー電位から前記中間電位に立上った後に前記第２の時刻において前記中間電位から前記ハイ電位に立上り、前記第２の駆動パルス信号が第３の時刻において前記ハイ電位から前記中間電位に立下った後に第４の時刻において前記中間電位から前記ロー電位に立下ると、前記第１の駆動パルス信号が前記第３の時刻において前記ロー電位から前記中間電位に立上った後に前記第４の時刻において前記中間電位から前記ハイ電位に立上ることを特徴とする請求項１に記載の電力変換装置。
5. 前記第１、第２の駆動パルス信号は、前記第１の駆動パルス信号が第１の時刻においてハイ電位からロー電位に遷移すると、前記第２の駆動パルス信号が前記第１の時刻において前記ロー電位から前記中間電位に立上た後に第２の時刻において前記中間電位から前記ハイ電位に立上り、前記第２の駆動パルス信号が第３の時刻において前記ハイ電位から前記中間電位に立下った後に第４の時刻において前記中間電位から前記ロー電位に立下ると、前記第１の駆動パルス信号が前記第４の時刻において前記ロー電位から前記ハイ電位に立上ることを特徴とする請求項１に記載の電力変換装置。
6. 前記制御駆動部は、
   前記ハイ電位、前記中間電位及び前記ロー電位を択一的に選択することにより前記第１の駆動パルス信号を出力する第１の駆動回路と、
   前記ハイ電位、前記中間電位及び前記ロー電位を択一的に選択することにより前記第２の駆動パルス信号を出力する第２の駆動回路と
   を備えることを特徴とする請求項２〜５のいずれか一項に記載の電力変換装置。

Images