CN103731995B - 无引线镀金封装基板及其制备方法 - Google Patents
无引线镀金封装基板及其制备方法 Download PDFInfo
- Publication number
- CN103731995B CN103731995B CN201310723868.XA CN201310723868A CN103731995B CN 103731995 B CN103731995 B CN 103731995B CN 201310723868 A CN201310723868 A CN 201310723868A CN 103731995 B CN103731995 B CN 103731995B
- Authority
- CN
- China
- Prior art keywords
- dry film
- gold plating
- wiring board
- package substrate
- coverage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Manufacturing Of Printed Wiring (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
本发明公开了一种无引线镀金封装基板的制备方法，包括如下步骤：（1）外层线路制作；（2）整板沉铜；（3）贴干膜、显影、第一次闪蚀操作，露出需要镀金的线路，并在线路板的板面上形成第一干膜覆盖区；（4）第二次贴干膜、显影操作，在第一干膜覆盖区上形成第二干膜覆盖区；（5）电镀金操作；（6）退膜、第二次闪蚀操作，即得所述无引线镀金封装基板。本发明采用此工艺方法可将现有技术中起导通作用的引线删除，提高产品排版的设计自由度、增加线路的密集度及降低产品的体积。
Description
技术领域
本发明涉及印制线路板技术领域，特别是涉及一种无引线镀金封装基板及其制备方法。
背景技术
在封装基板产品生产过程中，需要在与芯片链接的基板位置进行表面镀金处理，现有的制备方法为在需要镀金的位置进行引线导通。
随着元器件的小型化、集成度的提高，需要高密度、微细化图形的布线。在芯片尺寸固定的前提下，必然促进基板位置的布线及线路设计进一步微细化，而有引线镀金的设计已极大地了基板位置的布线。因此为适应高密度封装基板的生产，本发明设计了无引线镀金工艺。
发明内容
基于此，本发明的目的是提供一种无引线镀金封装基板的制备方法。
具体的技术方案如下：
一种无引线镀金封装基板的制备方法，包括如下步骤：
（1）将前工序处理后的线路板的外层进行线路制作；
（2）将步骤（1）得到的线路板进行整板沉铜操作；
（3）将步骤（2）得到的线路板进行贴干膜、显影、第一次闪蚀操作，露出需要镀金的线路，并在线路板的板面上形成第一干膜覆盖区；
（4）对步骤（3）得到的线路板进行第二次贴干膜、显影操作，在第一干膜覆盖区上形成第二干膜覆盖区；
（5）将步骤（4）得到的线路板进行电镀金操作；
（6）将步骤（5）得到的线路板进行退膜、第二次闪蚀操作，即得所述无引线镀金封装基板。
在其中一个实施例中，步骤（2）中，整板沉铜的厚度为0.5-1μm。
在其中一个实施例中，步骤（3）和（4）中贴干膜的操作采用真空方式进行，工艺参数如下：真空压膜温度为60-90℃，抽真空时间控制为30-50s，压力为0.4-0.6MPa，加压时间为20-50s。
在其中一个实施例中，所述第二干膜覆盖区各边长尺寸比所述第一干膜覆盖区各边长尺寸大60-80μm。
本发明的另一目的是提供上述制备方法制备得到的无引线镀金封装基板。
具体的技术方案如下：
上述述制备方法制备得到的无引线镀金封装基板。
本发明的原理及优点如下：
为了克服现有技术中镀金封装基板采用引线的制备方法存在的缺陷，本发明采用的技术方案是提供了一种无引线镀金封装基板产品的生产工艺，其最重要的改进点在于：
（1）线路制作后进行整板沉铜操作，使得需要镀金的线路能够导通，从而避免使用引线；同时整板沉铜的铜厚控制在0.5-1μm，既确保电路导通，又不会对板面的线路造成影响。
（2）贴干膜的操作采用真空方式进行，能够保证干膜与线路板紧密贴合，避免产生缺陷，特别是第二次贴干膜操作中为避免在电镀金工序中出现渗金进而影响品质，在设计过程中考虑电镀药水对干膜的冲击，因此在第二次贴干膜操作中采用真空贴膜方式。
（3）第二干膜覆盖区各边长尺寸比所述第一干膜覆盖区各边长尺寸大60-80μm，以确保真空贴膜的效果防止镀金过程中出现渗金等缺陷。
本发明采用此工艺方法可将现有技术中起导通作用的引线删除，提高产品排版的设计自由度、增加线路的密集度及降低产品的体积。
附图说明
图1为实施例步骤（1）得到的线路板的剖面图；
图2为实施例步骤（2）得到的线路板的剖面图；
图3为实施例步骤（3）贴干膜显影后线路板的剖面图；
图4为实施例步骤（3）得到的线路板的剖面图；
图5为实施例步骤（4）得到的线路板的剖面图；
图6为实施例步骤（5）得到的线路板的剖面图；
图7为实施例步骤（6）退膜后的线路板的剖面图；
图8为实施例步骤（6）得到的线路板的剖面图。
附图标记说明：
101、基板；102、线路；103、沉铜层；104、第一干膜覆盖区；105、第二干膜覆盖区；106、电镀金层。
具体实施方式
以下结合附图和实施例对本申请做进一步阐述。
本实施例一种无引线镀金封装基板的制备方法，包括如下步骤：
（1）将前工序处理后的线路板的外层进行线路制作（如图1所示，101为基板，102为线路）；
（2）将步骤（1）得到的线路板进行整板沉铜操作（如图2所示，103为沉铜层），整板沉铜的厚度为0.5-1μm；
（3）将步骤（2）得到的线路板进行真空贴干膜、显影（如图3所示）、第一次闪蚀操作（闪蚀操作与现有的蚀刻操作相同，区别仅在于蚀刻的时间较短，主要是由于需要蚀刻掉的沉铜层较薄），露出需要镀金的线路，并在线路板的板面上形成第一干膜覆盖区104（如图4所示）；
（4）对步骤（3）得到的线路板进行第二次真空贴干膜、显影操作（如图5所示），在第一干膜覆盖区上形成第二干膜覆盖区105，所述第二干膜覆盖区各边长尺寸比所述第一干膜覆盖区各边长尺寸大60-80μm；
真空贴干膜的工艺参数为：真空压膜温度为60-90℃，抽真空时间控制为30-50s，压力为0.4-0.6MPa，加压时间为20-50s。
（5）将步骤（4）得到的线路板进行电镀金操作（如图6所示，106为电镀金层）；
（6）将步骤（5）得到的线路板进行退膜（如图7所示）、第二次闪蚀操作（如图8所示），即得所述无引线镀金封装基板。
本实施例的生产工艺具有如下优点：
（1）线路制作后进行整板沉铜操作，使得需要镀金的线路能够导体，从而避免使用引线；同时整板沉铜的铜厚控制在0.5-1μm，即确保电路导通，又不会对板面的线路造成影响。
（2）贴干膜的操作采用真空方式进行，能够保证干膜与线路板紧密贴合，避免产生缺陷，特别是第二次贴干膜操作。为避免在电镀金工序中出现渗金进而影响品质，并在设计过程中考虑电镀药水对干膜的冲击，因此在第二次贴干膜操作中采用真空贴膜方式。
（3）第二干膜覆盖区各边长尺寸比所述第一干膜覆盖区各边长尺寸大60-80μm，以确保真空贴膜的效果防止镀金过程中出现渗金等缺陷。
采用此工艺方法可将现有技术中起导通作用的引线删除，提高产品排版的设计自由度、增加线路的密集度及降低产品的体积。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。
Claims (3)
1.一种无引线镀金封装基板的制备方法，其特征在于，包括如下步骤：
(1)将前工序处理后的线路板的外层进行线路制作；
(2)将步骤(1)得到的线路板进行整板沉铜操作；整板沉铜的厚度为0.5-1μm；
(3)将步骤(2)得到的线路板进行贴干膜、显影、第一次闪蚀操作，露出需要镀金的线路，并在线路板的板面上形成第一干膜覆盖区；
(4)对步骤(3)得到的线路板进行第二次贴干膜、显影操作，在第一干膜覆盖区上形成第二干膜覆盖区；
所述第二干膜覆盖区各边长尺寸比所述第一干膜覆盖区各边长尺寸大60-80μm；
(5)将步骤(4)得到的线路板进行电镀金操作；
(6)将步骤(5)得到的线路板进行退膜、第二次闪蚀操作，即得所述无引线镀金封装基板。
2.根据权利要求1所述的无引线镀金封装基板的制备方法，其特征在于，步骤(3)和(4)中贴干膜的操作采用真空方式进行，工艺参数如下：真空压膜温度为60-90℃，抽真空时间为30-50s，压力为0.4-0.6MPa，加压时间为20-50s。
3.权利要求1-2任一项所述制备方法制备得到的无引线镀金封装基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310723868.XA CN103731995B (zh) | 2013-12-24 | 2013-12-24 | 无引线镀金封装基板及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310723868.XA CN103731995B (zh) | 2013-12-24 | 2013-12-24 | 无引线镀金封装基板及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103731995A CN103731995A (zh) | 2014-04-16 |
| CN103731995B true CN103731995B (zh) | 2017-05-03 |
Family
ID=50455878
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310723868.XA Active CN103731995B (zh) | 2013-12-24 | 2013-12-24 | 无引线镀金封装基板及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103731995B (zh) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104582287B (zh) * | 2014-12-31 | 2018-01-30 | 广州兴森快捷电路科技有限公司 | 一种无引线镀金板退膜方法 |
| CN104582332B (zh) * | 2015-01-21 | 2018-07-24 | 广州兴森快捷电路科技有限公司 | 一种精细线路封装基板及其制备方法 |
| CN110324979A (zh) * | 2018-03-29 | 2019-10-11 | 欣强电子（清远）有限公司 | 一种无导线镀金印制线路板的制作工艺 |
| CN112384005B (zh) * | 2020-11-03 | 2022-04-29 | 珠海杰赛科技有限公司 | 一种用于镀金印刷电路板的导线蚀刻方法 |
| CN114698256A (zh) * | 2020-12-30 | 2022-07-01 | 深南电路股份有限公司 | 电路板的制作方法、电路板及电子装置 |
| CN113038725A (zh) * | 2021-03-08 | 2021-06-25 | 深圳市迅捷兴科技股份有限公司 | 高频电路板化学沉铜形成导电层线路侧壁与表面镀金方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101636039A (zh) * | 2008-07-22 | 2010-01-27 | 南亚电路板股份有限公司 | 成型切割前的印刷电路板与其制法 |
| CN102045955A (zh) * | 2010-12-28 | 2011-05-04 | 深南电路有限公司 | 等长金手指的镀金方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5163547B2 (ja) * | 2009-03-09 | 2013-03-13 | 日本電気株式会社 | プリント配線基板のカードエッジ端子製造方法 |
-
2013
- 2013-12-24 CN CN201310723868.XA patent/CN103731995B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101636039A (zh) * | 2008-07-22 | 2010-01-27 | 南亚电路板股份有限公司 | 成型切割前的印刷电路板与其制法 |
| CN102045955A (zh) * | 2010-12-28 | 2011-05-04 | 深南电路有限公司 | 等长金手指的镀金方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103731995A (zh) | 2014-04-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103731995B (zh) | 无引线镀金封装基板及其制备方法 | |
| US7342303B1 (en) | Semiconductor device having RF shielding and method therefor | |
| CN101710581B (zh) | 半导体芯片的封装结构及其制造工艺 | |
| CN102339809B (zh) | 一种多圈引脚排列四边扁平无引脚封装及制造方法 | |
| CN103985647B (zh) | 一种制备铜柱凸点的方法 | |
| CN103021890B (zh) | 一种qfn封装器件的制造方法 | |
| US10079161B2 (en) | Method for producing a semiconductor package | |
| US20150050782A1 (en) | Fabrication method of packaging substrate | |
| CN104582287A (zh) | 一种无引线镀金板退膜方法 | |
| CN104465584A (zh) | 基于有源埋入的微波射频基板结构及其制备方法 | |
| CN106128965A (zh) | 一种无基板封装器件的制作方法 | |
| CN102354689B (zh) | 一种面阵引脚排列四边扁平无引脚封装及制造方法 | |
| CN103887256A (zh) | 一种高散热芯片嵌入式电磁屏蔽封装结构及其制作方法 | |
| CN206584922U (zh) | 预包封无导线可电镀引线框架封装结构 | |
| CN106684050A (zh) | 一种金属柱导通埋芯片线路板结构及其工艺方法 | |
| TWM496230U (zh) | 晶粒封裝 | |
| CN103065975B (zh) | 一种再布线qfn封装器件的制造方法 | |
| CN105161474A (zh) | 扇出型封装结构及其生产工艺 | |
| CN103021876A (zh) | 一种高密度qfn封装器件的制造方法 | |
| US20120160549A1 (en) | Printed circuit board having embedded electronic component and method of manufacturing the same | |
| CN103050452B (zh) | 一种再布线高密度aaqfn封装器件及其制造方法 | |
| CN104105340A (zh) | 一种封装基板导通孔结构及制作方法 | |
| CN105720021B (zh) | 集成电路封装件及其制造方法 | |
| CN104093272A (zh) | 一种改进的半导体封装基板结构及其制作方法 | |
| CN102931165B (zh) | 封装基板的制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |