CN103730448B - 封装基板及其制作方法 - Google Patents

封装基板及其制作方法 Download PDF

Info

Publication number
CN103730448B
CN103730448B CN201310146277.0A CN201310146277A CN103730448B CN 103730448 B CN103730448 B CN 103730448B CN 201310146277 A CN201310146277 A CN 201310146277A CN 103730448 B CN103730448 B CN 103730448B
Authority
CN
China
Prior art keywords
layer
base plate
conductive
holes
packaging according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310146277.0A
Other languages
English (en)
Other versions
CN103730448A (zh
Inventor
陈裕华
骆韦仲
胡迪群
谢昌宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Industrial Technology Research Institute ITRI
Unimicron Technology Corp
Original Assignee
Industrial Technology Research Institute ITRI
Unimicron Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Industrial Technology Research Institute ITRI, Unimicron Technology Corp filed Critical Industrial Technology Research Institute ITRI
Publication of CN103730448A publication Critical patent/CN103730448A/zh
Application granted granted Critical
Publication of CN103730448B publication Critical patent/CN103730448B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/147—Semiconductor insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Abstract

一种封装基板及其制作方法，包括：具有多个导电穿孔的中介层、形成于该中介层一侧上的感旋光性介电层、以及形成于该感旋光性介电层中且电性连接该导电穿孔的导电盲孔。借由黄光开孔工艺的对准度佳的特性，而于该感旋光性介电层上形成孔径极小的盲孔时仍能有效对准该导电穿孔，所以该导电穿孔的孔径可缩小至所需尺寸，而不受盲孔的对位限制，因而提高该导电穿孔于该中介层上的布设密度。

Description

封装基板及其制作方法
技术领域
本发明有关于一种封装基板，尤指一种埋设中介层的封装基板及其制作方法。
背景技术
随着电子产品更趋于轻薄短小及功能不断提升的需求，芯片的布线密度愈来愈高，并以奈米尺寸作单位，因而芯片上的各该接点之间的间距极小。然而，目前覆晶式封装基板的电性接点的间距以微米尺寸作单位，所以无法有效缩小至对应该芯片接点的间距的大小，导致虽有高线路密度的半导体芯片，却未有可配合的封装基板，以致于无法有效生产电子产品。
为克服上述的问题，于封装基板与半导体芯片之间增设一硅中介板(Siliconinterposer)，且于该硅中介板中以电镀金属的方式形成导电硅穿孔（Through-siliconvia,TSV），再于其上形成线路重布层（Redistribution layer,RDL），令该硅中介板的一侧借由该导电硅穿孔的端部结合导电凸块以电性结合间距较大的封装基板的接点，而该硅中介板的另一侧借由该线路重布层最上层的电性连接垫以结合间距较小的芯片的接点。借此，使封装基板可结合具有高布线密度接点的芯片。
然而，因该硅中介板以该些导电凸块设于该封装基板上会增加整体结构的高度，所以遂发展出嵌埋硅中介板于该封装基板中的技术，以降低整体结构的高度。如图1所示，一硅中介层10具有多个导电硅穿孔（TSV）100及线路重布层（RDL）11，且一模封层12包覆该硅中介层10，而一线路增层结构15设于该硅中介层10与该模封层12上，该线路增层结构15包含至少一介电层13、设于该介电层13上的线路层14、及设于该介电层13中且电性连接线路层14与该导电硅穿孔100的导电盲孔140，又一绝缘保护层16形成于该线路增层结构15上，且形成有多个开孔160，以外露该线路增层结构15的电性接触垫153。借由该导电盲孔140取代导电凸块，使该硅中介层10能嵌埋于封装基板1中，以供承载芯片之用。
目前于该导电硅穿孔100的制作中，会形成一绝缘层101于该导电硅穿孔100的侧壁上，且该绝缘层101的材质普遍使用SiNX、聚合物、高温炉或化学气相沉积（CVD）产生的SiO2。
此外，于制作该导电盲孔140时，如图1’所示，会先于介电层13上以激光方式形成盲孔130，再于该盲孔130中形成导电材，以成为导电盲孔140。于现有工艺技术中，激光所形成的盲孔130的直径d为50um，且激光开孔的对位准确度为+/-15um（也就是盲孔130的位置偏移值为30um），所以该导电硅穿孔100的端面直径r需大于80um，才能善用低成本的PCB工艺，且利于该盲孔130完全位于该导电硅穿孔100的端面上方。
然而，因该导电硅穿孔100的孔径过大，致使该硅中介层10的导电硅穿孔100的布设密度难以提高。
此外，为了提高布设密度及降低成本，若使该导电硅穿孔100’的端面直径r’小于50um，则激光开孔将难以对位，也就是该盲孔130的位置无法完全位于该导电硅穿孔100’的端面上方，如图1”所示，导致该导电盲孔140接触该硅中介层10的硅材，而与该导电硅穿孔100的电性连接不良。
因此，如何克服现有技术中的种种问题，实已成目前亟欲解决的课题。
发明内容
本揭露的主要目的在于提供一种封装基板及其制作方法，可提高该导电穿孔于该中介层上的布设密度。
本揭露的一实施例提供一种嵌埋有中介层的封装基板，借由黄光开孔工艺取代现有激光开孔工艺，而黄光开孔所形成的孔径（盲孔的直径）可小于激光开孔所能形成的孔径，且光掩膜曝光（即形成盲孔）的对准度也低于激光开孔的对准度，所以导电穿孔的孔径可小于50um。
其中，该中介层含有硅材。
其中，该线路重布层的最外层具有多个电极垫。
其中，该导电穿孔的外侧壁上具有绝缘层。
其中，该封装基板还包括线路层，其形成于该感旋光性介电层上，且电性连接该些导电盲孔。
其中，该线路层嵌埋于该感旋光性介电层中。
其中，该封装基板还包括线路增层结构，其形成于该感旋光性介电层与该线路层上。
其中，该封装基板还包括绝缘保护层，其形成于该线路增层结构上，且该绝缘保护层具有多个开孔，以外露该线路增层结构的部份线路，以供作为电性接触垫。
其中，该封装基板还包括模封层，其包覆该中介层。
其中，该线路重布层外露出该模封层。
另外，本发明还提出一种封装基板的制作方法，包括：提供一中介层，其具有相对的第一侧与第二侧、及连通该第一侧与该第二侧的多个导电穿孔，且该中介层的第一侧上形成有电性连接该导电穿孔的线路重布层；于该中介层的该第二侧上形成感旋光性介电层；于该感旋光性介电层上形成多个盲孔，令该导电穿孔外露于该盲孔；以及于该些盲孔中形成导电盲孔，以电性连接该导电穿孔。
其中，该中介层含有硅材。
其中，该线路重布层的最外层具有多个电极垫，以接置芯片。
其中，该导电穿孔的外侧壁上具有绝缘层。
其中，该感旋光性介电层借由黄光开孔工艺形成该些盲孔。
其中，该方法还包括于该感旋光性介电层上形成线路层，且电性连接该些导电盲孔。
其中，该方法还包括于该感旋光性介电层与该线路层上形成线路增层结构。
其中，该方法还包括于该线路增层结构上形成绝缘保护层，且该绝缘保护层具有多个开孔，以外露该线路增层结构的部份线路，以供作为电性接触垫。
其中，该方法还包括于形成该感旋光性介电层之前，形成一模封层包覆该中介层，使该中介层嵌埋于该模封层中。
其中，该线路重布层外露出该模封层。
因此，借由黄光开孔工艺的应用，使该导电穿孔的孔径可大幅缩小而不受盲孔的对位限制，不仅可提高该导电穿孔于该中介层上的布设密度，且可减少该导电穿孔中的导电材使用量，以降低生产成本、提高生产速率、减少材料应力作用及增加可靠度。
此外，借由提高盲孔的对准度，使该盲孔的位置可完全位于该导电穿孔的端面上方，而可避免该导电盲孔接触该中介层的硅材，因而有效提升该导电盲孔与该导电穿孔的电性连接品质。
又，缩小盲孔的孔径，也可减少盲孔端面于该封装基板上所占的面积，因而增加更多的布线空间，所以能提升该封装基板上的布线密度。
附图说明
图1为现有嵌埋有硅中介层的封装基板的剖面示意图；其中，图1’及图1”为图1的局部放大图；
图2及图2’为本发明封装基板的不同实施例的剖面示意图；
图3A至图3F为本发明封装基板的制作方法的剖面示意图；其中，图3C’为图3C的局部放大图，图3F’为图3F的另一实施例；以及
图3G为后续应用本发明封装基板的工艺的剖面示意图。
其中，附图标记：
1,2,2’：封装基板
10：硅中介层
100,100’：导电硅穿孔
101,201：绝缘层
11,21：线路重布层
12,22：模封层
13,250：介电层
130,230：盲孔
14,24,24’,251：线路层
140,240,252：导电盲孔
15,25：线路增层结构
153,253：电性接触垫
16,26：绝缘保护层
160,260：开孔
20：中介层
20a：第一侧
20b：第二侧
200：导电穿孔
210：电极垫
23：感旋光性介电层
3：半导体芯片
30：导电凸块或导电柱
4：焊球
D,R,d,r,r’：直径
L：切割线。
具体实施方式
以下借由特定的具体实施例说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其它优点及功效。
须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供本领域技术人员的了解与阅读，并非用以限定本发明可实施的限定条件，所以不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“上”、“第一”、“第二”及“一”等用语，也仅为便于叙述的明了，而非用以限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当也视为本发明可实施的范畴。
图2揭示本发明一实施例的封装基板的剖面示意图。如图2所示，该封装基板2包括：一中介层(Interposer)20、一感旋光性介电层23以及一线路层24。
所述的中介层20含有硅材，且具有相对的第一侧20a与第二侧20b、及贯穿该第一侧20a与第二侧20b的多个导电穿孔200，该第一侧20a上形成有电性连接各该导电穿孔200的线路重布层21，而该线路重布层21的最外层具有多个电极垫210，又各该导电穿孔200的外侧壁上具有一绝缘层201，且该导电穿孔200的端面直径为20μm(举例而言)。
所述的感旋光性介电层23形成于该中介层20的第二侧20b上，且该感旋光性介电层23的材质可为感旋光性聚酰亚胺（Photo-Sensitive Polyimide,PSPI）、苯环丁烯（Benzocyclclobutene,BCB）等。
所述的线路层24形成于该感旋光性介电层23上，如图2所示，且具有形成于该感旋光性介电层23中的导电盲孔240，以电性连接该导电穿孔200。
于另一实施例中，如图2’所示，该线路层24’也可嵌埋于该感旋光性介电层23中，以降低整体结构高度。
请参阅图3A至图3F，其用于说明所述的封装基板2的制作方法。
如图3A所示，形成一模封层22包覆该中介层20，使该中介层20嵌埋于该模封层22中，且该线路重布层21外露于该模封层22。
如图3B所示，于该模封层22与该中介层20的第二侧20b上形成该感旋光性介电层23。
如图3C及图3C’所示，进行黄光开孔工艺，于该感旋光性介电层23上形成多个盲孔230，令该导电穿孔200外露于该盲孔230。
如图3D所示，于该感旋光性介电层23上形成该线路层24，且于该些盲孔230中形成该导电盲孔240，以电性连接该导电穿孔200与该线路层24。
借由于该感旋光性介电层23上进行黄光开孔工艺，而黄光开孔所形成的盲孔230的直径D可小至10μm，且黄光开孔的对位准确度为+/-5μm以下，也就是该盲孔230的位置偏移值小于10μm，因而对准度提高，所以该导电穿孔200的直径R可缩小至20μm以下。
因此，相较于现有技术，本发明可依需求缩小该导电穿孔200的孔径，不仅可提高该中介层20中对于该导电穿孔200的布设密度，且可减少形成于该导电穿孔200中的导电材，以降低材料成本、电镀工艺的成本，因而减少材料应力作用、提高电镀工艺的速率及增加产品的可靠度。
此外，借由黄光开孔的对准度高，使该孔径极小的盲孔230的位置可完全位于该孔径极小的导电穿孔200的端面上方，而可避免该导电盲孔240接触该中介层20的硅材，因而有效提升该导电盲孔240与该导电穿孔200的电性连接品质。
又，相较于现有技术，缩小该盲孔230的孔径会减少该盲孔230端面于该感旋光性介电层23上所占的面积，因而增加更多的布线空间，所以能提升该线路层24的布设密度。
另外，可依需求进行制作线路增层结构25，再进行切割工艺。如图3E所示，于该感旋光性介电层23与该线路层24上形成线路增层结构25，该线路增层结构25包含至少一介电层250、形成于该介电层250上的另一线路层251、及形成于该介电层250中且电性连接该些线路层24,251的另一导电盲孔252。
接着，于该线路增层结构25上形成绝缘保护层26，且该绝缘保护层26形成有多个开孔260，以外露该线路增层结构25的部份线路，俾供作为电性接触垫253。
一般以激光钻孔制作该导电盲孔252的盲孔，所以需制作激光对位垫（laseralignment mark），而借由形成该感旋光性介电层23，于制作该线路层24时，可同时制作激光对位垫，以减少工艺步骤。
如图3F所示，沿图3E的切割线L进行切割工艺，以形成该封装基板2。于该封装基板2’的另一实施例中，如图3F’所示，制作该线路增层结构25时，也可将该线路层251嵌埋于该介电层250中，以降低整体结构高度。
于后续应用中，如图3G所示，一半导体芯片3可借由导电凸块或导电柱30，如焊锡凸块或铜柱(Cu pillar)接置于该线路重布层21的电极垫210上，且于各该电性接触垫253上可形成一焊球4，以借由该些焊球4将该封装基板2结合至一电路板（图未示）。
上述实施例仅用以例示性说明本发明的原理及其功效，而非用于限制本发明。任何本领域技术人员均可在不违背本发明的精神及范畴下，对上述实施例进行修改。因此本发明的权利保护范围，应如权利要求书所列。

Claims (19)

1.一种封装基板，其包括：
中介层，其具有相对的第一侧与第二侧、及贯穿该第一侧与该第二侧的多个导电穿孔，该第一侧上形成有电性连接该导电穿孔的线路重布层，各该多个导电穿孔具有彼此相对的第一端与第二端，且该第一端与该第二端分别切齐于该中介层的该第一侧与该第二侧；
感旋光性介电层，其形成于该中介层的该第二侧上，且该感旋光性介电层的材质为感旋光性聚酰亚胺，该感旋光性介电层直接接触各该多个导电穿孔的该第二端；以及
多个导电盲孔，其形成于该感旋光性介电层中，以电性连接该导电穿孔。
2.根据权利要求1所述的封装基板，其特征在于，该中介层含有硅材。
3.根据权利要求1所述的封装基板，其特征在于，该线路重布层的最外层具有多个电极垫。
4.根据权利要求1所述的封装基板，其特征在于，该导电穿孔的外侧壁上具有绝缘层。
5.根据权利要求1所述的封装基板，其特征在于，该封装基板还包括线路层，其形成于该感旋光性介电层上，且电性连接该些导电盲孔。
6.根据权利要求5所述的封装基板，其特征在于，该线路层嵌埋于该感旋光性介电层中。
7.根据权利要求5所述的封装基板，其特征在于，该封装基板还包括线路增层结构，其形成于该感旋光性介电层与该线路层上。
8.根据权利要求7所述的封装基板，其特征在于，该封装基板还包括绝缘保护层，其形成于该线路增层结构上，且该绝缘保护层具有多个开孔，以外露该线路增层结构的部份线路，以供作为电性接触垫。
9.根据权利要求1所述的封装基板，其特征在于，该封装基板还包括模封层，其包覆该中介层。
10.根据权利要求9所述的封装基板，其特征在于，该线路重布层外露出该模封层。
11.一种封装基板的制作方法，其特征在于，包括：
提供一中介层，其具有相对的第一侧与第二侧、及连通该第一侧与该第二侧的多个导电穿孔，且该中介层的第一侧上形成有电性连接该导电穿孔的线路重布层，各该多个导电穿孔具有彼此相对的第一端与第二端，且该第一端与该第二端分别切齐于该中介层的该第一侧与该第二侧；
于该中介层的该第二侧上形成感旋光性介电层，该感旋光性介电层直接接触各该多个导电穿孔的该第二端；
借由黄光开孔工艺于该感旋光性介电层上形成多个盲孔，令该导电穿孔外露于该盲孔；以及
于该些盲孔中形成导电盲孔，以电性连接该导电穿孔。
12.根据权利要求11所述的封装基板的制作方法，其特征在于，该中介层含有硅材。
13.根据权利要求11所述的封装基板的制作方法，其特征在于，该线路重布层的最外层具有多个电极垫，以接置芯片。
14.根据权利要求11所述的封装基板的制作方法，其特征在于，该导电穿孔的外侧壁上具有绝缘层。
15.根据权利要求11所述的封装基板的制作方法，其特征在于，还包括于该感旋光性介电层上形成线路层，且电性连接该些导电盲孔。
16.根据权利要求15所述的封装基板的制作方法，其特征在于，还包括于该感旋光性介电层与该线路层上形成线路增层结构。
17.根据权利要求16所述的封装基板的制作方法，其特征在于，还包括于该线路增层结构上形成绝缘保护层，且该绝缘保护层具有多个开孔，以外露该线路增层结构的部份线路，以供作为电性接触垫。
18.根据权利要求11所述的封装基板的制作方法，其特征在于，还包括于形成该感旋光性介电层之前，形成一模封层包覆该中介层，使该中介层嵌埋于该模封层中。
19.根据权利要求18所述的封装基板的制作方法，其特征在于，该线路重布层外露出该模封层。
CN201310146277.0A 2012-10-11 2013-04-24 封装基板及其制作方法 Active CN103730448B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW101137406 2012-10-11
TW101137406A TWI499023B (zh) 2012-10-11 2012-10-11 封裝基板及其製法

Publications (2)

Publication Number Publication Date
CN103730448A CN103730448A (zh) 2014-04-16
CN103730448B true CN103730448B (zh) 2017-01-18

Family

ID=50454465

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310146277.0A Active CN103730448B (zh) 2012-10-11 2013-04-24 封装基板及其制作方法

Country Status (3)

Country Link
US (1) US9485874B2 (zh)
CN (1) CN103730448B (zh)
TW (1) TWI499023B (zh)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI548052B (zh) * 2014-04-22 2016-09-01 矽品精密工業股份有限公司 半導體中介板及封裝結構
US9799622B2 (en) 2014-06-18 2017-10-24 Dyi-chung Hu High density film for IC package
US9263373B2 (en) 2014-06-18 2016-02-16 Dyi-chung Hu Thin film RDL for nanochip package
US10319607B2 (en) * 2014-08-22 2019-06-11 Taiwan Semiconductor Manufacturing Company, Ltd. Package-on-package structure with organic interposer
US9362256B2 (en) 2014-10-08 2016-06-07 Dyi-chung Hu Bonding process for a chip bonding to a thin film substrate
US9502321B2 (en) 2014-10-24 2016-11-22 Dyi-chung Hu Thin film RDL for IC package
US9502322B2 (en) 2014-10-24 2016-11-22 Dyi-chung Hu Molding compound supported RDL for IC package
CN205016513U (zh) 2014-10-24 2016-02-03 胡迪群 具有封装胶体支撑的电路重新分布层结构
US9431335B2 (en) 2014-10-24 2016-08-30 Dyi-chung Hu Molding compound supported RDL for IC package
US9756738B2 (en) 2014-11-14 2017-09-05 Dyi-chung Hu Redistribution film for IC package
TWI548043B (zh) * 2014-11-17 2016-09-01 矽品精密工業股份有限公司 封裝結構及其製法
US9478500B2 (en) * 2015-02-17 2016-10-25 Advanced Semiconductor Engineering, Inc. Interposer substrate, semiconductor structure and fabricating process thereof
US9818684B2 (en) * 2016-03-10 2017-11-14 Amkor Technology, Inc. Electronic device with a plurality of redistribution structures having different respective sizes
TWI600133B (zh) * 2015-05-25 2017-09-21 美光科技公司 半導體元件及其製作方法
TW201701429A (zh) * 2015-06-24 2017-01-01 華亞科技股份有限公司 晶圓級封裝及其製作方法
TWI576928B (zh) * 2015-10-21 2017-04-01 力成科技股份有限公司 模封互連基板及其製造方法
US9984898B2 (en) * 2016-06-29 2018-05-29 Advanced Semiconductor Engineering, Inc. Substrate, semiconductor package including the same, and method for manufacturing the same
US10141198B2 (en) 2016-07-08 2018-11-27 Dyi-chung Hu Electronic package and manufacturing method thereof
US9922920B1 (en) 2016-09-19 2018-03-20 Nanya Technology Corporation Semiconductor package and method for fabricating the same
US10818584B2 (en) * 2017-11-13 2020-10-27 Dyi-chung Hu Package substrate and package structure
US10916494B2 (en) * 2019-01-02 2021-02-09 Qualcomm Incorporated Device comprising first solder interconnects aligned in a first direction and second solder interconnects aligned in a second direction
EP3723459A1 (en) 2019-04-10 2020-10-14 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Component carrier with high passive intermodulation (pim) performance
US11387177B2 (en) * 2019-06-17 2022-07-12 Taiwan Semiconductor Manufacturing Company Ltd. Package structure and method for forming the same
CN111554641A (zh) * 2020-05-11 2020-08-18 上海天马微电子有限公司 半导体封装件及其制作方法
US11830796B2 (en) * 2021-03-25 2023-11-28 Taiwan Semiconductor Manufacturing Company, Ltd. Circuit substrate, package structure and method of manufacturing the same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1199921A (zh) * 1997-05-19 1998-11-25 冲电气工业株式会社 半导体装置及其制造方法
CN102497723A (zh) * 2006-05-02 2012-06-13 揖斐电株式会社 内置耐热性基板电路板

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004050476B3 (de) * 2004-10-16 2006-04-06 Infineon Technologies Ag Verfahren zum Herstellen einer Umverdrahtungs-Leiterplatte
KR20100037300A (ko) * 2008-10-01 2010-04-09 삼성전자주식회사 내장형 인터포저를 갖는 반도체장치의 형성방법
US8674513B2 (en) * 2010-05-13 2014-03-18 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structures for substrate
TWI436376B (zh) * 2011-09-23 2014-05-01 Inpaq Technology Co Ltd 多層螺旋結構之共模濾波器及其製造方法
TWI476888B (zh) * 2011-10-31 2015-03-11 Unimicron Technology Corp 嵌埋穿孔中介層之封裝基板及其製法
KR20130077400A (ko) * 2011-12-29 2013-07-09 삼성전기주식회사 박막형 코일 부품 및 그 제조 방법
US20130242493A1 (en) * 2012-03-13 2013-09-19 Qualcomm Mems Technologies, Inc. Low cost interposer fabricated with additive processes

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1199921A (zh) * 1997-05-19 1998-11-25 冲电气工业株式会社 半导体装置及其制造方法
CN102497723A (zh) * 2006-05-02 2012-06-13 揖斐电株式会社 内置耐热性基板电路板

Also Published As

Publication number Publication date
CN103730448A (zh) 2014-04-16
US9485874B2 (en) 2016-11-01
TW201415593A (zh) 2014-04-16
US20140102777A1 (en) 2014-04-17
TWI499023B (zh) 2015-09-01

Similar Documents

Publication Publication Date Title
CN103730448B (zh) 封装基板及其制作方法
US11791256B2 (en) Package substrate and method of fabricating the same
CN102903680B (zh) 半导体封装件及其制法
CN102832181B (zh) 芯片尺寸封装件
US20150351219A1 (en) Printed circuit board and method of manufacturing the same
CN103325760B (zh) 形成于半导体基板上的导电凸块及其制法
CN103794569B (zh) 封装结构及其制法
CN104425417B (zh) 半导体装置及其制法
CN103597594A (zh) 用于交替的封装功能的微电子衬底
CN104409439A (zh) 线路基板
CN105097760A (zh) 半导体封装件及其制法与承载结构
KR20140017293A (ko) 반도체 패키지 및 이의 제조 방법
US8723319B2 (en) BGA package structure and method for fabricating the same
CN107403785A (zh) 电子封装件及其制法
CN104124212B (zh) 半导体封装件及其制法
JP2012253227A (ja) 配線基板及びその製造方法
CN102403308A (zh) 一种不对称多芯片系统级集成封装器件及其封装方法
WO2013064592A2 (en) Wafer scale technique for interconnecting vertically stacked dies
WO2017203822A1 (ja) 表示装置、および電子機器
CN101587842A (zh) 芯片封装载板及其制造方法
CN104810339B (zh) 封装基板及其制法暨半导体封装件及其制法
CN103779314A (zh) 封装基板及其制作方法
CN103219302B (zh) 穿孔中介板
KR20210126188A (ko) 반도체 소자
TWI495073B (zh) 矽穿孔結構

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant