CN103681585B - 引线框架、qfn封装体、及形成qfn封装体的方法 - Google Patents
引线框架、qfn封装体、及形成qfn封装体的方法 Download PDFInfo
- Publication number
- CN103681585B CN103681585B CN201310752935.0A CN201310752935A CN103681585B CN 103681585 B CN103681585 B CN 103681585B CN 201310752935 A CN201310752935 A CN 201310752935A CN 103681585 B CN103681585 B CN 103681585B
- Authority
- CN
- China
- Prior art keywords
- pin
- groove
- chip carrier
- array
- lead frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 40
- 238000000034 method Methods 0.000 title claims abstract description 22
- 210000003205 muscle Anatomy 0.000 claims description 63
- 238000005538 encapsulation Methods 0.000 claims description 18
- 239000000084 colloidal system Substances 0.000 claims description 13
- 239000004020 conductor Substances 0.000 claims description 7
- 230000002093 peripheral effect Effects 0.000 claims description 3
- 230000004907 flux Effects 0.000 abstract 1
- 238000005476 soldering Methods 0.000 abstract 1
- 229910000679 solder Inorganic materials 0.000 description 13
- 238000003466 welding Methods 0.000 description 10
- 230000012447 hatching Effects 0.000 description 7
- 230000008595 infiltration Effects 0.000 description 7
- 238000001764 infiltration Methods 0.000 description 7
- 230000009286 beneficial effect Effects 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 6
- 230000000717 retained effect Effects 0.000 description 5
- 239000012634 fragment Substances 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000010030 laminating Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000012856 packing Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 241000272168 Laridae Species 0.000 description 1
- 230000003064 anti-oxidating effect Effects 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 238000010257 thawing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49548—Cross section geometry
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
- H01L23/49582—Metallic layers on lead frames
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Geometry (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Manufacturing & Machinery (AREA)
- Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
Abstract
本发明涉及引线框架、QFN封装体、及形成QFN封装体的方法。一种适于QFN封装的引线框架包括第一芯片座和相邻的第二芯片座、第一引脚阵列和第二引脚阵列。第一、第二引脚阵列配置为连接位于其各自近侧的第一、第二芯片座的电路。第一引脚阵列和第二引脚阵列通过连筋连接在一起，且在曝露表面具有凹槽，该凹槽在去除连筋后仍会部分保留，该凹槽的保留部分的深度在引脚厚度的1／3～2／3的范围之内，开口宽度在引脚宽度的1／4～2／3的范围之内，在引脚长度方向上延伸至1／6～1／2的范围之内。凹槽的该保留的部分在单独的芯片封装体中曝露在外，在表面贴装程序中，融化的焊料更容易沿凹槽浸润以使得表面贴装更为牢固。
Description
技术领域
本发明大体上涉及芯片封装，更具体地，涉及方形扁平无引脚(Quad Flat No-lead，QFN)结构的封装。
背景技术
QFN是一种无引脚封装，呈正方形或矩形，封装底部中央位置有一个大面积裸露的焊盘，具有导热的作用，在大焊盘的封装外围有实现电气连接的导电焊盘。由于QFN封装不像传统的SOIC与TSOP封装那样具有鸥翼状引线，内部引脚与焊盘之间的导电路径短，自感系数以及封装体内布线电阻很低，所以，它能提供卓越的电性能。此外，它还通过外露的引线框架焊盘提供了出色的散热性能，该焊盘具有直接散热的通道，用于释放封装内的热量。通常，将散热焊盘直接焊接在电路板上，并且PCB中的散热过孔有助于将多余的功耗扩散到铜接地板中，从而吸收多余的热量
发明内容
本发明的一个主要目的在于提供一种新的引线框架方案，以进一步改善性能。
一个实施例公开了一种适于QFN封装的引线框架，其包括第一芯片座和相邻的第二芯片座、第一引脚阵列和第二引脚阵列。第一引脚阵列位于第一芯片座朝向第二芯片座的一侧，配置为连接位于第一芯片座的电路。第二引脚阵列位于所述芯片座朝向第一芯片座的一侧，配置为连接位于第二芯片座的电路。第一引脚阵列和第二引脚阵列通过连筋连接在一起，且在第一引脚阵列和第二引脚阵列的曝露表面具有凹槽，该凹槽在去除连筋后仍会部分保留，该凹槽的保留部分的深度在引脚厚度的1／3～2／3的范围之内，开口宽度在引脚宽度的1／4～2／3的范围之内，在引脚长度方向上延伸至1／6～1／2的范围之内。
在一个实施例中，引线框架还包括位于所述第一引脚阵列和第二引脚阵列的端部的减薄突起。
在另一个实施例中，引线框架中的连筋在引脚之间的桥接部分减薄。
在再一个实施例中，引线框架的引脚阵列上凹槽可经由贴膜封闭。
在又一个实施例中，引线框架的引脚阵列上凹槽的保留部分在引脚宽度方向上的最大宽度大于在引脚端部的开口宽度。
一个实施例公开了一种QFN封装体，其包括：芯片座；引脚阵列，位于该芯片座的周围；芯片，固定于所述芯片座上，并且通过金属导线与所述引脚阵列电性连接；胶体，其覆盖所述芯片和金属导线，且至少部分地覆盖所述芯片座和引脚阵列；其中，所述引脚阵列中至少一引脚上具有在外边缘开口的凹槽，该凹槽的深度在引脚厚度的1／3～2／3的范围之内，开口宽度在引脚宽度的1／4～2／3的范围之内，在引脚长度方向上延伸至1／6～1／2的范围之内。
一个实施例中，QFN封装体的引脚上的凹槽在引脚宽度方向上的最大宽度大于在引脚外边缘的开口宽度。
一个实施例公开了一种形成QFN封装体的方法，该方法包括：形成引线框架。该引线框架包括：第一芯片座和相邻的第二芯片座；第一引脚阵列，其位于所述第一芯片座朝向所述第二芯片座的一侧，配置为连接位于所述第一芯片座的电路；第二引脚阵列，其位于所述第二芯片座朝向所述第一芯片座的一侧，配置为连接位于所述第二芯片座的电路；其中，所述第一引脚阵列和第二引脚阵列通过连筋连接在一起。该方法还包括：在所述第一引脚阵列和第二引脚阵列的曝露表面形成凹槽，该凹槽在去除所述连筋后仍会部分保留，该凹槽的保留部分的深度在引脚厚度的1／3～2／3的范围之内，开口宽度在引脚宽度的1／4～2／3的范围之内，在引脚长度方向上延伸至1／6～1／2的范围之内。
在一个实施例中，形成QFN封装体的方法，还包括步骤：在所述引线框架的曝露表面加膜；灌胶封装；切单去除所述连筋以形成QFN封装体。
在另一个实施例中，形成QFN封装体的方法中的加膜步骤将所述凹槽封闭以与外界隔离，避免在灌胶封装过程中被污染。
在又一个实施例中，形成QFN封装体的方法还包括：引脚之间的桥接部分减薄连筋。
附图说明
结合附图，以下关于本发明的优选实施例的详细说明将更易于理解。本发明以举例的方式予以说明，并非受限于附图，附图中类似的附图标记指示相似的元件。
图1示出了适于QFN封装的引线框架的一个实施例的平面布局；
图2A示出了适于QFN封装的引线框架的一个实施例的局部立体视图；
图2B示出了图2A中的局部在去除连筋后的立体视图；
图3示出了形成QFN封装体的一个实施例的方法流程图；
图4示出了适于QFN封装的引线框架的一个实施例的局部平面布局；
图5示出了适于QFN封装的引线框架的另一个实施例的局部平面布局；
图6示出了适于QFN封装的引线框架的又一个实施例的局部平面布局；
图7示出了适于QFN封装的引线框架的再一个实施例的局部平面布局；
图8示出了适于QFN封装的引线框架的又一个实施例的局部平面布局；
图9示出了一个QFN封装体的局部剖视图。
具体实施方式
附图的详细说明意在作为本发明的当前优选实施例的说明，而非意在代表本发明能够得以实现的仅有形式。应理解的是，相同或等同的功能可以由意在包含于本发明的精神和范围之内的不同实施例完成。
如图1所示，一种适于QFN封装的引线框架10包括芯片座12所组成的阵列。各相邻芯片座12之间的引脚14的阵列通过连筋16连接在一起。连筋16互相连接形成网状结构，从而将引线框架连接成一个整体。芯片座12通过支撑杆13连接到框架上。应理解的是，包括图1在内的各附图仅意在示意性地示出芯片座12、引脚14的阵列、连筋16以及其他部件之间的相对位置关系，而非意在精确地显示各部件的尺寸比例。引线框架10适合与其他部件整体封装，封装后去除连筋16即可形成各个独立的QFN封装的芯片。
图2A示出了一个引线框架中的两个相邻芯片座之间的局部结构的立体视图。如图所示，引脚14a的阵列和引脚14b的阵列通过连筋16连接在一起。图中未示出的两个相邻芯片座分别位于引脚14a阵列的近侧和引脚14b阵列的近侧。引脚14a阵列和引脚14b阵列分别配置为连接位于其各自近侧芯片座的电路(该电路一般是指用于封装的芯片，但是也可以包括一些被动元件等其他具有电性功能的部件)。连筋16在相邻引脚之间的桥接部分减薄。引脚14a的端部具有减薄的突起18a，引脚14b的端部具有减薄的突起18b。该突起有助于将引脚固定于封装体之内。每一个引脚14a和一个引脚14b对齐连通，在其曝露表面具有横跨于连筋两侧的凹槽17。连筋16的减薄部分、引脚端部的突起18、以及凹槽17可以是在制作引线框架时冲压成型的，也可以是在形成框架后再部分蚀刻而形成的；或者其中的一部分是冲压成型的，而另一部分是部分蚀刻形成的。
图2B示出了图2A中的局部在去除连筋后的立体视图。在去除连筋16之后，引脚14a的阵列和引脚14b的阵列断开连接，而凹槽17在引脚14a上保留了一部分17a，在引脚14b上保留了一部分17b。部分减薄的连筋16减少了去除过程的金属碎屑，降低了金属碎屑填满保留凹槽(即凹槽在封装完成后去除连筋16之后的保留部分，故保留凹槽即凹槽的保留部分，下同)17a、17b的风险。该保留的凹槽部分17a、17b在单独的芯片封装体中曝露在外，在表面贴装程序中，融化的焊料更容易沿凹槽浸润以使得表面贴装更为牢固。虽然图2A、图2B中示出的引脚14a、14b上均具有凹槽，但容易理解的是，在某些其他实施例中，引线框架或者QFN封装体中也可以有部分的引脚没有凹槽。
图3示出了一种形成QFN封装体的方法30的流程图。该方法30包括步骤31、32、33以及36、37和38。在步骤31中形成引线框架，例如但不限于图1中所示布局的引线框架，各相邻芯片座之间的引脚阵列通过连筋连接在一起，连筋互相连接形成网状结构，从而将引线框架连接成一个整体。在步骤32中，部分地减薄引线框架中的连筋。在步骤33中，在引脚阵列的曝露表面形成凹槽，该凹槽在去除连筋后仍会部分保留。步骤32、33形成的引脚阵列和连筋例如但不限于图2A所示，且连筋减薄的深度和凹槽的深度尺寸可以是不一样的。在步骤36中，在引线框架的曝露表面，也就是在引脚阵列形成凹槽的那个表面，贴合一保护贴膜。之后在步骤37中进行整体灌胶封装(Molding)。在整体灌胶封装程序进行时，由于胶体是整体灌封在整个引线框架的正面，并且引线框架的背面(也就是引脚阵列上开槽的那一面)和模具很难进行严密的贴合，胶体可能会透过缝隙污染引线框架背面，例如胶体灌充入图2A所示引脚阵列的槽17中，从而导致产品污染而成为不合格品。而保护贴膜能够较好的与引线框架贴合，故可以在整体灌胶封装程序进行的过程中防止胶体透过缝隙而污染引线框架背面。另外，由于保护贴膜优选在引脚阵列上的凹槽形成之后即贴于引线框架上，该保护贴膜同时可以起到保护引线框架条背面的引脚、防止氧化的作用。部分减薄的连筋在减薄部分会被封装胶体所包围，从而使得包括引脚阵列、连筋在内的金属构件更为紧密地结合在封装胶体中。在之后的步骤38中，按照各个芯片模块之间的切割道进行切割，切割道与连筋同宽的或者比连筋略宽，从而将连筋去除，形成各个单独的QFN封装体，该步骤也可以称为切单(Singulation)步骤。
另一实施例中，步骤32、33可以合并在一个步骤中完成，无论是冲压还是蚀刻方法，均可以一次完成。
图4示出了一个引线框架中的两个相邻芯片座之间的结构的局部平面布局。两个相邻芯片座之间的引脚44a阵列和引脚44b阵列对齐，并通过连筋46连接在一起。引脚44a阵列和引脚44b阵列分别配置为连接位于其各自近侧芯片座的电路。连筋46在相邻引脚之间的桥接部分减薄。引脚44a的端部具有减薄的突起48a，引脚44b的端部具有减薄的突起48b。该突起有助于将引脚固定于封装体之内。引脚的曝露表面具有横跨于连筋两侧的凹槽47。虚线框49示出了切割线，亦即在切单步骤中将去除的部分。凹槽47在去除连筋46之后仍然在引脚44a和44b上各自保留一部分。突起处的剖线4a、凹槽47处的剖线4b各自对应的剖面示于图中右侧。引脚44a和44b是对称的，长度、宽度、厚度均基本一致。保留的凹槽的深度d4在引脚44a、44b厚度的1／3～2／3的范围之内；保留凹槽的开口通常居于引脚的正中，开口宽度w4在引脚宽度的1／4～2／3的范围之内；保留凹槽的长度l4在引脚长度方向上延伸至1／6～1／2的范围之内。这样的保留凹槽一方面保证了足够的体积以避免被碎屑填满，一方面提供了比直角平缓的倾斜角度以利于融化焊料的浸润焊接，一方面又保证了引脚的足够的结构强度。
图5示出了另一个引线框架中的两个相邻芯片座之间的结构的局部平面布局。两个相邻芯片座之间的引脚54a阵列和引脚54b阵列对齐，并通过连筋56连接在一起。引脚54a阵列和引脚54b阵列分别配置为连接位于其各自近侧芯片座的电路。连筋56在相邻引脚之间的桥接部分减薄。引脚54a的端部具有减薄的突起58a，引脚54b的端部具有减薄的突起58b。该突起有助于将引脚固定于封装体之内。引脚的曝露表面具有横跨于连筋两侧的凹槽57。虚线框59示出了切割线，亦即在切单步骤中将去除的部分。凹槽57在去除连筋56之后仍然在引脚54a和54b上各自保留一部分。连筋的减薄部分从桥接部分延伸到引脚上形成凹槽53，凹槽53与凹槽57互不贯通，且凹槽53的长度小于并在切割线59区域的宽度之内。部分减薄的连筋56在减薄部分会被封装胶体所包围，凹槽53会被封装胶体填满，从而使得包括引脚阵列、连筋在内的金属构件更为紧密地结合在封装胶体中。凹槽53和57区域的剖线5a、突起区域的剖线5b以及凹槽57区域的剖线5c各自对应的剖面示于图中右侧。引脚54a和54b是对称的，长度、宽度、厚度均基本一致。保留的凹槽的深度在引脚54a、54b厚度的1／3～2／3的范围之内；保留凹槽的开口通常居于引脚的正中，开口宽度在引脚宽度的1／4～2／3的范围之内；保留凹槽在引脚长度方向上延伸至1／6～1／2的范围之内。这样的保留凹槽一方面保证了足够的体积以避免被碎屑填满，一方面提供了比直角平缓的倾斜角度以利于融化焊料的浸润焊接，一方面又保证了引脚的足够的结构强度。从桥接部分延伸的减薄凹槽53进一步减少了金属碎屑的总量，避免填满凹槽57的保留部分。
图6示出了又一个引线框架中的两个相邻芯片座之间的结构的局部平面布局。两个相邻芯片座之间的引脚64a阵列和引脚64b阵列对齐，并通过连筋66连接在一起。引脚64a阵列和引脚64b阵列分别配置为连接位于其各自近侧芯片座的电路。连筋66在相邻引脚之间的桥接部分减薄。引脚64a的端部具有减薄的突起68a，引脚64b的端部具有减薄的突起68b。该突起有助于将引脚固定于封装体之内。引脚的曝露表面具有横跨于连筋两侧的凹槽67。虚线框69示出了切割线，亦即在切单步骤中将去除的部分。凹槽67在去除连筋66之后仍然在引脚64a和64b上各自保留一部分。连筋的减薄部分从桥接部分延伸到引脚上形成凹槽63，凹槽63与凹槽67互不贯通，且凹槽63的长度等于并且正好位于切割线69区域的宽度之内。突起区域的剖线6a、以及凹槽63和67区域的剖线6b各自对应的剖面示于图中右侧。引脚64a和64b是对称的，长度、宽度、厚度均基本一致。保留的凹槽的深度在引脚64a、64b厚度的1／3～2／3的范围之内；保留凹槽的开口通常居于引脚的正中，开口宽度在引脚宽度的1／4～2／3的范围之内；保留凹槽在引脚长度方向上延伸至1／6～1／2的范围之内。这样的保留凹槽一方面保证了足够的体积以避免被碎屑填满，一方面提供了比直角平缓的倾斜角度以利于融化焊料的浸润焊接，一方面又保证了引脚的足够的结构强度。从桥接部分延伸的减薄凹槽63进一步减少了金属碎屑的总量，避免填满凹槽67的保留部分。
图7示出了再一个引线框架中的两个相邻芯片座之间的结构的局部平面布局。两个相邻芯片座之间的引脚74a阵列和引脚74b阵列对齐，并通过连筋76连接在一起。引脚74a阵列和引脚74b阵列分别配置为连接位于其各自近侧芯片座的电路。连筋76在相邻引脚之间的桥接部分减薄。引脚74a的端部具有减薄的突起78a，引脚74b的端部具有减薄的突起78b。该突起有助于将引脚固定于封装体之内。引脚的曝露表面具有横跨于连筋两侧的凹槽77。凹槽77整体的形状为中间尺寸窄，两端尺寸宽的形状，图7以呈哑铃形为例，两端部为圆形。虚线框79示出了切割线，亦即在切单步骤中将去除的部分。凹槽77在去除连筋76之后仍然在引脚74a和74b上各自保留一部分，保留凹槽在引脚宽度方向上的最大宽度大于保留凹槽在引脚端部的开口宽度，如图7的凹槽77在保留引脚上大半圆形。引脚74a和74b是对称的，长度、宽度、厚度均基本一致。保留的凹槽的深度在引脚74a、74b厚度的1／3～2／3的范围之内；保留凹槽的开口通常居于引脚的正中，保留凹槽的最大处尺寸w7在引脚宽度的3／10～3／4的范围之内；保留凹槽的长度l7在引脚长度方向上延伸至1／6～1／2的范围之内。这样的保留凹槽的作用效果更好，除了具有上述实施例所阐述的优点以外，在融化焊料的浸润焊接时，由于本实施例的结构设计，保留凹槽在保留引脚上具有较大的侧表面面积，提供了较大的浸润焊接面积，另外，本实施例的保留凹槽在引脚端部具有一较小尺寸的封口，可以形成一引脚在凹槽处的尖端结构，在封装体进行上板焊接时，当封装体保留引脚的底面及侧面均被焊接材料浸润焊接(保留凹槽里面自然也充满了焊接材料)，此时在保留引脚的端部会形成一封锁焊料的结构，即保留引脚的端部在保留凹槽和保留引脚侧面均被焊料包封，具有一保留引脚端部插入焊料的结构。此种焊料封锁结构，对QFN封装体在上板后的焊料和封装体的结合更稳固，可靠性方面有更大的提升。
图8示出了再一个引线框架中的两个相邻芯片座之间的结构的局部平面布局。两个相邻芯片座之间的引脚84a阵列和引脚84b阵列对齐，并通过连筋86连接在一起。引脚84a阵列和引脚84b阵列分别配置为连接位于其各自近侧芯片座的电路。连筋86在相邻引脚之间的桥接部分减薄，且在部分具有若干豁口85。引脚84a的端部具有减薄的突起88a，引脚84b的端部具有减薄的突起88b。该突起有助于将引脚固定于封装体之内。引脚的曝露表面具有横跨于连筋两侧的凹槽87。虚线框89示出了切割线，亦即在切单步骤中将去除的部分。凹槽87在去除连筋86之后仍然在引脚84a和84b上各自保留一部分。引脚84a和84b是对称的，长度、宽度、厚度均基本一致。保留的凹槽的深度在引脚84a、84b厚度的1／3～2／3的范围之内；保留凹槽的开口通常居于引脚的正中，开口宽度在引脚宽度的1／4～2／3的范围之内；保留凹槽在引脚长度方向上延伸至1／6～1／2的范围之内。这样的保留凹槽一方面保证了足够的体积以避免被碎屑填满，一方面提供了比直角平缓的倾斜角度以利于融化焊料的浸润焊接，一方面又保证了引脚的足够的结构强度。豁口85的设计一方面不影响连筋86的结构强度，另一方面进一步减少了切单步骤中产生的碎屑，防止填满凹槽87的保留部分。
图9示出了一个QFN封装体90的局部剖视图。该封装体90包括：芯片座91、引脚92的阵列、芯片93、金属导线94以及胶体95。引脚92的阵列位于芯片座91的周围，芯片93固定于芯片座91上并且通过金属导线94与引脚阵列电性连接。胶体95覆盖芯片93和金属导线94，且部分地覆盖芯片座91和引脚92的阵列。芯片座91的底面曝露以利于芯片散热。引脚92的底面和外侧面曝露以用于焊料连接。引脚92上具有在外边缘开口的凹槽，该凹槽类似于图2B中的保留凹槽17a、17b。该凹槽的深度在引脚厚度的1／3～2／3的范围之内，开口宽度在引脚宽度的1／4～2／3的范围之内，在引脚长度方向上延伸至1／6～1／2的范围之内。这样的凹槽一方面保证了足够的体积以避免被切单过程中产生的碎屑填满，一方面提供了比直角平缓的倾斜角度以利于融化焊料的浸润焊接，一方面又保证了引脚的足够的结构强度。
一个实施例中，QFN封装体的引脚上的凹槽在引脚宽度方向上的最大宽度大于在引脚外边缘的开口宽度。此种设计的优点已经在图7的实施例中阐述，在此不做赘述。
尽管已经阐明和描述了本发明的不同实施例，本发明并不限于这些实施例。仅在某些权利要求或实施例中出现的技术特征并不意味着不能与其他权利要求或实施例中的其他特征相结合以实现有益的新的技术方案。在不背离如权利要求书所描述的本发明的精神和范围的情况下，许多修改、改变、变形、替代以及等同对于本领域技术人员而言是明显的。
Claims (2)
1.一种适于QFN 封装的引线框架，其特征在于，该引线框架包括：
第一芯片座和相邻的第二芯片座；
第一引脚阵列，其位于所述第一芯片座朝向所述第二芯片座的一侧，配置为连接位于所述第一芯片座的电路；
第二引脚阵列，其位于所述第二芯片座朝向所述第一芯片座的一侧，配置为连接位于所述第二芯片座的电路；
其中，所述第一引脚阵列和第二引脚阵列通过连筋连接在一起，且在所述第一引脚阵列和第二引脚阵列的曝露表面具有凹槽，该凹槽在去除所述连筋后仍会部分保留，该凹槽的保留部分的深度在引脚厚度的1／3 ～ 2／3 的范围之内，开口宽度在引脚宽度的1／4 ～ 2／3 的范围之内，在引脚长度方向上延伸至1／6 ～ 1／2 的范围之内。
2.如权利要求1 所述的引线框架，其特征在于，还包括位于所述第一引脚阵列和第二引脚阵列的端部的减薄突起。
3. 如权利要求1 所述的引线框架，其特征在于，所述连筋在引脚之间的桥接部分减薄。
4. 如权利要求1 所述的引线框架，其特征在于，所述凹槽可经由贴膜封闭。
5. 如权利要求1 所述的引线框架，其特征在于，所述凹槽的保留部分在引脚宽度方向上的最大宽度大于在引脚端部的开口宽度。
6. 一种QFN 封装体，其特征在于，该QFN 封装体包括：
芯片座；
引脚阵列，位于该芯片座的周围；
芯片，固定于所述芯片座上，并且通过金属导线与所述引脚阵列电性连接；
胶体，其覆盖所述芯片和金属导线，且至少部分地覆盖所述芯片座和引脚阵列；
其中，所述引脚阵列中至少一引脚上具有在外边缘开口的凹槽，该凹槽的深度在引脚厚度的1／3 ～ 2／3 的范围之内，开口宽度在引脚宽度的1／4 ～ 2／3 的范围之内，在引脚长度方向上延伸至1／6 ～ 1／2 的范围之内。
7. 如权利要求6 所述的QFN 封装体，其特征在于，所述凹槽在引脚宽度方向上的最大宽度大于在引脚外边缘的开口宽度。
8. 一种形成QFN 封装体的方法，其特征在于，该方法包括：
步骤a：形成引线框架，该引线框架包括：
第一芯片座和相邻的第二芯片座；
第一引脚阵列，其位于所述第一芯片座朝向所述第二芯片座的一侧，配置为连接位于所述第一芯片座的电路；
第二引脚阵列，其位于所述第二芯片座朝向所述第一芯片座的一侧，配置为连接位于所述第二芯片座的电路；
其中，所述第一引脚阵列和第二引脚阵列通过连筋连接在一起；
以及步骤b：在所述第一引脚阵列和第二引脚阵列的曝露表面形成凹槽；
步骤c：在所述引线框架的曝露表面加膜；
步骤d：灌胶封装；
步骤e：切单去除连筋以形成QFN封装体；
所述步骤b中的凹槽在步骤e去除连筋后仍会部分保留，凹槽的保留部分的深度在引脚厚度的1／3 ～ 2／3 的范围之内，开口宽度在引脚宽度的1／4 ～ 2／3 的范围之内，在引脚长度方向上延伸至1／6 ～ 1／2 的范围之内。
9. 如权利要求8所述的方法，其特征在于，所述加膜步骤将所述凹槽封闭。
10. 如权利要求9所述的方法，其特征在于，还包括：在引脚之间的桥接部分减薄所述连筋，此步骤在步骤a与步骤b之间。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310752935.0A CN103681585B (zh) | 2013-12-31 | 2013-12-31 | 引线框架、qfn封装体、及形成qfn封装体的方法 |
| US14/586,872 US9972561B2 (en) | 2013-12-31 | 2014-12-30 | QFN package with grooved leads |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310752935.0A CN103681585B (zh) | 2013-12-31 | 2013-12-31 | 引线框架、qfn封装体、及形成qfn封装体的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103681585A CN103681585A (zh) | 2014-03-26 |
| CN103681585B true CN103681585B (zh) | 2015-04-01 |
Family
ID=50318678
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310752935.0A Active CN103681585B (zh) | 2013-12-31 | 2013-12-31 | 引线框架、qfn封装体、及形成qfn封装体的方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US9972561B2 (zh) |
| CN (1) | CN103681585B (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10607927B2 (en) * | 2016-09-09 | 2020-03-31 | Texas Instruments Incorporated | Spot-solderable leads for semiconductor device packages |
| CN107195611B (zh) * | 2017-05-27 | 2023-06-16 | 中国电子科技集团公司第十三研究所 | 引线框架及外壳组装件的制作方法 |
| JP6327732B1 (ja) * | 2017-06-22 | 2018-05-23 | 大口マテリアル株式会社 | リードフレーム及びその製造方法 |
| CN109346454B (zh) * | 2018-11-08 | 2023-12-15 | 嘉盛半导体(苏州)有限公司 | 引线框架条、半导体封装方法、半导体封装结构及其单元 |
| CN114122240B (zh) * | 2021-11-24 | 2023-05-16 | 重庆康佳光电技术研究院有限公司 | 芯片封装结构及其制备方法 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000049184A (ja) * | 1998-05-27 | 2000-02-18 | Hitachi Ltd | 半導体装置およびその製造方法 |
| US6400004B1 (en) * | 2000-08-17 | 2002-06-04 | Advanced Semiconductor Engineering, Inc. | Leadless semiconductor package |
| US6608366B1 (en) * | 2002-04-15 | 2003-08-19 | Harry J. Fogelson | Lead frame with plated end leads |
| US8207597B2 (en) * | 2006-07-14 | 2012-06-26 | Stats Chippac Ltd. | Integrated circuit package system with flashless leads |
| CN101452903A (zh) * | 2007-12-05 | 2009-06-10 | 南茂科技股份有限公司 | 用于无引脚封装的引脚架和其封装结构 |
| US20100133693A1 (en) | 2008-12-03 | 2010-06-03 | Texas Instruments Incorporated | Semiconductor Package Leads Having Grooved Contact Areas |
| CN101694837B (zh) * | 2009-10-17 | 2012-09-26 | 天水华天科技股份有限公司 | 一种双排引脚的四面扁平无引脚封装件及其生产方法 |
| US8329509B2 (en) | 2010-04-01 | 2012-12-11 | Freescale Semiconductor, Inc. | Packaging process to create wettable lead flank during board assembly |
| CN102184908A (zh) * | 2011-04-26 | 2011-09-14 | 日月光半导体制造股份有限公司 | 进阶式四方扁平无引脚封装结构及其制作方法 |
| US20120306065A1 (en) * | 2011-06-02 | 2012-12-06 | Texas Instruments Incorporated | Semiconductor package with pre-soldered grooves in leads |
| US20150076675A1 (en) * | 2013-09-16 | 2015-03-19 | Stmicroelectronics, Inc. | Leadframe package with wettable sides and method of manufacturing same |
| CN203721713U (zh) * | 2013-12-31 | 2014-07-16 | 苏州日月新半导体有限公司 | 引线框架及qfn封装体 |
-
2013
- 2013-12-31 CN CN201310752935.0A patent/CN103681585B/zh active Active
-
2014
- 2014-12-30 US US14/586,872 patent/US9972561B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US20150187683A1 (en) | 2015-07-02 |
| CN103681585A (zh) | 2014-03-26 |
| US9972561B2 (en) | 2018-05-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103681585B (zh) | 引线框架、qfn封装体、及形成qfn封装体的方法 | |
| CN205282469U (zh) | 电子器件和半导体封装体 | |
| US7608930B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
| CN102714201B (zh) | 半导体封装和方法 | |
| CN102842557B (zh) | 一种封装结构及其制造方法 | |
| CN104956782A (zh) | 集成电路模块 | |
| CN103367615B (zh) | 发光装置用封装成形体及使用了它的发光装置 | |
| CN108364918A (zh) | 薄轮廓引线半导体封装 | |
| TW200522328A (en) | Semiconductor device and manufacturing method thereof | |
| CN103843133B (zh) | 具有热熔接封装部件的引线载体 | |
| CN103295979B (zh) | 封装结构及其制造方法 | |
| CN103190009A (zh) | 发光装置及发光装置用封装阵列 | |
| CN104681529B (zh) | 半导体封装和用于生产半导体封装的方法 | |
| CN107636828A (zh) | 集成的夹具和引线以及制作电路的方法 | |
| CN205194694U (zh) | 表面贴装电子器件 | |
| CN101673721A (zh) | 大功率集成电路引线框架 | |
| CN203721713U (zh) | 引线框架及qfn封装体 | |
| CN102779761B (zh) | 用于封装半导体管芯的引线框架和方法 | |
| CN217822788U (zh) | 一种基于QFN外形的GaN半导体封装框架 | |
| CN101937850B (zh) | 封装制造方法和半导体装置 | |
| JP4252563B2 (ja) | 半導体装置 | |
| CN206163478U (zh) | 集成电路封装体 | |
| CN103066047B (zh) | 半导体封装用导线架条及封装方法 | |
| KR20000033885A (ko) | 금속 터미널을 구비하는 전력 반도체 모쥴, 전력 반도체 모쥴의금속 터미널 제조방법 및 전력 반도체 모쥴의 제조방법 | |
| CN209785910U (zh) | 大电流半导体功率器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CP01 | Change in the name or title of a patent holder |
Address after: No. 188, Suhong West Road, Suzhou Industrial Park, Suzhou, Jiangsu Province Patentee after: Riyuexin semiconductor (Suzhou) Co.,Ltd. Address before: No. 188, Suhong West Road, Suzhou Industrial Park, Suzhou, Jiangsu Province Patentee before: SUZHOU ASEN SEMICONDUCTORS Co.,Ltd. |
|
| CP01 | Change in the name or title of a patent holder |