CN102184908A - 进阶式四方扁平无引脚封装结构及其制作方法 - Google Patents

进阶式四方扁平无引脚封装结构及其制作方法 Download PDF

Info

Publication number
CN102184908A
CN102184908A CN2011101045542A CN201110104554A CN102184908A CN 102184908 A CN102184908 A CN 102184908A CN 2011101045542 A CN2011101045542 A CN 2011101045542A CN 201110104554 A CN201110104554 A CN 201110104554A CN 102184908 A CN102184908 A CN 102184908A
Authority
CN
China
Prior art keywords
those
photoresist layer
carrier
stepwise
package structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011101045542A
Other languages
English (en)
Inventor
廖国成
陈家庆
丁一权
黄东鸿
蔡宗岳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Semiconductor Engineering Inc
Original Assignee
Advanced Semiconductor Engineering Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Engineering Inc filed Critical Advanced Semiconductor Engineering Inc
Priority to CN2011101045542A priority Critical patent/CN102184908A/zh
Publication of CN102184908A publication Critical patent/CN102184908A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/32257—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the layer connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

本发明公开一种进阶式四方扁平无引脚封装结构及其制作方法，该结构包括一载体、一芯片、多条焊线以及一封装胶体。载体具有一芯片座、多个环绕芯片座配置的引脚及多个第一凹槽部。每一引脚具有彼此相对的一内表面与一外表面。第一凹槽部分别位于引脚的外表面上。芯片配置于载体的芯片座上。焊线配置于芯片与引脚之间。封装胶体包覆芯片、焊线与引脚的内表面，并暴露出外表面与第一凹槽部。

Description

进阶式四方扁平无引脚封装结构及其制作方法
技术领域
本发明涉及一种半导体元件及其制作方法，且特别是涉及一种进阶式四方扁平无引脚(advanced Quad Flat No Lead，aQFN)封装结构及其制作方法。
背景技术
半导体封装技术包含有许多封装形态，其中属于四方扁平封装系列的四方扁平无引脚封装具有较短的信号传递路径及相对较快的信号传递速度，因此四方扁平无引脚封装适用于高频传输(例如射频频带)的芯片封装，且为低脚位(low pin count)封装型态的主流之一。
在四方扁平无引脚封装结构的制作方法中，先将多个芯片配置于引脚框架(leadframe)上。接着，通过多条焊线使这些芯片电连接至引脚框架。之后，通过封装胶体来包覆部分引脚框架、这些焊线以及这些芯片。然后，通过切割(punching)或锯切(sawing)单体化上述结构而得到多个四方扁平无引脚封装结构。最后，提供一已涂布有锡膏的印刷电路板，通过表面粘着技术(surface mounting technology，SMT)将所得到的四方扁平无引脚封装结构焊接至印刷电路板，以增加四方扁平无引脚封装结构的应用性。
然而，印刷电路板上的锡膏量的多寡会直接影响到与四方扁平无引脚封装结构接合的可靠度。举例来说，当印刷电路板上的锡膏量较多时，易导致四方扁平无引脚封装结构的这些接垫(包括芯片座与接触端子)因锡膏而产生短路现象；或者是，当印刷电路板上的锡膏量较少时，易导致四方扁平无引脚封装结构的有些接垫没有接触锡膏而产生电性效能降低的问题。因此，如何有效提升四方扁平无引脚封装结构与印刷电路板之间的接合可靠度便成为是前业界亟欲解决的重要课题之一。
发明内容
本发明的目的在于提供一种进阶式四方扁平无引脚封装结构及其制作方法，通过改变载体的结构设计，来增加后续产品应用的可靠度。
为达上述目的，本发明提出一种进阶式四方扁平无引脚封装结构，其包括一载体、一芯片、多条焊线以及一封装胶体。载体具有一芯片座、多个环绕芯片座配置的引脚及多个第一凹槽部。每一引脚具有彼此相对的一内表面与一外表面。第一凹槽部分别位于引脚的外表面上。芯片配置于载体的芯片座上。焊线配置于芯片与引脚之间。封装胶体包覆芯片、焊线与引脚的内表面，并暴露出外表面与第一凹槽部。
本发明提出一种进阶式四方扁平无引脚封装结构的制作方法，其包括以下步骤。提供一载体。载体具有彼此相对的一第一表面与一第二表面、位于第二表面上的至少一凹穴与多个凹口以及多个位于第一表面上的第一凹槽部。凹口之间定义出多个内引脚部，且内引脚部环绕凹穴配置。分别形成一第一金属镀层及一第二金属镀层于载体的第一表面与第二表面上。第一金属镀层与第一凹槽部共形设置。配置至少一芯片于载体的凹穴中。芯片通过多条焊线电连接至内引脚部。形成一封装胶体于载体上，以覆盖芯片、焊线、第二金属镀层与内引脚部，并填充于凹穴以及凹口。对第一金属镀层之外的载体的第一表面进行一蚀刻制作工艺，以蚀穿载体至填充于凹口内的封装胶体暴露为止，以便形成多个引脚、至少一芯片座与多个开口。
基于上述，本发明是通过改变载体的设计，使载体的第一表面预先形成多个第一凹槽部。因此，在后续的制作工艺中，当所形成的进阶式四方扁平无引脚封装结构须与印刷电路板接合时，可直接分别形成多个第一焊料球于这些第一凹槽部上，且通过这些第一焊料球使进阶式四方扁平无引脚封装结构直接接合于印刷电路板上。如此一来，可有效提高接合后的产品的制作工艺良率与可靠度。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附附图作详细说明如下。
附图说明
图1A至图1I为本发明的一实施例的一种进阶式四方扁平无引脚封装结构的制作方法的剖面示意图；
图2为图1D的载体与金镀镀层之间相对位置的局部俯视与剖面示意图；
图3A至图3D为本发明的一实施例的一种进阶式四方扁平无引脚封装结构的制作方法的局部步骤的剖面示意图；
图4为本发明的一实施例的一种进阶式四方扁平无引脚封装结构的剖面示意图；
图5为本发明的另一实施例的一种进阶式四方扁平无引脚封装结构的剖面示意图；
图6为本发明的又一实施例的一种进阶式四方扁平无引脚封装结构的剖面示意图。
主要元件符号说明
12：第一图案化光致抗蚀剂层
14：图案化光致抗蚀剂层
20：第二光致抗蚀剂层
100a、100b、100c、100d、100e：进阶式四方扁平无引脚封装结构
110、110b、110c、110d：载体
111a：第一表面
111b：第二表面
112：芯片座
113：凹穴
114、114’、114”：引脚
114a、114e：内表面
114b、114f：外表面
114c、114c’、114g：上部
114c”：次上部
114d、114h：下部
115：凹口
115’：开口
115a：第一凹口
116a、116b：第一凹槽部
117：内引脚部
118a、118b：第二凹槽部
119a：第一环状突起部
119b：第二环状突起部
120：芯片
122：底表面
130：焊线
140：封装胶体
142：下表面
150：第一金属镀层
160：第二金属镀层
170：第一焊料球
180：第二焊料球
具体实施方式
图1A至图1I为本发明的一实施例的一种进阶式四方扁平无引脚封装结构的制作方法的剖面示意图。图2绘示图1D的载体与金镀镀层之间相对位置的局部俯视与剖面示意图。依照本实施例的进阶式四方扁平无引脚封装结构的制作方法，首先，请参考图1A，提供一载体110。载体110具有彼此相对的一第一表面111a与一第二表面111b，其中载体110的第一表面111a上已涂布有一第一图案化光致抗蚀剂层12，而载体110的第二表面111b上已涂布有一第二光致抗蚀剂层20。第一图案化光致抗蚀剂层12暴露出载体110的部分第一表面111a，而第二光致抗蚀剂层20全面性覆盖载体110的第二表面111b。
接着，请参考图1B，以第一图案化光致抗蚀剂层12及第二光致抗蚀剂层20为蚀刻掩模，蚀刻第一图案化光致抗蚀剂层12所暴露出的载体110的部分第一表面111a，以于部分第一表面111a上形成多个第一凹槽部116a(图1B绘示四个)。
接着，请参考图1C，移除第一图案化光致抗蚀剂层12以及第二光致抗蚀剂层20，而暴露出载体110的第一表面111a与第二表面111b。此时，载体110的第一表面111a上已具有这些第一凹槽部116a。
接着，请参考图1D，通过对载体110的第一表面111a及第二表面111b进行涂布光致抗蚀剂(未绘示)及对光致抗蚀剂曝光与显影，以于未配置有光致抗蚀剂的区域形成一第一金属镀层150以及一第二金属镀层160。第一金属镀层150位于载体110的第一表面111a上，而第二金属镀层160位于载体110的第二表面111b上。特别是，第一金属镀层150与这些第一凹槽部116a共形设置。
接着，请参考1E，涂布一光致抗蚀剂层(未绘示)于载体110的第一表面111a以及第一金属镀层150上，并以第二金属镀层160为一蚀刻掩模，以蚀刻载体110的第二表面111b，而形成位于第二表面111b上的至少一凹穴113与多个凹口115、115a，其中这些凹口115之间定义出多个内引脚部117，且这些内引脚部117环绕凹穴113配置。之后，移除光致抗蚀剂层，而暴露出载体110的第一表面111a与第一金属镀层150。
接着，请参考图1F，配置至少一芯片120(图1F中仅示意地绘示一个)于载体110的凹穴113中，其中芯片120通过多条焊线130电连接至这些内引脚部117。
接着，请参考图1G，形成一封装胶体140于载体110上，以覆盖芯片120、这些焊线130、第二金属镀层160与这些内引脚部117，并填充于凹穴113以及这些凹口115、115a内。
然后，请参考图1H，对第一金属镀层150之外的载体110的第一表面111a进行一蚀刻制作工艺，以蚀穿载体110至填充于这些凹口115内的封装胶体140暴露为止，以便形成多个引脚114、114’、至少一芯片座112(图1H中仅示意地绘示一个)及多个开口115’。其中，每一引脚114具有彼此相对的一内表面114a与一外表面114b、一配置邻近于内表面114a的上部114c以及一配置邻近外表面114b的下部114d，而封装胶体140实质上覆盖这些引脚114的这些上部114c，且这些引脚114的这些下部114d至少部分从封装胶体140的下表面142向外延伸。特别是，引脚114’的上部114c’是由两个次上部114c”所组成，其中凹口115a位于两个次上部114c”之间，而这些次上部114c”连接至同一下部114d，且一条焊线130连接于一个次上部114c”与芯片120之间。之后，可通过一单体化的制作工艺，来形成多个各自独立的进阶式四方扁平无引脚封装结构100a(图1H中仅示意地绘示一个)。至此，已大致完成进阶式四方扁平无引脚封装结构100a的制作。
于结构上，请再参考图1H，本实施例的进阶式四方扁平无引脚封装结构100a包括载体110、芯片120、这些焊线130、封装胶体140、第一金属镀层150以及第二金属镀层160。载体110具有芯片座112、这些环绕芯片座112配置的引脚114、114’及这些第一凹槽部116a。每一引脚114、114’具有彼此相对的内表面114a与外表面114b、配置邻近于内表面114b的上部114c、114c’以及配置邻近外表面114b的下部114d。这些第一凹槽部116a分别位于这些引脚114、114’的外表面114b上。芯片120配置于载体110的芯片座112上。焊线130配置于芯片120与这些引脚114、114’之间。封装胶体140包覆芯片120、这些焊线130与这些引脚114的这些上部114c、114c’，且暴露出这些第一凹槽部116a，其中这些引脚114、114’的这些下部114d至少部分从封装胶体140的下表面142向外延伸。第一金属镀层150配置于这些引脚114的这些外表面114b与芯片座120的一底表面122上，其中第一金属镀层150与这些第一凹槽部116a共形设置。第二金属镀层160配置于这些引脚114、114’的这些内表面114a上。
此外，为了增加进阶式四方扁平无引脚封装结构100a的应用性，请参考图1I，也可于进行完单体化制作工艺后，分别形成多个第一焊料球170于位于这些第一凹槽部116a上的第一金属镀层150上。此时，本实施例的进阶式四方扁平无引脚封装结构100a可通过这些第一焊料球170而接合于一外部电路(未绘示)上，例如是一印刷电路板，且通过这些第一焊料球170与外部电路电连接。
由于本实施例是通过改变载体110的结构设计，使载体110的第一表面111a预先形成这些第一凹槽部116a，且于后续的制作工艺中，使第一金属镀层150可共形配置这些第一凹槽部116a中。因此，当所形成的进阶式四方扁平无引脚封装结构100a预与外部电路(例如是印刷电路板)(未绘示)接合时，可直接形成这些第一焊料球170于这些第一凹槽部116a上的第一金属镀层150上，且通过这些第一焊料球170使进阶式四方扁平无引脚封装结构100a直接接合且电连接至外部电路上。如此一来，可有效提高接合后的产品的制作工艺良率与可靠度。
值得一提的是，本发明并不限定这些第一凹槽部116a的结构形态，虽然此处所提及的第一凹槽部116a是通过蚀刻载体110的第一表面111a所构成，但已知的其他能达到同等可作为植球之用的结构设计，仍属于本发明可采用的技术方案，不脱离本发明所欲保护的范围。此外，必须说明的是，下述实施例沿用前述实施例的元件标号与部分内容，其中采用相同的标号来表示相同或近似的元件，并且省略了相同技术内容的说明。关于省略部分的说明可参考前述实施例，下述实施例不再重复赘述。
图3A至图3D为本发明的一实施例的一种进阶式四方扁平无引脚封装结构的制作方法的局部步骤的剖面示意图。为了方便说明起见，图3C绘示绘示图3B的载体与金属镀层之间相对位置的局部俯视与剖面示意图。请先参考图3B，本实施例的进阶式四方扁平无引脚封装结构100b与前述实施例的进阶式四方扁平无引脚封装结构100a相似，其中两者主要的差异是在于：进阶式四方扁平无引脚封装结构100b的多个第一凹槽部116b是由第一表面111a(请参考图3A)与多个第一环状突起部119a所构成，而第一金属镀层150与这些第一凹槽部116b共形设置，且完全包覆这些第一环状突起部119a，请参考图3C。
在制作工艺上，本实施例的进阶式四方扁平无引脚封装结构100b可以采用与前述实施例的进阶式四方扁平无引脚封装结构100a大致相同的制作方式，在图1A的步骤时，采用与不同于第一图案化光致抗蚀剂层12的一图案化光致抗蚀剂层14，并且此以图案化光致抗蚀剂层14为一第一电镀掩模进行一电镀制作工艺，以电镀多个第一环状突起部119a(图3A绘示四个)于图案化光致抗蚀剂层14所暴露出的部分第一表面111a上。接着，同时移除图案化光致抗蚀剂层14及第二光致抗蚀剂层20，以暴露出位于图案化光致抗蚀剂层14下方的第一表面111a及第二表面111b，其中第一表面111a与这些第一环状突起部119a构成这些第一凹槽部116b。接着，依序进行1D至图1H的步骤，即可大致完成图3B的进阶式四方扁平无引脚封装结构100b的制作。
当然，为了增加进阶式四方扁平无引脚封装结构100b的应用性，请参考图3D，也可形成这些第一焊料球170于位于这些第一凹槽部116b上的第一金属镀层150。当此进阶式四方扁平无引脚封装结构100b欲与外部电路(例如是印刷电路板)(未绘示)接合时，进阶式四方扁平无引脚封装结构100b可直通过这些第一焊料球170而接合且电连接至外部电路上。如此一来，可有效提高接合后的产品的制作工艺良率与可靠度。
图4为本发明的一实施例的一种进阶式四方扁平无引脚封装结构的剖面示意图。请参考图4，本实施例的进阶式四方扁平无引脚封装结构100c与前述实施例的进阶式四方扁平无引脚封装结构100a的相似，其中两者主要的差异是在于：进阶式四方扁平无引脚封装结构100c的载体110c更包括多个第二凹槽部118a，且这些第二凹槽部118a分别位于这些引脚114、114’的这些内表面114a上。此外，为了增加进阶式四方扁平无引脚封装结构100c的应用性，进阶式四方扁平无引脚封装结构100c可更包括多个第二焊料球180，其中第二焊料球180分别配置于这些第二凹槽部118a上的第二金属镀层160上。特别是，在本实施例中，至少一条焊线130与至少一个第二焊料球180配置于同一引脚114’的内表面114a上，其中此引脚114’的内表面114a具有一凹口115a，且焊线130与第二焊料球180分别位于凹口115a的相对两侧的内表面114a上的第二金属镀层160上。
在制作工艺上，本实施例的进阶式四方扁平无引脚封装结构100c可以采用与前述实施例的进阶式四方扁平无引脚封装结构100a大致相同的制作方式，并且在图1A的步骤时，对第二光致抗蚀剂层20进行曝光步骤与显影步骤时，以于载体110的第二表面111b上形成一第二图案化光致抗蚀剂层(未绘示)，其中第二图案化光致抗蚀剂层暴露出部分第二表面111b。接着，在图1B蚀刻第一图案化光致抗蚀剂层10所暴露出的部分第一表面111a时，同时蚀刻第二图案化光致抗蚀剂层所暴露出的部分第二表面111b，以形成图4中的这些第二凹槽部118a。接着，如图1C的步骤，同时移除第一图案化光致抗蚀剂层12与第二图案化光致抗蚀剂层。之后，在图1D的形成第二金属镀层160于载体110的第二表面111b上时，这些第二金属镀层160与这些第二凹槽部118a共形设置，请参考图4。最后，依序进行图1E至图1I的步骤，即便可大致完成进阶式四方扁平无引脚封装结构100c的制作。
由于本实施例的载体110c的第一表面111a与第二表面111b分别具有这些第一凹槽部116a与第二凹槽部118a，因此于后续的应用中，可于这些第一凹槽部116a与第二凹槽部118a上设置这些第一焊料球170与这些第二焊料球180。如此一来，进阶式四方扁平无引脚封装结构100c可通过这些第一焊料球170与一外部电路(例如是印刷电路板)电连接，而可通过这些第二焊料球180与另一封装结构(未绘示)电连接，来形成一堆叠式封装(package on package)结构。简言之，本实施例是通过改变载体110c的设计，使载体110c的第一表面111a与第二表面111b预先形成这些第一凹槽部116a与第二凹槽部118a，来增加后续进阶式四方扁平无引脚封装结构100c与外部电路或其他封装结构接合时的制作工艺良率与可靠度。
图5为本发明的另一实施例的一种进阶式四方扁平无引脚封装结构的剖面示意图。请参考图5，本实施例的进阶式四方扁平无引脚封装结构100d与前述实施例的进阶式四方扁平无引脚封装结构100c的相似，其中两者主要的差异是在于：引脚114”具有一内表面114e与一外表面114f、一配置邻近于内表面114e的上部114g以及一配置邻近外表面114f的下部114h，其中引脚114”的内表面114e的表面积大于外表面114f的表面积，且至少一条焊线130与至少一个第二焊料球180配置于引脚114”的内表面114e上。
在制作工艺上，本实施例的进阶式四方扁平无引脚封装结构100d可以采用与前述实施例的进阶式四方扁平无引脚封装结构100c大致相同的制作方式，并在图1D步骤中，采用形成不同于第一金属镀层150及第二金属镀层160的图案化设计，来形成不同形态的引脚114”结构。接着，依序进行图1E至图1I，即可大致完成封装结构100d的制作。
在此必须说明的是，本发明并不限定这些第二凹槽部118a的结构形态，虽然此处所提及的第二凹槽部118a是通过蚀刻载体110d的第二表面111b所构成，但其他实施例中，也可采用如图3A的第一凹槽部116b的形成方式来形成多个第二凹槽部118b。
图6为本发明的又一实施例的一种进阶式四方扁平无引脚封装结构的剖面示意图。请参考图6，本实施例的进阶式四方扁平无引脚封装结构100e与前述实施例的进阶式四方扁平无引脚封装结构100c相似，其中两者主要的差异是在于：进阶式四方扁平无引脚封装结构100e的多个第二凹槽部118b是由第二表面111b与多个第二环状突起部119b所构成，而第二金属镀层160与这些第二凹槽部118b共形设置，且完全包覆这些第二环状突起部119b。
在制作工艺上，本实施例的进阶式四方扁平无引脚封装结构100e可以采用与前述实施例的进阶式四方扁平无引脚封装结构100c大致相同的制作方式，其在进行完图1A的形成第一图案化光致抗蚀剂层12与第二图案化光致抗蚀剂层之后，请参考图3A，于进行电镀制作工艺时，同时以第二图案化光致抗蚀剂层为一第二电镀掩模进行电镀制作工艺，以电镀多个第二环状突起部119b，请参考图6，其中第二图案化光致抗蚀剂层所暴露出的部分第二表面111b上。接着，如图1C步骤，在移除第一图案化光致抗蚀剂层12的同时，移除第二图案化光致抗蚀剂层，以暴露出位于第二图案化光致抗蚀剂层下方的第二表面111b，其中第二表面111b与这些第二环状突起部119b构成这些第二凹槽部118b，请参考图6。接着，依序进行1D至图1I的步骤，即便可大致完成进阶式四方扁平无引脚封装结构100e的制作。
综上所述，本发明是通过改变载体的设计，使载体的表面预先形成凹槽部。因此，在后续的制作工艺中，当所形成的进阶式四方扁平无引脚封装结构须与印刷电路板或其他封装结构接合时，可直接形成焊料球于凹槽部上，且通过焊料球使进阶式四方扁平无引脚封装结构直接接合于印刷电路板或其他封装结构上。如此一来，可有效提高接合后的产品的制作工艺良率与可靠度。
虽然结合以上实施例揭露了本发明，然而其并非用以限定本发明，任何所属技术领域中熟悉此技术者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围应以附上的权利要求所界定的为准。

Claims (13)

1.一种进阶式四方扁平无引脚封装结构，包括：
载体，具有一芯片座、多个环绕该芯片座配置的引脚及多个第一凹槽部，其中各该引脚具有彼此相对的一内表面与一外表面，该些第一凹槽部分别位于该些引脚的该些外表面上；
芯片，配置于该载体的该芯片座上；
多条焊线，配置于该芯片与该些引脚之间；以及
封装胶体，包覆该芯片、该些焊线与该些引脚的该些内表面，并暴露出该些外表面与该些第一凹槽部。
2.如权利要求1所述的进阶式四方扁平无引脚封装结构，其中各该引脚具有一配置邻近于该内表面的上部以及一配置邻近该外表面的下部，该封装胶体实质上覆盖该些引脚的该些上部，且该些引脚的该些下部至少部分从该封装胶体的一下表面向外延伸。
3.如权利要求1所述的进阶式四方扁平无引脚封装结构，还包括：
第一金属镀层，配置于该些引脚的该些外表面与该芯片座的一底表面上，其中该第一金属镀层与该些第一凹槽部共形设置；以及
第二金属镀层，配置于该些引脚的该些内表面上。
4.如权利要求1所述的进阶式四方扁平无引脚封装结构，还包括：
多个第一焊料球，分别配置于该些第一凹槽部上。
5.如权利要求1所述的进阶式四方扁平无引脚封装结构，其中该载体还包括多个第二凹槽部，且该些第二凹槽部分别位于该些引脚的该些内表面上。
6.如权利要求5所述的进阶式四方扁平无引脚封装结构，还包括：
多个第二焊料球，分别配置于该些第二凹槽部上。
7.如权利要求6所述的进阶式四方扁平无引脚封装结构，其中至少一该些焊线与至少一该些第二焊料球配置于同一该引脚的该内表面上。
8.如权利要求7所述的进阶式四方扁平无引脚封装结构，其中同一该引脚的该内表面具有一凹口，且该焊线与该第二焊料球分别位于该凹口的相对两侧的该内表面上。
9.一种进阶式四方扁平无引脚封装结构的制作方法，包括：
提供一载体，该载体具有彼此相对的一第一表面与一第二表面、位于该第二表面上的至少一凹穴与多个凹口以及多个位于该第一表面上的第一凹槽部，其中该些凹口之间定义出多个内引脚部，且该些内引脚部环绕该凹穴配置；
分别形成一第一金属镀层及一第二金属镀层于该载体的该第一表面与该第二表面上，其中该第一金属镀层与该些第一凹槽部共形设置；
配置至少一芯片于该载体的该凹穴中，其中该芯片通过多条焊线电连接至该些内引脚部；
形成一封装胶体于该载体上，以覆盖该芯片、该些焊线、该第二金属镀层与该些内引脚部，并填充于该凹穴以及该些凹口；以及
对该第一金属镀层之外的该载体的该第一表面进行一蚀刻制作工艺，以蚀穿该载体至填充于该些凹口内的该封装胶体暴露为止，以便形成多个引脚、至少一芯片座与多个开口。
10.如权利要求9所述的进阶式四方扁平无引脚封装结构的制作方法，其中形成该载体的该些第一凹槽部的步骤，包括：
涂布一第一光致抗蚀剂层于该载体的该第一表面上；
对该第一光致抗蚀剂层进行一曝光步骤与一显影步骤，以于该载体的该第一表面上形成一第一图案化光致抗蚀剂层，其中该第一图案化光致抗蚀剂层暴露出部分该第一表面；
蚀刻该第一图案化光致抗蚀剂层所暴露出的部分该第一表面，以形成该些第一凹槽部；以及
移除该第一图案化光致抗蚀剂层。
11.如权利要求10所述的进阶式四方扁平无引脚封装结构的制作方法，还包括：
涂布该第一光致抗蚀剂层于该载体的该第一表面上时，同时涂布一第二光致抗蚀剂层于该载体的该第二表面上；
对该第一光致抗蚀剂层进行该曝光步骤与该显影步骤时，同时对该第二光致抗蚀剂层进行该曝光步骤与该显影步骤，以于该载体的该第二表面上形成一第二图案化光致抗蚀剂层，其中该第二图案化光致抗蚀剂层暴露出部分该第二表面；
蚀刻该第一图案化光致抗蚀剂层所暴露出的部分该第一表面时，同时蚀刻该第二图案化光致抗蚀剂层所暴露出的部分该第二表面，以形成多个第二凹槽部；
移除该第一图案化光致抗蚀剂层时，同时移除该第二图案化光致抗蚀剂层；以及
形成该第二金属镀层于该载体的该第二表面上时，该第二金属镀层与该些第二凹槽部共形设置。
12.如权利要求9所述的进阶式四方扁平无引脚封装结构的制作方法，其中形成该载体的该些第一凹槽部的步骤，包括：
涂布一第一光致抗蚀剂层于该载体的该第一表面上；
对该第一光致抗蚀剂层进行一曝光步骤与一显影步骤，以于该载体的该第一表面上形成一第一图案化光致抗蚀剂层，其中该第一图案化光致抗蚀剂层暴露出部分该第一表面；
以该第一图案化光致抗蚀剂层为一第一电镀掩模进行一电镀制作工艺，以电镀多个第一环状突起部于该第一图案化光致抗蚀剂层所暴露出的部分该第一表面上；以及
移除该第一图案化光致抗蚀剂层，以暴露出位于该第一图案化光致抗蚀剂层下方的该第一表面，其中该第一表面与该些第一环状突起部构成该些第一凹槽部。
13.如权利要求12所述的进阶式四方扁平无引脚封装结构的制作方法，还包括：
涂布该第一光致抗蚀剂层于该载体的该第一表面上时，同时涂布一第二光致抗蚀剂层于该载体的该第二表面上；
对该第一光致抗蚀剂层进行该曝光步骤与该显影步骤时，同时对该第二光致抗蚀剂层进行该曝光步骤与该显影步骤，以于该载体的该第二表面上形成一第二图案化光致抗蚀剂层，其中该第二图案化光致抗蚀剂层暴露出部分该第二表面；
进行该电镀制作工艺时，同时以该第二图案化光致抗蚀剂层为一第二电镀掩模进行该电镀制作工艺，以电镀多个第二环状突起部于该第二图案化光致抗蚀剂层所暴露出的部分该第二表面上；
移除该第一图案化光致抗蚀剂层时，同时移除该第二图案化光致抗蚀剂层，以暴露出位于该第二图案化光致抗蚀剂层下方的该第二表面，其中该第二表面与该些第二环状突起部构成多个第二凹槽部；以及
形成该第二金属镀层于该载体的该第二表面上时，该第二金属镀层与该些第二凹槽部共形设置。
CN2011101045542A 2011-04-26 2011-04-26 进阶式四方扁平无引脚封装结构及其制作方法 Pending CN102184908A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2011101045542A CN102184908A (zh) 2011-04-26 2011-04-26 进阶式四方扁平无引脚封装结构及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2011101045542A CN102184908A (zh) 2011-04-26 2011-04-26 进阶式四方扁平无引脚封装结构及其制作方法

Publications (1)

Publication Number Publication Date
CN102184908A true CN102184908A (zh) 2011-09-14

Family

ID=44571061

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011101045542A Pending CN102184908A (zh) 2011-04-26 2011-04-26 进阶式四方扁平无引脚封装结构及其制作方法

Country Status (1)

Country Link
CN (1) CN102184908A (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103107145A (zh) * 2011-11-15 2013-05-15 矽品精密工业股份有限公司 半导体封装件、预制导线架及其制法
CN103187386A (zh) * 2011-12-30 2013-07-03 矽品精密工业股份有限公司 基板结构、封装结构及其制法
WO2013149451A1 (zh) * 2012-04-06 2013-10-10 天水华天科技股份有限公司 四边扁平无引脚封装件及其生产方法
CN103681585A (zh) * 2013-12-31 2014-03-26 苏州日月新半导体有限公司 引线框架、qfn封装体、及形成qfn封装体的方法
CN109585575A (zh) * 2018-11-28 2019-04-05 深圳市兴森快捷电路科技股份有限公司 一种基于陶瓷载板的光电电路封装装置
US10381281B2 (en) * 2016-01-22 2019-08-13 Kyocera Corporation Electronic component housing package, multi-piece wiring substrate, electronic apparatus, and electronic module having curved connection conductors

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101127332A (zh) * 2006-08-14 2008-02-20 南茂科技股份有限公司 晶片上引脚球格阵列封装构造
US20080258279A1 (en) * 2007-04-20 2008-10-23 Chipmos Technologies Inc. Leadframe for leadless package, structure and manufacturing method using the same
CN101533825A (zh) * 2008-03-14 2009-09-16 日月光半导体制造股份有限公司 半导体封装结构及其工艺与表面粘着型半导体封装结构
US20090283882A1 (en) * 2008-05-19 2009-11-19 Tung-Hsien Hsieh Qfn semiconductor package and fabrication method thereof
CN201523005U (zh) * 2009-10-17 2010-07-07 天水华天科技股份有限公司 一种双排引脚的四面扁平无引脚封装件
CN101826495A (zh) * 2009-03-06 2010-09-08 华东科技股份有限公司 窗口型半导体封装构造
CN101859713A (zh) * 2009-04-10 2010-10-13 日月光半导体制造股份有限公司 先进四方扁平无引脚封装结构及其制造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101127332A (zh) * 2006-08-14 2008-02-20 南茂科技股份有限公司 晶片上引脚球格阵列封装构造
US20080258279A1 (en) * 2007-04-20 2008-10-23 Chipmos Technologies Inc. Leadframe for leadless package, structure and manufacturing method using the same
CN101533825A (zh) * 2008-03-14 2009-09-16 日月光半导体制造股份有限公司 半导体封装结构及其工艺与表面粘着型半导体封装结构
US20090283882A1 (en) * 2008-05-19 2009-11-19 Tung-Hsien Hsieh Qfn semiconductor package and fabrication method thereof
CN101826495A (zh) * 2009-03-06 2010-09-08 华东科技股份有限公司 窗口型半导体封装构造
CN101859713A (zh) * 2009-04-10 2010-10-13 日月光半导体制造股份有限公司 先进四方扁平无引脚封装结构及其制造方法
CN201523005U (zh) * 2009-10-17 2010-07-07 天水华天科技股份有限公司 一种双排引脚的四面扁平无引脚封装件

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103107145A (zh) * 2011-11-15 2013-05-15 矽品精密工业股份有限公司 半导体封装件、预制导线架及其制法
CN103187386A (zh) * 2011-12-30 2013-07-03 矽品精密工业股份有限公司 基板结构、封装结构及其制法
WO2013149451A1 (zh) * 2012-04-06 2013-10-10 天水华天科技股份有限公司 四边扁平无引脚封装件及其生产方法
US9275941B2 (en) 2012-04-06 2016-03-01 Tianshui Huatian Technology Co. Quad flat no lead package and production method thereof
CN103681585A (zh) * 2013-12-31 2014-03-26 苏州日月新半导体有限公司 引线框架、qfn封装体、及形成qfn封装体的方法
US9972561B2 (en) 2013-12-31 2018-05-15 Suzhou Asen Semiconductors Co., Ltd. QFN package with grooved leads
US10381281B2 (en) * 2016-01-22 2019-08-13 Kyocera Corporation Electronic component housing package, multi-piece wiring substrate, electronic apparatus, and electronic module having curved connection conductors
US10832980B2 (en) 2016-01-22 2020-11-10 Kyocera Corporation Electronic component housing package, multi-piece wiring substrate, electronic apparatus, and electronic module
CN109585575A (zh) * 2018-11-28 2019-04-05 深圳市兴森快捷电路科技股份有限公司 一种基于陶瓷载板的光电电路封装装置

Similar Documents

Publication Publication Date Title
CN207781575U (zh) 经封装的电子装置
CN101656234B (zh) 先进四方扁平无引脚封装结构及其制造方法
CN101859734B (zh) 导线架及其制造方法与封装结构的制造方法
US9305889B2 (en) Leadless integrated circuit package having standoff contacts and die attach pad
US20050218499A1 (en) Method for manufacturing leadless semiconductor packages
US9190296B2 (en) Fabrication method of semiconductor package without chip carrier
US9184148B2 (en) Semiconductor package and method therefor
CN102184908A (zh) 进阶式四方扁平无引脚封装结构及其制作方法
CN102569101B (zh) 无外引脚封装结构及其制作方法
US8115288B2 (en) Lead frame for semiconductor device
CN103367180A (zh) 半导体封装结构及其制作方法
US8835225B2 (en) Method for fabricating quad flat non-leaded semiconductor package
WO2013097580A1 (zh) 一种芯片上芯片封装及制造方法
CN101661918B (zh) 四方扁平无引脚封装
CN102280431B (zh) 具有保护层的半导体封装及其制作方法
US11562947B2 (en) Semiconductor package having a conductive pad with an anchor flange
US20010001069A1 (en) Metal stud array packaging
CN214956854U (zh) 芯片封装结构
US9000590B2 (en) Protruding terminals with internal routing interconnections semiconductor device
US9922914B2 (en) Plated terminals with routing interconnections semiconductor device
CN106876340A (zh) 半导体封装结构及其制作方法
CN112466830A (zh) 芯片封装结构
CN202394949U (zh) 无外引脚半导体封装构造

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20110914