CN103187386A - 基板结构、封装结构及其制法 - Google Patents

基板结构、封装结构及其制法 Download PDF

Info

Publication number
CN103187386A
CN103187386A CN2011104549955A CN201110454995A CN103187386A CN 103187386 A CN103187386 A CN 103187386A CN 2011104549955 A CN2011104549955 A CN 2011104549955A CN 201110454995 A CN201110454995 A CN 201110454995A CN 103187386 A CN103187386 A CN 103187386A
Authority
CN
China
Prior art keywords
dielectric layer
electric connection
connection pad
layer surface
making
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011104549955A
Other languages
English (en)
Other versions
CN103187386B (zh
Inventor
林邦群
蔡岳颖
陈泳良
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siliconware Precision Industries Co Ltd
Original Assignee
Siliconware Precision Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siliconware Precision Industries Co Ltd filed Critical Siliconware Precision Industries Co Ltd
Priority to CN201110454995.5A priority Critical patent/CN103187386B/zh
Publication of CN103187386A publication Critical patent/CN103187386A/zh
Application granted granted Critical
Publication of CN103187386B publication Critical patent/CN103187386B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Wire Bonding (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)

Abstract

一种基板结构、封装结构及其制法，该基板结构包括介电层、第一电性连接垫、第二电性连接垫、线路与保护层，该介电层具有相对的第一介电层表面与第二介电层表面，该第一电性连接垫与第二电性连接垫嵌埋于该介电层，且外露于该第一介电层表面与第二介电层表面，该线路设于该第一介电层表面、第一电性连接垫与第二电性连接垫上，且各该线路的两端分别连接该第一电性连接垫与第二电性连接垫，该保护层覆盖于该介电层的第一介电层表面与线路上。本发明能有效降低成本，并减少厚度。

Description

基板结构、封装结构及其制法
技术领域
本发明涉及一种基板结构、封装结构及其制法，尤指一种球栅数组型式的基板结构、封装结构及其制法。
背景技术
为符合现今电子产品轻薄短小的发展趋势，同时有效缩小半导体封装结构的尺寸，业界发展出一种球栅数组半导体封装结构，其主要特色在于将半导体芯片设置于基板的贯穿开口中，并借由多个焊线将该半导体芯片电性连接至基板。此种封装结构能够缩短焊线长度与增加电性品质，并可降低封装结构的整体厚度。
请参阅图1，其为现有例如美国专利第5,583,378、6,395,582与6,537,848号的封装结构的剖视图。如图所示，其先提供一具有贯穿开口100的基板10，并于该基板10的一表面上设置承载板11以封盖该开口100，接着，将半导体芯片12设置于该基板10的开口100中的承载板11上，并借由焊线13以电性连接该基板10的打线垫101与半导体芯片12，并于该半导体芯片12、焊线13与打线垫101上包覆封装胶体14，最后，于该基板10的球垫102上设置焊球15。
然而，前述封装结构均需设置有基板，而造成整体成本的增加；此外，现有封装结构的基板中通常具有多层的线路层与介电层，所以最终封装结构的厚度将较厚，而不利于产品的微小化。
因此，如何避免上述现有技术中的种种问题，俾解决封装结构的成本较高与厚度较厚的问题，实已成为目前亟欲解决的课题。
发明内容
有鉴于上述现有技术的缺失，本发明的主要目的在于提供一种基板结构、封装结构及其制法，能有效降低成本，并减少厚度。
本发明所提供的基板结构，包括：介电层，其具有相对的第一介电层表面与第二介电层表面；多个第一电性连接垫与第二电性连接垫，其嵌埋于该介电层，且外露于该第一介电层表面与第二介电层表面；多个线路，其设于该第一介电层表面、第一电性连接垫与第二电性连接垫上，且各该线路的两端分别连接该第一电性连接垫与第二电性连接垫；以及保护层，其覆盖于该介电层的第一介电层表面与线路上。
本发明还提供一种封装结构，其包括：介电层，其具有相对的第一介电层表面与第二介电层表面；多个第一电性连接垫与第二电性连接垫，其嵌埋于该介电层，且外露于该第一介电层表面与第二介电层表面；多个线路，其设于该第一介电层表面、第一电性连接垫与第二电性连接垫上，且各该线路的两端分别连接该第一电性连接垫与第二电性连接垫；保护层，其覆盖于该介电层的第一介电层表面与线路上；半导体芯片，其设置于该介电层的第二介电层表面上，且电性连接该第一电性连接垫；以及封装胶体，其形成于该介电层的第二介电层表面上，且包覆该半导体芯片与第一电性连接垫。
本发明还提供一种基板结构的制法，其包括：于具有相对的第一表面与第二表面的基材的该第一表面上形成多个第一电性连接垫与第二电性连接垫；于该第一表面上形成介电层，且各该第一电性连接垫与第二电性连接垫的一端外露于该介电层的表面；于该介电层、第一电性连接垫与第二电性连接垫上形成多个线路，各该线路的两端分别连接该第一电性连接垫与第二电性连接垫；于该介电层与线路上覆盖保护层；以及移除该基材，以外露该第一电性连接垫、第二电性连接垫及其周围的介电层。
本发明还提供一种封装结构的制法，其包括：提供一基板结构，其包括：介电层，其具有相对的第一介电层表面与第二介电层表面；多个第一电性连接垫与第二电性连接垫，其嵌埋于该介电层，且外露于该第一介电层表面与第二介电层表面；多个线路，其设于该第一介电层表面、第一电性连接垫与第二电性连接垫上，且各该线路的两端分别连接该第一电性连接垫与第二电性连接垫；及保护层，其覆盖于该介电层的第一介电层表面与线路上；于该介电层的第二介电层表面上设置与该第一电性连接垫电性连接的半导体芯片；以及于该介电层的第二介电层表面上形成包覆该半导体芯片与第一电性连接垫的封装胶体。
由上可知，因为本发明的基板结构与封装结构中均不具有基板，所以可降低整体成本，并缩减整体厚度；此外，本发明仅具有一层的线路，故可进一步有利于基板结构与封装结构的厚度的减少。
附图说明
图1为现有的封装结构的剖视图；
图2A至图2R为本发明的基板结构、封装结构及其制法的第一实施例的剖视图，其中，图20’与图2P’分别为图20与图2P的俯视图；以及
图3A至图3D为本发明的封装结构及其制法的第二实施例的剖视图。
主要组件符号说明
10     基板
100    开口
101    打线垫
102    球垫
11     承载板
12，30 半导体芯片
13，31 焊线
14，32 封装胶体
15     焊球
20     基材
20a    第一表面
20b    第二表面
21     金属层
22     第一阻层
220    第一阻层开孔
231    第一电性连接垫
232    第二电性连接垫
24     介电层
24a    第一介电层表面
24b    第二介电层表面
25     第二阻层
250    第二阻层开孔
26     线路
27     保护层
28     第三阻层
280    第三阻层开孔
201    框架
33     导电组件。
具体实施方式
以下借由特定的具体实施例说明本发明的实施方式，熟悉此技艺的人士可由本说明书所揭示的内容轻易地了解本发明的其它优点及功效。
须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供熟悉此技艺的人士的了解与阅读，并非用以限定本发明可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“上”、“端”、“周围”、“齐平”、“外侧”及“一”等用语，也仅为便于叙述的明了，而非用以限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当也视为本发明可实施的范畴。
第一实施例
请参阅图2A至图2R，其为本发明的基板结构、封装结构及其制法的第一实施例的剖视图，其中，图20’与图2P’分别为图20与图2P的俯视图。
首先，如图2A所示，提供一具有相对的第一表面20a与第二表面20b的基材20，该基材20的材质可为金属。
如图2B所示，该基材20可视需要地于其两外侧表面上包括有金属层21。
如图2C所示，于该第一表面20a上形成第一阻层22。
如图2D所示，于该第一阻层22中形成多个第一阻层开孔220，以外露部分该第一表面20a，并于该等第一阻层开孔220中形成多个第一电性连接垫231与第二电性连接垫232，该第一电性连接垫231与第二电性连接垫232可分别为焊指垫(finger)与球垫(ball pad)。
如图2E所示，移除该第一阻层22。
如图2F所示，于该第一表面20a上形成覆盖该等第一电性连接垫231与第二电性连接垫232的介电层24。
如图2G所示，移除部分该介电层24，以令该介电层24齐平于该第一电性连接垫231与第二电性连接垫232的一端。
如图2H所示，于该介电层24上形成第二阻层25，该第二阻层25中形成多个第二阻层开孔250，以外露部分该介电层24、第一电性连接垫231与第二电性连接垫232。
如图2I所示，于该第二阻层开孔250中形成多个线路26，各该线路26的两端分别连接该第一电性连接垫231与第二电性连接垫232。
如图2J所示，移除该第二阻层25。
如图2K所示，于该介电层24与线路26上覆盖保护层27。
如图2L所示，于该第二表面20b上形成第三阻层28，该第三阻层28中形成多个第三阻层开孔280，以外露部分该第二表面20b。
如图2M所示，移除该第三阻层开孔280中的基材20，以外露该第一电性连接垫231、第二电性连接垫232及其周围的介电层24，接着，移除该第三阻层28，而余留框架201；且此时定义该介电层24设有线路26的表面为第一介电层表面24a，其相对侧为第二介电层表面24b。至此即完成本发明的基板结构。
要注意的是，该框架201主要在同时生产数组的多个基板结构或封装结构的过程中所需要，而并非本发明所必须，因此于其它实施例中，也可无须该框架201，即完全移除该基材20。
如图2N所示，于该介电层24的第二介电层表面24b上设置半导体芯片30。
如图20与图20’所示，借由多个焊线31电性连接该半导体芯片30与第一电性连接垫231。
如图2P与图2P’所示，于该介电层24的第二介电层表面24b上形成包覆该半导体芯片30与第一电性连接垫231的封装胶体32。
如图2Q所示，于各该第二电性连接垫232上形成例如焊球或焊针的导电组件33。
如图2R所示，进行切单步骤，并同时切去该框架201。至此即完成本发明的封装结构。
第二实施例
请参阅图3A至图3D，其为本发明的封装结构及其制法的第二实施例的剖视图。
本实施例为延续自图2M，且与第一实施例之间的不同处在于：本实施例是以倒装芯片方式电性连接该半导体芯片30，而第一实施例是以打线方式电性连接该半导体芯片30。
如图3A所示，于该介电层24的第二介电层表面24b上以倒装芯片方式接置半导体芯片30，且该半导体芯片30电性连接该第一电性连接垫231。
如图3B所示，于该介电层24的第二介电层表面24b上形成包覆该半导体芯片30与第一电性连接垫231的封装胶体32。
如图3C所示，于各该第二电性连接垫232上形成例如焊球或焊针的导电组件33。
如图3D所示，进行切单步骤，并同时切去该框架201。至此即完成本发明的封装结构。
本发明还提供一种基板结构，其包括：介电层24，其具有相对的第一介电层表面24a与第二介电层表面24b；多个第一电性连接垫231与第二电性连接垫232，其嵌埋于该介电层24，且外露于该第一介电层表面24a与第二介电层表面24b；多个线路26，其设于该第一介电层表面24a、第一电性连接垫231与第二电性连接垫232上，且各该线路26的两端分别连接该第一电性连接垫231与第二电性连接垫232；以及保护层27，其覆盖于该介电层24的第一介电层表面24a与线路26上。
本发明又提供一种封装结构，其包括：介电层24，其具有相对的第一介电层表面24a与第二介电层表面24b；多个第一电性连接垫231与第二电性连接垫232，其嵌埋于该介电层24，且外露于该第一介电层表面24a与第二介电层表面24b；多个线路26，其设于该第一介电层表面24a、第一电性连接垫231与第二电性连接垫232上，且各该线路26的两端分别连接该第一电性连接垫231与第二电性连接垫232；保护层27，其覆盖于该介电层24的第一介电层表面24a与线路26上；半导体芯片30，其设置于该介电层24的第二介电层表面24b上，且电性连接该第一电性连接垫231；以及封装胶体32，其形成于该介电层24的第二介电层表面24b上，且包覆该半导体芯片30与第一电性连接垫231。
于前述的封装结构中，还包括导电组件33，其形成于各该第二电性连接垫232上，且该导电组件33为焊球或焊针。
于本发明的封装结构中，该半导体芯片30是借由倒装芯片或打线方式以电性连接该第一电性连接垫231。
综上所述，相较于现有技术，由于本发明的基板结构与封装结构中均不具有基板，因此可降低整体成本，并缩减整体厚度；此外，本发明仅具有一层的线路，故可进一步有利于基板结构与封装结构的厚度的减少。
上述实施例仅用以例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟习此项技艺的人士均可在不违背本发明的精神及范畴下，对上述实施例进行修改。因此本发明的权利保护范围，应如权利要求书所列。

Claims (15)

1.一种基板结构，其包括：
介电层，其具有相对的第一介电层表面与第二介电层表面；
多个第一电性连接垫与第二电性连接垫，其嵌埋于该介电层，且外露于该第一介电层表面与第二介电层表面；
多个线路，其设于该第一介电层表面、第一电性连接垫与第二电性连接垫上，且各该线路的两端分别连接该第一电性连接垫与第二电性连接垫；以及
保护层，其覆盖于该介电层的第一介电层表面与线路上。
2.一种封装结构，其包括：
介电层，其具有相对的第一介电层表面与第二介电层表面；
多个第一电性连接垫与第二电性连接垫，其嵌埋于该介电层，且外露于该第一介电层表面与第二介电层表面；
多个线路，其设于该第一介电层表面、第一电性连接垫与第二电性连接垫上，且各该线路的两端分别连接该第一电性连接垫与第二电性连接垫；
保护层，其覆盖于该介电层的第一介电层表面与线路上；
半导体芯片，其设置于该介电层的第二介电层表面上，且电性连接该第一电性连接垫；以及
封装胶体，其形成于该介电层的第二介电层表面上，且包覆该半导体芯片与第一电性连接垫。
3.根据权利要求1或2所述的结构，其特征在于，该保护层为封装材料或防焊层。
4.根据权利要求2所述的封装结构，其特征在于，该封装结构还包括导电组件，其形成于各该第二电性连接垫上。
5.根据权利要求4所述的封装结构，其特征在于，该导电组件为焊球或焊针。
6.根据权利要求2所述的封装结构，其特征在于，该半导体芯片借由倒装芯片或打线方式以电性连接该第一电性连接垫。
7.一种基板结构的制法，包括：
于具有相对的第一表面与第二表面的基材的该第一表面上形成多个第一电性连接垫与第二电性连接垫；
于该第一表面上形成介电层，且各该第一电性连接垫与第二电性连接垫的一端外露于该介电层的表面；
于该介电层、第一电性连接垫与第二电性连接垫上形成多个线路，各该线路的两端分别连接该第一电性连接垫与第二电性连接垫；
于该介电层与线路上覆盖保护层；以及
移除该基材，以外露该第一电性连接垫、第二电性连接垫及其周围的介电层。
8.根据权利要求7所述的基板结构的制法，其特征在于，形成该介电层的步骤包括：
于该第一表面上形成覆盖该等第一电性连接垫与第二电性连接垫的介电层；以及
移除部分该介电层，以令该介电层齐平于该第一电性连接垫与第二电性连接垫的一端。
9.根据权利要求7所述的基板结构的制法，其特征在于，该基材还包括形成于其两外侧表面上的金属层。
10.根据权利要求7所述的基板结构的制法，其特征在于，该制法还包括进行切单步骤。
11.一种封装结构的制法，包括：
提供一基板结构，其包括：
介电层，其具有相对的第一介电层表面与第二介电层表面；
多个第一电性连接垫与第二电性连接垫，其嵌埋于该介电层，且外露于该第一介电层表面与第二介电层表面；
多个线路，其设于该第一介电层表面、第一电性连接垫与第二电性连接垫上，且各该线路的两端分别连接该第一电性连接垫与第二电性连接垫；及
保护层，其覆盖于该介电层的第一介电层表面与线路上；
于该介电层的第二介电层表面上设置与该第一电性连接垫电性连接的半导体芯片；以及
于该介电层的第二介电层表面上形成包覆该半导体芯片与第一电性连接垫的封装胶体。
12.根据权利要求11所述的封装结构的制法，其特征在于，该制法还包括进行切单步骤。
13.根据权利要求11所述的封装结构的制法，其特征在于，该半导体芯片是借由倒装芯片或打线方式以电性连接该第一电性连接垫。
14.根据权利要求11所述的封装结构的制法，其特征在于，该制法还包括于各该第二电性连接垫上形成导电组件。
15.根据权利要求14所述的封装结构的制法，其特征在于，该导电组件为焊球或焊针。
CN201110454995.5A 2011-12-30 2011-12-30 基板结构、封装结构及其制法 Active CN103187386B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201110454995.5A CN103187386B (zh) 2011-12-30 2011-12-30 基板结构、封装结构及其制法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110454995.5A CN103187386B (zh) 2011-12-30 2011-12-30 基板结构、封装结构及其制法

Publications (2)

Publication Number Publication Date
CN103187386A true CN103187386A (zh) 2013-07-03
CN103187386B CN103187386B (zh) 2016-02-03

Family

ID=48678478

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110454995.5A Active CN103187386B (zh) 2011-12-30 2011-12-30 基板结构、封装结构及其制法

Country Status (1)

Country Link
CN (1) CN103187386B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09312355A (ja) * 1996-05-21 1997-12-02 Shinko Electric Ind Co Ltd 半導体装置とその製造方法
CN101273452A (zh) * 2005-09-06 2008-09-24 宇芯（毛里求斯）控股有限公司 用于半导体封装的裸片焊盘
CN101515574A (zh) * 2008-02-18 2009-08-26 旭德科技股份有限公司 芯片封装载板、芯片封装体及其制造方法
CN101604698A (zh) * 2008-06-12 2009-12-16 海华科技股份有限公司 用于降低整体厚度的影像感测芯片封装模块
CN101800184A (zh) * 2009-02-09 2010-08-11 欣兴电子股份有限公司 具凹穴结构的封装基板及其制作方法
CN102184908A (zh) * 2011-04-26 2011-09-14 日月光半导体制造股份有限公司 进阶式四方扁平无引脚封装结构及其制作方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09312355A (ja) * 1996-05-21 1997-12-02 Shinko Electric Ind Co Ltd 半導体装置とその製造方法
CN101273452A (zh) * 2005-09-06 2008-09-24 宇芯（毛里求斯）控股有限公司 用于半导体封装的裸片焊盘
CN101515574A (zh) * 2008-02-18 2009-08-26 旭德科技股份有限公司 芯片封装载板、芯片封装体及其制造方法
CN101604698A (zh) * 2008-06-12 2009-12-16 海华科技股份有限公司 用于降低整体厚度的影像感测芯片封装模块
CN101800184A (zh) * 2009-02-09 2010-08-11 欣兴电子股份有限公司 具凹穴结构的封装基板及其制作方法
CN102184908A (zh) * 2011-04-26 2011-09-14 日月光半导体制造股份有限公司 进阶式四方扁平无引脚封装结构及其制作方法

Also Published As

Publication number Publication date
CN103187386B (zh) 2016-02-03

Similar Documents

Publication Publication Date Title
US7501707B2 (en) Multichip semiconductor package
CN103165555B (zh) 层叠封装的封装结构及其制法
CN102760715A (zh) 嵌埋电子组件的封装结构及其制法
US20090134528A1 (en) Semiconductor package, electronic device including the semiconductor package, and method of manufacturing the semiconductor package
CN102867799B (zh) 封装基板及其制造方法
US20090085192A1 (en) Packaging substrate structure having semiconductor chip embedded therein and fabricating method thereof
CN105097750A (zh) 封装结构及其制法
CN102867806B (zh) 封装基板及其制造方法
CN104517922B (zh) 层叠式封装结构及其制法
CN104576593A (zh) 封装结构及其制法
CN102867807A (zh) 无核心层的封装基板及其制造方法
CN105097759A (zh) 封装堆栈结构及其制法暨无核心层式封装基板及其制法
CN103794569A (zh) 封装结构及其制法
CN103021969B (zh) 基板、半导体封装件及其制法
CN105304584A (zh) 中介基板及其制造方法
CN102867801A (zh) 半导体承载件暨封装件及其制法
CN101364586B (zh) 封装基板结构
CN105514053B (zh) 半导体封装件及其制法
CN106469705A (zh) 封装模块及其基板结构
CN103050466B (zh) 半导体封装件及其制法
CN105323948A (zh) 中介基板及其制造方法
CN104134641A (zh) 半导体封装件及其制法
US7449364B2 (en) Device and method for including passive components in a chip scale package
CN105789161A (zh) 封装结构及其制法
CN103187386B (zh) 基板结构、封装结构及其制法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant