CN103681566B - 封装件、基板和存储卡 - Google Patents

封装件、基板和存储卡 Download PDF

Info

Publication number
CN103681566B
CN103681566B CN201310388903.7A CN201310388903A CN103681566B CN 103681566 B CN103681566 B CN 103681566B CN 201310388903 A CN201310388903 A CN 201310388903A CN 103681566 B CN103681566 B CN 103681566B
Authority
CN
China
Prior art keywords
core
pad
welding disk
packaging part
semiconductor package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310388903.7A
Other languages
English (en)
Other versions
CN103681566A (zh
Inventor
卢永勋
金承焕
朴正镐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN103681566A publication Critical patent/CN103681566A/zh
Application granted granted Critical
Publication of CN103681566B publication Critical patent/CN103681566B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49855—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers for flat-cards, e.g. credit cards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Abstract

提供了封装件基板、包括所述封装件基板的半导体封装件以及制造所述半导体封装件的方法。封装件基板可以包括具有其上设置有半导体芯片的第一表面和与第一表面相对的第二表面的芯。封装件基板还可以包括位于芯的第二表面上的金属焊盘。金属焊盘可以包括耐盐水腐蚀的表面。

Description

封装件、基板和存储卡
该申请要求于2012年8月30日在韩国知识产权局提交的第10-2012-0095594号韩国专利申请的优先权，该韩国专利申请的公开通过引用全部包含于此。
技术领域
本公开总体涉及电子领域，更具体地说，涉及半导体封装件。
背景技术
在板上芯片（COB）型封装件中，半导体芯片直接安装在印刷电路板上。COB型封装件可以用在智能卡产品中，插在智能卡产品中的半导体芯片可以与读卡器接触。可以通过与读卡器接触来从半导体芯片读出数据或者将数据写入半导体芯片。
COB型封装件可以包括作为电路或电极的铜层。铜层可以被镀覆有包括诸如Au、Ni/Pd或Ni/Au的昂贵材料的层，以防止铜层被氧化并且提供用于引线键合工艺的表面。
发明内容
一种半导体封装件可以包括具有第一表面和与第一表面相对的第二表面的芯。芯可以包括穿透芯的通孔。半导体封装件还可以包括位于芯的第一表面上的金属焊盘，通孔可以暴露金属焊盘的一部分。半导体封装件还可以包括位于芯的第二表面上的半导体芯片，金属焊盘可以包括耐盐水（saline water）腐蚀的表面。
在各个实施例中，半导体封装件可以包括使半导体芯片电连接到金属焊盘的键合引线，键合引线可以穿过通孔，以连接到金属焊盘。
在各个实施例中，半导体封装件还可以包括：通路（through via），位于通孔中并电连接到金属焊盘，芯片焊盘，位于芯的第二表面上并电连接到通路；以及焊料凸起，位于半导体芯片上。焊料凸起可以接触芯片焊盘，从而半导体芯片可以电连接到金属焊盘。
根据各个实施例，金属焊盘可以包括铝、不锈钢或黄铜。
在各个实施例中，耐盐水腐蚀的表面可以包括位于金属焊盘上的包含铬（Cr）和/或锆（Zr）的表面膜。
在各个实施例中，芯可以包括玻璃环氧树脂或半固化片材料。
在各个实施例中，半导体封装件可以包括位于芯的第一表面和金属焊盘之间的粘合层。
一种制造半导体封装件的方法，所述方法可以包括：设置包括第一表面和与第一表面相对的第二表面的芯；形成穿透芯的通孔并在芯的第一表面上形成金属焊盘。所述方法还可以包括处理金属焊盘的表面以形成耐盐水腐蚀的表面。所述方法还包括将半导体芯片安装在芯的第二表面上并使半导体芯片电连接到金属焊盘，并且在芯的第二表面上形成成型层（molding layer）以包封半导体芯片。
根据各个实施例，形成金属焊盘的步骤可以包括使金属箔附着在芯的第一表面上并将金属箔图案化以形成金属焊盘。通孔可以部分暴露金属焊盘的下表面，芯可以完全暴露金属焊盘的上表面。金属箔可以包括铝、不锈钢或黄铜。
在各个实施例中，所述方法还可以包括：在附着金属箔之前，在芯的第一表面上形成粘合层。粘合层可以在芯的第一表面和金属焊盘之间延伸。
在各个实施例中，所述方法还可以包括形成穿过通孔并使半导体芯片电连接到金属焊盘的键合引线。
根据各个实施例，所述方法可以包括：在通孔中形成包括导电材料的通路；在芯片的第二表面上形成芯片焊盘并使芯片焊盘电连接到通路；以及在半导体芯片上形成焊料凸起。通路可以电连接到金属焊盘，焊料凸起可以接触芯片焊盘，从而半导体芯片可以电连接到金属焊盘。
在各个实施例中，处理金属焊盘的表面的步骤可以包括利用铬（Cr）和/或锆（Zr）的化学制剂处理金属焊盘的表面。
根据各个实施例，芯可以安装在沿某一方向延伸的胶带上，半导体芯片可以为多个半导体芯片中的安装在多个封装件基板中的各封装件基板上的一个半导体芯片。所述方法还可以包括切割胶带以使所述多个封装件基板彼此分开。
一种封装件基板可以包括：芯，包括第一表面和与第一表面相对的第二表面，在第一表面上设置有半导体芯片。封装件基板还可以包括位于芯的第二表面上的铝焊盘。铝焊盘可以包括耐盐水腐蚀的表面。
根据各个实施例，耐盐水腐蚀的表面可以包括位于铝焊盘上的铬（Cr）和/或锆（Zr）的表面膜。
在各个实施例中，芯可以包括穿透芯的通孔，并且通孔可以暴露铝焊盘的表面。
在各个实施例中，铝焊盘的被通孔暴露的表面可以包括铬（Cr）和/或锆（Zr）。
一种半导体封装件可以包括：封装件基板，包括具有通孔的芯、位于芯的第一表面上的铝焊盘以及位于铝焊盘上的抗腐蚀层。半导体封装件还可以包括：半导体芯片，位于芯的与芯的第一表面相对的第二表面上并通过键合引线电连接到铝焊盘。键合引线可以穿过通孔。半导体封装件还可以包括包封半导体芯片的成型层，抗腐蚀层可以具有对盐水的耐腐蚀性。
根据各个实施例，抗腐蚀层可以包括位于铝焊盘上的铬（Cr）和/或锆（Zr）的表面膜。
一种集成电路（IC）封装件基板可以包括：封装件芯，包括穿透封装件芯的开口；导电焊盘，位于封装件芯上。开口可以暴露导电焊盘的一部分。IC封装件还可以包括位于导电焊盘的被封装件芯暴露的表面上的耐腐蚀层，所述耐腐蚀层包括导电焊盘的被开口暴露的所述部分。耐腐蚀层可以包括铬（Cr）或锆（Zr）。
根据各个实施例，导电焊盘可以包括铝（Al）。
在各个实施例中，导电焊盘可以包括不锈钢或黄铜。
在各个实施例中，IC封装件基板还可以包括位于封装件芯和导电焊盘之间的粘合层。开口可以穿透粘合层以暴露导电焊盘的所述部分。
根据各个实施例，封装件芯可以包括预浸渍材料。
在各个实施例中，导电焊盘可以接触封装件芯。
在各个实施例中，一种存储卡可以包括IC封装件基板，存储卡还可以包括具有其中设置有IC封装件基板的腔的卡体。存储卡还可以包括位于封装芯上的集成电路，封装芯可以在导电焊盘和集成电路之间延伸。存储卡还可以包括将集成电路电连接到导电焊盘的所述部分的导电图案。导电焊盘可以包括面对封装件芯的第一表面和与第一表面相对的第二表面，卡体可以暴露导电焊盘的第二表面。
在各个实施例中，导电图案可以包括包含金的导电引线。
根据各个实施例，集成电路可以包括位于集成电路上的焊料凸起，导电图案可以包括通路和芯片焊盘。通路可以位于开口中并且可以接触导电焊盘的所述部分，芯片焊盘可以位于封装件芯上并且可以使通路电连接到焊料凸起。
在各个实施例中，存储卡可以包括覆盖集成电路和导电图案的成型层。
附图说明
图1A、图2A、图3A、图4A和图5A是示出根据本发明构思的一些实施例制造半导体封装件的方法的剖视图。
图1B、图2B、图3B、图4B和图5B分别是图1A、图2A、图3A、图4A和图5A的平面图。
图4C是示出根据本发明构思的一些实施例的半导体封装件的平面图。
图6和图7是根据本发明构思的一些实施例的半导体封装件的剖视图。
图8是包括根据本发明构思的一些实施例的半导体封装件的智能卡的透视图。
具体实施方式
这里参照作为示例实施例的理想实施例和中间结构的示意图的剖视图来描述本发明构思的示例实施例。这样，将预料到作为例如制造技术和/或公差的结果的图示的形状的变化。因此，本发明构思的示例实施例不应被解释为局限于这里示出的特定形状，而是将包括例如由制造所造成的形状上的偏差。
将理解的是，当元件被称为“连接”或“结合”到另一元件时，该元件可以直接连接到或结合到所述另一元件，或者可以存在中间元件。相反，当元件被称为“直接连接”或“直接连接”到另一元件时，则没有中间元件存在。同样的标号始终表示同样的元件。如这里所使用的，术语“和/或”包括一个或多个相关列出项的任意和所有组合。用来描述元件或层之间的关系的其他词语应以相似的方式来解释（例如，“在……之间”相对“直接在……之间”、“邻近”相对“直接邻近”、“在……上”相对“直接在……上”）。
将理解的是，尽管在这里可使用术语“第一”、“第二”等来描述各种元件、组件、区域、层和/或部分，但是这些元件、组件、区域、层和/或部分不应受这些术语的限制。这些术语仅是用来将一个元件、组件、区域、层或部分与另一个元件、组件、区域、层或部分区分开。因此，在不脱离示例实施例的教导的情况下，下面讨论的第一元件、组件、区域、层或部分可被命名为第二元件、组件、区域、层或部分。
可以出于易于描述的目的在这里使用诸如“在……之下”、“在……下方”、“下面的”、“在……上方”和“上面的”等空间相对术语，用描述如附图中示出的一个元件或特征与其它元件或特征的关系。将理解的是，除了附图中描绘的方位之外，空间相对术语还意在包含装置在使用或操作中的不同方位。例如，如果将附图中的装置翻转，则被描述为“在”其他元件或特征“下方”或“之下”的元件将随后位于其他元件或特征“上方”。因此，示例性术语“在……下方”可包含在……上方和在……下方两种方位。该装置可被另外定位（旋转90度或在其他方位），并相应地解释这里使用的空间相对描述符。
这里使用的术语仅出于描述具体实施例的目的，并不意图限制示例实施例。除非上下文另外明确指出，否则如这里所使用的单数术语“一个（种）”和“该（所述）”也意图包括复数形式。进一步将理解的是，如果这里使用术语“包括”和/或“包含”，则说明存在陈述的特征、整体、步骤、操作、元件和/或组件，但不排除存在或添加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组。
在这里参照作为示例实施例的理想化实施例（和中间结构）的示意图的剖视图来描述本发明构思的示例实施例。这样，例如由制造技术和/或公差引起的图示的形状的变化将是预料之中的。因此，本发明构思的示例实施例不应被解释为局限于这里示出的区域的特定形状，而是将包括例如由制造所造成的形状上的偏差。例如，示出为矩形的注入区域可以在其边缘具有圆形或弯曲的特征和/或注入浓度的梯度，而不是从注入区域到非注入区域的二元变化。同样，通过注入形成的埋置区域可导致在埋置区域和通过其发生注入的表面之间的区域中出现一定程度的注入。因而，附图中示出的区域实质上是示意性的，它们的形状并不意图示出装置的区域的实际形状，并且不意图限制示例实施例的范围。
除非另有定义，否则这里使用的所有术语（包括技术术语和科学术语）具有与本发明构思的示例实施例所属的领域中的普通技术人员所通常理解的意思相同的意思。进一步将理解的是，除非这里明确这样定义，否则术语（例如在通用的词典中定义的术语）应被解释为具有与相关领域的环境中它们的意思相一致的意思，而将不以理想的或过于正式的含义来解释它们的意思。
图1A、图2A、图3A、图4A和图5A是示出根据本发明构思的一些实施例制造半导体封装件的方法的剖视图。图1B、图2B、图3B、图4B和图5B分别是图1A、图2A、图3A、图4A和图5A的平面图。图4C是示出根据本发明构思的一些实施例的半导体封装件的平面图。
参照图1A和图1B，可以设置芯100。芯100可以包括具有彼此面对的第一表面100a和第二表面100b的聚合物层（例如，玻璃环氧树脂（glassepoxy））。还可以在芯100的第一表面100a上形成粘合层102。芯100可以具有与一个半导体封装件的尺寸相对应的尺寸，并且芯100可以为矩形或正方形形状。可选择地，芯100可以具有如图4C所示的卷状，因此，可以在芯100上形成多个半导体封装件。
参照图2A和图2B，可以形成多个通孔104垂直穿透芯100。每个通孔104可以被成形为圆。在一些实施例中，通孔104可以被布置成多列。在额外地提供粘合层102的情况下，可以将通孔104形成为进一步穿透粘合层102。根据本发明的一些实施例，粘合层102可以为沿某一方向延伸的胶带。
参照图3A和图3B，可以将铝层121附着到芯100的第一表面100a上。例如，铝层121可以为附着在粘合层102上的铝箔，并且铝层121的厚度小于芯100的厚度。在一些实施例中，铝层121的厚度可以在芯100的厚度的大约1/3至2/3的范围内。例如，芯100可以具有大约100μm-120μm（例如，110μm）的厚度，铝层121可以具有大约40μm-80μm（例如，70μm）的厚度。粘合层102可以具有大约10-15μm的厚度。每个通孔104的一个端部可以被铝层121封闭，而另一端部敞开。
参照图4A和图4B，可以将铝层121图案化，以形成铝焊盘120。铝焊盘120可以包括多个焊盘122、124和126。例如，铝焊盘120可以包括：第一焊盘122，从芯100的中心区域延伸到芯100的边缘之一以具有“L”形状，并且用于传输接地信号；第二焊盘124，设置在芯100的两侧区域的中部，用于传输数据信号；第三焊盘126，每个第三焊盘126设置在芯100的角部以传输功率信号和/或以用作虚拟焊盘。然而，本发明构思的实施例可以不限于焊盘122、124和126的枚举的形状、用途和/或布置。铝焊盘120的邻近于芯100的第一表面100a的底表面可以被通孔104暴露，铝焊盘120的顶表面和侧表面可以被芯100完全暴露。
根据本发明构思的一些实施例，可以容易地将金引线144键合到铝焊盘120。如果焊盘由非铝金属（例如，铜）形成，则对于Au引线键合，可以在铜焊盘上形成镀覆层（例如，Ni/Au或Ni/Pd的镀覆层）。然而，如果焊盘120由铝形成，则可以不执行形成镀覆层的工艺。此外，可以通过自然氧化在铝焊盘120上形成稳定的氧化物层（例如，Al2O3），因此可以减少表面缺陷（例如，表面烫金）。
在一些实施例中，可以通过表面处理工艺在铝焊盘120上形成表面层130。例如，表面处理工艺可以包括将芯100浸入到含有铬（Cr）、锆（Zr）或它们的混合物的溶液中，或者利用电镀或化学镀技术化学处理铝焊盘120的表面。表面层130可以形成在铝焊盘120的顶表面和侧表面上以及在铝焊盘120的底表面的被通孔104暴露的部分上。在一些实施例中，可以以覆盖铝焊盘120的表面的膜的形式设置表面层130。可选择地，表面处理可以使铝焊盘120的表面变成具有高化学浓度的表面层130。作为表面处理工艺的结果，可以提高铝焊盘120对盐水或NaCl的耐腐蚀性。
可选择地，在形成图3A中示出的铝层121之后，可以利用铬（Cr）、锆（Zr）或它们的混合物对铝层121进行化学处理，然后，将其图案化以形成铝焊盘120。
封装件基板1可以形成为包括玻璃环氧树脂芯100和位于玻璃环氧树脂芯上的铝焊盘120。如图4C中所示，在芯100的形状为卷状的情况下，可以通过切割工艺将芯100分成多个封装件基板1，所述切割工艺为切割粘合层以使多个封装件基板彼此分开。在一些实施例中，封装件基板1可以包括包含代替Al的不锈钢或黄铜的焊盘120。
参照图5A和图5B，可以将半导体芯片140安装在封装件基板1上，然后可以执行成型工艺。例如，半导体芯片140可以安装在芯100的第二表面100b上，金引线144可以形成为使半导体芯片140电连接到封装件基板1。金引线144可以穿过通孔104连接到铝焊盘120。在成型工艺过程中，可以将成型层146形成在芯100的第二表面100b上，以包封半导体芯片140，结果，第一半导体封装件11可以形成为具有板上芯片（COB）结构。
图6和图7是根据本发明构思的一些实施例的半导体封装件的剖视图。
参照图6，第二半导体封装件12可以被构造为具有板上芯片（COB）结构。例如，在第二半导体封装件12中，铝焊盘120可以设置在芯100的第一表面100a上，半导体芯片140可以安装在芯100的第二表面100b上且利用键合引线连接到封装件基板1。在一些实施例中，芯100可以包括预浸渍材料（或半固化片（prepreg））中的至少一种。与玻璃环氧树脂的C阶段（固化态）不同，半固化片可以呈现处于B阶段（或半固化态）的粘合性质。因此，在第二半导体封装件12的芯100和铝焊盘120之间可以不需要形成粘合层102。
参照图7，第三半导体封装件13可以被构造成具有以倒装芯片键合的方式将半导体芯片140安装在封装件基板1上的倒装芯片封装件结构。半导体芯片140可以以面向下的方式安装在芯100的第二表面100b上，并且半导体芯片140通过焊料凸起145电连接到封装件基板1。封装件基板1可以包括通路152和芯片焊盘154，其中，通路152包括导电材料、电连接到铝焊盘120并设置在通孔中以穿透芯100，芯片焊盘154使通路152电连接到焊料凸起145。可以重新分配芯片焊盘154。可以利用铬（Cr）、锆（Zr）或它们的混合物对铝焊盘120进行化学处理，从而提高对于盐水或NaCl的耐腐蚀性。在芯100包括玻璃环氧树脂的情况下，可以将粘合层102设置在芯100和铝焊盘120之间。在芯100包括半固化片的情况下，在芯100和铝焊盘120之间可以不形成粘合层102。
图8是包括根据本发明构思的一些实施例的半导体封装件的智能卡的透视图。
参照图8，智能卡500可以包括半导体封装件10和卡体510。卡体510可以包括半导体封装件10插入其中的腔512。半导体封装件10可以是上面描述的第一半导体封装件11、第二半导体封装件12和第三半导体封装件13中的一种。半导体封装件10可以以使铝焊盘120暴露的方式插入到腔512中。
根据本发明构思的一些实施例，封装件基板的焊盘和电极可以由用铝、不锈钢或黄铜制成的箔形成。可以不执行传统的镀覆工艺，因此可以降低制造成本。在一些实施例中，由于封装件基板的焊盘由铝形成，因此可以执行引线键合工艺而不需要焊盘镀覆工艺，并且可以减小诸如表面烫金的技术上的困难。此外，可以利用铬（Cr）或锆（Zr）化学处理封装件基板的焊盘，从而提高对于盐水的耐腐蚀性，因此可以减少封装件的腐蚀并且可以提高封装件的耐用度。
上面公开的主题将被认为是示意性的，而不是限制性的，并且权利要求意图覆盖所有这些落入本发明构思的真正精神和范围内的修改、增强和其他实施例。因此，对于法律所允许的最大程度，由权利要求及其等同物的最宽的可许可的解释来确定范围，并且范围不应受前面详细描述的约束或限制。

Claims (20)

1.一种半导体封装件，所述半导体封装件包括：
芯，包括第一表面和与第一表面相对的第二表面，芯包括穿透芯的通孔；
金属焊盘，位于芯的第一表面上，通孔暴露金属焊盘的一部分；以及
半导体芯片，位于芯的第二表面上，
其中，金属焊盘包括耐盐水腐蚀的表面。
2.如权利要求1所述的半导体封装件，所述半导体封装件还包括使半导体芯片电连接到金属焊盘的键合引线，
其中，键合引线穿过通孔，以连接到金属焊盘。
3.如权利要求1所述的半导体封装件，所述半导体封装件还包括：
通路，位于通孔中并电连接到金属焊盘；
芯片焊盘，位于芯的第二表面上并电连接到通路；以及
焊料凸起，位于半导体芯片上，
其中，焊料凸起接触芯片焊盘，从而半导体芯片电连接到金属焊盘。
4.如权利要求1所述的半导体封装件，其中，金属焊盘包括铝、不锈钢或黄铜。
5.如权利要求1所述的半导体封装件，其中，耐盐水腐蚀的表面包括位于金属焊盘上的包含铬和/或锆的表面膜。
6.如权利要求1所述的半导体封装件，其中，芯包括玻璃环氧树脂或半固化片材料。
7.如权利要求1所述的半导体封装件，所述半导体封装件还包括位于芯的第一表面和金属焊盘之间的粘合层。
8.一种封装件基板，所述封装件基板包括：
芯，包括第一表面和与第一表面相对的第二表面，在第一表面上设置有半导体芯片；以及
铝焊盘，位于芯的第二表面上，
其中，铝焊盘包括耐盐水腐蚀的表面，
其中，芯包括穿透芯的通孔，并且通孔使铝焊盘的一个表面暴露。
9.如权利要求8所述的封装件基板，其中，耐盐水腐蚀的表面包括位于铝焊盘上的铬和/或锆的表面膜。
10.如权利要求8所述的封装件基板，其中，铝焊盘的被通孔暴露的表面包括铬和/或锆。
11.一种集成电路封装件基板，包括：
封装件芯，包括穿透封装件芯的开口；
导电焊盘，位于封装件芯上，开口暴露导电焊盘的一部分；以及
位于导电焊盘的被封装件芯暴露的表面上的耐腐蚀层，包括导电焊盘的被开口暴露的所述部分，耐腐蚀层包括铬或锆。
12.如权利要求11所述的集成电路封装件基板，其中，导电焊盘包括铝。
13.如权利要求11所述的集成电路封装件基板，其中，导电焊盘包括不锈钢或黄铜。
14.如权利要求11所述的集成电路封装件基板，所述集成电路封装件基板还包括位于封装件芯和导电焊盘之间的粘合层，开口穿透粘合层以暴露导电焊盘的所述部分。
15.如权利要求11所述的集成电路封装件基板，其中，封装件芯包括预浸渍材料。
16.如权利要求15所述的集成电路封装件基板，其中，导电焊盘接触封装件芯。
17.一种包括权利要求11的集成电路封装件基板的存储卡，所述存储卡还包括：
卡体，包括腔，集成电路封装件基板设置在腔中；
集成电路，位于封装芯上，封装芯在导电焊盘和集成电路之间延伸；以及
导电图案，将集成电路电连接到导电焊盘的所述部分，
其中，导电焊盘包括面对封装件芯的第一表面和与第一表面相对的第二表面，卡体暴露导电焊盘的第二表面。
18.如权利要求17所述的存储卡，其中，导电图案包括包含金的导电引线。
19.如权利要求17所述的存储卡，其中，集成电路包括位于集成电路上的焊料凸起，导电图案包括通路和芯片焊盘，其中，通路位于开口中并接触导电焊盘的所述部分，芯片焊盘位于封装件芯上并使通路电连接到焊料凸起。
20.如权利要求17所述的存储卡，所述存储卡还包括覆盖集成电路和导电图案的成型层。
CN201310388903.7A 2012-08-30 2013-08-30 封装件、基板和存储卡 Active CN103681566B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020120095594A KR102010909B1 (ko) 2012-08-30 2012-08-30 패키지 기판, 이를 구비하는 반도체 패키지, 및 반도체 패키지의 제조방법
KR10-2012-0095594 2012-08-30

Publications (2)

Publication Number Publication Date
CN103681566A CN103681566A (zh) 2014-03-26
CN103681566B true CN103681566B (zh) 2017-08-08

Family

ID=50187297

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310388903.7A Active CN103681566B (zh) 2012-08-30 2013-08-30 封装件、基板和存储卡

Country Status (3)

Country Link
US (2) US9418914B2 (zh)
KR (1) KR102010909B1 (zh)
CN (1) CN103681566B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8877554B2 (en) 2013-03-15 2014-11-04 Taiwan Semiconductor Manufacturing Company, Ltd. Packaged semiconductor devices, methods of packaging semiconductor devices, and PoP devices
DE102014107299B4 (de) 2014-05-23 2019-03-28 Infineon Technologies Ag Chipkartenmodul, Chipkarte, und Verfahren zum Herstellen eines Chipkartenmoduls
KR102332674B1 (ko) * 2014-10-28 2021-11-30 삼성전자 주식회사 콘텐츠 변경 알림 방법 및 장치
KR102188644B1 (ko) * 2014-11-13 2020-12-08 에스케이하이닉스 주식회사 확장된 대역폭을 갖는 반도체 패키지
WO2016107298A1 (zh) * 2014-12-30 2016-07-07 上海仪电智能电子有限公司 一种微型模塑封装手机智能卡以及封装方法
JP6393011B2 (ja) * 2015-07-23 2018-09-19 フィニサー コーポレイション 部品のアライメント
CN107025481B (zh) * 2016-02-02 2021-08-20 上海伯乐电子有限公司 柔性印制电路板及应用其的智能卡模块和智能卡
KR102521893B1 (ko) * 2016-09-23 2023-04-14 삼성전자주식회사 패키지 기판 및 이를 포함하는 반도체 패키지

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5136364A (en) * 1991-06-12 1992-08-04 National Semiconductor Corporation Semiconductor die sealing
TW563233B (en) * 2002-09-11 2003-11-21 Advanced Semiconductor Eng Process and structure for semiconductor package

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19632113C1 (de) * 1996-08-08 1998-02-19 Siemens Ag Chipkarte, Verfahren zur Herstellung einer Chipkarte und Halbleiterchip zur Verwendung in einer Chipkarte
KR19990000701A (ko) 1997-06-10 1999-01-15 윤종용 칩 온 보드(cob) 패키지용 인쇄회로기판 및 그를 이용한 칩 온 보드 패키지
DK1056321T3 (da) 1999-05-28 2008-03-03 Denki Kagaku Kogyo Kk Keramisk substratkredslöb og dets fremstillingsproces
EP1152368B1 (de) * 2000-05-05 2010-07-14 Infineon Technologies AG Chipkarte
KR20010110570A (ko) 2000-06-07 2001-12-13 황정숙 용융금속 브리지 접속 방법을 이용한 저가 전자 패키징 방법
JP2002043507A (ja) 2000-07-31 2002-02-08 Sanyo Electric Co Ltd 半導体装置およびその製造方法
JP4362597B2 (ja) 2003-05-30 2009-11-11 Ｄｏｗａメタルテック株式会社 金属−セラミックス回路基板およびその製造方法
JP2005056269A (ja) 2003-08-06 2005-03-03 Konica Minolta Photo Imaging Inc Ｉｃモジュール、ｉｃモジュールの製造方法、ｉｃカード及びｉｃカードの製造方法
US7470466B2 (en) * 2005-12-23 2008-12-30 Boston Scientific Scimed, Inc. Nanoparticle structures and composite materials comprising a silicon-containing compound having a chemical linker that forms a non-covalent bond with a polymer
KR100858057B1 (ko) 2006-08-08 2008-09-10 대덕전자 주식회사 인쇄 회로 기판에 있어 인입선 없이 니켈-금 도금을 전기도금하는 방법 및 이를 적용한 패드를 구비한 인쇄 회로기판
US7904627B2 (en) 2007-10-23 2011-03-08 Psion Teklogix Inc. Passive client-host detection for connected peripherals
US8253230B2 (en) * 2008-05-15 2012-08-28 Micron Technology, Inc. Disabling electrical connections using pass-through 3D interconnects and associated systems and methods
KR101041130B1 (ko) 2008-10-31 2011-06-13 주식회사 심텍 니켈 도금을 이용한 인쇄회로기판 제조방법
KR101580925B1 (ko) * 2009-04-28 2015-12-30 삼성전자주식회사 칩온 보드 타입의 패키지
KR101632399B1 (ko) * 2009-10-26 2016-06-23 삼성전자주식회사 반도체 패키지 및 그 제조방법
KR101092945B1 (ko) * 2009-12-18 2011-12-12 삼성전기주식회사 패키지 기판, 이를 구비한 전자소자 패키지, 및 패키지 기판 제조 방법
US8570497B2 (en) * 2010-02-08 2013-10-29 Phillips 66 Company Oil in water analyzer
US8766100B2 (en) * 2011-03-02 2014-07-01 Samsung Electronics Co., Ltd. Printed circuit board and semiconductor package using the same
JP5594198B2 (ja) * 2011-03-16 2014-09-24 富士通株式会社 電子部品及び電子部品組立装置
US8994176B2 (en) * 2012-12-13 2015-03-31 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for package with interposers
US9343419B2 (en) * 2012-12-14 2016-05-17 Taiwan Semiconductor Manufacturing Company, Ltd. Bump structures for semiconductor package
JP6196815B2 (ja) * 2013-06-05 2017-09-13 新光電気工業株式会社 冷却装置及び半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5136364A (en) * 1991-06-12 1992-08-04 National Semiconductor Corporation Semiconductor die sealing
TW563233B (en) * 2002-09-11 2003-11-21 Advanced Semiconductor Eng Process and structure for semiconductor package

Also Published As

Publication number Publication date
KR20140028702A (ko) 2014-03-10
US20160322296A1 (en) 2016-11-03
CN103681566A (zh) 2014-03-26
KR102010909B1 (ko) 2019-08-14
US9418914B2 (en) 2016-08-16
US20140063723A1 (en) 2014-03-06

Similar Documents

Publication Publication Date Title
CN103681566B (zh) 封装件、基板和存储卡
US6568600B1 (en) Chip card equipped with a loop antenna, and associated micromodule
US10198684B2 (en) Smart card module, smart card, and method for producing a smart card module
EP3151167B1 (en) Dual-interface ic card module
KR20140042462A (ko) 반도체 패키지 장치
US9881902B2 (en) Semiconductor package, semiconductor device using the same and manufacturing method thereof
CN109587928B (zh) 印刷电路板
US10020248B2 (en) Tape for electronic devices with reinforced lead crack
US20110073357A1 (en) Electronic device and method of manufacturing an electronic device
US8695207B2 (en) Method for manufacturing an electronic device
US10689249B2 (en) Semiconductor device package including a wall and a grounding ring exposed from the wall
US20220246445A1 (en) Printed circuit board
CN109768023B (zh) 具有表面安装结构的扁平无引线封装体
JP2005056221A (ja) 半導体モジュール及びその製造方法
EP2846355A1 (en) Electrical substrate and process of manufacturing the same
US10763203B1 (en) Conductive trace design for smart card
KR100752648B1 (ko) 솔더 조인트 신뢰성이 개선된 반도체 패키지 및 그제조방법
KR100818077B1 (ko) 정렬 핀을 사용하여 비지에이 적층 패키지를 제조하는 방법
KR20210060476A (ko) 휴대용 오브젝트용 전자 모듈을 제조하기 위한 방법
KR100501878B1 (ko) 반도체패키지
KR20140060994A (ko) 칩 패키지용 기판 및 그 제조방법
WO2006024990A1 (en) Chip comprising different chip contacts for different operating modes
JPH0262065A (ja) 集積回路装置およびそれを用いたｉｃカード

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant