CN103608861B - 自旋扭矩磁阻存储元件及其制造方法 - Google Patents

自旋扭矩磁阻存储元件及其制造方法 Download PDF

Info

Publication number
CN103608861B
CN103608861B CN201280028432.2A CN201280028432A CN103608861B CN 103608861 B CN103608861 B CN 103608861B CN 201280028432 A CN201280028432 A CN 201280028432A CN 103608861 B CN103608861 B CN 103608861B
Authority
CN
China
Prior art keywords
electrode
tunnel barrier
spin
ferromagnetic
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201280028432.2A
Other languages
English (en)
Other versions
CN103608861A (zh
Inventor
R·韦格
J·斯劳特
N·里佐
孙吉军
F·曼考夫
D·豪撒梅迪恩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Everspin Technologies Inc
Original Assignee
Everspin Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Everspin Technologies Inc filed Critical Everspin Technologies Inc
Priority to CN201710077081.9A priority Critical patent/CN106848058B/zh
Publication of CN103608861A publication Critical patent/CN103608861A/zh
Application granted granted Critical
Publication of CN103608861B publication Critical patent/CN103608861B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

一种自旋扭矩磁阻存储元件具有高磁阻和低电流密度。自由磁层位于第一自旋极化器与第二自旋极化器之间。第一隧道势垒位于第一自旋极化器与自由磁层之间，第二隧道势垒位于第二自旋极化器与自由磁层之间。第二隧道势垒的磁阻比率具有比第一隧道势垒的磁阻的两倍大的值。

Description

自旋扭矩磁阻存储元件及其制造方法
相关申请的交叉引用
本申请要求2011年6月10日提交的序号为13/158,171的美国非临时申请的优先权。
技术领域
本文中所描述的示例性实施例通常涉及磁阻随机存取存储器（MRAM），更具体地，涉及自旋扭矩MRAM元件。
背景技术
磁电子器件、自旋电子器件（“spin electronic devices”和“spintronicdevices”）是用于利用主要由电子自旋引起的效应的器件的同义词。磁电子在大量的信息器件中被用于提供非易失性的、可靠的、抗辐射的、以及高密度的数据存储和检索。大量的磁电子信息器件包括但不限于，磁阻随机存取存储器（MRAM）、磁传感器和/或用于盘驱动器的读取/写入头。
典型地，MRAM包括磁阻存储元件的阵列。每个磁阻存储元件典型地具有包括通过各种非磁层分隔的多个磁层的结构（诸如磁隧道结（MTJ）），并且呈现出取决于器件的磁状态的电阻。信息被存储为磁层中的磁化矢量的方向。一个磁层中的磁化矢量是磁固定或钉扎的，而另一个磁层中的磁化方向可以在分别被称为“平行”状态和“反平行”状态的相同方向与相反方向之间切换。对应于平行磁状态和反平行磁状态，磁存储元件分别具有低电阻状态和高电阻状态。因此，电阻的检测允许磁阻存储元件（诸如MTJ器件）提供存储在磁存储元件中的信息。存在被用于对自由层进行编程的两种完全不同的方法：场切换和自旋扭矩切换。在场切换MRAM中，与MTJ位元（bit）相邻的载流线被用于产生作用于自由层上的磁场。在自旋扭矩MRAM中，利用通过MTJ自身的电流脉冲实现切换。自旋极化的隧穿（tunneling）电流所传载的自旋角动量引起自由层的逆转（reversal），最终状态（平行或反平行）由电流脉冲的极性确定。已知自旋扭矩转换在被构图或者以其它方式布置以使得电流基本上垂直于界面流动的巨磁阻器件和MTJ器件中发生，并且当电流基本上垂直于畴壁流动时，在简单的丝状结构中发生。呈现磁阻的任何这样的结构具有成为自旋扭矩磁阻存储元件的可能。切换自由层的磁状态所需的平均电流被称为临界电流（Ic）。临界电流密度（Jc）是位元的每一区域的平均临界电流（Jc=Ic/A），并且由电路供给以切换存储阵列中的自旋扭矩MRAM元件的电流是写入电流（Iw）。为使更小的存取晶体管可以被用于每个位元单元（cell）并且可以产生更高密度的、更低成本的存储器，减小写入电流Iw是可期望的。降低Jc对于防止编程期间隧道势垒损坏是可期望的。
为了减小写入电流，一些自旋扭矩MRAM元件融入了双自旋过滤结构，其中，MTJ叠层（stack）包括两个不同的自旋极化层（自由层的每侧上各一个），以通过增大自由层上的自旋扭矩改善自旋扭矩转换效率来降低Jc，从而导致低的写入电流。一些双自旋过滤器件与单隧道势垒器件相比，具有用于提供在电流升高/下降方向上更对称的写入电流和低的Jc的两个隧道势垒。
双自旋过滤器件要求自由层的任一侧的自旋极化固定层具有相对的磁化方向，以使得当电流向上或向下流过器件时，来自这两个固定层中的每一个的自旋扭矩效应将一起作用以将自由层磁化切换到所需的方向。提供这样的相对的固定层的一种方式是使用自由层的一侧的钉扎合成反铁磁（SAF）固定区域和另一侧的单个钉扎层。另一种已知的双自旋过滤器件包括自由层的相对侧上的三层SAF和两层SAF。然而，与单隧道势垒器件相比，具有这样的相对的固定层的器件的磁阻比率（MR）减小，因为当一个隧道结处于反平行状态时，另一个隧道结处于平行状态。
该结构将具有取决于自由磁层已经被写入的稳定磁状态的不同电阻。为了实现包含更好的读取信号或改善的MR的磁元件，各个电阻之间的更大的差异，以及由此更大的MR，是可期望的。
因此，可期望的是提供一种具有低的临界电流密度以及高的MR的自旋扭矩磁阻存储元件。此外，从后续的与附图以及前述技术领域和背景技术结合进行的详细描述和随附权利要求中，示例性实施例的其它可期望的特征和特性将变得清楚。
发明内容
一种自旋扭矩磁阻存储元件形成在具有限定平面的表面的基板上。该自旋扭矩磁阻存储元件包括：第一电极，其包括形成在基板上方的铁磁材料；第二电极；自由磁层；第一隧道势垒，其位于自由磁层与第一电极之间以形成具有第一磁阻比率和第一电阻面积乘积的第一隧道结；以及第二隧道势垒，其位于自由磁层与第二电极之间以形成具有第二磁阻比率和第二电阻面积乘积的第二隧道结，其中，第一磁阻比率和第一电阻面积乘积分别为少于第二磁阻比率和第二电阻面积乘积的一半或者多于第二磁阻比率和第二电阻面积乘积的两倍中的一个。
一种用于在具有限定平面的表面的基板上形成自旋扭矩磁阻存储元件的方法，包括：在基板上方形成包括铁磁材料的第一电极；在第一电极上方形成第一隧道势垒；在第一隧道势垒上方形成自由磁层，从而形成具有第一磁阻比率和第一电阻面积乘积的第一隧道结；在自由磁层上方形成第二隧道势垒；以及在第二隧道势垒上方形成第二电极，从而形成具有第二磁阻比率和第二电阻面积乘积的第二隧道结，其中，第一磁阻比率和第一电阻面积乘积分别为少于第二磁阻比率和第二电阻面积乘积的一半或者多于第二磁阻比率和第二电阻面积乘积的两倍中的一个。
另一种用于形成自旋扭矩MRAM元件的方法，包括：形成第一隧道势垒；形成第二隧道势垒；在第一隧道势垒与第二隧道势垒之间形成自由层；在第一隧道势垒的与自由层相对的一侧形成第一电极，从而形成具有第一磁阻比率和第一电阻面积乘积的第一隧道结；以及在第二隧道势垒的与自由层相对的一侧形成第二电极，从而形成具有第二磁阻比率和第二电阻面积乘积的第二隧道结，其中，第一磁阻比率比第二磁阻比率的两倍多，第一电阻面积乘积比第二电阻面积乘积的两倍多。
附图说明
以下将结合以下的附图描述本发明，其中，相似的数字表示相似的元件，并且
图1是根据示例性实施例的自旋扭矩磁阻存储元件的截面；
图2是根据另一示例性实施例的自旋扭矩磁阻存储元件的截面；
图3是根据又一示例性实施例的自旋扭矩磁阻存储元件的截面；
图4是根据还一示例性实施例的自旋扭矩磁阻存储元件的截面；
图5是自由层包括Ta的顶部和底部隧道势垒以及在自由层中不具有Ta插入物的顶部和底部隧道势垒的磁阻对电阻/面积的示图；
图6是在自由层内具有Ta插入物的双隧道势垒器件的磁阻对电阻/面积的示图；
图7是在自由层内具有Ru层的双隧道势垒器件的磁阻对电阻面积的示图；
图8是根据另一示例性实施例的自旋扭矩磁阻存储元件的截面；
图9是根据又一示例性实施例的自旋扭矩磁阻存储元件的截面；
图10是根据用于制造自旋扭矩磁阻存储元件的处理的示例性实施例的流程图；
图11是根据用于制造自旋扭矩磁阻存储元件的处理的另一示例性实施例的流程图；
图12是根据用于制造自旋扭矩磁阻存储元件的处理的又一示例性实施例的流程图；
图13是根据用于制造自旋扭矩磁阻存储元件的处理的还一示例性实施例的流程图。
具体实施方式
以下详细描述在本质上仅仅是说明性的，并非意图限制本申请或主题的实施例以及这样的实施例的使用。本文中被描述为示例性的任何实现并不一定要被解读为较其它实现是优选的或有利的。此外，不存在受前述技术领域、背景技术、发明内容或以下详细描述中所给出的任何表达或隐含的理论的限制的意图。
为了使说明简单并且清楚，附图描绘了各种实施例的总体结构和/或构造方式。可以省去公知特征和技术的描述和细节，以避免不必要地模糊其它特征。附图中的元件不一定按比例绘制：一些特征的尺寸相对于其它元件可以扩大以帮助改善示例实施例的理解。
诸如“第一”、“第二”、“第三”等的枚举术语可以用于区分类似的元件，并且不一定用于描述特定的空间或时间顺序。如此使用的这些术语在合适的情况下是可互换的。本文中所描述的本发明的实施例例如能够以除了本文中所说明的或以其它方式描述的那些顺序之外的顺序使用。
术语“包括”、“包含”、“具有”及其任何变型被同义地用于表示非排他性的包含。术语“示例性的”在“示例”的意义上被使用、而非“理想的”。
为了简洁起见，在本文中可以不描述本领域技术人员已知的常规技术、结构和原理，包括，例如，标准磁性随机存取存储器（MRAM）处理技术、磁性的基本原理、以及存储器件的基本操作原理。
总之，本文中所描述的是一种具有高的磁阻比率以及低的自旋扭矩临界电流密度的自旋扭矩磁阻存储器件。该结构包括位于第一电极与第二电极之间的自由层、位于第一电极与自由层之间形成第一隧道结的第一隧道势垒、以及位于第二电极与自由层之间形成第二隧道结的第二隧道势垒。隧道势垒可以包括例如MgO。第一电极和第二电极中的一个或两个可以包括充当提供极化的隧穿电流的自旋极化器（polarizer）的固定磁层。在第一电极和第二电极包括自旋极化器的第一示例性实施例中，第一电极与第二电极相比包括具有低Fe含量并且高B含量的铁磁合金，并且第一隧道结与第二隧道结相比具有更低的电阻面积乘积（RA）。在第二示例性实施例中，自由层包括与第二隧道势垒接触的高Fe界面区域。在第三示例性实施例中，第一电极是自旋极化器，第二电极是非铁磁材料，并且第一隧道结与第二隧道结相比具有更高的RA。自由层可以包括可选的与第一隧道势垒接触的高Fe界面区域，并且它可以包括与第二隧道势垒接触的第二高Fe界面区域。在第四示例性实施例中，自由层是包括铁磁材料的层（优选地，CoFeB合金）的组成调制结构，由包括非铁磁过渡金属（诸如，Ta、Nb、V、Zr或Ru）的一个或多个更薄的层分隔。非铁磁过渡金属降低了自由层的磁化，这从而允许典型地具有更好的磁切换特性的更厚的层，并且它可以被用于调谐交换耦合以用于降低的自旋扭矩临界电流。自由层可以包括CoFeB和包括一种或多种非铁磁过渡金属的更薄的层的多个交替层。
在本描述的过程中，根据示出各种示例性实施例的不同图，相似的编号被用于识别相似的元件。
自旋扭矩效应对于本领域技术人员是已知的。简要地讲，在电子通过第一磁层比第二磁层稳定得多的磁/非磁/磁三层结构中的第一磁层之后，电流变为自旋极化。第一层与第二层相比的更高的稳定性可以由包括以下因素的几个因素中的一个或多个确定：由于厚度或磁化而导致磁矩更大、耦合到相邻的反铁磁层、如SAF结构中那样耦合到另一铁磁层、或高的磁各向异性。自旋极化电子越过非磁间隔物（spacer），然后，通过自旋角动量的守恒，对第二磁层施加自旋扭矩，该自旋扭矩引起它的磁矩的进动，并且如果电流在合适的方向上，还切换到不同的稳定的磁状态。当从第一层移动到第二层的自旋极化的电子的净电流超过第一临界电流值时，第二层将将它的磁取向切换到与第一层的磁取向平行。如果相对极性的偏置被施加，则从第二层到第一层的电子的净流将将第二层的磁取向切换到与第一层的磁取向反平行，假如电流的大小高于第二临界电流值。在这个相反方向上的切换涉及从间隔物与第一磁层之间的界面反射并且在整个非磁间隔物上来回行进以与第二磁层相互作用的电子的一小部分。
磁阻是材料改变它的取决于其磁状态的电阻的值的性质。典型地，对于具有由导电的或隧穿的间隔物分割的两个铁磁层的结构，当第二磁层的磁化与第一磁层的磁化反平行时，电阻最高，当它们平行时，电阻最低。MR被限定为(RH-RL)/RL，其中，RL和RH分别是低电阻状态和高电阻状态下的器件电阻。当间隔层是电介质隧道势垒时，隧穿电阻由电阻面积乘积（RA）来测量，使得对于垂直于膜平面通过的隧穿电流，具有面积α的器件的隧穿电阻R由RA/α给出。如本文中所使用的，术语“膜”等同于薄层，术语“膜平面”是对于膜或层的表面的平面。
图1是根据示例性实施例配置的MRAM器件100的侧截面图。在实际中，MRAM架构或器件将包括典型地以列和行的矩阵组织的许多MRAM器件100。示例性MRAM位元结构（或“叠层”）100通常包括分别通过隧道势垒108和110与顶部电极104和底部电极106分隔的自由磁层（或“自由层”）102。隧道势垒108和110中的任何一个或两个可以是电介质，典型地，诸如MgO或AlOx的氧化物。为了清晰的目的，在图中没有示出一些常用层，包括各种保护盖层、种子层和底层基板（其可以是常规的半导体基板或任何其它合适的结构）。对于下述示例性实施例，底部电极106是铁磁极化器，而顶部电极104可以是非铁磁材料或铁磁极化器。通常，如本行业所公知的，铁磁极化器将包括钉扎层、钉扎磁层、耦合间隔层、以及与隧道势垒相邻的固定磁层。
包括自由层102、隧道势垒110和底部电极106的三个层形成具有大于零的MR和第一RA的第一磁隧道结。包括自由层102、隧道势垒108和顶部电极104的三个层形成具有等于或大于零的MR和第二RA的第二磁隧道结。为了MRAM器件100具有良好的MR，可期望的是使第二MR少于第一MR的一半，并且第二RA少于第一RA的一半。更优选地，第二MR少于第一MR的四分之一，并且第二RA少于第一RA的四分之一。
可以通过改变隧道势垒层108、110的厚度或者通过当形成电介质时使用不同剂量的氧化来调整两个隧道势垒的RA的差异。可以通过在隧道势垒界面107、109处使用其为低极化界面层或者高极化界面层的薄层、以及通过选择用于底部电极和顶部电极的合金来调整每个结的MR。
图2是根据示例性实施例配置的MRAM器件200的侧截面图，其中，两个电极都是自旋极化器，从而导致可以被称为双自旋过滤MTJ的器件。示例性双自旋过滤MTJ位元结构（或“叠层”）200通常包括分别经由隧道势垒208和210与顶部电极204和底部电极206分隔的自由磁层（或“自由层”）202。层208和210二者都是电介质。
底部电极206具有当自由层202在其两个或更多个稳定状态之间切换时不改变的固定磁化状态。在实际的实施例中，底部电极206可以包括形成在导体222上的、用于便利于在其上形成由反铁磁材料（例如，IrMn、PtMn或FeMn）制成的钉扎层214的模板或种子层212。模板/种子层212优选地为非磁性材料，例如，Ta、TaN、Al、Ru，但是也可以为磁性材料，例如，NiFe或CoFe。模板/种子层212可以包括两个层，或者在导体222为后续层提供所需的生长特性的情况下可以被省去。器件200的底部电极206包括通过耦合层228和213反铁磁耦合的三个铁磁层216、226和220。钉扎层214确定形成在其上的钉扎铁磁层216的磁矩的取向。铁磁层226通过耦合层228与钉扎层216反铁磁耦合，以使得在没有外部场时它们的磁矩取向反平行，并且固定层220通过耦合层213与铁磁层226反铁磁耦合，以使得在没有外部场时它们的磁矩取向反平行。铁磁层216、226和220可以由任何合适的磁性材料形成，诸如元素Ni、Fe、Co中的至少一种或者它们的合金，其包括融入了额外的元素（诸如B、C、Ta、V、Zt和其它元素）以及所谓的半金属铁磁体（诸如NiMnSb、PtMnSb、Fe3O4或CrO2）的合金。在一个实施例中，例如，钉扎磁层216和铁磁层220包括的CoFe，固定铁磁层220包括大约的CoFeB，以及自由磁层202包括大约的CoFeB。耦合层228和213由任何合适的非磁性材料形成，包括元素Ru、Os、Re、Cr、Rh、Cu、Cr中的至少一种或者它们的组合。这样的合成反铁磁结构对于本领域技术人员是已知的，因此，本文中将不详细描述它们的操作。底部电极被选择为具有器件200中的三个铁磁层的SAF，而顶部电极204被选择为具有两个铁磁层的SAF，以使得当在如以下所述的对于MTJ叠层的典型条件下进行处理时，固定层220的磁化方向和顶部固定层232的磁化方向将基本上是反平行的。
在该图示中，箭头被用于对于各个层指示磁矩或磁化的方向。通过在强施加磁场下使用高温退火来典型地设置顶部固定层和底部固定层220、232的磁化方向。在退火期间，铁磁层与强磁场对准。当场退火完成时，反铁磁钉扎材料（诸如钉扎层214中所使用的反铁磁钉扎材料）在所施加的场的方向上将交换偏置提供给相邻的铁磁钉扎层。
顶部电极204包括两个铁磁层232与234之间的非磁性材料（“间隔层”或“耦合层”）230。铁磁层232和234的磁矩通过耦合层230反铁磁耦合，以使得在没有外部场时它们的磁矩取向反平行。顶部钉扎层244可以被用于以钉扎层214为钉扎层216定向的方式相同的方式为铁磁层234的磁矩定向。在场退火之后，钉扎材料将使顶部钉扎层234和底部钉扎层216在相同的方向上偏置。由于形成底部电极的SAF具有比形成顶部电极的SAF多一个的铁磁层，所以底部固定层220的磁化将被设置在与顶部固定层232的磁化反平行的方向上，从而提供用于增加来自两个固定层的、对传送到自由层202的自旋扭矩的贡献的必要磁构造。
顶部电极204是合成反铁磁体（SAF）,原因在于它包括通过非磁性耦合层分隔的两个铁磁层，该耦合层的厚度被选择以提供这两个铁磁层之间的强反铁磁耦合。对于顶部电极204中的层的有用材料与用于底部电极206的材料相同。在一个实施例中，例如，顶部钉扎磁层234包括的CoFe，铁磁固定层232包括大约的CoFeB。在本领域（例如，美国专利7,605,437）中已知，可以存在消除顶部钉扎层244而且代替地设计电极204以作为“非钉扎”SAF工作的优点。通过将磁性非对称性设计到结构中（诸如SAF232与234的铁磁层之间的矩不平衡）来设置非钉扎SAF的磁取向。
对于固定层220和232的磁矩可期望的是相对地不被来自自由层202的自旋转换扭矩影响，以使得当写入电流被施加时，仅自由层202的方向改变。每个SAF结构中的层之间的强耦合和SAF与自由层202相比的大磁量使得固定层稳定。对于钉扎材料的强交换耦合除了限定参考方向之外还有助于额外的稳定性。
第一导体和第二导体222、224由能够导电的任何合适的材料形成。例如，导体222、224可以由元素Al、Cu、Ta、TaNx、Ti中的至少一种或者它们的组合形成。各种铁磁层可以包括具有如上所述的所需的铁磁性质的任何合适的材料。使自由层所经历的净磁耦合接近零是有利的，以使得自由层的切换特性是对称的。这可以通过调整顶部电极和底部电极中的每个铁磁层的厚度来实现。由于本领域中已知的各种机理，在固定层与自由层之间典型地存在铁磁耦合。当顶部固定层和底部固定层存在并且如器件200中所示的那样在相反的方向上取向时，一个固定层的铁磁层间耦合与另一个固定层的铁磁层间耦合相反，从而减小净耦合。由于在层的构图边缘处形成的极点（pole），在构图的磁性结构中的层之间典型地存在反铁磁耦合。由于SAF结构中的每个层的磁化与SAF中的最近的另一铁磁层相反，所以它们对彼此具有抵消效果。在包括如器件200所示的三层SAF的底部电极中，中间铁磁层226典型地被设计为具有比铁磁层216和220高的磁矩，以使得由层226创建的偶极场基本上抵消由层216和220创建的偶极场。在优化的结构中，层厚度被调整，以使得自由层所经历的所有的耦合源总和接近于零。
在一个实施例中，耦合层228、213、230包括厚度约为的Ru。在替代的实施例中，耦合层中的一些或全部可以包括在连续的磁性膜之间不产生任何反平行耦合、而仅在这些磁性膜之间引起交换去耦的材料，诸如Ti或Ta。在该实施例中，由于在每个层的构图边缘处产生的静磁偶极场，所以铁磁SAF层将被反铁磁耦合。这些替代的耦合层对于被构图为少于大约30nm的尺寸的器件将是有用的，因为这种类型的静磁耦合对于较小的构图形状更强。
在制造MRAM结构200的期间，每个后续层（即，层222、212、214、216、228、226、213、220、210、202、208、232、230、234、244、224）被顺序地沉积或以其它方式形成，并且可以根据半导体行业中已知的各种常规技术中的任何一种，通过选择性沉积、光刻处理和蚀刻来限定每个MRAM位元。在各个固定磁体层和自由磁体层的沉积期间，可以提供磁场以设置层的优选的易磁化轴（即，经由感生各向异性）。类似地，在后沉积高温退火步骤期间所施加的强磁场可以用于感生（induce）对于任何反铁磁钉扎材料的优选的易轴和优选的钉扎方向。
自由磁层202由具有两个或更多个稳定的磁状态的铁磁材料形成。例如，自由磁性元件202可以由包括元素Ni、Fe和Co中的至少一个的各种铁磁合金形成。额外的元素被添加到合金以提供改善的磁性、电气或显微结构的性质。与常规的MRAM器件一样，自由磁性元件202的磁化的方向确定元件的电阻。在实际中，对于两状态器件，自由磁性元件202的磁化的方向平行于或反平行于固定磁层的磁化，从而导致表示“0”位元状态或“1”位元状态的低电阻或高电阻。此外，自由磁性元件202可以具有面内磁化，而铁磁自旋极化器具有面外磁化。
自由磁层202具有限定其磁化的自然轴或“默认”轴的磁化易轴。当MRAM器件200处于没有电流从导体222施加到导体224的稳定状态条件下时，自由磁性元件202的磁化将自然地沿着它的易轴指向。MRAM器件200被合适地配置为对于自由磁性元件202建立特定的易轴方向。从图2的角度来看，自由磁性元件202的易轴指向右或者左。在实际中，MRAM器件200利用自由磁层202中的各向异性（诸如形状、晶体或界面各向异性）来实现各个易轴的取向。本领域的技术人员理解，一些材料具有强垂直各向异性，其可以被用于使具有两种磁状态的自由层沿着垂直易轴排列，所以这两种磁状态在图2中向上和向下。对于这样的器件，还使用一个或多个垂直固定层。
除了传载写入电流之外，导体222和224还用作用于MRAM器件200的数据读取导体。关于这一点，可以根据常规技术读取MRAM器件200中的数据：小的电流流经MRAM器件200和电极224，并且对该电流进行测量以确定MRAM器件200的电阻是相对较高还是相对较低。读取电流比通过自旋扭矩切换自由层所需的电流小得多，以便避免由读取单元（cell）而引起的干扰。
在实际中，MRAM器件200可以利用替代的和/或额外的元件，并且图2中所描绘的元件中的一个或多个可以被实现为子元件的组合或复合结构。图2中所示的层的特定布置仅表示本发明的一种合适的实施例。
为了确定磁性元件的状态的变化，磁阻必须足够高。本文中描述了用于随低临界电流密度（Jc）一起提供高磁阻的三个示例性实施例。对于具有两个隧道结的结构，当一个结通过当自由层改变状态时具有比另一个结大得多的电阻变化来主导（dominate）电阻变化时，MR被最大。这通过具有MR和RA二者都大于另一个结的主导结来最佳地实现。
在本发明中，主导隧道结的高MR通过在该主导结的隧道势垒界面处使用与另一个结相比更高的Fe含量来实现。为了使由层208、202以及232（图2）形成的隧道结成为高MR结，与隧道势垒208接触的表面应当包括比与隧道势垒210接触的表面高的Fe含量，其中，与隧道势垒208接触的表面是相邻的铁磁层202和232的表面。根据一个示例性实施例，优选的是，作为与隧道势垒210相邻的固定铁磁层的固定层220具有按原子组成计少于20%的低Fe含量和按原子组成计大于20%的B含量，并且更优选地，具有按原子组成计大约5%的低Fe含量和大约25%的B含量。与隧道势垒208相邻的固定层232可以具有按原子组成计大于20%的Fe含量和按原子组成计介于14%与20%之间的B含量。
参照图3并且根据另一示例性实施例，器件300包括隧道势垒208与自由磁层202之间的少量的铁（Fe）的沉积。薄Fe界面沉积可以形成Fe的连续原子层，或者可以与最终退火结构中的底层的自由铁磁合金混合，从而导致与隧道势垒208相邻的高Fe界面区域302。应当注意，如图3所示的该示例性实施例的、与图2的示例性实施例的组件类似的所有组件都使用相似的编号指定。图3中所示的顶部电极204是如前所述的非钉扎SAF，底部电极206是具有两个铁磁层的钉扎SAF。以等同的连续膜厚度来表达，Fe沉积的量可以在至的范围内，但是优选地，在的范围内（参见转让给本申请的受让人的、关于高极化插入层的美国专利7,098,495）。通过在隧道势垒208与自由层202之间的界面处添加少量的纯Fe以形成高Fe界面区域302，即使当自由层202主要由低Fe、高B CoFeB合金组成时，也可以获得较高的MR值。不管高Fe界面区域包括Fe的连续原子层、Fe的不连续层，还是高Fe合金的界面层，它都导致至少在主要由Fe原子组成的自由层的表面处的材料的原子层。也就是说，界面区域302按原子百分比计将至少为50%。对于给定的隧道势垒处理，在隧道势垒208下面添加Fe还改善了208的生长，并且增大了RA。沉积的Fe还改善了它上面的（001）结晶定向的MgO层的生长。优选的器件设计通过使用低RA隧道势垒处理以及用于固定层220和自由层202的低Fe、高B合金而对于由隧道势垒210形成的隧道结具有低RA和低MR，加上通过与高RA隧道势垒处理组合在隧道势垒208下面形成高Fe界面区域302而对于由隧道势垒208形成的隧道结具有高RA和高MR。与在例如CoFeB合金的自由层上生长顶部隧道势垒208而没有Fe沉积的情况相比，富含Fe的表面可以提供更高的垂直界面各向异性能量。垂直界面各向异性是可期望的，因为它通过抵消导致强面内各向异性的薄膜去磁各向异性中的一些来降低自旋扭矩切换临界电流Ic。界面垂直各向异性通过使自由层力矩更容易地如切换处理中所需要的那样进动（precess）出平面来降低Ic。
在本发明的另一方面，已经发现将某些材料插入到自由层中可以增大由隧道势垒208形成的顶部隧道结的MR，并且有时减小由隧道势垒210形成的底部隧道结的MR。
在又一如图4所示的示例性实施例器件400中，自由层202包括薄层402，薄层402包括位于第一部分404与第二部分406之间的Ta或Ru。Ta插入层沉积被选择以具有这样的厚度，该厚度不形成连续Ta层（其将破坏相邻层之间的交换），而是与其它自由层材料混合或者形成不是连续的层，以使得相邻的铁磁层404和406彼此直接地交换耦合，并且整个结构202充当单个铁磁自由层。被沉积以实现这个效果的Ta的典型厚度少于并且优选地，在与之间的范围内。形成具有Co、Fe或Ni的合金的其它类似的材料可以产生类似的结果，例如：V、Zr、Ti、Nb、Mo、W、Hf、Mn或Cr。Ru插入层厚度被选择以具有这样的厚度，该厚度导致用于反铁磁耦合的连续层，但是当期望铁磁耦合时可以具有间隙，因此如2埃（Angstrom）那样薄，与相邻的铁磁层404和406很少或者甚至没有合金化。对于Ru和类似的材料，铁磁层404和406通过公知的振荡交换耦合效应，通过该非磁层耦合，并且被认为是非铁磁耦合层。与这样的非铁磁耦合层相关联的耦合强度由层厚度控制，层的厚度优选地在2埃与30埃之间，最经常在5埃与15埃之间。可以产生类似的结果的其它类似的材料包括：Rh、Os、Cu、Cr、Pd、Pt或Ir。应当注意，如图4中所示的该示例性实施例的、与图3的示例性实施例的组件类似的所有组件都使用相似的编号指定。
图5的示图500显示了对于在自由层202中具有Ta插入物（insertion）402的顶部隧道势垒502的单个结的磁阻（MR）对电阻面积乘积（RA）的实验数据（数据502）（与不具有Ta插入物402的顶部隧道势垒（数据504）相比）、以及对于在自由层202中具有Ta插入物402的底部隧道势垒的单个结的磁阻（MR）对电阻面积乘积（RA）的实验数据（数据508）（与不具有Ta插入物402的底部隧道势垒（数据506）相比）。在顶部隧道势垒形成双隧道势垒器件的主导磁隧道结的情况下，可以预期添加Ta插入物402会增大该器件的MR，因为它将提高主导结的MR并且降低另一个结的MR。符号是对于由MgO隧道势垒和具有用于顶部隧道势垒叠层的高Fe界面区域302的CoFeB铁磁层制成的MTJ叠层的被测数据点。各个RA值通过变化隧道势垒的氧化剂量而获得。注意，为了改善双自旋过滤结构中的MR，可以通过对于底部固定层220使用低Fe合金来进一步降低底部结的MR。
图6的示图600显示了对于在自由层202中具有Ta插入物的图4的结构的磁阻（MR）对RA数据（数据602）（与不具有Ta插入物402的图3的结构（数据604）相比）。看出Ta插入物402在所示的电阻面积乘积范围上提供了平均大约10个百分点的MR改善。
图7的示图700显示了在300摄氏度下的场退火之后，对于在自由层202中具有Ru层402的图4的结构的磁阻（MR）对RA（数据702）（与对于不具有Ru层402的图3的结构的相同类型的数据（数据704）相比）。看出Ru层702在所示的电阻面积乘积范围上提供了30至50百分点的MR改善。
图8是根据另一示例性实施例配置的、可以代替图2、图3以及图4的自由层202而使用的自由层802的侧截面图。两个插入层812沉积在铁磁材料层814、816、820之间，其中，用于插入物的材料和该材料的量如对于图4中的插入层402所述那样被选择。Fe沉积在顶部铁磁层820上以形成高Fe界面区域302，并且可选的高Fe界面区域818通过在沉积铁磁层814之前在隧道势垒210上沉积Fe而形成在底部隧道势垒210上。尽管仅显示了两个插入层，但是可以在自由层802内形成额外的这样的层。在一个优选的实施例中，两个插入层812均包括Ta沉积（其包含介于与之间的连续膜等同材料），但是这些层是不连续的，并且不破坏铁磁层814、816、820之间的交换耦合。在最终的结构中，Ta沉积812的区域是位于铁磁材料之间的平面中的Ta的不连续区域或富含Ta的铁磁合金的薄膜。额外的Ta减小了复合自由层材料的磁化，从而对于给定的期望磁矩能够实现更厚的自由层，导致比不具有Ta插入物的相同的CoFeB合金的较薄层更好的磁性质。在第二优选的实施例中，插入层812中的一个如上所述那样包括Ta，另一个包括具有如以上对于图4的层402所描述那样选择的厚度的Ru。具有优化的耦合强度的Ru插入层可以在与由本发明中所描述的另一插入层和富含Fe的表面层提供的可期望的减小磁化和垂直各向异性组合时提供减小的切换电流（如美国专利公开2009/0096042中所描述的那样）。注意，铁磁层814、816以及820不需要是相同的厚度或材料，而是可以含有如最佳性能所需的不同的材料和组分以及厚度。铁磁层814、816以及820优选地为具有按原子浓度计少于10%的Fe和大于14%的B（并且最优选地，具有大约5%的Fe和25%的B）的CoFeB合金的薄膜沉积，每个沉积根据需要在至的厚度范围内以获得对于自由层802所需的总磁矩。
如前面对于图3中的高Fe界面区域302所描述的那样，图8中的高Fe界面区域302和818可以包括Fe的连续原子层、Fe的不连续层或者高Fe合金的界面层，从而导致至少在主要由Fe原子组成的自由层的界面处的材料的原子层。也就是说，高Fe界面区域302和818按原子百分比计将为至少50%的Fe。与在表面上生长顶部隧道势垒208而没有Fe沉积的情况相比，富含Fe的界面区域可以提供更高的垂直界面各向异性能量。
图9是根据示例性实施例配置的MRAM器件900的侧截面图，其中中，底部电极206（图3）包括与底部隧道势垒210接触的铁磁固定层220，并且图3的顶部电极204被非铁磁材料930替换。该双隧道势垒结构不是双自旋过滤，因为它具有仅对一侧的隧穿电子极化的铁磁层。然而，发现由隧道势垒208形成的顶部隧道结能够实现切换自由层所需的临界电流Ic的显著减小，尽管顶部电极930不是铁磁的。改善可以由自由层的磁加热（通过电子隧穿通过隧道势垒208）引起，以及由如以上对于图8中的器件802所描述的、由顶部隧道势垒208与自由层202的表面之间的界面导致的垂直界面各向异性引起。由于顶部电极930不是铁磁的，所以由隧道势垒208形成的结的MR为零，并且这个结将是双隧道势垒器件中的非主导结。对于器件900的最大MR，由隧道势垒208形成的隧道结的电阻应当比由隧道势垒210形成的主导结的电阻小得多。势垒210的RA应当比势垒208的RA至少高两倍，并且最优选地，它应当高四倍多。双势垒结构900是有用的，因为它提供双自旋过滤结构200、300以及400的许多益处，但是具有更简单和更薄的顶部电极，从而使得材料叠层更易于构图到器件中。然而，对于非铁磁顶部电极930的材料的选择和用于制作顶部隧道势垒208的处理对于如下所述的器件的适当功能是关键的。双势垒结构900的进一步的益处在于如上所述的具有低RA并且不具有磁阻的顶部隧道结不产生与主导底部隧道结相反的电阻变化，从而对于器件900导致与双自旋过滤器件200、300以及400相比更高的MR。
自由层202包括铁磁层201，并且器件900中的表面层302最优选地为如以上所述和图8中所示的自由层802。在优选的实施例中，铁磁层是CoFeB合金。可选地并且最优选地，通过在隧道势垒210上沉积Fe来在隧道势垒210上形成高Fe界面区域818。优选地，在最终的铁磁层的顶部沉积薄Fe层，以在顶部隧道势垒208下面形成高Fe界面区域302。因为由于非铁磁顶部电极930而由隧道势垒208形成的隧道结具有小的MR或者不具有MR，所以该Fe沉积不像它对于双自旋过滤结构那样影响MR，但是已经发现促进了用于隧道势垒208的高质量MgO的生长，以及促进了在自由层202与隧道势垒208之间的界面处的垂直磁各向异性。使用自由层802的900的MTJ叠层提供了自由层802和双隧道势垒器件900的所有益处。
可期望的是，隧道势垒208与顶部电极930之间的界面具有非常高的质量，以使得由隧道势垒208形成的隧道结将没有隧道电流的过多的空间变化、短路（shorting）以及缺陷。为了形成高质量的界面，对于顶部电极930的选择材料如隧道势垒208下面的材料那样重要。与隧道势垒208接触的材料必须具有考虑到与隧道势垒电介质（典型地，MgO）的明显的界面的性质。由于Fe和Co形成这样的明显的界面，所以如果这些材料和基于这些材料的合金非常薄（优选地，少于或等于沉积的铁磁合金的15埃），那么它们可以被用于非铁磁顶部电极930，并且在它们上沉积Ta或类似材料的层以将它们的铁磁性抑制到所得的层在器件的操作温度范围内不是铁磁的程度。这样的Fe和Co合金的示例包括Fe、Co、CoFe以及融入B、C、Ta、Ti、V、Nb、Zr、W、Hf、Cr、Mo以及Mn的合金。沉积在这些材料上以抑制它们的铁磁性的层的示例包括Ta、Ti、V、Nb、Zr、W、Hf、Cr、Ru、Mo以及Mn。可替代地，形成与电介质的明显的界面的非铁磁材料可以在隧道势垒208上被沉积，并且可选地，其后可以为上述材料组合中的一种。使用非铁磁层的益处首先在于消除了MR和与界面处的任何残留铁磁材料相关联的、与自由层的任何磁耦合。在非铁磁层上方还包括Fe或Co合金的一种的益处在于提供对MTJ叠层与来自顶部接触224的材料之间的相互扩散非常有抵抗力的非晶层。这样的顶部电极930的示例包括：Ru、Ru/Ta、CoFeB（）/Ta以及Ru/CoFeB（）/Ta。
如以上关于图3中的器件300、图8中的自由层802以及图9中的器件900所描述的，与MgO与用于自由层的典型的CoFeB合金接触而不施加Fe沉积302的情况相比，与MgO的界面处的富含Fe的表面可以提供更高的垂直界面各向异性能量。对于具有面内磁化易轴的MTJ器件，垂直界面各向异性通过抵消导致强面内各向异性的薄膜去磁各向异性中的一些来降低自旋扭矩切换临界电流Ic。界面垂直各向异性通过使自由层力矩在切换处理中更易于根据需要进动出平面来降低Ic。然而，如果界面各向异性足够强，并且铁磁层的力矩足够低，那么垂直界面各向异性可以克服面内薄膜去磁各向异性，从而导致具有垂直易轴的膜。本发明的额外的实施例在被设计具有强垂直各向异性和低得足以具有垂直易轴的磁矩的双隧道势垒结构或双自旋过滤结构中利用图8的自由层802或图4的自由层202。在该情况下，自由层的两种稳定状态将是磁化矢量向上朝向隧道势垒208或向下朝向隧道势垒210垂直指向平面。具有或不具有反铁磁钉扎层的类似层可以被用于利用垂直磁化形成底部电极和顶部电极的全部或部分。
图10是说明用于制造具有高磁阻和低临界电流密度的MRAM器件的处理1000的示例性实施例的流程图。应当意识到，处理1000可以包括任何数量的额外的或替代的任务，图10中所示的任务不需要以所示的顺序执行，并且处理1000可以被融入到具有本文中没有详细描述的额外的功能的更全面的过程或处理中。此外，可以从处理1000的实施例省去图10中所示的任务中的一个或多个，只要所意图的总体功能保持完整即可。
用于形成自旋扭矩磁阻元件的方法1000包括：形成1002第一电极；在第一电极上方形成1004第一隧道势垒；在第一隧道势垒上方形成1006自由磁层以形成第一磁隧道结，其中，第一磁隧道结具有大于零的MR和第一RA；在自由层上方形成1008第二隧道势垒；以及在第二隧道势垒上方形成1010第二电极以形成第二磁隧道结，其中，第二磁隧道结具有等于或大于零的第二MR和第二RA，并且其中，第二MR少于第一MR的一半，第二RA少于第一RA的一半。形成这些层典型地涉及本领域已知的薄膜沉积处理，包括但不限于，诸如离子束溅射和磁控溅射的物理气相沉积技术。形成薄绝缘层（诸如隧道势垒层）可以涉及从氧化物靶的物理气相沉积，诸如通过射频（RF）溅射，或者通过薄金属膜的沉积、其后为氧化步骤（诸如氧等离子体氧化、氧自由基氧化或者通过暴露于低压氧环境的自然氧化）。器件典型地通过集成电路制造和磁阻传感器制造领域中已知的光刻和蚀刻步骤来限定。
参照图11，用于形成包括插入层和Fe沉积的双隧道势垒结构的方法包括：在基板上方形成1102第一电极，第一电极包括第一固定磁层；在第一固定磁层上形成1104第一隧道势垒；在第一隧道势垒上形成1106自由层以创建具有第一磁阻和第一电阻面积乘积的第一磁隧道结，其中，形成自由层包括以下步骤：沉积第一铁磁部分；沉积与少于4埃的厚度相对应的一定量的非铁磁材料；沉积第二铁磁部分；以及沉积与少于或等于5埃的厚度相对应的一定量的铁，非铁磁材料包括Ta、Nb、Hf、Zr、Ti、W、Cr以及Mn中的至少一种。在自由层上形成1108第二隧道势垒，并且在第二隧道势垒上形成1110第二电极，第二电极包括与第二隧道势垒接触以创建具有第二磁阻和第二电阻面积乘积的第二磁隧道结的第二固定磁层，其中，第二磁阻的大小至少为第一磁阻的大小的两倍，第二电阻面积乘积的大小至少为第一电阻面积乘积的大小的两倍。
参照图12，用于形成包括耦合插入层和Fe沉积的双隧道势垒结构的方法包括：在基板上方形成1202第一电极，第一电极包括第一固定磁层；在第一固定磁层上形成1204第一隧道势垒；在第一隧道势垒上形成1206自由层以创建具有第一磁阻和第一电阻面积乘积的第一磁隧道结，其中，形成自由层包括以下步骤：沉积第一铁磁部分；沉积与介于2埃与30埃之间的厚度相对应的一定量的非铁磁耦合材料；沉积第二铁磁部分；以及沉积与少于或等于5埃的厚度相对应的一定量的铁，非铁磁耦合材料包括Ru、Rb、Ir、Pt、Pd、Cu、Cr以及Os中的至少一种。在自由层上形成1208第二隧道势垒，并且在第二隧道势垒上形成1210第二电极，第二电极包括与第二隧道势垒接触以创建具有第二磁阻和第二电阻面积乘积的第二磁隧道结的第二固定磁层，其中，第二磁阻的大小至少为第一磁阻的大小的两倍，第二电阻面积乘积的大小至少为第一电阻面积乘积的大小的两倍。
参照图13，用于形成包括与第二隧道势垒接触的非铁磁层以及可选的Fe沉积的双隧道势垒结构的方法包括：在基板上方形成1302第一电极，第一电极包括第一固定磁层；在第一固定磁层上形成1304第一隧道势垒；在第一隧道势垒上形成1306自由层以创建具有第一磁阻和第一电阻面积乘积的第一磁隧道结，其中，形成自由层包括以下步骤：沉积第一铁磁部分；沉积一定量的非铁磁材料；沉积第二铁磁部分；以及可选地沉积与少于或等于5埃的厚度相对应的一定量的铁，非铁磁材料包括导致第一铁磁部分与第二铁磁部分之间的磁交换耦合的量。在自由层上形成1308第二隧道势垒，并且在第二隧道势垒上形成1310第二电极，第二电极包括与第二隧道势垒接触以创建不具有磁阻但具有第二电阻面积乘积的第二磁隧道结的非铁磁层，其中，第二电阻面积乘积的大小少于第一电阻面积乘积的大小的一半。
总而言之，公开了一种磁性元件及其制造方法，其中，基于在高磁阻隧道势垒处包含Fe、在自由层与顶部隧道势垒之间包含Fe层、以及在自由层内包含包括非铁磁过渡金属的部分，诸如在自由层的第一部分与第二部分之间包含Ta或Ru耦合中间层的中间层（interlayer），改善了MR。
尽管已经在前面的详细描述中给出了至少一个示例性实施例，但是应当意识到，存在大量的变型。还应当意识到，一个示例性实施例或多个示例性实施例仅仅是示例，并非意图以任何方式限制本发明的范围、适用性以及配置。相反，前面的详细描述将为本领域技术人员提供用于实现本发明的示例性实施例的常规线路图，要理解，可以在不脱离如随附权利要求中所阐明的本发明的范围的情况下在示例性实施例中所描述的元件的功能和布置上进行各种改变。

Claims (51)

1.一种形成在具有限定平面的表面的基板上的自旋扭矩磁阻存储元件，所述自旋扭矩磁阻存储元件包括：
第一电极，其包括形成在基板上方的铁磁材料；
第二电极，其包括非铁磁材料；
自由磁层；
第一隧道势垒，其位于自由磁层与第一电极之间以形成具有第一磁阻比率和第一电阻面积乘积的第一隧道结；以及
第二隧道势垒，其位于自由磁层与第二电极之间以形成具有第二磁阻比率和第二电阻面积乘积的第二隧道结，其中，第二电极的非铁磁材料设置在第二隧道势垒上，并且其中，第二隧道结的隧穿磁阻为零。
2.根据权利要求1所述的自旋扭矩磁阻存储元件，其中，所述第一电极包括具有第一磁化矢量的第一铁磁自旋极化器。
3.根据权利要求1所述的自旋扭矩磁阻存储元件，其中，所述第一电极包括铁磁自旋极化器，所述第二电极包括(i)包括非铁磁材料的第一部分和(ii)铁磁材料的第二部分，其中，所述第二部分设置在所述非铁磁材料的与接触第二隧道势垒的侧相对的一侧。
4.根据权利要求2所述的自旋扭矩磁阻存储元件，其中，所述第一电极包括Fe含量高于第二电极的铁磁材料。
5.根据权利要求4所述的自旋扭矩磁阻存储元件，其中，所述第一电极和第二电极包括CoFeB，并且所述第二电极包括按原子组成计少于20％的Fe和按原子组成计大于14％的B。
6.根据权利要求1所述的自旋扭矩磁阻存储元件，其中，所述自由磁层包括：
第一部分，其包括CoFeB层；以及
第二部分，其由第一部分与第一隧道势垒之间的、厚度少于第一部分的材料组成，所述材料包括按原子组成计大于50％的Fe。
7.根据权利要求6所述的自旋扭矩磁阻存储元件，其中，所述自由磁层还包括第三部分，所述第三部分包括第一部分与第二隧道势垒之间的、厚度少于第一部分的材料，所述材料包括按原子组成计大于50％的Fe。
8.根据权利要求1所述的自旋扭矩磁阻存储元件，其中，所述自由磁层包括按原子组成计Fe的原子组成少于20％并且B的原子组成大于19％的CoFeB合金。
9.根据权利要求1所述的自旋扭矩磁阻存储元件，其中，所述自由磁层包括：
第一部分，其由第一铁磁材料组成；
第二部分，其由第二铁磁材料组成；以及
第三部分，其包括沉积在第一部分与第二部分之间并且将第一部分和第二部分铁磁耦合的、在量上与少于4埃相对应的、Ta、Nb、V、Hf、Zr、Ti、W、Mo、Cr以及Mn中的至少一种。
10.根据权利要求9所述的自旋扭矩磁阻存储元件，其中，所述第一铁磁材料和第二铁磁材料包括B以及Co和Fe中的至少一种的合金。
11.根据权利要求9所述的自旋扭矩磁阻存储元件，其中，所述第一铁磁材料和第二铁磁材料包括按原子组成计Fe的原子组成少于20％并且B的原子组成大于19％的CoFeB合金；并且自由层包括与第一隧道势垒相邻的、厚度少于第一部分和第二部分中的每一个的第四部分，所述第四部分包括按原子组成计大于50％的Fe。
12.根据权利要求1所述的自旋扭矩磁阻存储元件，其中，所述自由磁层包括：
第一部分，其由第一铁磁材料组成，所述第一铁磁材料包括按原子组成计Fe的原子组成少于20％并且B的原子组成大于19％的CoFeB合金；
第二部分，其由第二铁磁材料组成，所述第二铁磁材料包括按原子组成计Fe的原子组成少于20％并且B的原子组成大于19％的CoFeB合金；
第三部分，其位于第一部分与第二部分之间，并且包括在量上与2埃和30埃之间的沉积材料相对应的、Ru、Rh、Ir、Pt、Pd、Cu、Cr以及Os中的至少一种；以及
位于第一隧道势垒与第一部分之间、包括按原子组成计大于50％的Fe的层，
其中，第一部分和第二部分通过第三部分铁磁或者反铁磁耦合在一起。
13.根据权利要求9所述的自旋扭矩磁阻存储元件，其中，所述自由磁层还包括：
第四部分，其由第三铁磁材料组成；
第五部分，其包括第二非铁磁材料，所述第二非铁磁材料包括在量上与第二部分和第四部分之间的并且将第二部分和第四部分铁磁耦合的少于4埃的沉积材料相对应的、Ta、Nb、V、Hf、Zr、Ti、W、Mo、Cr以及Mn中的至少一种。
14.根据权利要求9所述的自旋扭矩磁阻存储元件，其中，所述自由磁层还包括：
第四部分，其由第三铁磁材料组成；
第五部分，其包括在量上与第二部分和第四部分之间的2埃和30埃之间的沉积材料相对应的、Ru、Rh、Ir、Pt、Pd、Cu、Cr以及Os中的至少一种；
其中，第二部分和第四部分通过第五部分铁磁或反铁磁耦合在一起。
15.根据权利要求13所述的自旋扭矩磁阻存储元件，其中，所述第一铁磁材料和第二铁磁材料是B以及Co和Fe中的至少一种的合金。
16.根据权利要求13所述的自旋扭矩磁阻存储元件，其中，所述第一铁磁材料、第二铁磁材料以及第三铁磁材料包括按原子组成计Fe的原子组成少于20％并且B的原子组成大于19％的CoFeB合金；并且
自由层还包括与第一隧道势垒相邻的、厚度少于第一部分、第二部分以及第四部分中的每一个的层，所述层包括按原子组成计大于50％的Fe。
17.根据权利要求16所述的自旋扭矩磁阻存储元件，其中，所述自由磁层还包括与第二隧道势垒相邻的、厚度少于第一部分、第二部分以及第四部分中的每一个的层，所述层包括按原子组成计大于50％的Fe。
18.根据权利要求1所述的自旋扭矩磁阻存储元件，其中，所述第一隧道势垒和第二隧道势垒包括MgO。
19.根据权利要求1所述的自旋扭矩磁阻存储元件，其中，所述第二电极的非铁磁材料包括Ru、Os、Rh、Ir、Pd以及Pt中的一种或多种。
20.根据权利要求1所述的自旋扭矩磁阻存储元件，还包括：
导体，其中，第二电极位于所述导体与第二隧道势垒之间；以及
位于所述非铁磁材料与导体之间的非晶体金属层。
21.根据权利要求20所述的自旋扭矩磁阻存储元件，其中，所述非晶体金属层包括包含Co和Fe中的至少一种以及B、C、Si、Ta、V、Nb和Zr中的至少一种的合金。
22.根据权利要求1所述的自旋扭矩磁阻存储元件，其中，自由层的易磁化轴和第一电极的易磁化轴垂直于所述平面。
23.根据权利要求9所述的自旋扭矩磁阻存储元件，其中，第一垂直各向异性与自由层和第一隧道势垒之间的界面相关联，第二垂直各向异性与自由层和第二隧道势垒之间的界面相关联，其中，总的界面各向异性在自由层中感生垂直易轴各向异性，导致使磁化矢量朝向或背离第一电极垂直指向所述平面的两种稳定磁状态。
24.根据权利要求12所述的自旋扭矩磁阻存储元件，其中，第一垂直各向异性与自由层和第一隧道势垒之间的界面相关联，第二垂直各向异性与自由层和第二隧道势垒之间的界面相关联，其中，总的界面各向异性在自由层中感生垂直易轴各向异性，导致使磁化矢量朝向或背离第一电极垂直指向所述平面的两种稳定磁状态。
25.根据权利要求2所述的自旋扭矩磁阻存储元件，其中，自由层具有垂直于所述第一铁磁自旋极化器的第一磁化矢量的第二磁化矢量，并且其中，所述自由层具有面内磁化，而所述第一电极的第一铁磁自旋极化器具有面外磁化。
26.一种用于在具有限定平面的表面的基板上形成自旋扭矩磁阻存储元件的方法，包括：
在基板上方形成包括铁磁材料的第一电极；
在第一电极上方形成第一隧道势垒；
在第一隧道势垒上方形成自由磁层，从而形成具有第一磁阻比率和第一电阻面积乘积的第一隧道结；
在自由磁层上方形成第二隧道势垒；
在第二隧道势垒上方形成第二电极，其中，形成第二电极包括在第二隧道势垒上形成非铁磁材料，从而形成具有零隧穿磁阻的第二隧道结。
27.根据权利要求26所述的方法，其中，形成第一电极包括形成具有第一磁化矢量的第一铁磁自旋极化器。
28.根据权利要求26所述的方法，其中，形成第二电极还包括在该第二电极的非铁磁材料上形成铁磁材料。
29.根据权利要求27所述的方法，其中，形成第一电极包括利用Fe含量高于第二电极的铁磁材料形成第一电极。
30.根据权利要求29所述的方法，其中，形成第一电极和第二电极包括利用CoFeB形成，并且形成第二电极包括利用按原子组成计少于20％的Fe和按原子组成计大于14％的B形成。
31.根据权利要求26所述的方法，其中，形成自由磁层包括：
形成包括CoFeB层的第一部分；以及
沉积第二部分，所述第二部分由第一部分与第一隧道势垒之间的、在量上与少于或等于五埃的Fe材料的厚度相对应的Fe组成。
32.根据权利要求31所述的方法，还包括：
沉积第三部分，所述第三部分由第一部分与第二隧道势垒之间的、在量上与少于或等于五埃的Fe材料的厚度相对应的Fe组成。
33.根据权利要求26所述的方法，其中，形成自由磁层包括形成按原子组成计Fe的原子组成少于20％并且B的原子组成大于19％的CoFeB合金。
34.根据权利要求26所述的方法，其中，形成自由磁层包括：
形成由第一铁磁材料组成的第一部分；
沉积在量上与少于4埃的膜厚度相对应的、包括Ta、Nb、Hf、Zr、Ti、W、Cr以及Mn中的至少一种的非铁磁材料；
形成由第二铁磁材料组成的第二部分；以及
在所述第二部分上沉积与少于或等于5埃的膜厚度相对应的一定量的铁。
35.根据权利要求34所述的方法，其中，形成第一铁磁材料和第二铁磁材料包括形成B以及Co和Fe中的至少一种的合金。
36.根据权利要求34所述的方法，其中，形成第一铁磁材料和第二铁磁材料包括形成按原子组成计Fe的原子组成少于20％并且B的原子组成大于19％的CoFeB合金。
37.根据权利要求26所述的方法，其中，形成自由磁层包括：
形成由第一铁磁材料组成的第一部分，所述第一铁磁材料包括按原子组成计Fe的原子组成少于20％并且B的原子组成大于19％的CoFeB合金；
沉积在量上与2埃和30埃之间的膜厚度相对应的、包括Ru、Rh、Ir、Pt、Pd、Cu、Cr以及Os中的至少一种的非铁磁材料；
形成由第二铁磁材料组成的第二部分，所述第二铁磁材料包括按原子组成计Fe的原子组成少于20％并且B的原子组成大于19％的CoFeB合金；
沉积在量上与少于或等于5埃的沉积材料的膜厚度相对应的一定量的Fe；
其中，第一部分和第二部分通过非铁磁材料铁磁或反铁磁耦合在一起。
38.根据权利要求34所述的方法，其中，所述自由磁层还包括：
在第二铁磁材料上沉积在量上与2埃和30埃之间的膜厚度相对应的、包括Ru、Rh、Ir、Pt、Pd、Cu、Cr以及Os中的至少一种的第二非铁磁材料；
在所述第二非铁磁材料上形成由第三铁磁材料组成的第三部分；
其中，第二部分和第三部分通过所述第二非铁磁材料铁磁或反铁磁耦合在一起。
39.根据权利要求34所述的方法，其中，自由磁层还包括：
在第二铁磁材料上沉积在量上与少于4埃的沉积材料相对应的、包括Ta、Nb、Hf、Zr、Ti、W、Cr以及Mn中的至少一种的第二非铁磁材料；
形成由第三铁磁材料组成的第三部分；
其中，第二部分和第三部分铁磁耦合。
40.根据权利要求39所述的方法，其中，形成第一铁磁材料、第二铁磁材料以及第三铁磁材料包括形成B以及Co和Fe中的至少一种的合金。
41.根据权利要求40所述的方法，其中，形成B以及Co和Fe中的至少一种的合金包括形成按原子组成计Fe少于20％并且B大于19％的CoFeB合金。
42.根据权利要求26所述的方法，其中，形成第一隧道势垒和第二隧道势垒包括形成MgO。
43.根据权利要求26所述的方法，其中，形成第二电极的非铁磁材料包括形成Ru、Os、Rh、Ir、Pd以及Pt中的一种或多种。
44.根据权利要求26所述的方法，还包括：
在第二电极上方形成导体；以及
在所述非铁磁材料与导体之间形成非晶体金属层。
45.根据权利要求44所述的方法，其中，形成非晶体金属层包括形成包含Co和Fe中的至少一种以及B、C、Si、Ta、V、Nb和Zr中的至少一种的合金。
46.根据权利要求26所述的方法，其中，形成第一电极的易磁化轴和自由层的易磁化轴包括形成垂直于所述平面的第一电极的易磁化轴和自由层的易磁化轴。
47.根据权利要求34所述的方法，其中，第一垂直各向异性与自由层和第一隧道势垒之间的界面相关联，第二垂直各向异性与自由层和第二隧道势垒之间的界面相关联，其中，总的界面各向异性在自由层中感生垂直易轴各向异性，导致使磁化矢量朝向或背离第一电极垂直指向所述平面的两种稳定磁状态。
48.根据权利要求37所述的方法，其中，第一垂直各向异性与自由层和第一隧道势垒之间的界面相关联，第二垂直各向异性与自由层和第二隧道势垒之间的界面相关联，其中，总的界面各向异性在自由层中感生垂直易轴各向异性，导致使磁化矢量朝向或背离第一电极垂直指向所述平面的两种稳定磁状态。
49.根据权利要求27所述的方法，其中，形成自由层包括形成具有垂直于所述第一电极的第一铁磁自旋极化器的第一磁化矢量的第二磁化矢量的自由层，并且其中，所述自由层具有面内磁化，而所述第一电极的第一铁磁自旋极化器具有面外磁化。
50.根据权利要求31所述的方法，其中，形成第一电极的易磁化轴和自由层的易磁化轴包括形成垂直于所述平面的第一电极的易磁化轴和自由层的易磁化轴。
51.一种用于形成自旋扭矩MRAM元件的方法，包括：
形成第一隧道势垒；
形成第二隧道势垒；
在第一隧道势垒与第二隧道势垒之间形成自由层；
在第一隧道势垒的与自由层相对的一侧形成第一电极，从而形成具有第一磁阻比率和第一电阻面积乘积的第一隧道结；以及
在第二隧道势垒的与自由层相对的一侧形成第二电极，形成第二电极包括形成(i)包括第二隧道势垒上的且与该第二隧道势垒接触的非铁磁材料的第一部分和(ii)所述非铁磁材料的与第二隧道势垒相对的一侧的铁磁材料的第二部分。
CN201280028432.2A 2011-06-10 2012-06-07 自旋扭矩磁阻存储元件及其制造方法 Active CN103608861B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710077081.9A CN106848058B (zh) 2011-06-10 2012-06-07 自旋扭矩磁阻存储元件及其制造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/158,171 2011-06-10
US13/158,171 US8686484B2 (en) 2011-06-10 2011-06-10 Spin-torque magnetoresistive memory element and method of fabricating same
PCT/US2012/041354 WO2012170689A1 (en) 2011-06-10 2012-06-07 Spin-torque magnetoresistive memory element and method of fabricating same

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201710077081.9A Division CN106848058B (zh) 2011-06-10 2012-06-07 自旋扭矩磁阻存储元件及其制造方法

Publications (2)

Publication Number Publication Date
CN103608861A CN103608861A (zh) 2014-02-26
CN103608861B true CN103608861B (zh) 2017-02-15

Family

ID=47292443

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201710077081.9A Active CN106848058B (zh) 2011-06-10 2012-06-07 自旋扭矩磁阻存储元件及其制造方法
CN201280028432.2A Active CN103608861B (zh) 2011-06-10 2012-06-07 自旋扭矩磁阻存储元件及其制造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201710077081.9A Active CN106848058B (zh) 2011-06-10 2012-06-07 自旋扭矩磁阻存储元件及其制造方法

Country Status (5)

Country Link
US (9) US8686484B2 (zh)
EP (1) EP2718928B1 (zh)
KR (1) KR101981449B1 (zh)
CN (2) CN106848058B (zh)
WO (1) WO2012170689A1 (zh)

Families Citing this family (100)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5209011B2 (ja) 2010-09-16 2013-06-12 株式会社東芝 磁気抵抗素子
US8686484B2 (en) 2011-06-10 2014-04-01 Everspin Technologies, Inc. Spin-torque magnetoresistive memory element and method of fabricating same
JP2013048210A (ja) 2011-07-22 2013-03-07 Toshiba Corp 磁気抵抗素子
US8711600B2 (en) * 2011-10-25 2014-04-29 Massachusetts Institute Of Technology High density molecular memory storage with read and write capabilities
US8710602B2 (en) * 2011-12-20 2014-04-29 Samsung Electronics Co., Ltd. Method and system for providing magnetic junctions having improved characteristics
US8860156B2 (en) * 2012-09-11 2014-10-14 Headway Technologies, Inc. Minimal thickness synthetic antiferromagnetic (SAF) structure with perpendicular magnetic anisotropy for STT-MRAM
US9136464B1 (en) * 2012-09-25 2015-09-15 Everspin Technologies, Inc. Apparatus and process for manufacturing ST-MRAM having a metal oxide tunnel barrier
JP6195974B2 (ja) 2013-03-28 2017-09-13 インテル・コーポレーション 高安定スピントロニクスメモリ
US9530822B2 (en) * 2013-04-28 2016-12-27 Alexander Mikhailovich Shukh High density nonvolatile memory
US20150019147A1 (en) * 2013-07-11 2015-01-15 Qualcomm Incorporated Method and device for estimating damage to magnetic tunnel junction (mtj) elements
US10937958B2 (en) * 2013-11-06 2021-03-02 Yimin Guo Magnetoresistive element having a novel cap multilayer
US9214169B1 (en) 2014-06-20 2015-12-15 Western Digital (Fremont), Llc Magnetic recording read transducer having a laminated free layer
US9337412B2 (en) * 2014-09-22 2016-05-10 Spin Transfer Technologies, Inc. Magnetic tunnel junction structure for MRAM device
US9007725B1 (en) 2014-10-07 2015-04-14 Western Digital (Fremont), Llc Sensor with positive coupling between dual ferromagnetic free layer laminates
KR102287755B1 (ko) 2014-11-18 2021-08-09 삼성전자주식회사 자기 저항 메모리 소자를 형성하는 방법
US10367137B2 (en) * 2014-12-17 2019-07-30 SK Hynix Inc. Electronic device including a semiconductor memory having a variable resistance element including two free layers
US9559143B2 (en) 2015-01-05 2017-01-31 Samsung Electronics Co., Ltd. Method and system for providing magnetic junctions including free layers that are cobalt-free
US9818931B2 (en) * 2015-01-05 2017-11-14 Samsung Electronics Co., Ltd. Method and system for providing magnetic junctions using thermally assisted spin transfer torque switching
US9793470B2 (en) 2015-02-04 2017-10-17 Everspin Technologies, Inc. Magnetoresistive stack/structure and method of manufacturing same
US10128309B2 (en) * 2015-03-27 2018-11-13 Globalfoundries Singapore Pte. Ltd. Storage layer for magnetic memory with high thermal stability
US9537090B1 (en) * 2015-06-25 2017-01-03 International Business Machines Corporation Perpendicular magnetic anisotropy free layers with iron insertion and oxide interfaces for spin transfer torque magnetic random access memory
CN107636851B (zh) * 2015-06-26 2022-02-01 英特尔公司 具有对称固定层的垂直磁性存储器
US9842988B2 (en) 2015-07-20 2017-12-12 Headway Technologies, Inc. Magnetic tunnel junction with low defect rate after high temperature anneal for magnetic device applications
US9773974B2 (en) 2015-07-30 2017-09-26 Spin Transfer Technologies, Inc. Polishing stop layer(s) for processing arrays of semiconductor elements
US10483460B2 (en) 2015-10-31 2019-11-19 Everspin Technologies, Inc. Method of manufacturing a magnetoresistive stack/ structure using plurality of encapsulation layers
US10297745B2 (en) 2015-11-02 2019-05-21 Globalfoundries Singapore Pte. Ltd. Composite spacer layer for magnetoresistive memory
US10134808B2 (en) 2015-11-02 2018-11-20 Qualcomm Incorporated Magnetic tunnel junction (MTJ) devices with heterogeneous free layer structure, particularly suited for spin-torque-transfer (STT) magnetic random access memory (MRAM) (STT MRAM)
US10483320B2 (en) 2015-12-10 2019-11-19 Everspin Technologies, Inc. Magnetoresistive stack with seed region and method of manufacturing the same
EP3284091B1 (en) 2015-12-10 2021-08-18 Everspin Technologies, Inc. Magnetoresistive stack, seed region therefor and method of manufacturing same
KR20170074255A (ko) * 2015-12-21 2017-06-30 에스케이하이닉스 주식회사 전자 장치
US9997226B2 (en) 2016-01-11 2018-06-12 National University Of Singapore Techniques to modulate spin orbit spin transfer torques for magnetization manipulation
KR101829452B1 (ko) * 2016-01-11 2018-02-20 한국과학기술원 자기 메모리 소자
CN109155360A (zh) 2016-02-05 2019-01-04 汉阳大学校产学协力团 存储器件
CN105702853B (zh) * 2016-03-04 2019-05-21 北京航空航天大学 一种自旋转移矩磁存储单元
US9799823B1 (en) * 2016-04-08 2017-10-24 International Business Machines Corporation High temperature endurable MTJ stack
US10361361B2 (en) * 2016-04-08 2019-07-23 International Business Machines Corporation Thin reference layer for STT MRAM
US10468455B2 (en) * 2016-04-12 2019-11-05 International Business Machines Corporation Simplified double magnetic tunnel junctions
JP6713650B2 (ja) * 2016-05-10 2020-06-24 国立研究開発法人物質・材料研究機構 垂直磁化膜と垂直磁化膜構造並びに磁気抵抗素子および垂直磁気記録媒体
US10672446B2 (en) * 2016-06-10 2020-06-02 Tdk Corporation Exchange bias utilization type magnetization rotational element, exchange bias utilization type magnetoresistance effect element, exchange bias utilization type magnetic memory, non-volatile logic circuit, and magnetic neuron element
KR102566954B1 (ko) * 2016-08-04 2023-08-16 삼성전자주식회사 자기 메모리 소자 및 그 제조 방법
US10522874B2 (en) 2016-11-01 2019-12-31 The Boeing Company Solid state fiber-based battery system and method of forming same
EP3552250A1 (en) 2016-12-06 2019-10-16 Everspin Technologies, Inc. Magnetoresistive devices and methods therefor
WO2018125634A1 (en) * 2016-12-27 2018-07-05 Everspin Technologies, Inc. Data storage in synthetic antiferromagnets included in magnetic tunnel junctions
US10211393B2 (en) 2017-02-23 2019-02-19 Sandisk Technologies Llc Spin accumulation torque MRAM
WO2018174877A1 (en) * 2017-03-23 2018-09-27 Intel Corporation Spintronic devices, duplexers, transceivers and telecommunication devices
US9953692B1 (en) 2017-04-11 2018-04-24 Sandisk Technologies Llc Spin orbit torque MRAM memory cell with enhanced thermal stability
CN110678995A (zh) 2017-04-21 2020-01-10 艾沃思宾技术公司 集成磁阻设备的方法
US10276783B2 (en) * 2017-06-09 2019-04-30 Sandisk Technologies Llc Gate voltage controlled perpendicular spin orbit torque MRAM memory cell
WO2019014131A1 (en) 2017-07-10 2019-01-17 Everspin Technologies, Inc. STACK / MAGNETORESISTANCE STRUCTURE
WO2019040504A2 (en) 2017-08-23 2019-02-28 Everspin Technologies, Inc. METHODS OF MANUFACTURING AN INTEGRATED CIRCUIT USING ENCAPSULATION DURING AN ENGRAVING PROCESS
EP3676884B1 (en) 2017-08-29 2021-11-10 Everspin Technologies, Inc. Method of etching magnetoresistive stack
KR102406277B1 (ko) * 2017-10-25 2022-06-08 삼성전자주식회사 자기 저항 메모리 소자 및 이의 제조 방법
WO2019090060A2 (en) 2017-11-02 2019-05-09 Everspin Technologies, Inc. Magnetoresistive stacks and methods therefor
US10950657B2 (en) 2017-11-09 2021-03-16 Everspin Technologies. Inc. Apparatus and methods for integrating magnetoresistive devices
WO2019099438A1 (en) 2017-11-17 2019-05-23 Everspin Technologies, Inc. Magnetoresistive stack/structure and methods of manufacturing therefor
US10325639B2 (en) 2017-11-20 2019-06-18 Taiwan Semiconductor Manufacturing Company, Ltd. Initialization process for magnetic random access memory (MRAM) production
EP4304321A3 (en) 2017-11-29 2024-03-20 Everspin Technologies, Inc. Magnetoresistive stack
CN111433925A (zh) 2017-12-04 2020-07-17 艾沃思宾技术公司 使用各向同性和各向异性蚀刻工艺制造集成电路的方法
US10651370B2 (en) * 2017-12-29 2020-05-12 Spin Memory, Inc. Perpendicular magnetic tunnel junction retention and endurance improvement
WO2019135743A1 (en) * 2018-01-03 2019-07-11 Intel Corporation Filter layer for an in-plane top synthetic antiferromagnet (saf) stack for a spin orbit torque (sot) memory
WO2019140190A1 (en) 2018-01-12 2019-07-18 Everspin Technologies, Inc. Magnetoresistive stacks and methods therefor
US10374154B1 (en) 2018-01-18 2019-08-06 Globalfoundries Inc. Methods of shielding an embedded MRAM array on an integrated circuit product comprising CMOS based transistors
US10439129B2 (en) 2018-01-18 2019-10-08 Globalfoundries Inc. Shielded MRAM cell
US10381550B1 (en) * 2018-03-01 2019-08-13 Samsung Electronics Co., Ltd. Method and system for engineering the secondary barrier layer in dual magnetic junctions
WO2019173421A1 (en) 2018-03-09 2019-09-12 Everspin Technologies, Inc. Three-dimensional annular magnetic tunnel junction array and fabrication thereof
US20190305213A1 (en) 2018-03-30 2019-10-03 Everspin Technologies, Inc. Magnetoresistive stacks and methods therefor
US10475986B1 (en) 2018-04-19 2019-11-12 Everspin Technologies, Inc. Magnetoresistive stacks and methods therefor
US10811597B2 (en) 2018-05-15 2020-10-20 Everspin Technologies, Inc. Magnetoresistive stack/structure and methods therefor
WO2020006180A1 (en) 2018-06-28 2020-01-02 Everspin Technologies, Inc. Stacked magnetoresistive structures and methods therefor
EP4391783A2 (en) 2018-07-30 2024-06-26 Everspin Technologies, Inc. Magnetic tunnel junction magnetoresistive device
US10522746B1 (en) 2018-08-07 2019-12-31 Taiwan Semiconductor Manufacturing Company, Ltd. Dual magnetic tunnel junction devices for magnetic random access memory (MRAM)
EP3841623A1 (en) 2018-08-23 2021-06-30 Everspin Technologies, Inc. Magnetoresistive stack device fabrication methods
US11005031B2 (en) 2018-09-05 2021-05-11 Everspin Technologies, Inc. Stacked magnetoresistive structures and methods therefor
US10910557B2 (en) 2018-09-14 2021-02-02 Applied Materials, Inc. Apparatus and methods of fabricating a magneto-resistive random access memory (MRAM) device
US10797225B2 (en) 2018-09-18 2020-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Dual magnetic tunnel junction (DMTJ) stack design
US11937436B2 (en) 2018-10-30 2024-03-19 Everspin Technologies, Inc. Magnetoresistive devices and methods therefor
WO2020106552A1 (en) 2018-11-19 2020-05-28 Everspin Technologies, Inc. Magnetoresistive stack with seed region and method of manufacturing the same
US11043630B2 (en) 2018-12-03 2021-06-22 Everspin Technologies, Inc. Method of manufacturing a magnetoresistive device
WO2020150451A1 (en) 2019-01-18 2020-07-23 Everspin Technologies, Inc. Magnetoresistive stack/structure and methods therefor
US11127896B2 (en) 2019-01-18 2021-09-21 Everspin Technologies, Inc. Shared spin-orbit-torque write line in a spin-orbit-torque MRAM
US10886331B2 (en) 2019-04-10 2021-01-05 Everspin Technologies, Inc. Magnetoresistive devices and methods therefor
EP3731289B1 (en) 2019-04-23 2024-06-12 IMEC vzw A magnetic tunnel junction device
US11004899B2 (en) 2019-04-26 2021-05-11 Everspin Technologies, Inc. Magnetoresistive devices and methods therefor
CN112305469B (zh) * 2019-07-29 2022-04-29 甘肃省科学院传感技术研究所 具有集成式退火结构的巨磁阻传感器
US11031058B2 (en) 2019-09-03 2021-06-08 Western Digital Technologies, Inc. Spin-transfer torque magnetoresistive memory device with a free layer stack including multiple spacers and methods of making the same
US11211553B2 (en) 2019-09-17 2021-12-28 Everspin Technologies, Inc. Magnetoresistive devices and methods of fabricating such devices
KR102710350B1 (ko) 2019-10-02 2024-09-27 삼성전자주식회사 자기 기억 소자
CN112736192B (zh) * 2019-10-14 2023-04-18 上海磁宇信息科技有限公司 具有双势垒层的磁性隧道结结构及磁性随机存储器
CN112750946B (zh) * 2019-10-31 2023-06-02 上海磁宇信息科技有限公司 一种磁性随机存储器势垒层和自由层结构单元及其制备方法
US11171283B2 (en) 2019-11-01 2021-11-09 International Business Machines Corporation Modified double magnetic tunnel junction structure suitable for BEOL integration
CN112864309B (zh) * 2019-11-12 2022-11-08 上海磁宇信息科技有限公司 磁性隧道结结构及其磁性随机存储器
CN112993152B (zh) * 2019-12-02 2024-07-19 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
US11316104B2 (en) 2020-03-13 2022-04-26 International Business Machines Corporation Inverted wide base double magnetic tunnel junction device
JP2022096258A (ja) * 2020-12-17 2022-06-29 キオクシア株式会社 磁気記憶装置
CN114649469B (zh) * 2020-12-17 2023-09-26 浙江驰拓科技有限公司 一种磁存储位元及其制作方法、磁存储器
US11502247B2 (en) 2020-12-28 2022-11-15 Everspin Technologies, Inc. Magnetoresistive devices and methods of fabricating magnetoresistive devices
US11501810B2 (en) * 2021-03-17 2022-11-15 International Business Machines Corporation Amorphous spin diffusion layer for modified double magnetic tunnel junction structure
US12063868B2 (en) * 2021-03-17 2024-08-13 International Business Machines Corporation Low RA narrow base modified double magnetic tunnel junction structure
US12052928B2 (en) * 2021-08-09 2024-07-30 Everspin Technologies, Inc. Magnetoresistive devices and methods therefor
US12069963B2 (en) * 2021-08-30 2024-08-20 Taiwan Semiconductor Manufacturing Company, Ltd. Magnetic random access memory device and formation method thereof

Family Cites Families (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5801984A (en) 1996-11-27 1998-09-01 International Business Machines Corporation Magnetic tunnel junction device with ferromagnetic multilayer having fixed magnetic moment
US5768181A (en) 1997-04-07 1998-06-16 Motorola, Inc. Magnetic device having multi-layer with insulating and conductive layers
US6122150A (en) 1998-11-09 2000-09-19 International Business Machines Corporation Antiparallel (AP) pinned spin valve sensor with giant magnetoresistive (GMR) enhancing layer
JP4076197B2 (ja) * 1999-05-19 2008-04-16 株式会社東芝 磁性素子、記憶装置、磁気再生ヘッド、３端子素子、及び磁気ディスク装置
US6436526B1 (en) 1999-06-17 2002-08-20 Matsushita Electric Industrial Co., Ltd. Magneto-resistance effect element, magneto-resistance effect memory cell, MRAM and method for performing information write to or read from the magneto-resistance effect memory cell
US6469926B1 (en) 2000-03-22 2002-10-22 Motorola, Inc. Magnetic element with an improved magnetoresistance ratio and fabricating method thereof
US6544801B1 (en) 2000-08-21 2003-04-08 Motorola, Inc. Method of fabricating thermally stable MTJ cell and apparatus
TW544677B (en) 2000-12-26 2003-08-01 Matsushita Electric Ind Co Ltd Magneto-resistance memory device
US7262064B2 (en) 2001-10-12 2007-08-28 Sony Corporation Magnetoresistive effect element, magnetic memory element magnetic memory device and manufacturing methods thereof
US6714444B2 (en) 2002-08-06 2004-03-30 Grandis, Inc. Magnetic element utilizing spin transfer and an MRAM device using the magnetic element
US6831312B2 (en) 2002-08-30 2004-12-14 Freescale Semiconductor, Inc. Amorphous alloys for magnetic devices
JP4423658B2 (ja) 2002-09-27 2010-03-03 日本電気株式会社 磁気抵抗素子及びその製造方法
US7394626B2 (en) * 2002-11-01 2008-07-01 Nec Corporation Magnetoresistance device with a diffusion barrier between a conductor and a magnetoresistance element and method of fabricating the same
US6756128B2 (en) 2002-11-07 2004-06-29 International Business Machines Corporation Low-resistance high-magnetoresistance magnetic tunnel junction device with improved tunnel barrier
US7390529B2 (en) * 2004-05-26 2008-06-24 Headway Technologies, Inc. Free layer for CPP GMR having iron rich NiFe
US7357995B2 (en) 2004-07-02 2008-04-15 International Business Machines Corporation Magnetic tunnel barriers and associated magnetic tunnel junctions with high tunneling magnetoresistance
JP2008505713A (ja) 2004-07-07 2008-02-28 クック・インコーポレイテッド グラフト、ステントグラフト、および製造方法
US7576956B2 (en) 2004-07-26 2009-08-18 Grandis Inc. Magnetic tunnel junction having diffusion stop layer
US7098495B2 (en) 2004-07-26 2006-08-29 Freescale Semiconducor, Inc. Magnetic tunnel junction element structures and methods for fabricating the same
JP2006093432A (ja) 2004-09-24 2006-04-06 Sony Corp 記憶素子及びメモリ
US7351483B2 (en) * 2004-11-10 2008-04-01 International Business Machines Corporation Magnetic tunnel junctions using amorphous materials as reference and free layers
US7313013B2 (en) * 2004-11-18 2007-12-25 International Business Machines Corporation Spin-current switchable magnetic memory element and method of fabricating the memory element
US7241631B2 (en) 2004-12-29 2007-07-10 Grandis, Inc. MTJ elements with high spin polarization layers configured for spin-transfer switching and spintronics devices using the magnetic elements
JP5077802B2 (ja) 2005-02-16 2012-11-21 日本電気株式会社 積層強磁性構造体、及び、ｍｔｊ素子
JP2006286038A (ja) * 2005-03-31 2006-10-19 Toshiba Corp 磁気ランダムアクセスメモリ及び磁気ランダムアクセスメモリの書き込み方法
JP2007081280A (ja) 2005-09-16 2007-03-29 Fujitsu Ltd 磁気抵抗効果素子及び磁気メモリ装置
US7780820B2 (en) 2005-11-16 2010-08-24 Headway Technologies, Inc. Low resistance tunneling magnetoresistive sensor with natural oxidized double MgO barrier
US7430135B2 (en) 2005-12-23 2008-09-30 Grandis Inc. Current-switched spin-transfer magnetic devices with reduced spin-transfer switching current density
JP2007266498A (ja) 2006-03-29 2007-10-11 Toshiba Corp 磁気記録素子及び磁気メモリ
US7528457B2 (en) 2006-04-14 2009-05-05 Magic Technologies, Inc. Method to form a nonmagnetic cap for the NiFe(free) MTJ stack to enhance dR/R
US7595520B2 (en) 2006-07-31 2009-09-29 Magic Technologies, Inc. Capping layer for a magnetic tunnel junction device to enhance dR/R and a method of making the same
JP5210533B2 (ja) 2006-09-21 2013-06-12 アルプス電気株式会社 トンネル型磁気検出素子及びその製造方法
JP2008098523A (ja) * 2006-10-13 2008-04-24 Toshiba Corp 磁気抵抗効果素子および磁気メモリ
US7672093B2 (en) 2006-10-17 2010-03-02 Magic Technologies, Inc. Hafnium doped cap and free layer for MRAM device
US7598579B2 (en) * 2007-01-30 2009-10-06 Magic Technologies, Inc. Magnetic tunnel junction (MTJ) to reduce spin transfer magnetization switching current
JP2008252018A (ja) * 2007-03-30 2008-10-16 Toshiba Corp 磁気抵抗効果素子およびそれを用いた磁気ランダムアクセスメモリ
US7605437B2 (en) 2007-04-18 2009-10-20 Everspin Technologies, Inc. Spin-transfer MRAM structure and methods
US7602033B2 (en) 2007-05-29 2009-10-13 Headway Technologies, Inc. Low resistance tunneling magnetoresistive sensor with composite inner pinned layer
US7750421B2 (en) * 2007-07-23 2010-07-06 Magic Technologies, Inc. High performance MTJ element for STT-RAM and method for making the same
US7932571B2 (en) 2007-10-11 2011-04-26 Everspin Technologies, Inc. Magnetic element having reduced current density
US8372661B2 (en) 2007-10-31 2013-02-12 Magic Technologies, Inc. High performance MTJ element for conventional MRAM and for STT-RAM and a method for making the same
US7867637B2 (en) * 2008-11-17 2011-01-11 Seagate Technology Llc Low coupling oxide media (LCOM)
US20100148167A1 (en) 2008-12-12 2010-06-17 Everspin Technologies, Inc. Magnetic tunnel junction stack
US7808027B2 (en) 2009-01-14 2010-10-05 Magic Technologies, Inc. Free layer/capping layer for high performance MRAM MTJ
US7936592B2 (en) * 2009-02-03 2011-05-03 Seagate Technology Llc Non-volatile memory cell with precessional switching
US8686520B2 (en) 2009-05-29 2014-04-01 International Business Machines Corporation Spin-torque magnetoresistive structures
US20100320550A1 (en) 2009-06-23 2010-12-23 International Business Machines Corporation Spin-Torque Magnetoresistive Structures with Bilayer Free Layer
US8786036B2 (en) 2011-01-19 2014-07-22 Headway Technologies, Inc. Magnetic tunnel junction for MRAM applications
JP2012235015A (ja) 2011-05-06 2012-11-29 Sony Corp 記憶素子及び記憶装置
US8686484B2 (en) 2011-06-10 2014-04-01 Everspin Technologies, Inc. Spin-torque magnetoresistive memory element and method of fabricating same

Also Published As

Publication number Publication date
US10516103B1 (en) 2019-12-24
US10199574B2 (en) 2019-02-05
WO2012170689A1 (en) 2012-12-13
US20190280198A1 (en) 2019-09-12
EP2718928A1 (en) 2014-04-16
US20160163964A1 (en) 2016-06-09
US20120313191A1 (en) 2012-12-13
US9947865B2 (en) 2018-04-17
CN103608861A (zh) 2014-02-26
US20190386212A1 (en) 2019-12-19
US9419208B2 (en) 2016-08-16
KR101981449B1 (ko) 2019-05-23
CN106848058A (zh) 2017-06-13
US10622554B2 (en) 2020-04-14
US20190123268A1 (en) 2019-04-25
EP2718928A4 (en) 2015-04-22
US20140217528A1 (en) 2014-08-07
CN106848058B (zh) 2019-05-10
KR20140037206A (ko) 2014-03-26
US10347828B2 (en) 2019-07-09
EP2718928B1 (en) 2021-01-13
US9159906B2 (en) 2015-10-13
US9553258B2 (en) 2017-01-24
US20160013401A1 (en) 2016-01-14
US20180226574A1 (en) 2018-08-09
US8686484B2 (en) 2014-04-01
US20170125670A1 (en) 2017-05-04

Similar Documents

Publication Publication Date Title
CN103608861B (zh) 自旋扭矩磁阻存储元件及其制造方法
EP3143649B1 (en) Reduction of barrier resistance x area (ra) product and protection of perpendicular magnetic device applications
US7480173B2 (en) Spin transfer MRAM device with novel magnetic free layer
US9373780B2 (en) Co/X and CoX multilayers with improved out-of-plane anisotropy for magnetic device applications
KR101405854B1 (ko) 스핀 토크 스위칭을 보조하는 층을 갖는 스핀 토크 스위칭을 이용하는 자기 스택
US7605437B2 (en) Spin-transfer MRAM structure and methods
US8497559B2 (en) MRAM with means of controlling magnetic anisotropy
US20120241878A1 (en) Magnetic tunnel junction with iron dusting layer between free layer and tunnel barrier
CN108604632A (zh) 具有磁性隧道结及热稳定性增强层的存储器单元
EP2839501A1 (en) Free layer with high thermal stability for magnetic device applications by insertion of a boron dusting layer
JP2009111396A (ja) 磁気トンネル接合素子、ｍｒａｍ、ｓｔｔ−ｒａｍ、ｍｒａｍの製造方法、ｓｔｔ−ｒａｍの製造方法
JP2011003869A (ja) スピントロニック素子のスピンバルブ構造およびその形成方法、ボトム型スピンバルブ構造、ならびにマイクロ波アシスト磁気記録用スピントロニック素子
EP2880665A1 (en) Co/ni multilayers with improved out-of plane anisotropy for magnetic device applications
Cuchet Magnetic and transport properties of single and double perpendicular magnetic tunnel junctions

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant