CN103594526B - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN103594526B
CN103594526B CN201210597892.9A CN201210597892A CN103594526B CN 103594526 B CN103594526 B CN 103594526B CN 201210597892 A CN201210597892 A CN 201210597892A CN 103594526 B CN103594526 B CN 103594526B
Authority
CN
China
Prior art keywords
optical receiving
receiving region
resin
groove
resin bed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201210597892.9A
Other languages
English (en)
Other versions
CN103594526A (zh
Inventor
米田修二
大石正人
篠原保
渡边信二
宫田浩司
深江诚二
山内健二
后藤阳
后藤阳一
马场雅和
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN103594526A publication Critical patent/CN103594526A/zh
Application granted granted Critical
Publication of CN103594526B publication Critical patent/CN103594526B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0203—Containers; Encapsulations, e.g. encapsulation of photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Light Receiving Elements (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明公开的半导体装置包括：基板，在所述基板上形成有配线层、电极焊盘和光电二极管的光接收区域，所述配线层位于所述光接收区域的周围，所述电极焊盘位于所述配线层上；在所述基板的上表面上形成的树脂层，所述树脂层包括位于所述光接收区域的周围的至少一个凹槽，并保留在所述基板的所述上表面上的除所述光接收区域、所述至少一个凹槽和所述电极焊盘之外的区域上，且所述树脂层具有耐热和遮光能力，其中，在所述光接收区域上方存在有树脂膜。结果，能够防止由于模塑树脂流到光接收区域中而导致的PDIC的感光度的降低。因此，能够提高产率。

Description

半导体装置
相关申请的交叉参考
本申请是申请日为2009年3月25日、发明名称为“半导体装置及半导体装置制造方法”的第200910132306.1号专利申请的分案申请。
本申请包含与2008年3月27日向日本专利局提交的日本专利申请JP2008-084568相关的主题，在此将该日本专利申请的全部内容并入本文作为参考。
技术领域
本发明涉及半导体装置。具体地，本发明涉及一种半导体装置，其含有光电二极管并且是使用模塑树脂来进行模压密封的，该模塑树脂未覆盖光电二极管的光接收区域。
背景技术
光盘播放器被广泛地用于播放被记录在诸如CD-R(可记录型压缩盘)和DVD-R(可记录型数字式通用盘)等光盘上的数据。
这种光盘播放器包括照射单元、光拾取器以及信号处理电路，其中照射单元利用用于读取数据的激光(下文称作“光”)来照射光盘的数据记录面；该数据记录面反射来自照射单元的光，而光拾取器接收从该数据记录而反射的光并对应于所接收的光的强度而输出数据信号；信号处理电路使来自光拾取器的数据信号受到预定的信号处理，从而产生能用显示器等部件来显示的信号。
在光拾取器的光接收部中具有包含光电二极管的光电探测集成电路(PDIC，photodetectorintegratedcircuit)。光电二极管作为将所接收到的光转变为电信号的光电转换元件。
为了保护这种PDIC中的半导体元件使其不受到来自于外部的冲击、灰尘、周围环境中的潮气等的影响，通过使用环氧树脂等来密封PDIC从而封装PDIC，并且光电二极管的光接收区域不会被该环氧树脂等覆盖(例如，参见日本专利申请公开公报No.2003-017715)。
诸如上述被封装的PDIC等半导体装置一般是通过如下步骤而被制造出来的：将包括诸如光电二极管等半导体元件的基板接合到用作基台的导线架(leadframe)上；然后通过使用金属布线将PDIC的各端子接合到导线架上的各端子上，从而进行引线接合；并且随后将包括该PDIC的导线架装填至预定形状的模具中，并使用通过加热而液化的密封树脂来填充该模具。
在用上述方法来制造含有光电二极管的半导体装置的过程中，当使用密封树脂来填充模具时，该树脂会流到光电二极管的光接收区域中。这例如是由光电二极管的形状变化所导致的。
流到光电二极管的光接收区域中的密封树脂会使光接收区域的尺寸减小，从而降低光电二极管的感光度。
在上述方法中，被加热的密封树脂会与诸如光电二极管等半导体元件直接接触。在此步骤中施加到半导体元件上的热量会改变在除了光电二极管的光接收区域之外的区域中的半导体元件的形状或特性。这会使半导体元件的特性劣化，从而降低装置产率。
发明内容
为了解决现有技术中的上述问题，本发明提供了半导体装置。
本发明另一个实施例的半导体装置包括：基板，在所述基板上形成有配线层、电极焊盘和光电二极管的光接收区域，所述配线层位于所述光接收区域的周围，所述电极焊盘位于所述配线层上；在所述基板的上表面上形成的树脂层，所述树脂层包括位于所述光接收区域的周围的至少一个凹槽，并保留在所述基板的所述上表面上的除所述光接收区域、所述至少一个凹槽和所述电极焊盘之外的区域上，且所述树脂层具有耐热和遮光能力，其中，在所述光接收区域上方存在有树脂膜。
另外，所述半导体装置还包括模塑树脂部，所述模塑树脂部是通过对上面带有所述树脂层的所述光电二极管进行模压密封而形成的，且所述模塑树脂部未覆盖所述光接收区域。
另外，所述基板包含多个半导体元件，所述多个半导体元件包含所述光电二极管。
另外，所述至少一个凹槽包括具有不同直径的多个同心圆凹槽。
另外，所述树脂层由聚酰亚胺树脂形成。
本发明能够提供一种包括具有高感光度的光电二极管的半导体装置。
附图说明
图1A、图1B、图1C和图1D是示出了本发明实施例的半导体装置的制造步骤的说明图；
图2A、图2B、图2C和图2D是示出了本发明实施例的半导体装置的制造步骤的说明图；
图3A和图3B是示出了本发明实施例的半导体装置的制造步骤的说明图；
图4是示出了本发明实施例的半导体装置的制造步骤的说明图；以及
图5A、图5B和图5C是示出了本发明实施例的半导体装置的制造步骤的说明图。
具体实施方式
下面参照图1A～图5C，具体说明本发明实施例的半导体装置制造方法以及利用该方法制造出来的半导体装置。
下面说明的实施例是将本发明应用到使用密封树脂来封装具有半导体元件的光电探测集成电路(PDIC)的制造步骤的示例，该半导体元件包含在单个半导体基板上的光电二极管。本发明不限于上述实施例。本发明可适用于使用树脂等来密封半导体元件并使得该半导体元件不完全被该树脂等覆盖的任何封装步骤。这种封装步骤可包括如下的封装步骤：使用树脂等将具有光接收区域的单个半导体元件密封，并使得该光接收区域未被该树脂等覆盖。
值得注意的是，根据使用树脂来密封PDIC的封装步骤来说明本实施例。对于在该封装步骤之前进行的用于形成PDIC的其它步骤，可使用现有的制造步骤。因此，下面不对这些步骤进行说明。
图1A、图1C、图2A、图2C、图3A、图3B、图4、图5A和图5B是示出了在本实施例的半导体装置制造步骤中的结构截面的说明图。图1B是图1A所示结构的平面说明图。图1D是图1C所示结构的平面说明图。图2B是图2A所示结构的平面说明图。图2D是图2C所示结构的平面说明图。图5C是利用本实施例的方法制造出来的半导体装置的立体说明图。
下面说明图5C所示的半导体装置(以下称为“PDIC”)的制造方法。如图1A和图1B所示，制备一结构体(以下称为“芯片1”)，该结构体包括：在单个半导体基板3上利用现有制造步骤而形成的光电二极管2，以及诸如晶体管、金属绝缘体半导体(MIS)电容元件和多晶硅电阻等其它半导体元件(未图示)。图1A和图1B所示的电极焊盘6作为光电二极管2的阳极电极和阴极电极。
如图1A所示，在芯片1的上表面的大致中央部位处，该芯片1具有光电二极管2的光接收区域5。如图1B所示，光接收区域5在平面图中为圆形。
在光接收区域5的周围形成有多级配线层4，多级配线层4包括按照芯片1的设计在芯片1上与半导体元件互连的布线。
然后如图1C和图1D所示，在含有光电二极管2的半导体基板3的整个上表面上，使用聚酰亚胺树脂形成树脂层7。
具体地，按如下所述来形成树脂层7。当以一定速度旋转芯片1时，在光电二极管2的光接收区域5上逐滴增加预处理剂，从而将预处理剂旋转涂敷在芯片1的整个上表面上。
然后同样地，当以一定速度旋转芯片1时，通过在芯片1上逐滴增加聚酰亚胺树脂，从而将聚酰亚胺树脂旋转涂敷在上述所形成的芯片1的预处理剂层上。因此，树脂层7被形成为具有5μm～15μm的厚度。
在本实施例中，使用聚酰亚胺树脂来形成树脂层7，当聚酰亚胺树脂被固化时具有遮光性。
然后，通过在树脂层7上涂敷光致抗蚀剂并利用光刻技术使上述所形成的光致抗蚀剂层图形化，从而在树脂层7上形成抗蚀剂掩模(未图示)。
此后，通过该抗蚀剂掩模对树脂层7进行湿式蚀刻，从而选择性地除去未破该抗蚀剂掩模覆盖的树脂层7部分。结果，如图2A和图2B所示，形成了使光接收区域5的表面露出的开口，并在树脂层7中形成了凹槽8。凹槽8被形成为包围着光接收区域5。
可选地，通过向聚酰亚胺树脂添加感光剂来制备感光性聚酰亚胺树脂，并使用该感光性聚酰亚胺树脂来形成树脂层7，然后使树脂层7受到一定的图形曝光处理，由此，不用抗蚀剂掩模就可以形成开口和凹槽8等。
如图2B所示，各凹槽8被形成为包围着光接收区域5的五个封闭环状凹槽。尽管在本实施例中凹槽8的数量为五个，但本发明不限于此。形成至少一个凹槽以作为凹槽8并优选形成五个以上的凹槽以作为凹槽8。
凹槽8被形成为具有约20μm的宽度并且间距为约20μm。
如下面详细说明的那样，当使用密封树脂来模压密封PDIC时，凹槽8用作防止密封树脂流到光电二极管2的光接收区域5中的坝。
如图2B所示，凹槽8被形成为在平面图上看是直径不同的同心圆凹槽，这些凹槽的中心位于光电二极管2的光接收区域5的中央。
由于凹槽8在平面图上看为圆形，因此在稍后进行的模压密封步骤中，凹槽8能够防止树脂从任何方向流到光接收区域5中。
尽管在本实施例中凹槽8在平面图上看为圆形，但只要凹槽8在平面图上看为封闭环状，则诸如矩形或多边形等任何形状都满足用于形成凹槽8的条件。
当将凹槽8形成为在平面图上看是多边形时，在树脂层7上所形成的抗蚀剂掩模的图形可趋于简化。
当形成凹槽8时，除去在光电二极管2的光接收区域5上的树脂层7部分、要形成凹槽8的位置处的树脂层7部分以及在芯片1的电极焊盘6上的树脂层7部分。除了这些部分之外的树脂层7不被除掉并被保留在多级配线层4上。
也就是说，在本实施例中，用树脂层7覆盖住除了光电二极管2之外的各半导体元件。
如上所述，树脂层7遮光。在树脂层7覆盖住除了光电二极管2之外的各半导体元件的这种结构中，树脂层7防止了不必要的光经过除了光接收区域5之外的区域而进入光接收区域5中。结果，能够提高光电二极管2的感光度。
然后在约350℃的温度下对芯片1进行约2小时的固化处理，从而使树脂层7固化。结果，树脂层7的诸如机械强度、耐热性以及耐化学性等特性有所提高。
然后对芯片1进行灰化处理以除去在树脂层7的形成过程中产生的残渣。此后，利用化学机械研磨(CMP，chemicalmechanicalpolishing)法对芯片1的背面进行研磨，从而调整半导体基板3的厚度(未图示)。
如图2C和图2D所示，通过粘合剂层11将芯片1固定到导线架10上来进行晶片接合，该芯片1包括树脂层7中的凹槽8。此后，通过金属线13将芯片1上的电极焊盘6与导线架10上的电极焊盘12结合，由此来进行引线接合。
如图3A所示，将具有一定弹性的树脂膜22附着在用于模压密封芯片1的模具21的内表面上。当芯片1被模压密封时，图3A中所示的平台20被用来放置芯片1。
如图3B所示，将与导线架10固定在一起的芯片1放置在平台20上；然后降低模具21，使得在模具21内表面的中央处形成的凸部隔着树脂膜22对光电二极管2的光接收区域5以及包围着光接收区域5的凹槽8的部分进行挤压。
以此方式，在使用模塑树脂23填充模具21之前，使光接收区域5和凹槽8被树脂膜22覆盖着。
在此情况下，在模具21内表面的中央处的凸部对芯片1的上表面进行挤压。在本实施例中，由于事先附着到模具21内表面上的具有一定弹性的树脂膜22被用作缓冲器，由此可防止凸部直接接触并损坏光接收区域5。
此后，如图3B所示，对芯片1的外周进行模压密封并使光接收区域5不被模塑树脂23覆盖。具体地，使用被加热液化的模塑树脂23(例如环氧树脂)来填充由模具21的内表面和芯片1的外周限定的空间。通过设置在芯片1的较低外周处的入口将模塑树脂23引入到该空间中。
图4是示出了在该模压密封步骤中，包括光接收区域5和凹槽8的部分的放大说明图。
如图4所示，当在该模压密封步骤中使用模塑树脂23填充模具21时，向模塑树脂23施加压力，并且一部分模塑树脂23能够经过树脂层7与树脂膜22之间的间隙而流向光接收区域5。
当模塑树脂23到达光接收区域5时，光接收区域5的面积就减小，结果就会使光电二极管2的感光度劣化。然而，如上所述，在本实施例的半导体装置制造方法中，在设于芯片1的多级配线层4上的树脂层7中形成了多个凹槽8并使该多个凹槽8包围着光接收区域5。这种结构很好地防止流向光接收区域5的模塑树脂23到达光接收区域5。
具体地，当向模塑树脂23施加压力以使模具21被模塑树脂23填充时，模塑树脂23流入到形成有凹槽8的区域中，且模塑树脂23从该区域的外周流向该区域的内部。此时，凹槽8作为用于接收流向光接收区域5的模塑树脂23的坝，并且在凹槽8之间的树脂层7作为用于阻挡流向光接收区域5的模塑树脂23的壁。以此方式，很好地防止了模塑树脂23到达光接收区域5。
在使用模塑树脂23填充模具21时，在凹槽8与模具21内表面的中央处的凸部之间布置有具有一定弹性的树脂膜22。通过树脂膜22的弹性，能够吸收部分被施加到模塑树脂23上的压力。这也抑制了模塑树脂23流入到光接收区域5中。
当使用被加热而液化的模塑树脂23来填充模具21时，模塑树脂23的热量会传递至芯片1。然而，在本实施例中，由具有良好耐热性的聚酰亚胺树脂形成的树脂层7覆盖着在芯片1的多级配线层4上的除了光电二极管2的光接收区域5、形成有凹槽8的区域以及形成有电极焊盘6的区域之外的区域。树脂层7保护多级配线层4和多级配线层4下方的半导体元件以使它们不受到模塑树脂23的热量的影响。结果，能够提高产率。
由于由聚酰业胺树脂形成的树脂层7具有与金属的膨胀系数一样低的膨胀系数，因此与被加热的模塑树脂23接触而引起的树脂层7的膨胀或变形可以忽略。
结果，在高温下使用模塑树脂23来填充模具21时，不会造成诸如由于树脂层7的热膨胀或变形而引起下面的多级配线层4中的布线断开等问题。因此，能够防止产率的降低。
然后如图5A所示，将模压密封的芯片1从模具21中取出并切分成各个PDIC。
最后，如图5B所示，为了防止在PDIC的运输或安装过程中有灰尘等附着到光电二极管2的光接收区域5上，在各个PDIC的上表面处贴有保护膜25。因此，得到了如图5C所示的PDIC。
总之，在本实施例中，PDIC是利用如下的半导体装置制造方法制造出来的，该制造方法包括如下步骤：在含有光电二极管的基板的上表面上形成树脂层；在所述树脂层中形成使所述光电二极管的光接收区域的表面露出的开口；在所述树脂层中形成至少一个凹槽并使所述至少一个凹槽包围着所述光接收区域；并且随后，通过将所述基板装填至模具中并用模塑树脂填充所述模具，来模压密封所述光电二极管。在该模压密封步骤中，能够防止用来填充所述模具的所述模塑树脂流到所述光电二极管的光接收区域中。
结果，能够防止由于模塑树脂流到光接收区域中而导致的PDIC的感光度的降低。因此，能够提高产率。
在本实施例中，形成有具有不同直径的多个同心圆凹槽。在此结构中，即使外侧的凹槽未阻挡住模塑树脂，内侧的凹槽能够阻挡住模塑树脂。
在本实施例中，由于在用模塑树脂填充模具之前利用树脂膜覆盖住光接收区域和凹槽，因此在模压密封步骤中，该树脂膜防止了模具直接接触并损坏PDIC。
在本实施例中，在形成凹槽的步骤中，让树脂层留在包围着凹槽的区域中的基板的上表面上。在此结构中，该树脂层保护PDIC以使其不受到被加热的模塑树脂的热量的影响。
结果，能够防止由于模塑树脂的热量所导致的PDIC特性的劣化。因此，能够提高产率。
在本实施例中，使用了具有极低热膨胀系数的聚酰亚胺树脂来形成上述树脂层。聚酰业胺树脂被固化之后，也呈现出高机械强度、高耐热性、高耐化学性和遮光性能。结果，该树脂层能够保护PDIC以使其不受到在制造步骤中所施加的各种应力的影响，因此进一步能够提高产率。
本发明实施例的半导体装置制造方法的使用能够提供：包括含有多个半导体元件的基板的PDIC，所述多个半导体元件包括光电二极管；在所述基板的上表面上形成的树脂层，所述树脂层未覆盖所述光电二极管的光接收区域，所述树脂层包括包围着所述光接收区域的至少一个凹槽；以及模塑树脂部，所述模塑树脂部是通过对上面带有所述树脂层的所述半导体元件进行模压密封而形成的，且所述模塑树脂部未覆盖所述光接收区域。
在此方法中，在模压密封过程中所使用的模塑树脂不会附着到光电二极管的光接收区域，因此不会减小光接收区域的面积。这样，所得到的PDIC能够具有高感光度。此外，在各PDIC之间的感光度的变化较少，因此能够提高产率。
本领域技术人员应当理解，依据不同的设计要求和其它因素，可以在本发明所附的权利要求或其等同物的范围内进行各种修改、组合、次组合及改变。

Claims (5)

1.一种半导体装置，其包括：
基板，在所述基板上形成有配线层、电极焊盘和光电二极管的光接收区域，所述配线层位于所述光接收区域的周围，所述电极焊盘位于所述配线层上；
在所述基板的上表面上形成的树脂层，所述树脂层包括位于所述光接收区域的周围的至少一个凹槽，并保留在所述基板的所述上表面上的除所述光接收区域、所述至少一个凹槽和所述电极焊盘之外的区域上，且所述树脂层具有耐热和遮光能力，
其中，在所述光接收区域以及所述至少一个凹槽上方存在有树脂膜。
2.如权利要求1所述的半导体装置，其还包括：
模塑树脂部，所述模塑树脂部是通过对上面带有所述树脂层的所述光电二极管进行模压密封而形成的，且所述模塑树脂部未覆盖所述光接收区域。
3.如权利要求1或2所述的半导体装置，其中，所述基板包含多个半导体元件，所述多个半导体元件包含所述光电二极管。
4.如权利要求1或2所述的半导体装置，其中，所述至少一个凹槽包括具有不同直径的多个同心圆凹槽。
5.如权利要求1或2所述的半导体装置制造，其中，所述树脂层由聚酰亚胺树脂形成。
CN201210597892.9A 2008-03-27 2009-03-25 半导体装置 Expired - Fee Related CN103594526B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008-084568 2008-03-27
JP2008084568A JP2009239106A (ja) 2008-03-27 2008-03-27 半導体装置及び同半導体装置の製造方法
CN2009101323061A CN101546793B (zh) 2008-03-27 2009-03-25 半导体装置及半导体装置制造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN2009101323061A Division CN101546793B (zh) 2008-03-27 2009-03-25 半导体装置及半导体装置制造方法

Publications (2)

Publication Number Publication Date
CN103594526A CN103594526A (zh) 2014-02-19
CN103594526B true CN103594526B (zh) 2016-06-22

Family

ID=41115811

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201210597892.9A Expired - Fee Related CN103594526B (zh) 2008-03-27 2009-03-25 半导体装置
CN2009101323061A Expired - Fee Related CN101546793B (zh) 2008-03-27 2009-03-25 半导体装置及半导体装置制造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN2009101323061A Expired - Fee Related CN101546793B (zh) 2008-03-27 2009-03-25 半导体装置及半导体装置制造方法

Country Status (5)

Country Link
US (2) US8153467B2 (zh)
JP (1) JP2009239106A (zh)
KR (1) KR101574579B1 (zh)
CN (2) CN103594526B (zh)
TW (1) TWI420677B (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5378781B2 (ja) * 2008-12-26 2013-12-25 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置
TWI489607B (zh) * 2010-11-23 2015-06-21 登豐微電子股份有限公司 封裝結構
DE102011013468A1 (de) 2011-03-09 2012-09-13 Micronas Gmbh Halbleitergehäuse und Verfahren zur Herstellung eines Halbleitergehäuses
EP2573804A1 (en) * 2011-09-21 2013-03-27 Nxp B.V. Integrated circuit with sensor and manufacturing method thereof
JP5634380B2 (ja) * 2011-10-31 2014-12-03 アオイ電子株式会社 受光装置およびその製造方法
CN102683313B (zh) * 2012-06-11 2017-03-08 上海华虹宏力半导体制造有限公司 半导体接合焊盘结构以及集成电路
JP6100195B2 (ja) * 2014-04-09 2017-03-22 富士フイルム株式会社 撮像装置
KR102470098B1 (ko) * 2015-09-22 2022-11-24 엘지이노텍 주식회사 센서 패키지 및 이의 제조 방법
EP3168866B1 (en) 2015-11-16 2020-12-30 ams AG Semiconductor humidity sensor device and manufacturing method thereof
US9899290B2 (en) * 2016-03-23 2018-02-20 Nxp Usa, Inc. Methods for manufacturing a packaged device with an extended structure for forming an opening in the encapsulant
JP7048573B2 (ja) * 2016-08-01 2022-04-07 ▲寧▼波舜宇光▲電▼信息有限公司 カメラモジュールおよびそのモールド回路基板組立体とモールド感光組立体並びに製造方法
EP3282480B1 (en) 2016-08-08 2021-12-15 ams AG Method of producing an optical sensor at wafer-level and optical sensor
CN115347858B (zh) * 2022-09-15 2023-05-26 河北工业大学 一种基于角度可调整的移动式光伏组件

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4894707A (en) * 1987-02-12 1990-01-16 Mitsubishi Denki Kabushiki Kaisha Semiconductor device having a light transparent window and a method of producing same
CN101019239A (zh) * 2004-09-14 2007-08-15 索尼化学&信息部件株式会社 功能元件安装模块及其制造方法
TW200737437A (en) * 2006-03-24 2007-10-01 Advanced Semiconductor Eng Chip package and package process thereof

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0469958A (ja) * 1990-07-10 1992-03-05 Mitsubishi Electric Corp 半導体装置
DE19755734A1 (de) * 1997-12-15 1999-06-24 Siemens Ag Verfahren zur Herstellung eines oberflächenmontierbaren optoelektronischen Bauelementes
JP2003017715A (ja) 2001-06-28 2003-01-17 Sony Corp 光検出半導体装置
JP4899279B2 (ja) * 2001-09-19 2012-03-21 ソニー株式会社 固体撮像装置
JP3679786B2 (ja) * 2002-06-25 2005-08-03 松下電器産業株式会社 半導体装置の製造方法
JP3945415B2 (ja) * 2003-02-14 2007-07-18 セイコーエプソン株式会社 半導体装置の製造方法
JP2004296584A (ja) * 2003-03-26 2004-10-21 Sony Corp 固体撮像装置及びその製造方法
JP4710610B2 (ja) * 2003-08-22 2011-06-29 コニカミノルタオプト株式会社 固体撮像装置及び該固体撮像装置を備えた撮像装置
JP3936365B2 (ja) * 2004-09-14 2007-06-27 ソニーケミカル＆インフォメーションデバイス株式会社 機能素子実装モジュール及びその製造方法
TWI251886B (en) * 2004-11-03 2006-03-21 Advanced Semiconductor Eng Sensor chip for defining molding exposed region and method for manufacturing the same
US20060211233A1 (en) * 2005-03-21 2006-09-21 Skyworks Solutions, Inc. Method for fabricating a wafer level package having through wafer vias for external package connectivity and related structure
KR100687102B1 (ko) * 2005-03-30 2007-02-26 삼성전자주식회사 이미지 센서 및 그 제조 방법.
TW200642015A (en) * 2005-05-25 2006-12-01 Siliconware Precision Industries Co Ltd Sensor semiconductor device and fabrication method thereof
KR100610497B1 (ko) * 2005-07-25 2006-08-09 삼성전자주식회사 이미지 센서 소자의 마이크로렌즈의 오염 방지 방법 및그를 이용한 이미지 센서 소자의 제조 방법
JP2007048795A (ja) * 2005-08-08 2007-02-22 Matsushita Electric Works Ltd 半導体照度センサ
JP2007142058A (ja) * 2005-11-17 2007-06-07 Matsushita Electric Ind Co Ltd 半導体撮像素子およびその製造方法並びに半導体撮像装置とその製造方法
US8148811B2 (en) * 2006-08-25 2012-04-03 Semiconductor Components Industries, Llc Semiconductor device and manufacturing method thereof

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4894707A (en) * 1987-02-12 1990-01-16 Mitsubishi Denki Kabushiki Kaisha Semiconductor device having a light transparent window and a method of producing same
CN101019239A (zh) * 2004-09-14 2007-08-15 索尼化学&信息部件株式会社 功能元件安装模块及其制造方法
TW200737437A (en) * 2006-03-24 2007-10-01 Advanced Semiconductor Eng Chip package and package process thereof

Also Published As

Publication number Publication date
KR20090103835A (ko) 2009-10-01
US8153467B2 (en) 2012-04-10
JP2009239106A (ja) 2009-10-15
US20120161271A1 (en) 2012-06-28
US20090243015A1 (en) 2009-10-01
CN103594526A (zh) 2014-02-19
TW200943555A (en) 2009-10-16
CN101546793B (zh) 2013-01-02
US8525285B2 (en) 2013-09-03
KR101574579B1 (ko) 2015-12-04
TWI420677B (zh) 2013-12-21
CN101546793A (zh) 2009-09-30

Similar Documents

Publication Publication Date Title
CN103594526B (zh) 半导体装置
US7425727B2 (en) Optical semiconductor device, method for fabricating the same, lead frame and electronic equipment
CN101013714B (zh) 固态成像装置和使用其的电子内诊镜
US5622873A (en) Process for manufacturing a resin molded image pick-up semiconductor chip having a window
KR100652375B1 (ko) 와이어 본딩 패키지를 포함하는 이미지 센서 모듈 구조물및 그 제조방법
US7834926B2 (en) Semiconductor image sensing element and fabrication method therefor, and semiconductor image sensing device and fabrication method therefor
JP5255246B2 (ja) チップスケールパッケージ、ｃｍｏｓイメージスケールパッケージおよびｃｍｏｓイメージスケールパッケージの製造方法
CN100442483C (zh) 半导体光器件、其制造方法、引线框以及电子设备
KR101597892B1 (ko) 고체 촬상 장치 및 고체 촬상 장치의 제조 방법
JP3618551B2 (ja) 光半導体モジュール
JP2009503837A (ja) マイクロエレクトロニクス部品用パッケージ及びその製造方法
TWI414028B (zh) 注射封膠系統及其方法
US8476591B2 (en) Radiation sensor device and method
US8003426B2 (en) Method for manufacturing package structure of optical device
JP2008192769A (ja) 樹脂封止型半導体受光素子、樹脂封止型半導体受光素子の製造方法、及び樹脂封止型半導体受光素子を用いた電子機器
US7242538B2 (en) Optical device
US7391576B2 (en) Manufacturing of optical units for semiconductor packages with optical sensors
CN102906866A (zh) 用于通过使用背侧模制配置(bsmc)来改进封装翘曲和连接可靠性的工艺
JP3074112B2 (ja) 半導体装置及びその製造方法
CN101567321A (zh) 图像感测装置的封装方法
US20050051895A1 (en) BGA package having semiconductor chip with edge-bonding metal patterns formed thereon and method of manufacturing the same
CN113380724A (zh) 一种扇出型封装方法及扇出型封装器件
CN220569635U (zh) 芯片封装结构
CN104025283A (zh) 感光装置以及感光装置的制造方法
US7696008B2 (en) Wafer-level chip packaging process and chip package structure

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20160920

Address after: Kanagawa

Patentee after: SONY semiconductor solutions

Address before: Tokyo, Japan

Patentee before: Sony Corporation

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20160622

Termination date: 20200325