KR101574579B1 - 반도체 장치 및 반도체 장치의 제조 방법 - Google Patents

반도체 장치 및 반도체 장치의 제조 방법 Download PDF

Info

Publication number
KR101574579B1
KR101574579B1 KR1020090026566A KR20090026566A KR101574579B1 KR 101574579 B1 KR101574579 B1 KR 101574579B1 KR 1020090026566 A KR1020090026566 A KR 1020090026566A KR 20090026566 A KR20090026566 A KR 20090026566A KR 101574579 B1 KR101574579 B1 KR 101574579B1
Authority
KR
South Korea
Prior art keywords
photodiode
resin layer
light receiving
resin
receiving region
Prior art date
Application number
KR1020090026566A
Other languages
English (en)
Other versions
KR20090103835A (ko
Inventor
슈지 요네다
마사토 오이시
다모쓰 시노하라
신지 와타나베
고지 미야타
세이지 후카에
겐지 야마우치
요이치 고토
마사카즈 바바
Original Assignee
소니 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 주식회사 filed Critical 소니 주식회사
Publication of KR20090103835A publication Critical patent/KR20090103835A/ko
Application granted granted Critical
Publication of KR101574579B1 publication Critical patent/KR101574579B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0203—Containers; Encapsulations, e.g. encapsulation of photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Abstract

포토다이오드의 광 감도를 향상시킬 수 있음과 동시에, 제품 생산성을 향상시킬 수 있는 반도체 장치 및 그 반도체 장치의 제조 방법을 제공한다.
포토다이오드가 형성된 기판의 상면에 수지층을 형성한 후, 포토다이오드 상의 수지층을 제거하여 포토다이오드의 수광 영역의 표면을 노출시킨 후, 수광 영역의 표면을 노출시킨 포토다이오드를 몰드에 넣고, 그 몰드 내에 포토다이오드의 외면 하부로부터 몰딩 수지를 충전해 반도체 장치를 제조하는 것으로, 수광 영역을 노출시키는 단계에서, 수광 영역의 외주의 수지층을 제거하여 수지층에 수광 영역의 외주를 둘러싸는 포위홈을 형성한다.
포위홈, 수광 영역, 포토다이오드

Description

반도체 장치 및 반도체 장치의 제조 방법 {SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING THE SAME}
본 발명은, 반도체 장치 및 그 반도체 장치의 제조 방법에 관한 것이다. 상세하게는, 포토다이오드(photodiode)를 가지고 해당 포토다이오드의 수광 영역(light receiving region)을 제외한 부분을 몰딩 수지(molding resin)로 몰드밀봉(mold-sealed)한 반도체 장치 및 동 반도체 장치의 제조 방법에 관한 것이다.
종래부터, CD-R(Compact Disc Recordable)나 DVD-R(Digital Versatile Disk Recordable) 등의 광디스크에 기록된 데이터를 재생하는 광 디스크 재생 장치가 널리 알려져 있다.
이 광 디스크 재생 장치는 데이터를 읽기 위해 광 디스크의 데이터 기록 면에 레이저 광(이하, 「광」이라고 한다.)을 조사하는 광 조사부(irradiation unit), 광 조사부의 광은 데이터 기록 면에서 반사되고 반사된 반사광을 수광하고 수광한 광의 강도에 대응하는 데이터 신호를 출력하는 광 픽업(optical pickup), 및 광 픽업으로부터 출력되는 데이터 신호를 디스플레이 장치 등에서 재생 가능한 신호로 가공하기 위하여 상기 데이터 신호에 소정의 신호 처리를 가하는 신호 처리 회로를 포함하고 있다.
광 픽업의 수광부는 포토다이오드를 가진 PDIC(Photo Detector Integrated Circuit)를 가지며, 상기 포토다이오드는 수광한 광을 전기신호로 변환하는 광전(photoelectric) 변환 소자의 기능을 한다.
이 PDIC는, 외부로부터의 충격이나, 티끌, 외계의 습기 등으로부터 내부의 반도체 소자를 보호하기 위해, 포토다이오드의 수광 영역을 제외한 부분을 에폭시 수지 등에 의해서 밀봉하는 패키지 처리가 행해진다. (특허문헌1 참조).
이와 같이 패키지 처리를 행한 PDIC 등의 반도체 장치는, 포토다이오드와 같은 반도체 소자를 포함하는 기판을 기초가 되는 리드 프레임(lead frame)에 접착시키고, 금속 와이이어로 PDIC의 각 접속 단자와 리드 프레임상의 각 단자를 접속하는 와이어 본딩(wire bonding)을 실시한 후, PDIC를 포함한 리드 프레임을 소정 형상의 금형에 넣고, 가열하여 액상화 시킨 몰딩 수지를 금형에 충전하여 제조했었다.
<특허문헌1> 일본특허공개공보2003-017715호
그런데, 상기 종래의 제조 방법에 의해 포토다이오드를 포함한 반도체 장치를 제조하는 경우, 금형을 몰딩 수지로 충전할 때, 포토다이오드의 형상의 편차 등에 기인하여, 몰딩 수지가 포토다이오드의 수광 영역으로 새어 들어올 우려가 있었다.
이와 같이 밀봉 수지가 포토다이오드의 수광 영역에 새어 들어온 경우, 포트 다이오드의 수광 영역이 좁아져, 수광 감도가 저하할 우려가 있었다.
또, 상기 종래의 제조 방법에서는, 포토다이오드 등의 반도체 소자에 가열된 밀봉 수지를 직접 접촉시키기 때문에, 이때 가해지는 열에 의해서, 수광 영역 이외의 부분에서 반도체 소자의 형상이나 특성이 변화하고, 반도체 소자의 특성이 열화하여 제품의 생산성이 저하되는 우려가 있었다.
청구항 1과 관련되는 본 발명은, 포토다이오드가 형성된 기판에서의 상기 포토다이오드의 수광 영역을 제외한 상면에 수지층(resin layer)을 형성하는 수지층 형성 단계; 상기 수지층에, 상기 수광 영역의 외주를 둘러싸는 하나 이상의 포위홈을 형성하는 포위홈 형성 단계; 및 상기 포위홈이 형성된 상기 수지층을 포함하는 상기 기판을 몰드에 넣고, 상기 몰드 내에 몰딩 수지를 충전하여, 상기 포토다이오드를 몰드 밀봉하는 몰드 밀봉 단계를 가지는 반도체 장치의 제조 방법으로 하였다.
또, 청구항 2와 관련되는 본 발명에서는, 청구항 1에 기재된 반도체 장치의 제조 방법에서, 상기 포위홈 형성 단계에서는, 상기 하나 이상의 포위홈은 지름이 다른 동심원 모양의 포위홈을 복수 개 포함하는 것으로 하였다.
또, 청구항 3과 관련되는 본 발명에서는, 청구항 1 또는 청구항 2에 기재된 반도체 장치의 제조 방법에서, 상기 몰딩 수지를 충전하기 전에, 상기 수광 영역과 상기 포위홈의 상면을 수지 필름으로 피복하는(cover) 것으로 하였다.
또, 청구항 4와 관련되는 본 발명에서는, 청구항 1 내지 청구항 3 중 어느 하나의 항에 기재된 반도체 장치의 제조 방법에서, 상기 포위홈 형성 단계에서는, 상기 기판의 상면에서의 상기 포위홈이 포위한 영역에 상기 수지층을 잔존시키는 것으로 하였다.
또, 청구항 5와 관련되는 본 발명에서는, 청구항 1 내지 청구항 4 중 어느 하나의 항에 기재된 반도체 장치의 제조 방법에서, 상기 수지층의 재료로서 폴리이미드계 수지를 이용하는 것으로 하였다.
또, 청구항 6과 관련되는 본 발명에서는, 포토다이오드를 포함하는 기판, 상기 포도다이오드의 수광 영역을 제외한 상기 기판의 상면에 형성되고, 상기 수광 영역을 포위하는 하나 이상의 포위홈을 포함하는 수지층, 및 상기 수지층이 형성된 상기 포토다이오드를 상기 수광 영역을 제외하고 몰드 밀봉하여 형성된 몰딩 수지 부분을 포함하는 반도체 장치로 하였다.
또, 청구항 7과 관련되는 본 발명에서는, 포토다이오드를 포함한 복수의 반도체 소자를 포함하는 기판과 상기 포토다이오드의 수광 영역을 제외한 상기 기판 의 상면에 형성되고, 상기 수광 영역을 포위하는 하나 이상의 포위홈을 포함하는 수지층, 및 상기 수지층이 형성된 상기 반도체 소자를 상기 수광 영역을 제외하고 몰드 밀봉하는 몰딩 수지를 포함하는 반도체 장치로 하였다.
본 발명은 향상된 수광 감도의, 포토다이오드를 포함한 반도체 장치 및 생산성을 향상시킬 수 있는 반도체 장치의 제조 방법을 제공한다.
본 발명의 일실시 형태와 관련되는 반도체 장치의 제조 방법 및 그 방법에 의해 제조한 반도체 장치에 대해서, 도 1 내지 도 5를 참조해 구체적으로 설명한다.
여기에서는, 포토다이오드를 반도체 기판의 한 면에 포함한 반도체 소자를 가진 PDIC(Photo Detector Integrated Circuit)를 밀봉 수지를 이용해 패키지 처리하는 제조 공정에 대해서 본 발명을 적용했을 경우를 예로 들어 설명한다. 그러나 본 발명은 이것으로 한정되는 것이 아니고, 수광 영역을 가지는 반도체 소자 단일체를 수광 영역을 제외하고 수지 등에 의해 밀봉하는 패키지 처리 공정 등, 부분적으로 수지 등에 의해 봉인하지 않는 영역을 가지는 임의의 반도체 소자의 패키지 처리 공정에 대해서 적용할 수 있다.
또, 여기에서는 PDIC를 수지에 의해 밀봉하는 패키지 처리 단계에 대해 설명하는 것으로, 이 패키지 처리 단계 전에 실시하는 PDIC의 형성 단계에 관해서는, 기존의 제조공정을 적용할 수 있으므로 그 설명에 대해서는 생략한다.
도 1a, 1c, 도 2a, 2c, 도 3, 도 4, 도 5a, 5b는, 본 실시형태와 관련된 반도체 장치의 제조 단계에서의 구성의 단면을 보여주는 설명도이며, 도 1b는 도 1a를 평면으로 본(in plan) 설명도, 도 1d는 도 1c를 평면으로 본 설명도, 도 2b는 도 2a를 평면으로 본 설명도, 도 2d는 도 2c를 평면으로 본 설명도이며, 도 5c는 본 실시형태와 관련되는 제조 방법에 의해 제조한 반도체 장치를 사시도로 나타낸 설명도이다.
도 5c에 나타난 반도체 장치(이하, 「PDIC」라고 한다.)의 제조를 설명한다. 도 1a 및 도 1b에 나타낸 바와 같이, 우선, 하나의 반도체 기판(3)상에, 기존의 제조 공정에 의해 형성된 포토다이오드(2)와 트랜지스터, MIS(Metal Insulator Semiconductor) 커패시티브 소자, 폴리실리콘 저항 등(도시되어 있지 않음)의 다른 반도체 소자가 포함된 구조체(이하, 「칩 1」이라고 한다)를 준비한다. 덧붙여 도 1a 및 도 1b의 도면부호 6은, 포토다이오드(2)의 애노드(anode) 전극 및 캐소드(cathod) 전극으로 되는 전극 패드이다.
도 1a에 나타낸 바와 같이, 이 칩 1의 표면의 실질적인 중앙 위치에는, 포토다이오드(2)의 수광 영역(5)이 형성되어 있고 이 수광 영역(5)은 도 1b에 나타난 바와 같이, 평면으로 보았을 때 원 형상을 하고 있다.
또, 칩 1에 설치된 복수의 반도체 소자들을 설계에 따라서 소자들끼리 접속한 다층 배선층(multilevel interconnection layer)(4)이 이 수광 영역(5)의 주위에 형성되어 있다.
다음에, 도 1c 및 도 1d에 나타낸 바와 같이, 포토다이오드(2)가 형성된 반 도체 장치(3)의 상면 전체에 폴리이미드(polyimide)계 수지로 수지층(7)을 형성한다.
이 수지층(7)을 형성하는 공정은 다음과 같다. 우선, 칩 1을 소정의 회전 속도로 회전시키면서, 포토다이오드(2)의 수광 영역(5) 상방으로부터 전처리제(pretreatment agent)를 적하하여, 칩 1의 표면 전체에 전처리제를 스핀 코팅(spin-coat)한다. 다음에, 전처리제가 스핀 코팅된 칩 1을, 마찬가지로 소정의 회전 속도로 회전시키면서, 칩 1의 상방으로부터 폴리이미드계의 수지를 적하하는 방법으로, 전처리제의 윗면에 폴리이미드계의 수지를 스핀 코팅하여, 수지층(7)을 형성한다. 이때, 수지층(7)은 두께가 5 내지 15(μm)가 되도록 형성한다.
본 실시 형태에서는, 이 수지층(7)의 형성에 이용하는 수지로서 고체화시켰을 때 차광성을 갖는 폴리이미드계의 수지를 이용하도록 하고 있다.
다음에, 수지층(7)의 표면에, 포토레지스트(photoresist)를 도포한 후, 포토리소그래피(photolithography) 기술을 이용하여 포토레지스트(photoresist)에 소정의 패터닝(pattenrning)을 하는 방법으로, 레지스트 마스크(resist mask)(도시되어 있지 않음)를 형성한다.
그 후, 이 레지스트 마스크를 이용한 웨트 에칭(wet-etch)을 실시해서, 레지스트 마스크에 피복되어 있지 않은 부분의 수지층(7)을 선택적으로 제거한다. 그 결과, 도 2a, 2b에 나타낸 바와 같이, 수광 영역(5)의 표면을 노출시키는 개구부(opening)를 형성함과 동시에, 수지층에 수광 영역(5)의 외주를 둘러싸는 포위홈(8)을 형성한다.
여기에서는, 레지스트 마스크를 이용한 웨트 에칭에 의해 수광 영역(5) 표면을 노출시키기 위한 개구부와 포위홈(8)을 형성하고 있지만, 레지스트 마스크를 이용하지 않고, 수지층(7)을 형성하는 폴리이미드계의 수지에 미리 감광제를 첨가하여 감광성을 갖도록 한 다음 이 감광성이 있는 수지로 수지층(7)을 형성한 후, 이 수지층(7)에 소정의 패턴 노광 처리(patten exposure treatment)를 가하여 상기 개구부나 포위홈(8) 등을 형성해도 좋다.
특히, 이 포위홈(8)을 형성하는 공정에 대해서는, 도 2a에 나타낸 바와 같이, 수광 영역(5)의 바깥 둘레에 5개의 포위홈을 각각 폐루프(closed-loop)가 되도록 형성한다. 덧붙여 본 실시 형태에서는, 형성하는 포위홈(8)의 개수를 5개로 하고 있지만, 포위홈의 개수는 이것으로 한정하는 것이 아니고, 적어도 1개, 바람직하게는, 5개 이상 형성한다.
또, 포위홈(8)은 그 폭이 약 20(μm), 각 포위홈(8) 사이의 간격이 약 20(μm)이 되도록 한다.
여기서 형성하는 포위홈(8)은, 후에 상술하는 바와 같이, PDIC를 몰드 밀봉할 때에 사용하는 밀봉 수지가 포토다이오드(2)의 수광 영역(5)에 침입하는 것을 방지하는 댐으로서 기능 한다.
여기서 형성하는 각 포위홈(8)을 평면도로 나타낸 형상은, 도 2b에 나타낸 바와 같이, 포토다이오드(2)의 수광 영역(5)의 중앙부를 중심으로 한 지름이 다른 동심원 형태를 이룬다.
포위홈(8)을 평면도로 나타냈을 때 원형 모양이 되도록 형성하는 것에 의해 서, 후에 수행되는 몰드 밀봉 단계에서, 포위홈(8)은 수광 영역(5) 주위의 모든 방향에서 침입하려고 하는 수지를 그 침입 방향에 관계없이 막을 수 있다.
덧붙여 여기에서는, 포위홈(8)을 평면도로 나타냈을 때 원형 모양이 되도록 형성하고 있지만, 포위홈(8)의 형상은 구형 모양이나 다각형상 등, 폐루프 형상인 임의의 형상으로 할 수 있다.
포위홈(8)을 평면도로 나타냈을 때 다각형상으로 형성하는 경우에는, 수지층(7) 위에 형성하는 레지스트 마스크의 패턴을 간략화할 수 있다.
이 포위홈(8)을 형성하는 공정에서, 포토다이오드(2)의 수광 영역(5)의 상부, 포위홈(8)을 형성하는 부분, 및 칩 1상의 전극 패드(6) 윗면 부분의 수지층 (7)만을 제거하고 그 이외의 부분에 있어서의 수지층(7)은 다층 배선층(4)상에 잔존시킨다.
즉, 본 실시 형태에서는, 포토다이오드(2) 이외의 다른 반도체 소자의 위에는 수지층(7)을 형성하도록 하고 있다.
이 수지층(7)은 상기와 같이 차광성을 갖추고 있다. 따라서 해당 수지층(7)으로 반도체 장치의 표면의 포토다이오드(2) 이외의 부분을 피복 하는 것에 의해서, 수광 영역(5) 이외의 영역으로부터 수광 영역(5)에 불필요한 광이 침입하는 것을 방지할 수 있다. 결과적으로, 포토다이오드(2)의 수광 감도를 향상시키는 것이 가능하다.
그 후 이 칩 1에 대해서, 350(℃) 정도의 온도 조건의 아래에서, 약 2시간의 큐어(cure) 처리를 가하여, 수지층(7)의 기계적 강도 특성, 내열 특성, 내약품 특 성등을 향상시킨다.
다음에 이 칩 1에 대해서 수지층(7) 형성시의 잔류물을 제거하기 위한 애싱(ashing) 처리를 실시한다. 그 후, 반도체 기판(3)의 두께를 조정하기 위해서, CMP(Chemical Mechanical Polishing)으로 칩 1의 이면을 연마한다(도시는 생략한다).
다음에, 도 2c, 2d에 나타낸 바와 같이, 포위홈(8)이 형성된 수지층(7)을 가지는 칩 1을, 접착제(11)를 통하여, 리드 프레임(10) 상에 고정하는 다이 본딩을 실시하고, 칩 1상의 각 전극 패드(6)와 리드 프레임(10) 상의 각 전극 패드(12)를 금속선(13)으로 접속하는 와이어 본딩을 실시한다.
그 다음, 도 3a에 나타낸 바와 같이, 칩 1을 몰드 밀봉하기 위한 금형(21)의 내부 면에 소정의 탄력성을 가지는 수지 필름(22)을 접착시킨다. 도 3a의 도면부호 20은, 몰드 밀봉 시에 칩 1을 놓아 둘 수 있는 플랫폼이다.
다음에, 도 3b에 나타낸 바와 같이, 리드 프레임(10) 상에 고정된 칩 1을 플랫폼(20)에 놓고, 금형(21)을 강하시켜서, 수지 필름(22)을 통해 금형(21)의 내면 중앙에 형성된 볼록부로 포토다이오드(2)의 수광 영역(5) 및 그 주위에 형성한 포위홈(8) 부분을 내리누른다.
이 방법에 의해, 몰딩 수지(23)를 충전하기 전에, 수광 영역(5)과 포위홈(8)의 표면은 수지 필름(22)으로 피복된다.
이 경우에, 금형(21)의 내면 중앙의 볼록부에 의해 칩 1의 표면이 눌리지만, 본 실시 형태에서는, 미리 금형(21)의 내면에 소정의 탄력성을 가지는 수지 필름(22)을 접착하고 있기 때문에 이 수지 필름(22)이 완충재로서 기능 하므로, 수광 영역(5)이 금형(21)의 내면 중앙의 볼록부와 직접 접촉해 파손되는 것을 방지할 수 있다.
다음에, 도 3b에 나타낸 바와 같이, 이 금형(21)의 내면과 칩 1의 표면 사이의 공간에, 칩 1의 외면 하부로부터, 가열하여 액화시킨 몰딩 수지(23)(여기에서는, 에폭시 수지)를 충전하는 것에 의해서, 수광 영역(5)를 제외한 칩 1의 표면을 몰드 밀봉한다.
도 4는, 이 몰드 밀봉 공정에 있어서의 수광 영역(5) 및 포위홈(8) 부분을 보여주는 확대한 설명도이다.
이 몰드 밀봉 공정에서는, 도 4에 나타낸 바와 같이, 금형(21) 내에 몰딩 수지(23)를 충전할 때, 몰딩 수지(23)에 가해지는 압력에 의해서, 몰딩 수지(23)의 일부가 수지층(7)과 수지 필름(22)의 사이를 통해서 수광 영역(5)으로 침입해 오는 경우가 있다.
이 몰딩 수지(23)가 수광 영역(5)까지 도달하면, 수광 영역(5)의 면적이 감소해 포토다이오드(2)의 수광 감도가 저하할 우려가 있다. 그러나 본 실시 형태와 관련된 반도체 장치의 제조 방법에서는, 상기와 같이 칩 1의 다층 배선층 상의 수지층(7)에 수광 영역(5)의 외주를 둘러싸는 복수의 포위홈(8)을 형성하고 있기 때문에, 수광 영역(5)에 침입하는 몰딩 수지(23)가 수광 영역(5)까지 도달하는 것을 양호하게 방지할 수 있다.
즉, 금형(21) 내에 충전하는 몰딩 수지(23)에 압력을 가했을 경우, 몰딩 수 지(23)는 포위홈(8)이 형성되어 있는 영역의 바깥쪽에서 안쪽을 향하여 침입해 온다. 이때, 포위홈(8) 각각이 수광 영역(5)을 향해 오는 몰딩 수지(23)를 담아두는 댐으로서 기능 하고, 각 포위홈(8) 사이의 틈의 수지층(7)이 몰딩 수지(23)의 침입을 막는 벽으로 기능 하므로, 몰딩 수지(23)가 수광 영역(5)까지 도달하는 것을 양호하게 방지할 수 있다.
게다가, 몰딩 수지(23)를 충전할 때, 포위홈(8)과 금형(21) 내면 중앙에 형성되어 볼록부와의 사이에 소정의 탄력성을 가지는 수지 필름(22)을 두었으므로, 수지 필름(22)이 그 탄력성에 의해서 몰딩 수지(23)에 가해진 압력의 일부를 흡수하고 또한 이것에 의해서 몰딩 수지(23)가 수광 영역(5)에 침입하는 것을 억제한다.
몰딩 수지(23)를 충전할 때, 액화하기 위해서 가열된 몰딩 수지(23)의 열이 칩 1에 전해진다. 그러나 본 실시 형태에서는, 포토다이오드(2)의 수광 영역, 포위홈(8)이 형성된 영역, 및 전극 패드(6)의 형성 영역을 제외한 칩 1의 다층 배선층(4) 표면 전면에, 내열성이 뛰어난 폴리이미드계의 수지로 되어 있는 수지층(7)을 잔존시키고 있으므로, 몰딩 수지(23)의 열로부터 다층 배선층(4)과 그 하층에 형성된 각종 반도체 소자를 보호할 수 있고, 따라서 제품의 생산성을 향상시킬 수 있다.
게다가 이 폴리이미드계의 수지로부터 되는 수지층(7)은, 그 팽창 계수가 금속의 팽창 계수만큼 낮기 때문에, 가열된 몰딩 수지와 접촉해도 팽창이나 변형이 일어나기 어렵다.
그 때문에, 고온의 몰딩 수지(23)를 충전해도, 수지층(7)의 열팽창 및 수지층(7)의 변형에 의한 하층의 다층 배선층(4) 내의 배선이 단선 되는 등의 불편이 발생하지 않고, 제품 생산성의 저하를 방지할 수 있다.
다음에, 도 5a에 나타낸 바와 같이, 몰드 밀봉을 행한 칩 1을 금형(21)으로부터 꺼내고, 이 칩 1을 각 PDIC마다 분리하는 다이싱을 실시한다.
마지막으로, 도 5b에 나타낸 바와 같이, 운반시나 실장(mounting)시에 포토다이오드(2)의 수광 영역(5)에 티끌 등이 붙는 것을 방지하기 위해, 다이싱을 실시한 PDIC의 표면에 보호 필름(25)을 첩착하여, 도 5c에 나타난 PDIC를 완성한다.
이와 같이, 본 실시 형태에서는, 포토다이오드가 형성된 기판에 있어서의 상기 포토다이오드의 수광 영역을 제외한 표면에 수지층을 형성하는 단계, 상기 수지층에 상기 수광 영역의 외주를 둘러싸는 포위홈을 형성하는 단계, 및 상기 포위홈이 형성된 상기 수지층을 가지는 상기 기판을 몰드에 넣고, 상기 몰드 내에 몰딩 수지를 충전하여, 상기 포토다이오드를 몰드 밀봉하는 단계를 가지는 반도체 장치의 제조 방법에 따라 PDIC를 제조하기 때문에, 몰드 밀봉 단계에서 금형 내에 충전하는 몰딩 수지가 포토다이오드의 수광 영역에 침입하는 것을 방지할 수 있다.
이것에 의해, 몰딩 수지의 수광 영역에의 침입에 의한 PDIC의 수광 감도 저하를 방지하므로, 제품의 생산성을 향상시킬 수 있다.
게다가 본 실시 형태에서는, 상기 포위홈 형성 단계는, 지름이 다른 동심원 모양의 상기 포위홈을 여러 개 형성하기 때문에, 만일 바깥쪽에 형성한 포위홈에서 몰딩 수지를 막지 못하는 사태가 생겨도, 그 안쪽에 형성한 포위홈이 몰딩 수지의 침입을 막을 수 있다.
또, 본 실시 형태에서는, 상기 몰딩 수지를 충전하기 전에, 상기 수광 영역과 상기 포위홈의 표면이 수지 필름으로 피복되기 때문에, 몰드 밀봉 공정에서 금형과 PDIC가 직접 접촉해 파손하는 것을 방지할 수 있다.
또, 본 실시 형태에서는, 상기 포위홈을 형성하는 단계에서, 상기 기판 표면의 상기 포위홈의 주위 영역에 상기 수지층을 잔존시키기 때문에, 이 수지층이 가열된 몰딩 수지의 열로부터 PDIC를 보호한다. 이것에 의해, 몰딩 수지의 열에 의한 PDIC의 특성 열화를 방지할 수 있으므로 제품의 생산성을 향상시킬 수 있다.
게다가, 본 실시 형태에서는, 수지층의 재료로서 열팽창 계수가 매우 낮고, 경화한 후에는 높은 기계적 강도 특성, 내열 특성, 내약품 특성 및 차광성을 갖는 폴리이미드계(polyimide) 수지를 이용한다. 결과적으로 상기 수지층은 제조 단계에서 PDIC에 생기는 여러 가지 스트레스로부터 PDIC를 보호할 수 있으므로, 이것에 의해 더욱 제품 생산성을 향상시킬 수 있다.
또, 본 실시 형태와 관련되는 반도체 장치의 제조 방법에 의하면, 포토다이오드를 포함한 복수의 반도체 소자가 형성된 기판, 상기 포토다이오드의 수광 영역을 제외한 상기 기판 윗면에 형성되고 상기 수광 영역의 외주를 둘러싸는 하나 이상의 포위홈을 가지는 수지층, 및 표면에 상기 수지층이 설치된 전기 반도체 장치를 상기 수광 영역을 제외하고 몰드 밀봉하는 몰딩 수지를 가지는 PDIC를 제조할 수 있다.
이 PDIC는, 몰드 밀봉시에 이용하는 몰딩 수지가 포토다이오드의 수광 영역 에 침입해 수광 영역의 면적을 좁히는 일이 없기 때문에, PDIC는 높은 수광 감도를 갖게된다. 게다가, 제품에 의한 수광 감도의 불균형이 적기 때문에, 제품의 생산성을 향상시킨다.
도 1a 내지 도 1d는 본 발명의 일실시 형태와 관련되는 반도체 장치의 제조 공정을 나타내는 설명도이다.
도 2a 내지 도 2d는 본 발명의 일실시 형태와 관련되는 반도체 장치의 제조 공정을 나타내는 설명도이다.
도 3a 및 도 3b는 본 발명의 일실시 형태와 관련되는 반도체 장치의 제조 공정을 나타내는 설명도이다.
도 4는 본 발명의 일실시 형태와 관련되는 반도체 장치의 제조 공정을 나타내는 설명도이다.
도 5a 내지 도 5c는 본 발명의 일실시 형태와 관련되는 반도체 장치의 제조 공정을 나타내는 설명도이다.
<부호의 설명>
1　칩
2　포토다이오드
3　반도체 기판
4　다층 배선층
5　수광 영역
6　전극 패드
7　수지층
8　포위홈
10　리드 프레임
11　접착제
12　전극 패드
13　금속선
20　플랫폼
21　금형
22　수지 필름
23　몰딩 수지

Claims (7)

  1. 반도체 장치의 제조 방법으로서,
    포토다이오드(photodiode)가 형성된 기판에 있어서의 상기 포토다이오드의 수광 영역(light receiving region)을 제외한 상면에 수지층을 형성하는 수지층 형성 단계;
    상기 수지층에, 상기 수광 영역의 외주를 둘러싸는 하나 이상의 포위홈을 형성하는 포위홈 형성 단계; 및
    상기 포위홈이 형성된 상기 수지층을 가지는 상기 기판을 몰드(mold)에 넣고, 상기 몰드 내에 몰딩 수지를 충전하여, 상기 포토다이오드를 몰드 밀봉하는 몰드 밀봉 단계
    를 포함하고,
    상기 포위홈 형성 단계에서, 상기 기판의 상면에서 상기 포위홈을 둘러싸는 주위에 상기 수지층을 잔존시키는, 반도체 장치의 제조 방법
  2. 제1항에 있어서,
    상기 포위홈 형성 단계에서, 지름이 다른 동심원 모양의 상기 포위홈을 복수 개 형성하는, 반도체 장치의 제조 방법.
  3. 제1항에 있어서,
    상기 몰딩 수지를 충전하기 전에, 상기 수광 영역과 상기 포위홈의 상면을 수지 필름으로 피복하는, 반도체 장치의 제조 방법.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 수지층의 재료로서 폴리이미드계(polymide) 수지를 이용하는, 반도체 장치의 제조 방법.
  5. 반도체 장치로서,
    포토다이오드가 형성된 기판;
    상기 포토다이오드의 수광 영역을 제외한 상기 기판의 상면에 형성된 수지층; 및
    상면에 상기 수지층이 형성된 상기 포토다이오드를 상기 수광 영역을 제외하고 몰드 밀봉하는 몰딩 수지
    를 포함하며,
    상기 수지층은 상기 수광 영역의 외주를 둘러싸는 포위홈을 가지고, 상기 기판의 상면에서 상기 포위홈을 둘러싸는 주위에 상기 수지층이 잔존하는, 반도체 장치.
  6. 반도체 장치로서,
    포토다이오드를 포함한 복수의 반도체 소자가 형성되어 있는 기판;
    상기 포토다이오드의 수광 영역을 제외한 상기 기판의 상면에 형성된 수지층; 및
    상면에 상기 수지층이 형성된 상기 반도체 장치와 상기 포토다이오드를 상기 수광 영역을 제외하고 몰드 밀봉하는 몰딩 수지
    를 포함하며,
    상기 수지층은 상기 수광 영역의 외주를 둘러싸는 포위홈을 가지고, 상기 기판의 상면에서 상기 포위홈을 둘러싸는 주위에 상기 수지층이 잔존하는, 반도체 장치.
  7. 삭제
KR1020090026566A 2008-03-27 2009-03-27 반도체 장치 및 반도체 장치의 제조 방법 KR101574579B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008084568A JP2009239106A (ja) 2008-03-27 2008-03-27 半導体装置及び同半導体装置の製造方法
JPJP-P-2008-084568 2008-03-27

Publications (2)

Publication Number Publication Date
KR20090103835A KR20090103835A (ko) 2009-10-01
KR101574579B1 true KR101574579B1 (ko) 2015-12-04

Family

ID=41115811

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090026566A KR101574579B1 (ko) 2008-03-27 2009-03-27 반도체 장치 및 반도체 장치의 제조 방법

Country Status (5)

Country Link
US (2) US8153467B2 (ko)
JP (1) JP2009239106A (ko)
KR (1) KR101574579B1 (ko)
CN (2) CN103594526B (ko)
TW (1) TWI420677B (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5378781B2 (ja) * 2008-12-26 2013-12-25 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置
TWI489607B (zh) * 2010-11-23 2015-06-21 登豐微電子股份有限公司 封裝結構
DE102011013468A1 (de) 2011-03-09 2012-09-13 Micronas Gmbh Halbleitergehäuse und Verfahren zur Herstellung eines Halbleitergehäuses
EP2573804A1 (en) * 2011-09-21 2013-03-27 Nxp B.V. Integrated circuit with sensor and manufacturing method thereof
JP5634380B2 (ja) * 2011-10-31 2014-12-03 アオイ電子株式会社 受光装置およびその製造方法
CN102683313B (zh) * 2012-06-11 2017-03-08 上海华虹宏力半导体制造有限公司 半导体接合焊盘结构以及集成电路
JP6100195B2 (ja) * 2014-04-09 2017-03-22 富士フイルム株式会社 撮像装置
KR102470098B1 (ko) * 2015-09-22 2022-11-24 엘지이노텍 주식회사 센서 패키지 및 이의 제조 방법
EP3168866B1 (en) 2015-11-16 2020-12-30 ams AG Semiconductor humidity sensor device and manufacturing method thereof
US9899290B2 (en) * 2016-03-23 2018-02-20 Nxp Usa, Inc. Methods for manufacturing a packaged device with an extended structure for forming an opening in the encapsulant
JP7048573B2 (ja) * 2016-08-01 2022-04-07 ▲寧▼波舜宇光▲電▼信息有限公司 カメラモジュールおよびそのモールド回路基板組立体とモールド感光組立体並びに製造方法
EP3282480B1 (en) 2016-08-08 2021-12-15 ams AG Method of producing an optical sensor at wafer-level and optical sensor
CN115347858B (zh) * 2022-09-15 2023-05-26 河北工业大学 一种基于角度可调整的移动式光伏组件

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003092394A (ja) 2001-09-19 2003-03-28 Sony Corp 固体撮像装置
JP2004296584A (ja) 2003-03-26 2004-10-21 Sony Corp 固体撮像装置及びその製造方法
JP2007048795A (ja) 2005-08-08 2007-02-22 Matsushita Electric Works Ltd 半導体照度センサ

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0724287B2 (ja) * 1987-02-12 1995-03-15 三菱電機株式会社 光透過用窓を有する半導体装置とその製造方法
JPH0469958A (ja) * 1990-07-10 1992-03-05 Mitsubishi Electric Corp 半導体装置
DE19755734A1 (de) * 1997-12-15 1999-06-24 Siemens Ag Verfahren zur Herstellung eines oberflächenmontierbaren optoelektronischen Bauelementes
JP2003017715A (ja) 2001-06-28 2003-01-17 Sony Corp 光検出半導体装置
JP3679786B2 (ja) * 2002-06-25 2005-08-03 松下電器産業株式会社 半導体装置の製造方法
JP3945415B2 (ja) * 2003-02-14 2007-07-18 セイコーエプソン株式会社 半導体装置の製造方法
JP4710610B2 (ja) * 2003-08-22 2011-06-29 コニカミノルタオプト株式会社 固体撮像装置及び該固体撮像装置を備えた撮像装置
JP3936365B2 (ja) * 2004-09-14 2007-06-27 ソニーケミカル＆インフォメーションデバイス株式会社 機能素子実装モジュール及びその製造方法
CN100585880C (zh) * 2004-09-14 2010-01-27 索尼化学&信息部件株式会社 功能元件安装模块及其制造方法
TWI251886B (en) * 2004-11-03 2006-03-21 Advanced Semiconductor Eng Sensor chip for defining molding exposed region and method for manufacturing the same
US20060211233A1 (en) * 2005-03-21 2006-09-21 Skyworks Solutions, Inc. Method for fabricating a wafer level package having through wafer vias for external package connectivity and related structure
KR100687102B1 (ko) * 2005-03-30 2007-02-26 삼성전자주식회사 이미지 센서 및 그 제조 방법.
TW200642015A (en) * 2005-05-25 2006-12-01 Siliconware Precision Industries Co Ltd Sensor semiconductor device and fabrication method thereof
KR100610497B1 (ko) * 2005-07-25 2006-08-09 삼성전자주식회사 이미지 센서 소자의 마이크로렌즈의 오염 방지 방법 및그를 이용한 이미지 센서 소자의 제조 방법
JP2007142058A (ja) * 2005-11-17 2007-06-07 Matsushita Electric Ind Co Ltd 半導体撮像素子およびその製造方法並びに半導体撮像装置とその製造方法
TWI289916B (en) * 2006-03-24 2007-11-11 Advanced Semiconductor Eng Chip package and package process thereof
US8148811B2 (en) * 2006-08-25 2012-04-03 Semiconductor Components Industries, Llc Semiconductor device and manufacturing method thereof

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003092394A (ja) 2001-09-19 2003-03-28 Sony Corp 固体撮像装置
JP2004296584A (ja) 2003-03-26 2004-10-21 Sony Corp 固体撮像装置及びその製造方法
JP2007048795A (ja) 2005-08-08 2007-02-22 Matsushita Electric Works Ltd 半導体照度センサ

Also Published As

Publication number Publication date
KR20090103835A (ko) 2009-10-01
US8153467B2 (en) 2012-04-10
JP2009239106A (ja) 2009-10-15
US20120161271A1 (en) 2012-06-28
US20090243015A1 (en) 2009-10-01
CN103594526A (zh) 2014-02-19
TW200943555A (en) 2009-10-16
CN101546793B (zh) 2013-01-02
US8525285B2 (en) 2013-09-03
CN103594526B (zh) 2016-06-22
TWI420677B (zh) 2013-12-21
CN101546793A (zh) 2009-09-30

Similar Documents

Publication Publication Date Title
KR101574579B1 (ko) 반도체 장치 및 반도체 장치의 제조 방법
US7834926B2 (en) Semiconductor image sensing element and fabrication method therefor, and semiconductor image sensing device and fabrication method therefor
US7791184B2 (en) Image sensor packages and frame structure thereof
US9570649B2 (en) Methods for fabricating a plurality of optoelectronic devices from a wafer that includes a plurality of light detector sensor areas
US7425727B2 (en) Optical semiconductor device, method for fabricating the same, lead frame and electronic equipment
JP5746919B2 (ja) 半導体パッケージ
JPH07221278A (ja) 固体撮像素子及びその製造方法
KR20040071658A (ko) 고체촬상장치, 반도체 웨이퍼, 광학장치용 모듈,고체촬상장치의 제조방법, 및 광학장치용 모듈의 제조방법
US20130292786A1 (en) Integrated optical sensor module
JP2011205068A (ja) 半導体装置およびその製造方法
US8003426B2 (en) Method for manufacturing package structure of optical device
JP2002329850A (ja) チップサイズパッケージおよびその製造方法
US8476591B2 (en) Radiation sensor device and method
JP2007317719A (ja) 撮像装置及びその製造方法
US20100142169A1 (en) Electronic device and process for manufacturing electronic device
US20090215216A1 (en) Packaging method of image sensing device
JP2008047665A (ja) 固体撮像装置の製造方法、及び固体撮像装置
JP2006179718A (ja) 青色光学素子パッケージ及び光学素子パッケージの製造方法
US20050168845A1 (en) Optical device
WO2005119756A1 (en) Semiconductor package with transparent lid
US7696008B2 (en) Wafer-level chip packaging process and chip package structure
US20220115425A1 (en) Optical package structure and method for manufacturing the same
TW202230763A (zh) 半導體封裝以及其製造方法
KR100439399B1 (ko) 광픽업장치를 위한 포토다이오드 패키지 및 그 제조방법
WO2006136935A2 (en) Semiconductor package with transparent lid

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
FPAY Annual fee payment

Payment date: 20181126

Year of fee payment: 4