JP2009503837A - マイクロエレクトロニクス部品用パッケージ及びその製造方法 - Google Patents

マイクロエレクトロニクス部品用パッケージ及びその製造方法 Download PDF

Info

Publication number
JP2009503837A
JP2009503837A JP2008523497A JP2008523497A JP2009503837A JP 2009503837 A JP2009503837 A JP 2009503837A JP 2008523497 A JP2008523497 A JP 2008523497A JP 2008523497 A JP2008523497 A JP 2008523497A JP 2009503837 A JP2009503837 A JP 2009503837A
Authority
JP
Japan
Prior art keywords
microelectronic component
package
barrier
microelectronic
encapsulating material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2008523497A
Other languages
English (en)
Inventor
エヌ ジャディュカナ ダンディ
エス カターラ ジョナサン
ラクソン ノーイ
オー アミストソ ホセ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP BV
Original Assignee
NXP BV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NXP BV filed Critical NXP BV
Publication of JP2009503837A publication Critical patent/JP2009503837A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0203—Containers; Encapsulations, e.g. encapsulation of photodiodes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B81C1/00333—Aspects relating to packaging of MEMS devices, not covered by groups B81C1/00269 - B81C1/00325
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N27/00—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means
    • G01N27/02—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means by investigating impedance
    • G01N27/04—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means by investigating impedance by investigating resistance
    • G01N27/12—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means by investigating impedance by investigating resistance of a solid body in dependence upon absorption of a fluid; of a solid body in dependence upon reaction with a fluid, for detecting components in the fluid
    • G01N27/128—Microapparatus
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
    • G01P1/00—Details of instruments
    • G01P1/02—Housings
    • G01P1/023—Housings for acceleration measuring devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18165—Exposing the passive side of the semiconductor or solid-state body of a wire bonded chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Analytical Chemistry (AREA)
  • Biochemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Electrochemistry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

導体線（１４）を具える第一側部（１６）を有するキャリヤ素子（１２）と、第一の表面（２４）及び該第一表面から見て外方の第二の表面（２３）を有するマイクロエレクトロニクス部品（２０）で、前記第二表面で第一側部に搭載され、ボンディングワイヤ（２８）を介して前記導体線に接続された前記マイクロエレクトロニクス部品と、前記ボンディングワイヤを封入し、前記第一表面（２４）の中央領域（４０）をさらす重合性封入材料（３０）で、前記第一側部に外端（３６）及び前記第一表面に内端（３８）を有する前記封入材料と、該封入材料に接する障壁（４２，４４）とを備えるマイクロエレクトロニクス部品パッケージ（５０，７０）であって、前記障壁（４４）が前記第一側部（１６）で階段状表面移行部（４６）を有し、該移行部が前記外端に接することを特徴とする。障壁（４４）は、封入材料（３０）の製造時に、外端（３６）及び内端（３８）の形成に影響を与え、中央領域（４０）の面積を拡大する。本発明は、かかるマイクロエレクトロニクス部品用パッケージの製造方法にも関する。

Description

本発明は、導体線を有するキャリヤ素子と、該キャリヤ素子に搭載し、ボンディングワイヤを介して前記導体線に接続したマイクロエレクトロニクス部品と、前記ボンディングワイヤを封入し、マイクロエレクトロニクス部品の上面の中央領域を露出する封入材料とをマイクロエレクトロニクス部品用パッケージに関する。
かかるマイクロエレクトロニクス部品用パッケージは、一般に知られている。次に、本発明への導入を示す従来技術で既知のパッケージの二つの一般的な設計を述べる。これらの設計を図１及び図２に示し、ここで同一参照番号は同じ又は同様の部品を示す。図１は、マイクロエレクトロニクス部品用パッケージの概略断面図を示す。パッケージ１０は、導体線１４からなる第一側部１６を有するキャリヤ素子１２を具える。マイクロエレクトロニクス部品２０を、接着剤２２、通常電気的および／または熱的に伝導性の接着剤によって基板のダイパッド１８に搭載する。ここで、ダイパッドは金の上層を備えるのが好ましく、ヒートシンク且つ接地領域として作用することができる。一般に、マイクロエレクトロニクス部品及びダイパッドは、四角形、さらには正方形を有する。マイクロエレクトロニクス部品２０は、第一の表面２４と、該第一表面から見て外方に向く第二の表面２３を有する。これを、その第二表面２３でキャリヤ素子１２の第一側部１６に接続する。マイクロエレクトロニクス部品２０は、接点端子２６、すなわち図面に図式的に示した結合パッドを備える。接点端子２６を対応する導体線１４に、一端を導体線１４に付着し、かつ他端をマイクロエレクトロニクス部品２０に付着したそれぞれのボンディングワイヤ２８、例えば細い金線を経て接続する。導体線は、マイクロエレクトロニクスデバイスとして機能する完全なパッケージ用の入力および／または出力端子を供与して、入力信号または出力信号を受信または送信する。かかるボンディングワイヤを付着する方法それ自体は既知であるので、該方法をここでより詳細に説明することは必要でない。
ソルダーレジスト層のような外層３２はキャリヤ素子１２の導体線１４の一部を覆い、ここで該層３２が第一側部１６で接続領域３４を決定する。該接続領域３４を用いてマイクロエレクトロニクスデバイスを外界に接続する。例えば、この領域３４を、他の電子デバイスまたは部品のコネクタ又は端子にソルダー付け若しくは接続することができる。このような接続も一般に既知で、ここで更なる説明を必要としない。
キャリヤ素子１２、マイクロエレクトロニクス部品２０及びボンディングワイヤ２８の組立体を、封入材料３０によって部分的に封入する。一般に、この封入材料は、ある種の射出装置によってそれぞれの領域上に射出された高分子材料からなる。通常、エポキシ系材料を用い、射出後硬化してマイクロエレクトロニクス部品の周辺でエポキシ材料のクローズドループを形成する。射出装置を第一側部及び第一表面それぞれの直上に位置決めし、エポキシ材料を分配しながら所望のパターンで移動し、硬化後のエポキシ材料が上述のループになる。従来技術においては、封入材料３０をトップグロブ材料またはグロブトップリングと時々呼ぶ。硬化後、封入材料３０は、第一側部１６での外縁３６及び第一面２４での内縁３８をそれぞれ決定する。
内縁３８は、マイクロエレクトロニクス部品の露出中央領域４０を決定する。多くの異なったタイプのマイクロエレクトロニクスデバイスは、周囲環境に敏感な又は活性な領域を露出する開口を封入プラスチックパッケージ内に必要とする。第一の例は、移動、回転等を可能にすべき独立構造を有するエアバッグアクセロメータ及びジャイロスコープデバイスのようなマイクロ電気機械システム（ＭＥＭＳ）である。同様に、化学的に敏感、若しくは圧力に敏感または温度に敏感な領域を有するマイクロセンサーは、自由に露出されるセンサーの表面上の領域によって環境に露出させなければならない。最後に、光学活性のマイクロエレクトロニクスデバイスは、プラスチックパッケージ内の開口領域または露出領域を介した光学アクセスを必要とする。光学活性なデバイスの例は、電荷結合素子（ＣＣＤ）、光電池、フォトダイオード及び縦型空洞表面放出レーザー（ＶＣＳＥＬ）である。これらデバイスのいくつかは光を放出し、他のものは光を受信するが、両方とも”光学活性”であるとみなす。全てのデバイスは、環境に自由に露出して外界からそれぞれの入力信号または出力信号を送信または受信すべき表面上にセンサー素子を具えることは共通である。このタイプのマイクロエレクトロニクスデバイスの機能それ自体は既知で、したがってここではより詳細に述べない。
図１に示すようなマイクロエレクトロニクスデバイスの問題は、中央領域４０の全表面積を制御することが困難なことである。封入材料を射出すると、これは図１の矢印Ａ，Ｂ及びＣで示した方向に流れる。封入材料の最終形態は、少なくとも射出プロセスのパラメータ、注入材料の材質、特にその流動性、射出前のパッケージの正確なジオメトリ及び硬化パラメータに左右される。多くの影響を与える要因に関して、封入材料を射出する時、中央領域の全表面積に対して高いプロセス信頼性を得ることは非常に難しい。これは、マイクロエレクトロニクス部品上のセンサー素子用の自由に露出すべき操作ウィンドウを減じ、その結果高い収率損失を生じる。中央領域を過度に制限すると、マイクロエレクトロニクス部品は適切に機能することができない。すなわち、封入材料の最終形態を、特にその内縁の形成に関して影響または制御する必要がある。
米国特許６，６７４，１５９号公報は、図１のパッケージと同様のパッケージを開示することによって、前述したパラグラフにおいて言及される問題に対する解決方法を提供する。かかるパッケージを図２に示す。パッケージ５０は、マイクロエレクトロニクス部品２０の第一表面２４の頂部に配置若しくは製造した障壁４２を備える。米国特許６，６７４，１５９号公報に開示された実際のマイクロエレクトロニクスデバイスは、キャリヤ素子上のマイクロエレクトロニクス部品の接続の構成に対していくらか異なった設計を有し、例えばダイパッドでなく、その代わりに光学的に透明な材料のウィンドウを有する点に留意する必要がある。しかしながら、この違いは、本発明に対して関係がない。関係があるのは、米国特許６，６７４，１５９号公報のパッケージがまた、外界からの入力および出力信号に対して露出すべき頂面上の中央領域を有するマイクロエレクトロニクス部品を備え、該部品を基板またはキャリヤ素子上に搭載し、両方の部品をボンディングワイヤによって接続することである。重合性封入材料３０をボンディングワイヤ２８の周りで、障壁４２外の領域内に注入又は分配してこれらを封入及び保護する。障壁４２は中央領域４０を囲み、封入材料３０が中央領域４０内に流入するのを防ぐ。
米国特許６，６７４，１５９号公報に提案されたような解決方法の明確な欠点は、障壁がマイクロエレクトロニクスデバイスの頂面のいくらかの有益な空間を占有することである。これは、接点端子および／またはセンサー素子に利用できる領域を減少することになる。さらに、この表面は、障壁をマイクロエレクトロニクス部品上に搭載する際に容易に損傷を与え得る感度が高いマイクロエレクトロニクスを有する。他の欠点は、障壁をマイクロエレクトロニクス部品の表面へ例えば接着剤層により搭載すると、近くに位置するボンドパッドに汚染を生じるかもしれないことである。最後に、障壁の形成及び搭載は、パッケージの製造時に追加の加工工程をもたらす。
本発明の目的は、対応する頂面をそのまま保持しながら十分な表面積を有する露出領域を得るように製造することができるマイクロエレクトロニクス部品用パッケージを提供することにある。したがって、本発明は、マイクロエレクトロニクス部品で、
導体線を具える第一側部を有するキャリヤ素子と、
第一の表面及び該第一表面から見て外方の第二の表面を有するマイクロエレクトロニクス部品で、該第二表面で前記第一側部に搭載され、ボンディングワイヤを介して前記導体線に接続された前記マイクロエレクトロニクス部品と、
前記ボンディングワイヤを封入し、かつ前記第一表面の中央領域を露出する重合性封入材料で、前記第一側部に外端及び前記第一表面に内端を具える前記封入材料と、
前記封入材料に接する障壁とを備え、
前記障壁が前記第一側部で階段状表面移行部を有し、該表面移行部が前記外端に接することを特徴とするマイクロエレクトロニクス部品用パッケージを提供する。本発明は、かかる第一側部での表面移行部が封入材料の外端の作成だけでなく、その内端にも影響を与える洞察に基づくものである。実験は、障壁が図１の方向Ｂで示すような封入材料の流出を制限するだけでなく、驚くことに方向Ｃで示すような流入を制限して中央領域を拡大することを示す。すなわち、障壁が封入材料の製造時に外端及び内端の形成に影響する。これは、中央領域の全面積の改良された制御を可能にし、この表面積の臨界レベルを超えて保つことを確実にする。従って、封入材料を注入する間の改良されたプロセス能力を得る。この現象の完全な理論上の説明は、まだ見出されていないが、いずれにしろ現在の開示の範囲を超える。外端が表面移行部に接するので、第一側部での接触角が著しく増大し、硬化中の封入材料に作用する変更された表面張力によって、第一表面または内端での接触角に影響を与えると思われる。
好ましい実施形態においては、外側層を前記第一側部に設け、該層が前記導体線の一部を保護し、前記表面移行部を一方では前記外側層と前記導体線との間に、他方では前記第一側部での下層との間に配置する。好ましくは、外側層は、ソルダーレジスト層である。このソルダーレジスト層は、特に伝導面トラックを保護し、はんだ付け時にソルダーブリッジを防止するように設計する。かかる層を、マイクロエレクトロニクス部品の搭載前に、キャリヤ素子に適用することが多い。一般に、この外側層とその下の第一層、すなわち導体線との間にある種の表面移行部がすでに存在するので、外側層を有利に用いて障壁を作成することができる。この場合、表面移行部を作成する外側層の端部を正確に位置決めし、それが十分な厚さを有することを確実にすべきである。
他の好ましい実施形態によれば、前記障壁が前記外端に隣接する前記第一側部に配置される上層を備える。この上層が矩形を有するストリップを形成することのが特に好ましい。これは、追加の上層のみを必要とする既存のキャリヤ素子を本発明に係るパッケージに適するように適用することを可能する。矩形のストリップの形態で層を適用することによって、最少量の追加材料を必要とし、封入材料を好ましい形態で採用することを確実にする。
他の好ましい実施形態によれば、前記障壁の高さが前記封入材料の高さの１０分の１未満である。第一側部で階段形状表面移行部を作成するごく少しの材料が本発明の目的を得るために満足させることを見出した。
本発明はまた、上述の発明の実施形態のいずれかに従うマイクロエレクトロニクス部品用パッケージに使用すべきキャリヤ素子に関するものである。
本発明はまた、上述の発明の実施形態のいずれかに従うマイクロエレクトロニクス部品用パッケージを備えるマイクロエレクトロニクスデバイスに関するものである。
さらにまた、本発明はマイクロエレクトロニクス部品用パッケージを製造する方法に関するもので、
第一側部に導体線を有するキャリヤ素子を設け、
前記第一側部に階段状表面移行部を有する障壁を設け、
第一の表面及び該第一表面から見て外方の第二の表面を有するマイクロエレクトロニクス部品を搭載し、該マイクロエレクトロニクス部品の第二表面を前記キャリヤ素子の第一側部に接続し、
前記マイクロエレクトロニクス部品を前記導体線にワイヤボンディングし、
流体重合性封入材料を前記キャリヤ素子及びマイクロエレクトロニクス部品の組立体に分配して、前記第一表面の中央領域を露出させながら前記ボンディングワイヤボンドを封入し、前記封入材料が前記表面移行部に接する外端を有し、
前記封入材料を炉内で硬化させることを特徴とする。
前記第一側部で障壁を設ける工程が、上層を矩形ストリップの形態で前記第一側部に適用することからなるのが好ましい。かかる方法は、第一表面をそのまま残しながら十分な表面積を有する中央領域を備え、既存の部品に僅かな変更のみを要するパッケージを製造することができる。
米国特許第６，８６１，６８３号公報及び第６，３０３，９７８号公報は、キャリヤ素子の第一側部に設けた障壁を有し、該障壁が封入材料の外端に接するマイクロエレクトロニクス部品用パッケージを示すことに留意すべきである。しかしながら、これらパッケージとの重要な違いは、封入材料が障壁とキャリヤ素子との間の空間を完全に充填し、環境に露出される中央領域を残さないことである。透明な封入材料を適用することによって、光学信号を送信及び受信する「光学活性領域」を必要とするマイクロエレクトロニクスデバイス用にかかるパッケージを実際使用することができるが、このようなパッケージは、熱、圧力または化学物質に敏感な頂面上のセンサー素子を備えるＭＥＭＳシステムまたはデバイスのようなマイクロエレクトロニクス部品に使用し得ないこと明白である。
上述の態様並びに、本発明の他の態様、機能及び利点は、図面を参照するとともに、次の詳細によって更に説明されることになり、同一の参照番号は同じまたは同様の部分を示す。
図３は、図４ｂの線３−３に沿ったパッケージ７０の断面図である。パッケージ７０は、第一側部１６の外側層３２に設けた障壁４４を備える。この障壁は、外側層３２と導体線１４または前記外側層の下の層４９との間に配した階段状表面移行部４６を有する（図４ａ及び図４ｂ参照）。これは、中央領域４０の幅Ｌを拡大し、その結果その表面積を拡大するように、グロブトップ材料３０の形態にその硬化中に影響を及ぼす。封入材料に面する外側層３２のそれぞれの内端４８（図１を参照）を適当な位置に配置し、また前記層３２の縁に平行な端を有する追加の層を前記層３２の上に適用して、図３に示すような障壁４４を形成する。あるいは、追加層を伝導トラック及び第一の下層の上に適用しながら、外側層の端４８をキャリヤ素子１２の外側よりに配置し、ストリップ形状の追加層が外側層３２及び外端３６にそれぞれ接する。この場合、上層をやや厚くするか、または少なくとも外側層３２より厚くするのが好ましい。
外側層３２は、この種のタイプのパッケージに通常適用して伝導面トラックを被覆保護するソルダーレジスト層であるのが好ましい。
第一側部で表面移行部を作成する代案は、外側層３２内に溝を配置することで、そのほぼ垂直な外壁が所要表面移行部として作用する。この実施形態に関して、外側層３２は、十分な厚さを有すべきである。他の可能性は、図１の実施形態から開始し、あらゆる追加の層を適用することなく、内端４８（図１参照）をキャリヤ素子１２の外側（方向Ｂ及びＣ）にシフトするように外側層３２を配置することである。このようにして、内端４８が表面移行部を形成することができ、封入材料３０がこの端に接する。かかる実施形態でも、外側層３２は十分な厚さを有すべきである。現在使用される保護外側層の層厚は、通常十分ではない。
本発明に係る階段状の表面移行部は、封入材料の外端のまわりの領域内の第一側部が平坦である状況と比較して、第一側部でかかる移行部に接する封入材料の接触角に影響を与えるか、むしろ増大するようにすべきである。これは、移行部に隣接する２つの表面の間に必ずしも直線状の鉛直壁を必要とするものではない。
障壁の高さｈは、グロブトップリング３０の高さＨと比較して非常に低いのが好ましく、少なくとも１０倍の大きさである。典型的な高さは、グロブトップで４００μｍ、障壁で２０〜３０μｍである。２．７５ｍｍ２の元の表面積を有するパッケージに対する実験では、本発明に係る障壁を第一の側部に適用した際に、上記面積が５．７２４ｍｍ２に増大することを示す。
キャリヤ素子１２は、非導体マトリックス材に埋設し、マイクロエレクトロニクス部品を収容するのに適した伝導構造または金属構造を有するあらゆる素子とすることができる。
障壁４４の作成を、キャリヤ素子１２の製造と一体化することができる。矩形形状のストリップを形成するソルダーレジストの追加の上層を加えるのが好ましい。これは、比較的小さな高さの障壁と共に、本発明に係る実施形態を行うために、ごく僅かな追加材料を必要とするだけでなく、追加の処理が比較的少ないことを意味する。この追加処理は、米国特許６，６７４，１５９号公報に記載されたような障壁を得るのに必要である付加製造と比較して特に少ない。これらの場合、追加作業はパッケージ自体の製造処理の一部であり、マイクロエレクトロニクス部品を有する処理工程を含む一方、本発明によればキャリヤ素子の小さい変更を含むのみである。
ストリップ形状の障壁を、以下の方法で既存のキャリヤ素子または基板上に形成することができる。まず最初に、液体ソルダーレジスト材料の層を、第一側部で外側ソルダーレジスト層の頂上にスクリーン印刷する。次いで、矩形のストリップを露出するマスクを前記層上に置き、このストリップを紫外線によって硬化する。最後に、未露出部分を化学的に剥離し、必要な障壁配置を残す。
図４ａ及び図４ｂは、本発明に係るマイクロエレクトロニクス部品用パッケージ７０および従来技術に従うパッケージ１０をそれぞれ示す上面斜視図である。図４ｂは、矩形のストリップの形態を有し、封入材料３０と接する障壁４４をより明確に示し。ストリップは四角形であるのが好ましい。障壁は、ストリップの頂面と、伝導トラック１４または第一の下層４９（外側層３２の直下）との間でそれぞれ階段状の表面移行部を備える。明瞭性の理由で、グロブトップ材料の半分のみを示す。封入材料３０は、障壁４４の存在下でグロブトップ材料を硬化する際、表面積が大きく、よく制御される中央領域４０を環境に露出する。これは、グロブトップ材料３０を図４ａ及び図４ｂのそれぞれから比較することによって明確に説明される。
封入材料として、Ｈｙｓｏｌ（登録商標）ＦＰ４３２３のようなエポキシ材料を使用するのが好ましい。封入材料を、分配速度１０〜２０ｍｍ／ｓ、空気圧４０〜６０ｐｓｉ及びマイクロエレクトロニクス部品から高さ０．７〜０．８ｍｍで作動する射出針を有するＣＡＭＡＬＯＴ３７００エポキシディスペンサーでパッケージ上に分配する。エポキシ材料を分配した後に、これをオーブン内において約１７０℃で約３時間硬化する。
本発明は、マイクロエレクトロニクス部品の頂面に露出中央領域を必要する全てのパッケージに適用することができる。これらパッケージは、図１及び図２に示すような従来技術を論述する前に論述された。典型例は、フォトダイオード集積回路用のパッケージを適用することである。単一の光ピックアップＩＣを、例えば、アプリケーションの読み込み／書き込みに用いてあらゆる種類のＣＤ及びＤＶＤデバイスに適した光学処理ユニットを製造することができる。更に、本発明に係るパッケージは、ボールグリッドアレイ（ＢＧＡ）タイプのパッケージ並びにバルク超音波フィルタに適用することができる。
本発明に係るパッケージは、いわゆるブルーレイディスク装置に用いるフォトダイオードデバイスに特に有利に適用する。かかる装置は、紫外線レーザービームを使用する。現在既知の重合性材料、すなわちエポキシ材料は、この種のレーザービームに耐えることができない。これは、露出中央領域を残す代わりに、光学的に透明な材料を使用することが、これらブルーレイデバイスのための選択でないことを意味する。さらに、中央領域は、レーザー光線が封入材料を害しないことを確保する十分な面積を有することが重要である。
マイクロエレクトロニクス部品は、集積回路、光電池またはＭＥＭＳ素子のような、いかなる適切な部品とすることができる。さらに、いくつかのマイクロエレクトロニクス部品をパッケージ内で相互に接続されるように組合わせることが可能である（パッケージ内のシステムとも呼ばれる）。ＭＥＭＳ素子がマイクロエレクトロニクス部品の第一表面に存在する場合、封入材料の外側の領域に接続されたある種の蓋（図示せず）で露出領域を覆うことができるのが有利である。かかる素子は、一般に自由空間内で回転、移動等を行う必要があるが、その他に関しては周囲環境から保護されるのが好ましい。
本発明は上述の例示的な実施形態に制限されず、いくつかの変更及び改質は、本発明の保護範囲内で可能であることは当業者に明確であるべきである。
従来技術に従うマイクロエレクトロニクス部品用パッケージを示す断面図である。 従来技術に従うマイクロエレクトロニクス部品用の他のパッケージを示す断面図である。 本発明に係るマイクロエレクトロニクス部品用パッケージの好ましい実施形態を示す断面図である。 図４ａは従来技術に従うマイクロエレクトロニクス部品用パッケージを示す上面斜視図であり、図４ｂは本発明に従うマイクロエレクトロニクス部品用パッケージを示す上面斜視図である。

Claims (9)

  1. 導体線を具える第一側部を有するキャリヤ素子と、
    第一の表面及び該第一表面から見て外方の第二の表面を有するマイクロエレクトロニクス部品で、前記第二表面で前記第一側部に搭載され、ボンディングワイヤを介して前記導体線に接続された前記マイクロエレクトロニクス部品と、
    前記ボンディングワイヤを封入し、前記第一表面の中央領域を露出する重合性封入材料で、前記第一側部に外端及び前記第一表面に内端を具える前記封入材料と、
    前記封入材料に接する障壁とを備えるマイクロエレクトロニクス部品用パッケージにおいて、
    前記障壁が前記第一側部で階段状表面移行部を有し、該表面移行部が前記外端に接することを特徴とするマイクロエレクトロニクス部品用パッケージ。
  2. 前記第一側部に外側層を設け、該層が前記導体線の一部を保護し、前記表面移行部を前記外側層と前記第一表面での前記導体線及び下層との間に配置する請求項１に記載のマイクロエレクトロニクス部品用パッケージ。
  3. 前記障壁が、前記外端に隣接する前記第一側部に配置された上側層を備える請求項１に記載のマイクロエレクトロニクス部品用パッケージ。
  4. 前記上側層が、矩形形状のストリップを形成する請求項３に記載のマイクロエレクトロニクス部品用パッケージ。
  5. 前記障壁の高さ（ｈ）が、前記封入材料（Ｈ）の高さの１０分の１未満である請求項１に記載のマイクロエレクトロニクス部品用パッケージ。
  6. 前記請求項のいずれか１項に記載のマイクロエレクトロニクス部品用パッケージに使用すべきキャリヤ素子。
  7. 請求項１〜５のいずれかに記載のマイクロエレクトロニクス部品用パッケージを備えるマイクロエレクトロニクスデバイス。
  8. 第一側部に導体線を有するキャリヤ素子を設け、
    前記第一側部に階段状表面移行部を有する障壁を設け、
    第一の表面及び該第一表面から見て外方の第二の表面を有するマイクロエレクトロニクス部品を搭載し、該マイクロエレクトロニクス部品の第二表面を前記キャリヤ素子の第一側部に接続し、
    前記マイクロエレクトロニクス部品を前記導体線にワイヤボンディングし、
    流体重合性封入材料を前記キャリヤ素子及びマイクロエレクトロニクス部品の組立体に分配して、前記第一表面の中央領域を露出させながら前記ボンディングワイヤボンドを封入し、前記封入材料が前記表面移行部に接する外端を有し、
    前記封入材料を炉内で硬化させる
    ことを特徴とする前記請求項のいずれか１項に記載のマイクロエレクトロニクス部品用パッケージの製造方法。
  9. 前記第一側部で障壁を設ける工程が、上層を矩形ストリップの形態で前記第一側部に適用することからなる請求項７に記載のマイクロエレクトロニクス部品用パッケージの製造方法。
JP2008523497A 2005-07-28 2006-07-13 マイクロエレクトロニクス部品用パッケージ及びその製造方法 Withdrawn JP2009503837A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP05106971 2005-07-28
PCT/IB2006/052385 WO2007012992A1 (en) 2005-07-28 2006-07-13 A package and manufacturing method for a microelectronic component

Publications (1)

Publication Number Publication Date
JP2009503837A true JP2009503837A (ja) 2009-01-29

Family

ID=37461405

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008523497A Withdrawn JP2009503837A (ja) 2005-07-28 2006-07-13 マイクロエレクトロニクス部品用パッケージ及びその製造方法

Country Status (6)

Country Link
US (1) US20090127690A1 (ja)
EP (1) EP1913641A1 (ja)
JP (1) JP2009503837A (ja)
CN (1) CN101233619B (ja)
TW (1) TW200709363A (ja)
WO (1) WO2007012992A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013531394A (ja) * 2010-07-22 2013-08-01 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング 半導体部品および半導体部品の製造方法

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009113003A2 (en) * 2008-03-13 2009-09-17 Nxp B.V. Luminescent component and manufacturing method
US8247827B2 (en) * 2008-09-30 2012-08-21 Bridgelux, Inc. LED phosphor deposition
US9230874B1 (en) * 2009-07-13 2016-01-05 Altera Corporation Integrated circuit package with a heat conductor
EP2287596B1 (en) * 2009-08-11 2014-03-19 Sensirion AG Sensor with glob-top and method for manufacturing the same
DE102010031055B4 (de) * 2010-07-07 2023-02-23 Robert Bosch Gmbh Sensormodul und Verfahren zum Herstellen eines Sensormoduls
DE102010047156A1 (de) * 2010-09-30 2012-04-05 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zur Herstellung eines optoelektronischen Bauelements
FR2986902A1 (fr) * 2012-02-09 2013-08-16 Pixinbio Procede d'assemblage d'un dispositif portable d'analyse d'echantillon biologique
CN109411486B (zh) * 2017-08-16 2020-12-08 胜丽国际股份有限公司 感测器封装结构
EP3450391A1 (en) 2017-08-28 2019-03-06 Indigo Diabetes N.V. Encapsulation of sensing device
JP2020047664A (ja) * 2018-09-14 2020-03-26 キオクシア株式会社 半導体装置および半導体装置の作製方法
CN113526449A (zh) * 2020-04-14 2021-10-22 鹰克国际股份有限公司 芯片封装结构及其制法
DE102021113715A1 (de) * 2021-05-27 2022-12-01 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5219712A (en) * 1987-11-28 1993-06-15 Thorn Emi Plc Method of forming a solid article
US5175612A (en) * 1989-12-19 1992-12-29 Lsi Logic Corporation Heat sink for semiconductor device assembly
US6111306A (en) * 1993-12-06 2000-08-29 Fujitsu Limited Semiconductor device and method of producing the same and semiconductor device unit and method of producing the same
US5866953A (en) * 1996-05-24 1999-02-02 Micron Technology, Inc. Packaged die on PCB with heat sink encapsulant
DE19810060B4 (de) * 1997-05-07 2005-10-13 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zur Verbindung eines Bauelements mit einem Substrat und eine damit hergestellte elektrische Schaltung
US6246566B1 (en) * 1999-02-08 2001-06-12 Amkor Technology, Inc. Electrostatic discharge protection package and method
US6566745B1 (en) * 1999-03-29 2003-05-20 Imec Vzw Image sensor ball grid array package and the fabrication thereof
FR2798226B1 (fr) 1999-09-02 2002-04-05 St Microelectronics Sa Procede de mise en boitier d'une puce de semi-conducteur contenant des capteurs et boitier obtenu
JP3406270B2 (ja) 2000-02-17 2003-05-12 沖電気工業株式会社 半導体装置及びその製造方法
US6384473B1 (en) * 2000-05-16 2002-05-07 Sandia Corporation Microelectronic device package with an integral window
US6303978B1 (en) * 2000-07-27 2001-10-16 Motorola, Inc. Optical semiconductor component and method of manufacture
US6787388B1 (en) * 2000-09-07 2004-09-07 Stmicroelectronics, Inc. Surface mount package with integral electro-static charge dissipating ring using lead frame as ESD device
DE10118231A1 (de) * 2001-04-11 2002-10-17 Heidenhain Gmbh Dr Johannes Optoelektronische Baulelmentanordnung und Verfahren zur Herstellun einer oploelektronischen Bauelementanordnung
US6603183B1 (en) * 2001-09-04 2003-08-05 Amkor Technology, Inc. Quick sealing glass-lidded package
US6861750B2 (en) * 2002-02-01 2005-03-01 Broadcom Corporation Ball grid array package with multiple interposers
JP4686134B2 (ja) * 2004-04-26 2011-05-18 パナソニック株式会社 光学デバイスおよびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013531394A (ja) * 2010-07-22 2013-08-01 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング 半導体部品および半導体部品の製造方法

Also Published As

Publication number Publication date
CN101233619B (zh) 2012-02-15
TW200709363A (en) 2007-03-01
EP1913641A1 (en) 2008-04-23
WO2007012992A1 (en) 2007-02-01
CN101233619A (zh) 2008-07-30
US20090127690A1 (en) 2009-05-21

Similar Documents

Publication Publication Date Title
JP2009503837A (ja) マイクロエレクトロニクス部品用パッケージ及びその製造方法
US6528869B1 (en) Semiconductor package with molded substrate and recessed input/output terminals
US6214644B1 (en) Flip-chip micromachine package fabrication method
US7443038B2 (en) Flip-chip image sensor packages
US7772687B2 (en) Multiple electronic component containing substrate
US7078804B2 (en) Micro-electro-mechanical system (MEMS) package with side sealing member and method of manufacturing the same
JP2006332680A (ja) イメージセンサをパッケージングするための方法及びパッケージングされたイメージセンサ
JP4919103B2 (ja) ランドグリッドアレイ半導体装置パッケージ、同パッケージを含む組み立て体、および製造方法
JP2005322916A (ja) 光表面実装技術パッケージ
US6989296B2 (en) Fabrication method of semiconductor package with photosensitive chip
KR101967261B1 (ko) 이미지 센서 패키지 및 이것의 제조 방법
JP3857574B2 (ja) 半導体装置及びその製造方法
KR100876107B1 (ko) 웨이퍼 레벨 패키지 및 그 제조방법
KR20080061969A (ko) 반도체 패키지 및 이의 제조 방법
KR100541397B1 (ko) 절연된 더미 솔더 볼을 갖는 비지에이 패키지
JP4416618B2 (ja) 半導体装置実装体及びその製造方法
US7443024B2 (en) Micro-electro-mechanical system (MEMS) package having side double-sealing member and method of manufacturing the same
CN101261976A (zh) 封装架构及其制造方法
KR20080001398A (ko) 반도체 패키지 및 그 제조 방법
JPH098074A (ja) 半導体装置及びその製造方法
KR20080048857A (ko) 반도체 패키지 및 이의 제조 방법
KR20030052125A (ko) 반도체 패키지 및 그 제조 방법
KR19980085601A (ko) 칩 스케일 패키지 및 그 제조방법
KR20080087446A (ko) 반도체 패키지 및 반도체 모듈

Legal Events

Date Code Title Description
A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20090904