CN103579346B - 用于高压场平衡金属氧化物场效应晶体管的端接结构及其制备方法 - Google Patents

用于高压场平衡金属氧化物场效应晶体管的端接结构及其制备方法 Download PDF

Info

Publication number
CN103579346B
CN103579346B CN201310317097.4A CN201310317097A CN103579346B CN 103579346 B CN103579346 B CN 103579346B CN 201310317097 A CN201310317097 A CN 201310317097A CN 103579346 B CN103579346 B CN 103579346B
Authority
CN
China
Prior art keywords
area
unit cell
groove
conduction type
cell arrays
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310317097.4A
Other languages
English (en)
Other versions
CN103579346A (zh
Inventor
管灵鹏
安荷·叭剌
哈姆扎·依玛兹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alpha and Omega Semiconductor Cayman Ltd
Original Assignee
Alpha and Omega Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alpha and Omega Semiconductor Inc filed Critical Alpha and Omega Semiconductor Inc
Publication of CN103579346A publication Critical patent/CN103579346A/zh
Application granted granted Critical
Publication of CN103579346B publication Critical patent/CN103579346B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明提出了一种用于高压半导体晶体管器件的端接结构。端接结构由至少两个端接区，以及在本体层和器件边缘之间的断路器构成。配置第一区域，用于扩散器件中的电场。配置第二区域，以便平滑地使电场退回到器件顶面。断路器防止器件的边缘短路。要强调的是，本摘要必须使研究人员或其他读者快速掌握技术说明书的主旨内容，本摘要符合以上要求。应明确，本摘要将不用于解释或局限权利要求书的范围或意图。

Description

用于高压场平衡金属氧化物场效应晶体管的端接结构及其制备方法
技术领域
本发明涉及半导体功率器件，更确切地说，具体涉及用于场平衡金属氧化物场效应晶体管的端接结构的新型结构与制备方法。
背景技术
配置和制备高压半导体功率器件的传统技术出于各种权衡考虑，在进一步提升性能方面，仍然面临许多困难与局限。在垂直半导体功率器件中，作为性能属性的漏源电阻（即导通状态电阻，通常用RdsA表示（即漏源电阻×有源区）），与功率器件可承受的击穿电压之间存在一种取舍关系。通常认可的击穿电压（BV）和RdsA之间的关系表示为：RdsA与BV2.5成正比。为了降低RdsA，制备的外延层掺杂浓度较高。然而，重掺杂外延层也会降低半导体功率器件可承受的击穿电压。
正是在这一前提下，提出了本发明所述的实施例。
发明内容
本发明提供一种用于高压场平衡金属氧化物场效应晶体管的端接结构及其制备方法，提升高压半导体功率器件性能，可削弱局域击穿效果，承受更高的击穿电压。
为实现上述目的，本发明提供一种半导体器件，其特点是，该器件包含：
一个第一导电类型的半导体衬底；
一个第一导电类型的外延层，其沉积在半导体衬底的顶面上，外延层包含一个重掺杂的表面屏蔽区，该表面屏蔽区沉积在轻掺杂的电压闭锁区上方；
一个有源晶胞阵列，其包含一个与第一导电类型相反的第二导电类型的本体区，一个第一导电类型的源极区，以及一个沉积在表面屏蔽区顶面附近的栅极、一个沉积在半导体衬底底面上的漏极，若干个形成在表面屏蔽区中的沟槽，其中用沟槽绝缘材料内衬沟槽，用导电沟槽填充材料填充沟槽，配置沟槽与表面屏蔽区上方的源极电极电接触，与源极区以及若干个第二导电类型的掩埋掺杂区电接触，其中每个掩埋掺杂区都沉积在若干个沟槽中的其中一个沟槽的下方，其中掩埋掺杂区延伸到与表面屏蔽区的底面深度相同的地方；
一个包围着有源晶胞阵列的端接区，该端接区包含两个或若干个区域，以及一个断路器，该断路器用于防止本体层和半导体器件的边缘之间出现短路；端接区形成在外延层中，端接区包含若干个端接结构，每个端接结构都包含一个沟槽屏蔽电极和一个第二导电类型的掩埋掺杂区，使得沟槽和掩埋区的总深度与表面屏蔽区的深度相同；
最靠近有源区的第一区域中的每个端接结构都包含一个电接头，该电接头在其沟槽屏蔽电极和靠近有源晶胞阵列的那部分本体层之间；并且
第二区域中的每个端接结构都包含一个电接头，该电接头在其沟槽屏蔽电极和远离有源晶胞阵列的那部分本体层之间，随着与有源晶胞阵列的距离增大，第二区域中每个端接结构之间的距离也随之增大。
其中通过一个导电类型与本体和掩埋掺杂区相同的链接区，将掩埋掺杂区连接到本体层上，链接区沿沟槽的侧壁沉积。
上述断路器是一个由浮动电极构成的第三端接区，该断路器用于断开本体区和链接区之间，浮动电极形成在两个额外的端接结构之间，每个额外的端接结构都包含一个沟槽屏蔽电极和一个第二导电类型的掩埋掺杂区，沟槽和掩埋区的总深度与表面屏蔽区的深度大致相同。
其中通过一部分沉积在本体层和掩埋掺杂区之间的表面屏蔽区，构成断路器。
上述有源晶胞阵列中的每个有源晶胞结构都是场平衡金属氧化物场效应晶体管。
其中配置外延层以及形成在其中的结构，使表面屏蔽区充分掺杂，可承受半导体器件击穿电压的1/3，并且使电压闭锁区充分掺杂，可承受半导体器件击穿电压的2/3。
上述表面屏蔽区的掺杂浓度比电压闭锁区的掺杂浓度大5-100倍。
一种具有有源晶胞阵列和端接区的半导体器件的制备方法，其特点是，该方法包含以下步骤：
制备一个第一导电类型的半导体衬底；
一个第一导电类型的外延层，其沉积在半导体衬底的顶面上，外延层包含一个重掺杂的表面屏蔽区，该表面屏蔽区沉积在轻掺杂的电压闭锁区上方；
制备一个有源晶胞阵列，其包含一个与第一导电类型相反的第二导电类型的本体区，一个第一导电类型的源极区，以及一个沉积在表面屏蔽区顶面附近的栅极、一个沉积在半导体衬底底面上的漏极，若干个形成在表面屏蔽区中的沟槽，其中用沟槽绝缘材料内衬沟槽，用导电沟槽填充材料填充沟槽，配置沟槽与表面屏蔽区上方的源极电极电接触，与源极区以及若干个第二导电类型的掩埋掺杂区电接触，其中每个掩埋掺杂区都沉积在若干个沟槽中的其中一个沟槽的下方，其中掩埋掺杂区延伸到与表面屏蔽区的底面深度相同的地方；
制备一个包围着有源晶胞阵列的端接区，该端接区包含两个或若干个区域，以及一个断路器，其用于防止本体层和半导体器件的边缘之间出现短路；端接区形成在外延层中，端接区包含若干个端接结构，每个端接结构都包含一个沟槽屏蔽电极和一个第二导电类型的掩埋掺杂区，使得沟槽和掩埋区的总深度与表面屏蔽区的深度大致相同；
最靠近有源区的第一区域中的每个端接结构都包含一个电接头，该电接头在其沟槽屏蔽电极和靠近有源晶胞阵列的那部分本体层之间；并且
第二区域中的每个端接结构都包含一个电接头，该电接头在其沟槽屏蔽电极和远离有源晶胞阵列的那部分本体层之间，随着与有源晶胞阵列的距离增大，第二区域中每个端接结构之间的距离也随之增大。
其中通过一个导电类型与本体和掩埋掺杂区相同的链接区，将掩埋掺杂区连接到本体层，链接区沿沟槽的侧壁沉积。
上述断路器是一个由浮动电极构成的第三端接区，该断路器用于断开本体区和链接区之间，浮动电极形成在两个额外的端接结构之间，每个额外的端接结构都包含一个沟槽屏蔽电极和一个第二导电类型的掩埋掺杂区，其中沟槽和掩埋区的总深度与表面屏蔽区的深度大致相同。
其中通过一部分沉积在本体层和掩埋掺杂区之间的表面屏蔽区，构成断路器。
上述有源晶胞阵列中的每个有源晶胞结构都是场平衡金属氧化物场效应晶体管。
其中配置外延层以及形成在其中的结构，使表面屏蔽区充分掺杂，可承受半导体器件击穿电压的1/3，并且使电压闭锁区充分掺杂，可承受半导体器件击穿电压的2/3。
一种具有有源晶胞阵列和端接区的半导体器件的制备方法，其特点是，该方法包含以下步骤：
制备一个第一导电类型的外延层，其沉积在第一导电类型的半导体衬底的顶面上，外延层包含有一个重掺杂的表面屏蔽区，该表面屏蔽区沉积在轻掺杂的电压闭锁区上方；
在外延层中制备若干个沟槽，其中若干个沟槽包含第一子集沟槽，对应有源晶胞阵列中的若干个有源晶胞器件，以及第二子集沟槽，对应有源晶胞阵列周围端接区中的若干个端接结构；
将第二导电类型的掺杂物注入到沟槽子集底部，构成掩埋掺杂区，其中第二导电类型与第一导电类型相反，其中每个掩埋掺杂区都位于若干个沟槽中的其中一个沟槽的下方，其中每个掩埋掺杂区都延伸到与表面屏蔽区底面相同深度的地方；
沟槽侧壁内衬氧化物等绝缘物；
沟槽的剩余部分用导电材料填充，形成沟槽屏蔽电极；
第二导电类型的掺杂物注入到外延层中，在沟槽附近形成本体区；
第一导电类型的掺杂物注入到本体区中，在沟槽附近构成源极区，对应有源晶胞阵列中的有源器件；
在邻近沟槽之间的有源晶胞阵列中，制备栅极电极，邻近沟槽沉积在表面屏蔽区的顶面附近；
其中最靠近有源晶胞阵列的第一区域中每个端接结构，都包含一个电接头，该电接头在其沟槽屏蔽电极和靠近有源晶胞阵列的那部分本体层之间；并且
其中第二区域中的每个端接结构，都包含一个电接头，该电接头在其沟槽屏蔽电极和远离有源晶胞阵列的那部分本体层之间，随着离有源晶胞阵列的距离增大，第二区域中每个端接结构之间的距离也随之增大。
本发明用于高压场平衡金属氧化物场效应晶体管的端接结构及其制备方法和现有技术相比，其优点在于，本发明提升高压半导体功率器件性能，可削弱局域击穿效果，承受更高的击穿电压。
附图说明
阅读以下详细说明并参照附图之后，本发明的其他特点和优势将显而易见，其中：
图1为一种场平衡金属氧化物场效应晶体管器件的示意图；
图2A为现有技术的一种掩埋保护环端接结构的示意图；
图2B为现有技术的一种结端接延伸端接结构的示意图；
图3A为本发明的第一实施例的有源区和端接区的器件晶片的俯视图；
图3B为本发明的第一实施例的电势图的端接区的剖面图；
图4A-4C为本发明的第一实施例，端接区内三个不同端接区的剖面图；
图5A为本发明的第二实施例的有源区和端接区的器件晶片的俯视图；
图5B为本发明的第二实施例的电势图的端接区的剖面图；
图6A-6B为本发明的第二实施例，端接区内两个不同端接区的剖面图。
具体实施方式
尽管为了解释说明，以下详细说明包含了许多具体细节，但是本领域的技术人员应明确以下细节的各种变化和修正都属于本发明的范围。因此，提出以下本发明的典型实施例，并没有使所声明的方面损失任何普遍性，也没有提出任何局限。在下文中，N型器件用于解释说明。利用相同的工艺，相反的导电类型，就可以制备P型器件。
在以下详细说明中，参照附图，表示本发明可以实施的典型实施例。就这一点而言，根据图中所示方向，使用“顶部”、“底部”、“正面”、“背面”、“向前”、“向后”等方向术语。由于本发明实施例的零部件，可以位于各种不同方向上，因此所用的方向术语仅用于解释说明，不用于局限。应明确，无需偏离本发明的范围，就能实现其他实施例，做出结构或逻辑上的变化。因此，以下详细说明不用于局限，本发明的范围应由所附的权利要求书限定。
相关申请案的交叉参照
本申请案是关于2011年10月25日存档的共同受让的、共同待决的申请序列号13/199,381的申请案，特此引用其全文，以作参考。
本申请案是关于共同受让的、共同待决的申请序列号13/561,500的申请案，即GuanLingpeng等人发明的题为《用于高压半导体器件的拐角布局》（代理人案号ANO-055/US），与本申请案在同一天存档，特此引用其全文，以作参考。
本申请案是关于共同受让的、共同待决的申请序列号13/561,523的申请案，即AnupBhalla等人发明的题为《高压场平衡金属氧化物场效应晶体管》（代理人案号ANO-056/US），与本申请案在同一天存档，特此引用其全文，以作参考。
引言
场平衡金属氧化物场效应晶体管（FBM）的独特设计，可以大幅提高器件的BV，同时最小限度地增大RdsA。如图1所示，FBM器件100的基本结构。在FBM器件中，BV在表面屏蔽区104和电压闭锁区103之间分开。作为示例，但不作为局限，所设计的FBM器件的660V的BV可以使表面屏蔽区104承受140V，使电压闭锁区103承受520V。电压闭锁区103作为传统的外延层，遵循下述关系式：RdsA∝BV2.5。因此，由于电压闭锁区103所承受的电压从660V降至520V，导致RdsA成比例地降低（660/520）2.5=1.81。例如，如果器件的RdsA一开始是82mΩ·cm2，那么外延层必须承受整体的660V，电压闭锁区103只需承受520V，仅仅需要降低45.2mΩ·cm2的RdsA。
配置表面屏蔽区104，承受剩余的电压，增大的电阻可忽略不计。为了达到上述目标，使RdsA最小，要重掺杂表面屏蔽区104。然而，掺杂浓度增大后，外延层本身无法承受足够的电压。因此，必须对表面屏蔽区104进行电荷补偿。电荷补偿由两个单独的部分进行：（1）由氧化物107制成的MOS电容器，包围着屏蔽电极111；以及（2）掩埋P-区109。两种部件均可配置以便各自承受期望的电压量。作为示例，但不作为局限，表面屏蔽区104所承受的电压，由掩埋P-区109承担一半，另一半由氧化物107承担。共同受让的专利申请案13/561,523(代理人案号ANO-056-US)中详细说明了FBM器件，特此引用其全文，以作参考。
在指定的RdsA下，使用FBM器件比传统的MOSFET器件承受的击穿电压BV更高，但是FBM结构本身不能降低指定地点的BV。确切地说，器件晶片边缘处的BV通常远远低于漂流层可承受的BV。为了使器件边缘处的峰值电场最小，需使用端接结构，以削弱局域击穿效果。
一种这样的端接结构为掩埋保护环。如图2A所示，在P-N结型器件200中的掩埋保护环的基本结构。通过与P-掺杂区206接触的N-掺杂半导体衬底202制备结。P-掺杂区206连接到源极电极214，半导体衬底202与漏极电极205电接触。添加P-掺杂保护环210，可以减弱A区域中P-N结处的电场拥挤。
保护环结构的作用是通过扩散耗尽层连续通过电势较高的浮动结（环），减少主P-N结处场拥挤的量。当扩散耗尽层穿通到浮动结时，每个保护环210都是偏置的。为了达到平衡，环的电势将随着周围材料的电势，达到结的嵌入电势之内。
为了实现降低电场，必需小心谨慎地布置间距。如果保护环210太靠近P-N结，那么大部分的电势将转移到环上，在带有衬底的保护环210结处会发生击穿。如果保护环210距离P-N结太远，那么将没有足够大电势转移到环上，在P-N结处会发生击穿。在衬底中掩埋保护环210，以确保击穿BV的增大不会受到多余的表面电荷的表面局限。然而，为了制备掩埋保护环结构，必须使用额外的掩膜和外延层生长。
使用结型端接延伸（JTE）是降低如图2B所示的区域A中P-N结处电场拥挤的一种可选方法。在JTE中，通过选择性地增加结上的电荷，可以改变器件边缘处的表面电场。如图2B所示，利用原有技术的JTE，器件201的基本结构。通过与P-掺杂区206相接触的N-掺杂半导体衬底202，制备P-N结。在JTE区209中，增加多余的电荷。JTE区209的效率由增加的电荷量决定（即掺杂浓度）。如果浓度过高，那么JTE仅用于延伸P-N结，击穿将发生在JTE区209的远处右端，而不会增加BV。还可选择，如果JTE区209的浓度过低，那么击穿将发生在P-掺杂区206的末端，而不会增加BV。为了降低最初的P-N结处的电场，必须设计JTE区209，在反向偏压下完全耗尽。在图2B中，虚线213表示耗尽区。当JTE区209完全耗尽时，电场将扩散到JTE区209的这个长度上，而不是拥挤在最初的P-N结处。
然而，JTE结构易受表面移动离子电荷的影响。该问题会降低端接结构的效率，导致可重复出现的问题。
端接结构
本发明的特定实施例涉及一种半导体晶体管器件的端接结构。该端接结构由三个单独的区域组成。配置第一区域，扩散器件内的电场。配置第二区域，平滑地使电场退回到器件顶面。配置第三区域，防止本体层短接至器件晶片的边缘。要注意的是，在某些实施例中，两个或多个区域的功能可以结合在一个可选件中，在结构上配置成一个单独的区域。
每个区域都包含一个第一半导体层，例如第一导电类型的半导体衬底。第二半导体层，例如第一导电类型的外延层，位于衬底上方。外延层分为表面屏蔽区和电压闭锁区。表面屏蔽区重掺杂，电压闭锁区对表面屏蔽区来说是轻掺杂。每个区域都含有一个或多个结构，包含一个内衬氧化物的深沟槽，用导电材料填充，第二导电类型的掩埋掺杂区位于底部。每个掩埋-掺杂区都连接到本体区。本说明中所述的第一导电类型为N-型，第二导电类型为P-型。本领域的技术人员应明确，可以改变掺杂类型，而无需背离本发明的实施例范围。
在第一区域中，绝缘屏蔽电极填充每个沟槽，并且电连接到靠近有源晶胞阵列的那部分本体层。在第二区域中，绝缘屏蔽电极填充每个沟槽，并且电连接到离有源晶胞阵列较远的那部分本体层。随着距离有源晶胞阵列的距离增大，第二区域的沟槽之间的间距也会增大。这使得电场平滑地退回到器件顶面。在第三区域中，器件结构具有浮动场板，截断了本体区，从而形成一个通道终点。
本发明的第二实施例涉及用于仅需要两个区域的FBM器件的一种端接结构。配置第一区域，在器件内扩散电场。配置第二区域，平滑地使电场退回到器件顶面。依据本实施例，由于制备FBM器件所需的一个制备工艺中，引入掩埋P-区和本体区之间断开连接，因此不需要第三区域。
依据第二实施例，这两个区域都含有第一半导体层，例如第一导电类型的半导体衬底。第二半导体层，例如第一导电类型的外延层，位于衬底上方。外延层分为表面屏蔽区和电压闭锁区。表面屏蔽区为重掺杂，电压闭锁区与表面屏蔽区相比，为轻掺杂。每个区域都含有一个或多个结构，每个结构底部都有一个带有第二导电类型的掩埋掺杂区的深沟槽。依据本实施例，可防止掩埋-掺杂区接触本体区。
在第一区域中，绝缘屏蔽电极填充每个沟槽，并且电连接到靠近有源晶胞阵列的那部分本体层。在第二区域中，绝缘屏蔽电极填充每个沟槽，并且电连接到远离有源晶胞阵列的那部分本体区。随着距离有源晶胞阵列的距离增大，第二区域的沟槽之间的间距也会增大。这使得电场平滑地退回到器件顶面。为了防止本体层和器件晶片边缘之间形成短路，需要在制备FBM器件时，进行额外的掩膜工艺。利用掩膜，在掩埋P-区和本体区之间形成电路断开连接。这样可以避免器件短接至器件晶片的边缘，因此不再需要第三区域（通道终点）。虽然引入了一个额外的工艺步骤，但是使更多的有源晶胞无需使用第三端接区，从而节省很大的空间。
典型实施例
本发明的第一实施例涉及一种半导体晶体管器件的端接结构，该半导体晶体管器件使用的是掩埋P-区，每个掩埋P-区都连接到本体区。鉴于掩埋P-区和本体区之间的连接，要求使用三区域端接结构。
如图3A所示，依据本发明的第一实施例，一种器件晶片的俯视图。表示的是一个栅极垫322以及一个端接区321，形成在有源晶胞阵列320周围。有源晶胞阵列320含有多个有源半导体晶体管器件。作为示例，但不作为局限，有源器件可以是如图1所示的FBM器件，在共同所有的专利申请案13/561,523(代理人案号ANO-056/US)中有详细说明，特此引用，以作参考。端接区321包含三个单独的区域。放大虚线框包围的区域，更加清晰地表示端接区321。小部分表示器件晶片的整个外围周长。第一区域321a靠近有源晶胞阵列320，并且包围有源晶胞阵列320的整个外围。第二区域321b直接形成在第一区域外部，包围着第一区域321a的整个外围周长。第三区域321c延伸到器件晶片的边缘。每个区域的宽度都是一个可选结构。要注意的是，设计者可随意调整每个区域各自的宽度，使器件的性能达到最佳。
所设计的有源器件虽然可以像上述FBM器件那样承受高压，但是受到器件边缘处的BV较低的限制。因此，为了使整个器件的BV达到最大，关键在于合理的设计端接区321。三个端接部分321a、321b和321c在最大化器件边缘处的BV方面，具有各自的功能。
如图3B所示，每个区域如何改变电势图330。在第一端接区321a中，大多数的电势被阻止达到表面。掩埋P-区309耗尽，防止电势趋向器件表面。如上所述，电场扩散至整个耗尽区，因此第一端接区321a能够扩散电场。
如图4A所示，第一端接区321a中的端接结构400的剖面图。设计第一端接区321a，使有源晶胞区边缘附近的电场迅速扩散。第一端接区321a中的端接器件结构400形成在适当掺杂的（例如N-型）半导体衬底上（图中没有表示出）。在衬底上方，构成电压闭锁区403。要注意的是，图4A仅表示出了电压闭锁区403的顶部。表面屏蔽区404位于电压闭锁区403上方。适当掺杂（例如N-型）两个层，但是表面屏蔽区404的掺杂浓度要高5-100个数量级。作为示例，但不作为局限，电压闭锁区403的掺杂浓度约为1e14cm3至5e15cm3，表面屏蔽区404的掺杂浓度约为1e15cm3至5e16cm3。这些层与有源晶胞区中对应的层同时形成，因此不需要额外的工艺步骤。
端接器件结构400也包含沟槽425，穿过表面屏蔽区404，向下延伸。然而，要注意的是，屏蔽沟槽的深度是可变的，在一些实施例中它也可以延伸到电压闭锁区403内。沟槽内衬适当的电介质材料407。作为示例，但不作为局限，电介质材料可以是热氧化物或沉积氧化物。用导电材料填充沟槽425，构成屏蔽电极411。作为示例，但不作为局限，屏蔽电极由多晶硅构成。可以在制备有源器件屏蔽沟槽和屏蔽电极的同一制备过程中，形成端接器件结构的屏蔽沟槽和电极，因此无需使用额外的处理工艺。在表面屏蔽区404的顶面上，屏蔽电极411附近，形成一个适当掺杂（例如P-掺杂）的本体层406。本体层406从屏蔽电极411开始延伸，直到触及下一个沟槽。
为了使电场迅速扩散，电接头414将屏蔽电极411电连接到其左侧的那部分本体层406上。如图4A所示，屏蔽电极411左侧的本体层406，更加靠近有源区。利用掩埋P-掺杂区409，实现电场的扩散。掩埋P-区409形成在每个屏蔽电极411下方。作为是示例，但不作为局限，沟槽425加上掩埋P-区409的总深度，与表面屏蔽区404的深度相比，大致相同或者更深。
文中所用术语“深度大致相同”是指，表面屏蔽区404的深度约在沟槽425加上掩埋P-区409的总深度的±10%以内。
在器件400的顶面下方形成耗尽区409，比传统的JTE型端接结构更有优势。由于BV不会因器件表面上外部感应的变化而降低，因此利用掩埋P-区409将产生过高的整体BV。作为示例，但不作为局限，可以通过离子注入形成掩埋P-区409。在沟槽中形成电介质材料407和屏蔽电极411之前，在沟槽底部注入P-型掺杂物。每个沟槽下方的掩埋P-区409可以连接到邻近的掩埋P-区409。此外，最靠近有源晶胞阵列320的掩埋P-区409，连接到有源器件结构的掩埋P-区109上。
在有源晶胞阵列320中，当掩埋P-区109没有连接到本体层106上时，掩埋P-区109形成一个P-N结电容器。浮动P-区109的存在，会在开关时产生较高的动态导通电阻，从而产生开关问题。因此，可以在掩埋P-区109和上部本体区106之间形成一个P-链接119，从而为掩埋P-区109形成一个放电的电流通路。依据本实施例，可以通过全面倾斜注入，形成P-链接119，使掩膜步骤达到最简。全面注入在端接区中的掩埋区409和本体层406中间产生P-链接419.
一旦电场扩散，必须迅速以统一的方式退回到表面。图3B表示在第二端接区321b中，通过在屏蔽电极311的垂直壁之间形成电势330，可以使电场转移至表面。
如图4B所示，第二端接区321b中的端接结构401。第二区域401中的这些端接结构的制备方式，与那些在端接区一中的制备方式相同。在本实施例中，仅有两个区别。首先，电接头414将屏蔽电极411连接到紧挨屏蔽电极411下方的本体层406。如图4B所示，紧挨屏蔽电极411下方的本体层406，就在沟槽右侧附近，离有源区较远。其次，当结构401与有源晶胞区之间的距离增大时，沟槽W之间的距离也随之增大。在第二端接区中，通过掩埋P-区409到本体层406的连接，掩埋P-区409与第一端接区的掩埋P-区409电接触。
一旦电场达到表面，必须利用第三端接区321c，防止器件边缘的短路。如图3B所示，表面多晶硅区326作为一个场板，截断本体层306。这样可以避免在本体层和器件边缘之间形成短路。表面多晶硅区326是浮动的，因此并没有连接到栅极电势。如图所示，本体层306不再连接到第三端接区321c中的邻近导电区。
如图4C所示，第三端接区321c的结构，用于说明第三端接区321c作为一个通道终点的工作方式。第三端接区321c中的端接结构402的制备方式，与之前的端接区中那些端接结构的制备方式相同。在本实施例中，第三端接区321c的区别在于，浮动表面多晶硅区426形成在表面屏蔽区404上方。从而防止本体区406形成在表面多晶硅区426以下。这样可以避免P-链接419在掩埋P-区409和本体区406之间形成连接。此外，反转区域A、B和C很难做到，因此P-通道不会响应表面电荷。这两个区域断开连接，会截断短路电路，否则将在器件晶片的边缘继续短路。要注意的是，图3C虽然表示的是三个独立的表面多晶硅区426，但是仅需要一个场板来截断短路电路。
依据本发明图5B所示的第二实施例，仅需要两个端接区。省去一个端接区后，器件晶片上有了更多的有效区域，用于额外的有源器件结构。通过断开掩埋P-区509和本体区506之间的电路连接，在端接区521中没有P-链接119，可以减少区域的数量。当掩埋P-区509通过P-链接119连接到本体层506上时，形成一个连续的电流通路。然而，没有P-链接119将掩埋P-区509连接到本体区506上的话，由于屏蔽电极511截断了本体层，那么本体层506将不再连续。因此，依据本实施例，本体层506不会产生到器件边缘的短路，因此无需浮动场板或第三端接区。以上是将第二和第三区域的功能组合在一个单独区域结构中的示例。
本发明的第二实施例涉及一种半导体晶体管器件的端接结构，该半导体晶体管器件中并不是每个掩埋P-区109都通过P-链接119连接到本体区106上。必须使用额外的掩膜层，才能通过P-链接119在指定位置制备半导体晶体管器件。利用额外的掩膜层来制备P-链接119，而不是利用全面注入。制备这种类型的半导体晶体管器件，共同所有的美国专利申请案13/561,523（代理人案号ANO-056/US）中有详细说明，特此引用，以作参考。可以通过该掩膜工艺，完成本发明的第二实施例。虽然有源晶胞阵列520中的屏蔽位置不会具有P-链接119，因此可以屏蔽整个端接区521，防止P-链接119在掩埋P-区509和本体区506之间形成连接。
如图5A所示，依据本发明的第二实施例，一种器件晶片的俯视图。它表示的是形成在有源晶胞阵列520周围的栅极垫522和端接区521。有源晶胞阵列520含有多个有源FBM器件。端接区521含有两个单独的区域。放大虚线框所围区域，以便更加清晰地表示端接区521。小部分表示器件晶片的这个外围周长。第一区域521a在有源晶胞区520周围，包围着有源晶胞阵列520的整个外围。第二区域521b形成在第一区域521a外部，包围着第一区域521a的整个外部周长。第二区域521b延伸到器件晶片边缘。图5A中所示的每个区域宽度都作为一种可能的结构。要注意的是，设计者可随意调整每个区域各自的宽度，使器件的性能达到最佳。
如图5B所示，每个区域改变电势530的方式。在第一端接区521a中，在第一端接区521a中，大多数电势都不能到达表面。掩埋P-区509防止大多数的电势趋向器件的表面。如上所述，电场扩散到由掩埋P-区509构成的整个耗尽区上方，因此第一端接区521a可以扩散电场。要注意的是，掩埋P-区509通过整个端接区521，断开与本体区的连接。
如图6A所示，第一端接区521a中的端接结构600的剖面图。设计第一端接区521a，使有源晶胞阵列520边缘附近的电场迅速扩散。与有源器件类似，第一端接区521中的端接器件结构600形成在适当掺杂（例如N-型）的半导体衬底（图中没有表示出）上。在衬底上，形成一个电压闭锁区603。要注意的是，图6A只表示出了电压闭锁区603的顶部。在电压闭锁区603上方，是一个表面屏蔽区604。适当的掺杂（例如N-型）这两个层，但表面屏蔽层604的掺杂浓度大5-100个数量级。作为示例，但不作为局限，电压闭锁区603的掺杂浓度约为1e14cm3至5e15cm3，表面屏蔽区604的掺杂浓度约为1e15cm3至5e16cm3。这些层可以和有源晶胞区中相应的层同时制备，因此无需进行额外的处理步骤。
端接器件结构600也含有沟槽625，穿过表面屏蔽区604向下延伸。然而，要注意的是，屏蔽沟槽的深度是可变的，在一些实施例中它也可以延伸到电压闭锁区603内。沟槽内衬适当的电介质材料607。作为示例，但不作为局限，电介质材料可以是热氧化物或沉积氧化物。用导电材料填充沟槽625，构成屏蔽电极611。作为示例，但不作为局限，屏蔽电极由多晶硅构成。可以在制备有源器件屏蔽沟槽和屏蔽电极的同一制备过程中，形成端接器件结构的屏蔽沟槽和电极，因此无需使用额外的处理工艺。在表面屏蔽区604的顶面上，屏蔽电极611附近，形成一个适当掺杂（例如P-掺杂）的本体层606。本体层606从屏蔽电极611开始延伸，直到触及下一个沟槽。
为了使电场迅速扩散，电接头614将屏蔽电极611电连接到其左侧的那部分本体层606上。如图6A所示，屏蔽电极611左侧的本体层606，更加靠近有源区。作为示例，但不作为局限，屏蔽电极611和本体区606之间的连接可以由铝等导电材料制成。也可以通过掩埋P-掺杂区609，实现电场扩散。掩埋P-区609形成在每个屏蔽电极611下方。作为示例，但不作为局限，沟槽625加上掩埋P-区609的总深度，与表面屏蔽区604的深度相比，大致相同或者更深。根据图6A-6B所示类型的器件，文中所用术语“深度大致相同”包含深度在表面屏蔽区厚度的±10%以内。在器件表面下方制备掩埋P-区609，比传统的JTE型端接结构更加具有优势。没有了表面的相互影响，掩埋P-区609将可以承受更高的整体BV，而且该BV不会因器件上表面电荷的变化而减小。
作为示例，但不作为局限，可以通过离子注入形成掩埋P-区609。在沟槽中形成电介质材料607和屏蔽电极611之前，先在屏蔽沟槽的底部，注入P-型掺杂物。每个沟槽下方的掩埋P-区609都连接到邻近的掩埋P-区609。此外，最靠近有源晶胞阵列520的本体区606连接到有源晶胞阵列520中的本体区606上。
作为示例，但不作为局限，可以按照如下方式，制备含有有源晶胞阵列和端接区的半导体器件。在第一导电类型的半导体衬底的顶面上，制备第一导电类型的外延层。该外延层包含一个重掺杂的表面屏蔽区，位于轻掺杂的电压闭锁区上方。在外延层中形成多个沟槽。这多个沟槽包含第一子集的沟槽，对应有源晶胞阵列中的多个有源晶胞器件，以及第二子集的沟槽，对应有源晶胞阵列周围的端接区中的多个端接结构。与第一导电类型相反的第二导电类型的掺杂物，注入到沟槽的子集底部，形成掩埋掺杂区。每个掩埋掺杂区都位于多个沟槽中的其中一个沟槽下方，并且延伸到与表面屏蔽区底面相同深度的地方。沟槽侧壁内衬氧化物等绝缘物。沟槽的剩余部分用导电材料填充，形成沟槽屏蔽电极。第二导电类型的掺杂物注入到外延层中，在沟槽附近形成本体区。第一导电类型的掺杂物注入到本体区中，在沟槽附近构成源极区，对应有源晶胞阵列中的有源器件。在这时，遮盖端接区，避免在端接结构中形成源极区。
栅极电极形成在邻近沟槽之间的有源晶胞阵列中，沉积在表面屏蔽区的顶面。形成到端接结构的屏蔽电极的电接头。最靠近有源晶胞阵列的第一区域中的每个端接结构，都包含在其沟槽屏蔽电极和靠近有源晶胞阵列的那部分本体层之间的电接头。第二区域中的每个端接结构都包含在其沟槽屏蔽电极和远离有源晶胞阵列的那部分本体层之间的电接头。如上所述，随着与有源晶胞阵列的距离的增大，第二区域中每个端接结构之间的距离也随之增大。
一旦电场扩散，必须迅速以统一的方式退回到表面。图5B表示通过在屏蔽电极511的垂直壁之间形成电势530，可以使电场转移至表面。
如图6B所示，第二端接区521b中的端接结构601。第二区域601中的这些端接结构的制备方式，与那些在第一端接区521a中的制备方式相同。在本实施例中，仅有两个区别。首先，屏蔽电极611连接到紧挨屏蔽电极611下方的本体层606。如图6B所示，紧挨屏蔽电极611下方的本体层606，就在沟槽右侧附近，离有源区较远。其次，当结构601与有源晶胞区之间的距离增大时，沟槽W之间的距离也随之增大。
尽管以上是本发明的较佳实施例的完整说明，但是也有可能使用各种可选、修正和等效方案。因此，本发明的范围不应局限于以上说明，而应由所附的权利要求书及其全部等效内容决定。本方法中所述步骤的顺序并不用于局限进行相关步骤的特定顺序的要求。任何可选件（无论首选与否），都可与其他任何可选件（无论首选与否）组合。在以下权利要求中，除非特别声明，否则不定冠词“一个”或“一种”都指下文内容中的一个或多个项目的数量。除非在指定的权利要求中用“意思是”特别指出，否则所附的权利要求书应认为是包含意义及功能的限制。权利要求书中没有用“意思是”特别指出用于特定功能的任意项目，都不应认为是35USC§112,?6中具体所述的“意思”或“步骤”。
尽管本发明的内容已经通过上述优选实施例作了详细介绍，但应当认识到上述的描述不应被认为是对本发明的限制。在本领域技术人员阅读了上述内容后，对于本发明的多种修改和替代都将是显而易见的。因此，本发明的保护范围应由所附的权利要求来限定。

Claims (14)

1.一种半导体器件，其特征在于，该器件包含：
一个第一导电类型的半导体衬底；
一个第一导电类型的外延层，其沉积在半导体衬底的顶面上，所述外延层包含一个重掺杂的表面屏蔽区，该表面屏蔽区沉积在轻掺杂的电压闭锁区上方；
一个有源晶胞阵列，其包含一个与第一导电类型相反的第二导电类型的本体区，一个第一导电类型的源极区，以及一个沉积在表面屏蔽区顶面附近的栅极、一个沉积在半导体衬底底面上的漏极，若干个形成在表面屏蔽区中的沟槽，其中用沟槽绝缘材料内衬沟槽，用导电沟槽填充材料填充沟槽，配置所述沟槽与表面屏蔽区上方的源极电极电接触，与源极区以及若干个第二导电类型的掩埋掺杂区电接触，其中每个掩埋掺杂区都沉积在若干个沟槽中的其中一个沟槽的下方，其中掩埋掺杂区延伸到与表面屏蔽区的底面深度相同的地方；
一个包围着有源晶胞阵列的端接区，该端接区包含两个或若干个区域，以及一个断路器，该断路器用于防止本体层和半导体器件的边缘之间出现短路；所述端接区形成在外延层中，所述端接区包含若干个端接结构，每个端接结构都包含一个沟槽屏蔽电极和一个第二导电类型的掩埋掺杂区，使得沟槽和掩埋区的总深度与表面屏蔽区的深度相同；
最靠近有源区的第一区域中的每个所述端接结构都包含一个电接头，该电接头在其沟槽屏蔽电极和靠近有源晶胞阵列的那部分本体层之间；并且
形成在第一区域外部的第二区域中的每个所述端接结构都包含一个电接头，该电接头在其沟槽屏蔽电极和远离有源晶胞阵列的那部分本体层之间，随着与有源晶胞阵列的距离增大，第二区域中每个端接结构之间的距离也随之增大。
2.如权利要求1所述的器件，其特征在于，其中通过一个导电类型与本体和掩埋掺杂区相同的链接区，将掩埋掺杂区连接到本体层上，所述链接区沿沟槽的侧壁沉积。
3.如权利要求2所述的器件，其特征在于，所述断路器是一个由浮动电极构成的第三端接区，该断路器用于断开本体区和链接区之间，所述浮动电极形成在两个额外的端接结构之间，每个额外的端接结构都包含一个沟槽屏蔽电极和一个第二导电类型的掩埋掺杂区，所述沟槽和掩埋区的总深度与表面屏蔽区的深度相同。
4.如权利要求1所述的器件，其特征在于，其中通过一部分沉积在本体层和掩埋掺杂区之间的表面屏蔽区，构成断路器。
5.如权利要求1所述的器件，其特征在于，所述有源晶胞阵列中的每个有源晶胞结构都是场平衡金属氧化物场效应晶体管。
6.如权利要求1所述的器件，其特征在于，其中配置外延层以及形成在其中的结构，使表面屏蔽区充分掺杂，可承受半导体器件击穿电压的1/3，并且使电压闭锁区充分掺杂，可承受半导体器件击穿电压的2/3。
7.如权利要求1所述的器件，其特征在于，所述表面屏蔽区的掺杂浓度比电压闭锁区的掺杂浓度大5-100倍。
8.一种具有有源晶胞阵列和端接区的半导体器件的制备方法，其特征在于，该方法包含以下步骤：
制备一个第一导电类型的半导体衬底；
一个第一导电类型的外延层，其沉积在半导体衬底的顶面上，所述外延层包含一个重掺杂的表面屏蔽区，该表面屏蔽区沉积在轻掺杂的电压闭锁区上方；
制备一个有源晶胞阵列，其包含一个与第一导电类型相反的第二导电类型的本体区，一个第一导电类型的源极区，以及一个沉积在表面屏蔽区顶面附近的栅极、一个沉积在半导体衬底底面上的漏极，若干个形成在表面屏蔽区中的沟槽，其中用沟槽绝缘材料内衬沟槽，用导电沟槽填充材料填充沟槽，配置沟槽与表面屏蔽区上方的源极电极电接触，与源极区以及若干个第二导电类型的掩埋掺杂区电接触，其中每个掩埋掺杂区都沉积在若干个沟槽中的其中一个沟槽的下方，其中掩埋掺杂区延伸到与表面屏蔽区的底面深度相同的地方；
制备一个包围着有源晶胞阵列的端接区，该端接区包含两个或若干个区域，以及一个断路器，其用于防止本体层和半导体器件的边缘之间出现短路；所述端接区形成在外延层中，所述端接区包含若干个端接结构，每个端接结构都包含一个沟槽屏蔽电极和一个第二导电类型的掩埋掺杂区，使得沟槽和掩埋区的总深度与表面屏蔽区的深度相同；
最靠近有源区的第一区域中的每个所述端接结构都包含一个电接头，该电接头在其沟槽屏蔽电极和靠近有源晶胞阵列的那部分本体层之间；并且
形成在第一区域外部的第二区域中的每个所述端接结构都包含一个电接头，该电接头在其沟槽屏蔽电极和远离有源晶胞阵列的那部分本体层之间，随着与有源晶胞阵列的距离增大，第二区域中每个端接结构之间的距离也随之增大。
9.如权利要求8所述的方法，其特征在于，其中通过一个导电类型与本体和掩埋掺杂区相同的链接区，将掩埋掺杂区连接到本体层，所述链接区沿沟槽的侧壁沉积。
10.如权利要求9所述的方法，其特征在于，所述断路器是一个由浮动电极构成的第三端接区，该断路器用于断开本体区和链接区之间，所述浮动电极形成在两个额外的端接结构之间，每个额外的端接结构都包含一个沟槽屏蔽电极和一个第二导电类型的掩埋掺杂区，其中沟槽和掩埋区的总深度与表面屏蔽区的深度相同。
11.如权利要求8所述的方法，其特征在于，其中通过一部分沉积在本体层和掩埋掺杂区之间的表面屏蔽区，构成断路器。
12.如权利要求8所述的方法，其特征在于，所述有源晶胞阵列中的每个有源晶胞结构都是场平衡金属氧化物场效应晶体管。
13.如权利要求8所述的方法，其特征在于，其中配置外延层以及形成在其中的结构，使表面屏蔽区充分掺杂，可承受半导体器件击穿电压的1/3，并且使电压闭锁区充分掺杂，可承受半导体器件击穿电压的2/3。
14.一种具有有源晶胞阵列和端接区的半导体器件的制备方法，其特征在于，该方法包含以下步骤：
制备一个第一导电类型的外延层，其沉积在第一导电类型的半导体衬底的顶面上，所述外延层包含有一个重掺杂的表面屏蔽区，该表面屏蔽区沉积在轻掺杂的电压闭锁区上方；
在外延层中制备若干个沟槽，其中若干个沟槽包含第一子集沟槽，对应有源晶胞阵列中的若干个有源晶胞器件，以及第二子集沟槽，对应有源晶胞阵列周围端接区中的若干个端接结构；
将第二导电类型的掺杂物注入到沟槽子集底部，构成掩埋掺杂区，其中第二导电类型与第一导电类型相反，其中每个掩埋掺杂区都位于若干个沟槽中的其中一个沟槽的下方，其中每个掩埋掺杂区都延伸到与表面屏蔽区底面相同深度的地方；
沟槽侧壁内衬绝缘物；
沟槽的剩余部分用导电材料填充，形成沟槽屏蔽电极；
第二导电类型的掺杂物注入到外延层中，在沟槽附近形成本体区；
第一导电类型的掺杂物注入到本体区中，在沟槽附近构成源极区，对应有源晶胞阵列中的有源器件；
在邻近沟槽之间的有源晶胞阵列中，制备栅极电极，邻近沟槽沉积在表面屏蔽区的顶面附近；
其中最靠近有源晶胞阵列的第一区域中每个端接结构，都包含一个电接头，该电接头在其沟槽屏蔽电极和靠近有源晶胞阵列的那部分本体层之间；并且
其中形成在第一区域外部的第二区域中的每个端接结构，都包含一个电接头，该电接头在其沟槽屏蔽电极和远离有源晶胞阵列的那部分本体层之间，随着离有源晶胞阵列的距离增大，第二区域中每个端接结构之间的距离也随之增大。
CN201310317097.4A 2012-07-30 2013-07-26 用于高压场平衡金属氧化物场效应晶体管的端接结构及其制备方法 Active CN103579346B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/561,300 2012-07-30
US13/561,300 US8680613B2 (en) 2012-07-30 2012-07-30 Termination design for high voltage device

Publications (2)

Publication Number Publication Date
CN103579346A CN103579346A (zh) 2014-02-12
CN103579346B true CN103579346B (zh) 2016-02-17

Family

ID=49994061

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310317097.4A Active CN103579346B (zh) 2012-07-30 2013-07-26 用于高压场平衡金属氧化物场效应晶体管的端接结构及其制备方法

Country Status (3)

Country Link
US (4) US8680613B2 (zh)
CN (1) CN103579346B (zh)
TW (1) TWI503952B (zh)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8785279B2 (en) 2012-07-30 2014-07-22 Alpha And Omega Semiconductor Incorporated High voltage field balance metal oxide field effect transistor (FBM)
US8680613B2 (en) * 2012-07-30 2014-03-25 Alpha And Omega Semiconductor Incorporated Termination design for high voltage device
US9224852B2 (en) * 2011-08-25 2015-12-29 Alpha And Omega Semiconductor Incorporated Corner layout for high voltage semiconductor devices
US8575685B2 (en) * 2011-08-25 2013-11-05 Alpha And Omega Semiconductor Incorporated Buried field ring field effect transistor (BUF-FET) integrated with cells implanted with hole supply path
JP6135364B2 (ja) * 2013-07-26 2017-05-31 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
US20150118810A1 (en) * 2013-10-24 2015-04-30 Madhur Bobde Buried field ring field effect transistor (buf-fet) integrated with cells implanted with hole supply path
WO2015090971A1 (en) * 2013-12-16 2015-06-25 Abb Technology Ag Edge termination for semiconductor devices and corresponding fabrication method
JP6169966B2 (ja) 2013-12-26 2017-07-26 トヨタ自動車株式会社 半導体装置及び半導体装置の製造方法
US9178015B2 (en) * 2014-01-10 2015-11-03 Vishay General Semiconductor Llc Trench MOS device having a termination structure with multiple field-relaxation trenches for high voltage applications
US9484404B2 (en) * 2014-01-29 2016-11-01 Stmicroelectronics S.R.L. Electronic device of vertical MOS type with termination trenches having variable depth
JP6193163B2 (ja) * 2014-03-25 2017-09-06 トヨタ自動車株式会社 絶縁ゲート型半導体装置
DE102014005879B4 (de) * 2014-04-16 2021-12-16 Infineon Technologies Ag Vertikale Halbleitervorrichtung
US9806186B2 (en) 2015-10-02 2017-10-31 D3 Semiconductor LLC Termination region architecture for vertical power transistors
US9583586B1 (en) 2015-12-22 2017-02-28 Alpha And Omega Semiconductor Incorporated Transient voltage suppressor (TVS) with reduced breakdown voltage
US20180366569A1 (en) * 2016-06-10 2018-12-20 Maxpower Semiconductor Inc. Trench-Gated Heterostructure and Double-Heterostructure Active Devices
KR102140358B1 (ko) * 2016-12-23 2020-08-03 매그나칩 반도체 유한회사 잡음 감소를 위한 분리 구조를 갖는 통합 반도체 소자
JP2019046991A (ja) * 2017-09-04 2019-03-22 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US11081554B2 (en) * 2017-10-12 2021-08-03 Semiconductor Components Industries, Llc Insulated gate semiconductor device having trench termination structure and method
US10580868B2 (en) 2018-03-27 2020-03-03 Alpha And Omega Semiconductor (Cayman) Ltd. Super-junction corner and termination structure with improved breakdown and robustness
CN110838486B (zh) * 2018-08-17 2023-04-07 力智电子股份有限公司 功率晶体管元件
US10720530B2 (en) 2018-09-27 2020-07-21 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and methods of forming same
JP6648331B1 (ja) * 2019-06-07 2020-02-14 新電元工業株式会社 半導体装置及び半導体装置の製造方法
US11257947B2 (en) * 2020-05-05 2022-02-22 Cystech Electronics Corp. Metal oxide semiconductor field effect transistor and method for manufacturing the same
CN113410139A (zh) 2020-07-02 2021-09-17 台湾积体电路制造股份有限公司 半导体结构及其形成方法
CN113764527B (zh) * 2021-09-06 2023-03-24 华羿微电子股份有限公司 一种mosfet器件沟槽终端及制备方法
CN117577691B (zh) * 2024-01-16 2024-05-24 赛晶亚太半导体科技(浙江)有限公司 一种具有终端结构的半导体器件及其制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101924127A (zh) * 2009-06-12 2010-12-22 费查尔德半导体有限公司 电极半导体整流器降低的处理灵敏度
CN102244096A (zh) * 2011-07-19 2011-11-16 天津中环半导体股份有限公司 3300伏平面非穿通型绝缘栅极晶体管芯片及制造工艺
CN102460652A (zh) * 2009-05-12 2012-05-16 克里公司 用于碳化硅器件的扩散结终端结构及制造并入其的碳化硅器件的方法

Family Cites Families (57)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3391287A (en) 1965-07-30 1968-07-02 Westinghouse Electric Corp Guard junctions for p-nu junction semiconductor devices
US4158206A (en) 1977-02-07 1979-06-12 Rca Corporation Semiconductor device
GB2131603B (en) 1982-12-03 1985-12-18 Philips Electronic Associated Semiconductor devices
US4648174A (en) 1985-02-05 1987-03-10 General Electric Company Method of making high breakdown voltage semiconductor device
US4941026A (en) 1986-12-05 1990-07-10 General Electric Company Semiconductor devices exhibiting minimum on-resistance
US5637898A (en) 1995-12-22 1997-06-10 North Carolina State University Vertical field effect transistors having improved breakdown voltage capability and low on-state resistance
DE19611045C1 (de) 1996-03-20 1997-05-22 Siemens Ag Durch Feldeffekt steuerbares Halbleiterbauelement
US5998833A (en) 1998-10-26 1999-12-07 North Carolina State University Power semiconductor devices having improved high frequency switching and breakdown characteristics
US6545316B1 (en) 2000-06-23 2003-04-08 Silicon Wireless Corporation MOSFET devices having linear transfer characteristics when operating in velocity saturation mode and methods of forming and operating same
US6452230B1 (en) 1998-12-23 2002-09-17 International Rectifier Corporation High voltage mosgated device with trenches to reduce on-resistance
US6252288B1 (en) 1999-01-19 2001-06-26 Rockwell Science Center, Llc High power trench-based rectifier with improved reverse breakdown characteristic
JP4774580B2 (ja) 1999-08-23 2011-09-14 富士電機株式会社 超接合半導体素子
DE19943143B4 (de) 1999-09-09 2008-04-24 Infineon Technologies Ag Halbleiterbauelement für hohe Sperrspannungen bei gleichzeitig niedrigem Einschaltwiderstand und Verfahren zu dessen Herstellung
JP3804375B2 (ja) * 1999-12-09 2006-08-02 株式会社日立製作所 半導体装置とそれを用いたパワースイッチング駆動システム
US6803626B2 (en) 2002-07-18 2004-10-12 Fairchild Semiconductor Corporation Vertical charge control semiconductor device
US7221011B2 (en) 2001-09-07 2007-05-22 Power Integrations, Inc. High-voltage vertical transistor with a multi-gradient drain doping profile
JP3908572B2 (ja) 2002-03-18 2007-04-25 株式会社東芝 半導体素子
TW583748B (en) 2003-03-28 2004-04-11 Mosel Vitelic Inc The termination structure of DMOS device
US7078780B2 (en) * 2004-04-19 2006-07-18 Shye-Lin Wu Schottky barrier diode and method of making the same
JP4414863B2 (ja) 2004-10-29 2010-02-10 トヨタ自動車株式会社 絶縁ゲート型半導体装置およびその製造方法
JP4940546B2 (ja) * 2004-12-13 2012-05-30 株式会社デンソー 半導体装置
JP4860929B2 (ja) 2005-01-11 2012-01-25 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US7659570B2 (en) 2005-05-09 2010-02-09 Alpha & Omega Semiconductor Ltd. Power MOSFET device structure for high frequency applications
CN103094348B (zh) 2005-06-10 2016-08-10 飞兆半导体公司 场效应晶体管
US7629631B2 (en) 2005-06-21 2009-12-08 Hamza Yilmaz High voltage semiconductor devices with JFET regions containing dielectrically isolated junctions
US8084815B2 (en) 2005-06-29 2011-12-27 Fairchild Korea Semiconductor Ltd. Superjunction semiconductor device
JP2007012858A (ja) * 2005-06-30 2007-01-18 Toshiba Corp 半導体素子及びその製造方法
US20070181927A1 (en) 2006-02-03 2007-08-09 Yedinak Joseph A Charge balance insulated gate bipolar transistor
US8193580B2 (en) 2009-08-14 2012-06-05 Alpha And Omega Semiconductor, Inc. Shielded gate trench MOSFET device and fabrication
JP4980663B2 (ja) 2006-07-03 2012-07-18 ルネサスエレクトロニクス株式会社 半導体装置および製造方法
US7825431B2 (en) 2007-12-31 2010-11-02 Alpha & Omega Semicondictor, Ltd. Reduced mask configuration for power MOSFETs with electrostatic discharge (ESD) circuit protection
US20090242973A1 (en) 2008-03-31 2009-10-01 Alpha & Omega Semiconductor, Ltd. Source and body contact structure for trench-dmos devices using polysilicon
US7960783B2 (en) 2008-08-25 2011-06-14 Maxpower Semiconductor Inc. Devices containing permanent charge
US8299494B2 (en) 2009-06-12 2012-10-30 Alpha & Omega Semiconductor, Inc. Nanotube semiconductor devices
US8586414B2 (en) 2010-12-14 2013-11-19 Alpha & Omega Semiconductor, Inc. Top exposed package and assembly method
US8466510B2 (en) 2009-10-30 2013-06-18 Alpha And Omega Semiconductor Incorporated Staggered column superjunction
US8519476B2 (en) 2009-12-21 2013-08-27 Alpha And Omega Semiconductor Incorporated Method of forming a self-aligned charge balanced power DMOS
US8476698B2 (en) 2010-02-19 2013-07-02 Alpha And Omega Semiconductor Incorporated Corner layout for superjunction device
US8581376B2 (en) 2010-03-18 2013-11-12 Alpha & Omega Semiconductor Incorporated Stacked dual chip package and method of fabrication
JP5901003B2 (ja) 2010-05-12 2016-04-06 ルネサスエレクトロニクス株式会社 パワー系半導体装置
US9214417B2 (en) 2010-06-18 2015-12-15 Alpha And Omega Semiconductor Incorporated Combined packaged power semiconductor device
US8829640B2 (en) 2011-03-29 2014-09-09 Alpha And Omega Semiconductor Incorporated Configuration and method to generate saddle junction electric field in edge termination
US8575685B2 (en) 2011-08-25 2013-11-05 Alpha And Omega Semiconductor Incorporated Buried field ring field effect transistor (BUF-FET) integrated with cells implanted with hole supply path
US9224852B2 (en) 2011-08-25 2015-12-29 Alpha And Omega Semiconductor Incorporated Corner layout for high voltage semiconductor devices
US8785279B2 (en) 2012-07-30 2014-07-22 Alpha And Omega Semiconductor Incorporated High voltage field balance metal oxide field effect transistor (FBM)
US8680613B2 (en) 2012-07-30 2014-03-25 Alpha And Omega Semiconductor Incorporated Termination design for high voltage device
US8610235B2 (en) 2011-09-22 2013-12-17 Alpha And Omega Semiconductor Incorporated Trench MOSFET with integrated Schottky barrier diode
US8569780B2 (en) 2011-09-27 2013-10-29 Force Mos Technology Co., Ltd. Semiconductor power device with embedded diodes and resistors using reduced mask processes
US8466514B2 (en) 2011-10-17 2013-06-18 Force Mos Technology Co., Ltd. Semiconductor power device integrated with improved gate source ESD clamp diodes
CN202839620U (zh) 2012-02-29 2013-03-27 比亚迪股份有限公司 一种超级结mosfet元器件
US8753935B1 (en) 2012-12-21 2014-06-17 Alpha And Omega Semiconductor Incorporated High frequency switching MOSFETs with low output capacitance using a depletable P-shield
US9196534B2 (en) 2013-02-24 2015-11-24 Alpha And Omega Semiconductor Incorporated Method for preparing semiconductor devices applied in flip chip technology
US9105494B2 (en) 2013-02-25 2015-08-11 Alpha and Omega Semiconductors, Incorporated Termination trench for power MOSFET applications
US9082790B2 (en) 2013-07-18 2015-07-14 Alpha And Omega Semiconductor Incorporated Normally on high voltage switch
US9214419B2 (en) 2014-02-28 2015-12-15 Alpha And Omega Semiconductor Incorporated Power semiconductor device and preparation method thereof
US9595587B2 (en) 2014-04-23 2017-03-14 Alpha And Omega Semiconductor Incorporated Split poly connection via through-poly-contact (TPC) in split-gate based power MOSFETs
US9318587B2 (en) 2014-05-30 2016-04-19 Alpha And Omega Semiconductor Incorporated Injection control in semiconductor power devices

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102460652A (zh) * 2009-05-12 2012-05-16 克里公司 用于碳化硅器件的扩散结终端结构及制造并入其的碳化硅器件的方法
CN101924127A (zh) * 2009-06-12 2010-12-22 费查尔德半导体有限公司 电极半导体整流器降低的处理灵敏度
CN102244096A (zh) * 2011-07-19 2011-11-16 天津中环半导体股份有限公司 3300伏平面非穿通型绝缘栅极晶体管芯片及制造工艺

Also Published As

Publication number Publication date
US20170148910A1 (en) 2017-05-25
US9064897B2 (en) 2015-06-23
US20140027840A1 (en) 2014-01-30
US20140193958A1 (en) 2014-07-10
US10069005B2 (en) 2018-09-04
CN103579346A (zh) 2014-02-12
US9577072B2 (en) 2017-02-21
US8680613B2 (en) 2014-03-25
US20150279984A1 (en) 2015-10-01
TWI503952B (zh) 2015-10-11
TW201405774A (zh) 2014-02-01

Similar Documents

Publication Publication Date Title
CN103579346B (zh) 用于高压场平衡金属氧化物场效应晶体管的端接结构及其制备方法
TWI552352B (zh) 金屬帶保護環溝槽短接本體區以縮小端接區之半導體功率元件結構
US8816468B2 (en) Schottky rectifier
CN103579345B (zh) 高压场平衡金属氧化物场效应晶体管
CN103247681B (zh) 沟槽底部氧化物屏蔽以及三维p-本体接触区的纳米mosfet
JP5787853B2 (ja) 電力用半導体装置
US8872264B2 (en) Semiconductor device having a floating semiconductor zone
US20070181927A1 (en) Charge balance insulated gate bipolar transistor
JP2011512676A (ja) ブレークダウン電圧を向上するエッジ終端
US9006062B2 (en) Method of manufacturing a semiconductor device including an edge area
CN102420251A (zh) 一种具有非均匀浮岛结构的vdmos器件
JP6208579B2 (ja) 半導体装置
EP3659180B1 (en) Insulated gate power semiconductor device and method for manufacturing such device
KR20190136095A (ko) 개선된 트렌치 보호를 갖는 트렌치 기반 디바이스
KR20000064987A (ko) 전계 효과-제어 가능 반도체 소자
CN103560086B (zh) 可改善雪崩能力的超结半导体器件的制备方法
CN108074963A (zh) 超结器件及其制造方法
CN104576730B (zh) 超级结器件及其制造方法
CN104064596A (zh) Nldmos器件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20200428

Address after: Ontario, Canada

Patentee after: World semiconductor International Limited Partnership

Address before: 475 oakmead Park Road, Sunnyvale, California 94085, USA

Patentee before: Alpha and Omega Semiconductor Inc.

TR01 Transfer of patent right