CN103560114A - 一种tft阵列基板及其制造方法、显示装置 - Google Patents

一种tft阵列基板及其制造方法、显示装置 Download PDF

Info

Publication number
CN103560114A
CN103560114A CN201310573218.1A CN201310573218A CN103560114A CN 103560114 A CN103560114 A CN 103560114A CN 201310573218 A CN201310573218 A CN 201310573218A CN 103560114 A CN103560114 A CN 103560114A
Authority
CN
China
Prior art keywords
pattern
electrode
tft array
active layer
semiconductor active
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310573218.1A
Other languages
English (en)
Other versions
CN103560114B (zh
Inventor
孔祥春
曹占锋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201310573218.1A priority Critical patent/CN103560114B/zh
Publication of CN103560114A publication Critical patent/CN103560114A/zh
Application granted granted Critical
Publication of CN103560114B publication Critical patent/CN103560114B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78642—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78681—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising AIIIBV or AIIBVI or AIVBVI semiconductor materials, or Se or Te
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Abstract

本发明实施例提供一种TFT阵列基板及其制造方法、显示装置，涉及显示技术领域。可以简化垂直结构TFT的制作工序，减少构图工艺使用次数。阵列基板包括在基板表面形成的漏电极的图案，在漏电极的图案的表面通过半导体化处理形成有半导体有源层的图案，在该半导体有源层的图案的表面形成有源电极的图案，其中漏电极、半导体有源层、源电极的图案通过一次构图工艺形成。

Description

一种TFT阵列基板及其制造方法、显示装置
技术领域
本发明涉及显示技术领域，尤其涉及一种TFT阵列基板及其制造方法、显示装置。
背景技术
随着显示技术的飞速发展，TFT-LCD（Thin Film Transistor LiquidCrystal Display，薄膜晶体管液晶显示器）作为一种平板显示装置，因其具有体积小、功耗低、无辐射以及制作成本相对较低等特点，而越来越多地被应用于高性能显示领域当中。
TFT-LCD由阵列基板和彩膜基板构成。现有技术中的TFT-LCD的阵列基板通常由矩阵形式排列的多个像素结构组成，其典型的结构如图1所示，包括横纵交叉的栅线10以及数据线11划分而成的多个像素单元12，在栅线10与数据线11的交叉位置处设置有薄膜晶体管（TFT）。TFT所在区域的大小与阵列基板的像素开口率有关，TFT所在区域越大，像素开口率就越小，因此会降低光线的出光率，从而影响显示器的显示效果。
为了提高像素的开口率，现有技术中可以采用一种顶栅型垂直TFT结构，如图2所示。这样一种结构的TFT，其漏电极13和源电极14采用重叠的方式制作，因此与具有平行的源、漏电极的TFT相比较，该顶栅型垂直结构的TFT区域相对较小，从而可以使得像素区域能够得到较大的开口面积，从而提高像素开口率。
然而现有技术中，如图2所示，在制作顶栅型垂直结构TFT的过程中，首先，在形成有像素电极15图案的基板表面涂覆一种金属材料再通过构图工艺形成漏电极13的图案，然后在形成有上述图案的基板表面沉积半导体材料，从而通过构图工艺形成半导体有源层16的图案；之后在形成有半导体有源层16图案的基板表面再次涂覆另一种金属材料，从而通过构图工艺形成源电级14的图案；接下来在形成有源电极14图案的基板表面通过构图工艺依次形成栅极17、钝化层18以及公共电极19的图案。这样一来，在制作过程中由于多次采用涂覆或沉积工艺使得制作加工工序复杂，导致生产效率低，生产成本提高。并且多次构图工艺的使用会导致加工误差的叠加，从而降低了产品质量。
发明内容
本发明的实施例提供一种TFT阵列基板及其制造方法、显示装置。可以简化垂直结构TFT的制作工序，减少构图工艺使用次数。
为达到上述目的，本发明的实施例采用如下技术方案：
本发明实施例的一方面提供一种TFT阵列基板的制造方法，包括：
在基板表面形成第一金属层；
在所述第一金属层的表面通过半导体化处理形成半导体有源层；
在所述半导体有源层的表面形成第二金属层；
通过构图工艺形成包括漏电极、所述半导体有源层、源电极的图案。
本发明实施例的另一方面提供一种TFT阵列基板，包括：
形成在基板表面的漏电极的图案；
所述漏电极的图案的表面通过半导体化处理形成有半导体有源层的图案；
所述半导体有源层的图案的表面形成有源电极的图案。
本发明实施例的又一方面提供一种显示装置，包括如上所述的任意一种TFT阵列基板。
本发明提供一种TFT阵列基板及其制造方法、显示装置。该方法包括在基板表面形成漏电极的图案，在漏电极的图案的表面通过半导体化处理形成半导体有源层的图案，在该半导体有源层的图案的表面形成源电极的图案，其中漏电极、半导体有源层、源电极的图案通过一次构图工艺形成。这样一来，可以简化制作工序，减少制作工艺。从而提高生产效率，降低生产成本。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为现有技术提供的一种TFT阵列基板结构俯视图；
图2为现有技术提供的一种TFT阵列基板结构示意图；
图3为本发明实施例提供的一种TFT阵列基板的制造方法流程图；
图4为本发明实施例提供的一种TFT阵列基板的结构及制造方法示意图；
图5为本发明实施例提供的一种TFT阵列基板的制造方法示意图；
图6为本发明实施例提供的另一种TFT阵列基板的结构示意图；
图7为本发明实施例提供的又一种TFT阵列基板的结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明实施例提供一种TFT阵列基板的制造方法，如图3、图4所示，包括：
S101、在基板01表面形成第一金属层03。其中，基板01为透明基板，可以采用透明玻璃或者透明树脂材料制成。
S102、在第一金属层03的表面通过半导体化处理形成半导体有源层16。
S103、在半导体有源层16的表面形成第二金属层04。
S104、通过构图工艺形成包括漏电极13、半导体有源层16、源电极14的图案。
需要说明的是，在本发明中，构图工艺可指包括光刻工艺，或，包括光刻工艺以及刻蚀步骤，同时还可以包括打印、喷墨等其他用于形成预定图形的工艺；光刻工艺，是指包括成膜、曝光、显影等工艺过程的利用光刻胶、掩模板、曝光机等形成图形的工艺。可根据本发明中所形成的结构选择相应的构图工艺。
本发明提供一种TFT阵列基板的制造方法。该方法包括在基板表面形成漏电极的图案，在漏电极的图案的表面通过半导体化处理形成半导体有源层的图案，在该半导体有源层的图案的表面形成源电极的图案，其中漏电极、半导体有源层、源电极的图案通过一次构图工艺形成。这样一来，可以简化制作工序，减少制作工艺。从而提高生产效率，降低生产成本。
进一步地，上述半导体化处理可以包括：
通过氧化工艺对第一金属层03进行氧化形成具有半导体特性的金属氧化层。
其中，所述氧化工艺包括离子注入方式或者电化学方式。优选的，第一金属层03和第二金属层04均可以采用金属铜构成。通过对金属铜进行氧化形成氧化亚铜半导体薄膜，因此半导体有源层16可以为上述氧化亚铜半导体薄膜。
具体的，当第一金属层03和第二金属层04采用金属铜构成时，可以在第一金属层03表面通过离子注入方式使其转变为氧化亚铜纳米薄膜；或者，将第一金属层03置于高温的氧气环境中使得第一金属层03的表面形成氧化亚铜纳米薄膜；又或者，将第一金属层03置于乙醇环境下使得第一金属层03的表面形成氧化亚铜纳米薄膜。然后将上述氧化亚铜纳米薄膜作为半导体有源层16。再在上述半导体有源层16的表面再沉积一层金属铜形成第二金属层04。这样一来，只要提供可以对第一金属层03进行氧化的加工条件，就可以形成上述铜-氧化亚铜薄膜-铜的结构，而无需多次通过涂覆、溅射或者沉积等工艺来形成上述结构。从而简化制作工艺，降低加工难度和生产成本。当然，上述仅仅对第一金属层进行半导体化处理的举例说明，其他方式在这里不再一一举例说明，但都应当属于本发明的保护范围。
需要说明的是，金属铜的氧化物可以为氧化铜和氧化亚铜，它们具有半导体特性，即在常温下其导电性能介于导体(conductor)与绝缘体(insulator)之间。本发明实施例优选氧化亚铜作为构成半导体有源层16的图案。当然，在本发明实施例中，以金属铜为例对第一金属层03、半导体有源层16以及第二金属层04进行举例说明，其它具有半导体特性的氧化物所对应的金属在这里不再一一举例，但都应当属于本发明的保护范围。
进一步地，上述构图工艺可以包括：
在基板01与第一金属层03之间形成电极层02。
采用半色调掩膜板通过掩膜曝光工艺依次形成包括第一透明电极20、漏电极13、半导体有源层16、源电极14图案的阶梯状堆叠结构。
其中，漏电极13、半导体有源层16以及源电极14图案的面积小于第一透明电极20图案的面积。
具体的，如图5所示，在依次形成有电极层02、第一金属层03、半导体有源层16、第二金属层04的基板表面涂覆光刻胶05，通过半色调掩膜板对光刻胶05进行曝光处理，形成未曝光区域P1、半曝光区域P2以及全曝光区域P3。然后对光刻胶05进行显影，将位于曝光区域P1的光刻胶完全保留；将位于半曝光区域P2的光刻胶部分去除；将位于全曝光区域P3的光刻胶完全去除。其中如图5所示，未曝光区域P1与漏电极13、半导体有源层16、源电极14所在区域的位置相对应；半曝光区域与第一透明电极20所在区域的位置相对应；基板上其余部分与全曝光区域的位置相对应。
在对光刻胶进行掩膜曝光后，先通过刻蚀工艺去除与完全曝光区域P3相应的电极层02、第一金属层03、半导体有源层16、第二金属层04；对光刻胶05进行灰化处理，以去除半曝光区域P2的所有光刻胶05以及未曝光区域P1的部分光刻胶，然后通过刻蚀工艺去除半曝光区域P2相应的第一金属层03、半导体有源层16、第二金属层04；最后将未曝光区域P1的光刻胶完全去除，在基板01上形成包括第一透明电极20、漏电极13、半导体有源层16、源电极14的图案。这样一来，采用半色调掩模板可以实现通过一次构图工艺在基板01上依次形成包括第一透明电极20、漏电极13、半导体有源层16、源电极14的图案。
进一步地，如图6所示，该方法还可以包括：
在形成源电极14图案的基板表面通过构图工艺依次形成栅极绝缘层21、栅极17的图案。从而完成TFT阵列基板的制作。
具体的，栅极17的图案与半导体有源层16的图案分别位于栅极绝缘层21图案的两侧。并且栅极17的图案位于远离基板01的一侧，漏电极13、有源层16、源电极14以及栅极17依次沿垂直于基板01的方向堆叠而成。这样一来，就可以形成顶栅型垂直结构的TFT阵列基板。这样一种结构的TFT，其漏电极13和源电极14采用重叠的方式制作，因此与传统的具有沟道的TFT结构相比较，该顶栅型垂直结构的TFT区域相对较小，从而可以使得像素区域能够得到较大的开口面积，从而提高像素开口率。
进一步地，如图7所示，在形成半导体有源层16图案的步骤之前还包括：
形成反射电极22的图案；反射电极22与漏电极13同层同材料。
其中，反射电极22的面积小于第一透明电极20的面积。即，该反射电极22不能完全覆盖在第一透明电极20上。例如，对于半反半透结构的阵列基板而言，反射电极22构成的反射区域的面积为像素区域的一部分，而像素区域的另一部分为上述反射电极22未覆盖的第一透明电极20构成的透射区域。
具体的，可以此采用前述的掩膜曝光工艺在基板上形成漏电极13的同时形成与该漏电极13同层同材料的反射电极22。这样一来，就可以完成半透半反式阵列基板的制作。无需额外增加制作反射电极的工艺，从而简化加工工序，提高生产率。
需要说明的是，采用这种半反半透式的阵列基板加工而成的显示器在其透光区域可以以背光源发出的光线作为光源进行显示，而反射区域可以以将射入显示器自然光反射后作为光源进行显示。这样一来，半透半反式显示器即可以节省电力又可以在夜晚或微光环境下使用。
进一步地，如图7所示，该TFT阵列基板的制造方法还可以包括：
在形成有栅极绝缘层21、栅极17图案的基板表面通过构图工艺依次形成钝化层18、第二透明电极23的图案。
需要说明的是，本发明实施例提供的阵列基板可以适用于TN（Twist Nematic，扭曲向列）型、AD-SDS（Advanced-Super DimensionalSwitching，简称为ADS，高级超维场开关）型、IPS（In Plane Switch，横向电场效应）型等类型的液晶显示装置的生产。无论上述哪种液晶显示装置都包括对盒成形的彩膜基板和阵列基板。不同的是，TN型显示装置的公共电极设置在彩膜基板上，像素电极设置在阵列基板上；ADS型显示装置和IPS型显示装置的公共电极和像素电极均设置在阵列基板上。
如图7所示，第一透明电极20与第二透明电极23均设置在阵列基板上。可选的，第一透明电极20为像素电极，第二透明电极23为公共电极；或，
第一透明电极20还可以为公共电极，第二透明电极23还可以为像素电极。具体的，可以通过对电极层02进行构图工艺处理，同时形成第一透明电极20和导电电极结构，其中第一透明电极20和导电电极并不电连接，该导电电极与漏电极13相连接。当第一透明电极20为公共电极，第二透明电极23为像素电极时，该像素电极可以通过位于栅极绝缘层21和钝化层18上的过孔与漏电极13（或者导电电极）电连接。当然，以上也仅是对本发明中具体电极结构的举例说明，而并非对本发明所做的限制。
具体的，第一透明电极20可以为面状结构，第二透明电极23可以为相互间隔的狭缝结构；或，第一透明电极20和第二透明电极23均可以为狭缝结构。
例如，本发明实施例提供的阵列基板可以适用于AD-SDS（Advanced-Super Dimensional Switching，简称为ADS，高级超维场开关）型的液晶显示装置的生产。以第一透明电极20和第二透明电极23均为间隔设置的狭缝结构的电极为例，这样一种结构的阵列基板通常被用作ADS型液晶显示装置的生产，ADS技术通过同一平面内像素电极边缘所产生的平行电场以及像素电极层与公共电极层间产生的纵向电场形成多维电场，使液晶盒内像素电极间、电极正上方所有取向液晶分子都能够产生旋转转换，与其他类型的显示装置相比，ADS型液晶显示装置进一步提高了平面取向系液晶工作效率并增大了透光效率。
在ADS型显示装置的阵列基板中，公共电极和像素电极可以异层设置，其中位于上层的电极包含多个狭缝型电极，位于下层的电极包含多个狭缝型电极或为平板形电极。
异层设置是针对至少两种图案而言的，至少两种图案异层设置是指，分别将至少两层薄膜通过构图工艺形成至少两种图案。对于两种图案异层设置是指，通过构图工艺，由两层薄膜各形成一种图案。例如，公共电极和像素电极异层设置是指：由第一层透明导电薄膜通过构图工艺形成下层电极，由第二层透明导电薄膜通过构图工艺形成上层电极，其中，下层电极为公共电极（或像素电极），上层电极为像素电极（或公共电极）。
在IPS型显示装置的阵列基板中，公共电极和像素电极同层设置，公共电极包含多个狭缝型电极，像素电极包含多个狭缝型电极，多个狭缝型电极之间间隔设置。
同层设置是针对至少两种图案而言的；至少两种图案同层设置是指：将同一薄膜通过构图工艺形成至少两种图案。例如，公共电极和像素电极同层设置是指：由同一透明导电薄膜通过构图工艺形成像素电极和公共电极。其中，像素电极是指通过开关单元（例如，可以是薄膜晶体管）与数据线电连接的电极，公共电极是指和公共电极线电连接的电极。
本发明实施例提供一种TFT阵列基板，如图4所示，包括：
形成在基板01表面的漏电极13的图案。其中，基板01为透明基板，可以采用透明玻璃或者透明树脂材料制成。
漏电极13的图案的表面通过半导体化处理形成有半导体有源层16的图案。
半导体有源层16的图案的表面形成有源电极14的图案。
需要说明的是，在本发明中，构图工艺可指包括光刻工艺，或，包括光刻工艺以及刻蚀步骤，同时还可以包括打印、喷墨等其他用于形成预定图形的工艺；光刻工艺，是指包括成膜、曝光、显影等工艺过程的利用光刻胶、掩模板、曝光机等形成图形的工艺。可根据本发明中所形成的结构选择相应的构图工艺。
需要说明的是，上述半导体化处理可以包括：
通过氧化工艺对第一金属层03进行氧化形成具有半导体特性的金属氧化层。
其中，所述氧化工艺包括离子注入方式或者电化学方式。优选的，第一金属层03和第二金属层04均可以采用金属铜构成。通过对金属铜进行氧化形成氧化亚铜半导体薄膜，因此半导体有源层16可以为上述氧化亚铜半导体薄膜。
具体的，当第一金属层03和第二金属层04采用金属铜构成时，可以在第一金属层03表面通过离子注入方式使其转变为氧化亚铜纳米薄膜；或者，将第一金属层03置于高温的氧气环境中形成氧化亚铜纳米薄膜；又或者，将第一金属层03置于乙醇环境下从而形成氧化亚铜纳米薄膜。然后将上述氧化亚铜纳米薄膜作为半导体有源层16。再在上述半导体有源层16的表面再沉积一层金属铜形成第二金属层04。这样一来，只要提供可以对第一金属层03进行氧化的加工条件，就可以形成上述铜-氧化亚铜薄膜-铜的结构，而无需多次通过涂覆、溅射或者沉积等工艺来形成上述结构。从而简化制作工艺，降低加工难度和生产成本。当然，上述仅仅对第一金属层进行半导体化处理的举例说明，其他方式在这里不再一一举例说明，但都应当属于本发明的保护范围。
需要说明的是，金属铜的氧化物可以为氧化铜和氧化亚铜，它们具有半导体特性，即在常温下其导电性能介于导体(conductor)与绝缘体(insulator)之间。本发明实施例优选氧化亚铜作为构成半导体有源层16的图案。当然，在本发明实施例中，以金属铜为例对第一金属层03、半导体有源层16以及第二金属层04进行举例说明，其它具有半导体特性的氧化物所对应的金属在这里不再一一举例，但都应当属于本发明的保护范围。
本发明提供一种TFT阵列基板。该阵列基板包括在基板表面形成的漏电极的图案，在漏电极的图案的表面通过半导体化处理形成有半导体有源层的图案，在该半导体有源层的图案的表面形成有源电极的图案，其中漏电极、半导体有源层、源电极的图案通过一次构图工艺形成。这样一来，可以简化制作工序，减少制作工艺。从而提高生产效率，降低生产成本。
进一步地，如图4所示，基板01与漏电极13之间形成有第一透明电极20。
第一透明电极20、漏电极13、半导体有源层16、源电极14图案为阶梯状堆叠结构。
其中，漏电极13、半导体有源层16以及源电极14图案的面积小于第一透明电极20图案的面积。上述阶梯状堆叠结构可以采用半色调掩膜板通过一次构图工艺形成，从而可以减少制作阵列基板的构图工艺。
进一步地，如图6所示，该TFT阵列基板还包括：
源电极14图案的表面形成有栅极绝缘层21的图案；
栅极绝缘层图案21的表面形成有栅极17的图案。
其中，栅极17的图案与半导体有源层16的图案分别位于栅极绝缘层21图案的两侧。这样一来，就可以形成顶栅型垂直结构的TFT阵列基板。这样一种结构的TFT，其漏电极13和源电极14采用重叠的方式制作，因此与传统的具有沟道的TFT结构相比较，该顶栅型垂直结构的TFT区域相对较小，从而可以使得像素区域能够得到较大的开口面积，从而提高像素开口率。
本发明实施例提供一种显示装置，包括如上所述的任意一种TFT阵列基板。具有与本发明前述实施例提供的阵列基板相同的有益效果，由于阵列基板在前述实施例中已经进行了详细说明，此处不再赘述。
该显示装置具体可以为液晶显示器、液晶电视、数码相框、手机、平板电脑等任何具有显示功能的液晶显示产品或者部件。
本发明提供一种显示装置。该显示装置包括TFT阵列基板。该TFT阵列基板包括在基板表面形成的漏电极的图案，在漏电极的图案的表面通过半导体化处理形成有半导体有源层的图案，在该半导体有源层的图案的表面形成有源电极的图案，其中漏电极、半导体有源层、源电极的图案通过一次构图工艺形成。这样一来，可以简化制作工序，减少制作工艺。从而提高生产效率，降低生产成本。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (15)

1.一种TFT阵列基板的制造方法，其特征在于，包括：
在基板表面形成第一金属层；
在所述第一金属层的表面通过半导体化处理形成半导体有源层；
在所述半导体有源层的表面形成第二金属层；
通过构图工艺形成包括漏电极、所述半导体有源层、源电极的图案。
2.根据权利要求1所述的TFT阵列基板的制造方法，其特征在于，半导体化处理包括：
通过氧化工艺对第一金属层进行氧化形成具有半导体特性的金属氧化层。
3.根据权利要求2所述的TFT阵列基板的制造方法，其特征在于，
所述第一金属层和所述第二金属层均采用金属铜制成；
所述半导体有源层为氧化亚铜半导体薄膜。
4.根据权利要求1或2所述的TFT阵列基板的制造方法，其特征在于，所述构图工艺包括：
在所述基板与所述第一金属层之间形成电极层；
采用半色调掩膜板通过掩膜曝光工艺依次形成包括第一透明电极、所述漏电极、所述半导体有源层、所述源电极图案的阶梯状堆叠结构；
其中，所述漏电极、所述半导体有源层以及所述源电极图案的面积小于所述第一透明电极图案的面积。
5.根据权利要求1或2所述的TFT阵列基板的制造方法，其特征在于，所述方法还包括：
在形成源电极图案的基板表面通过构图工艺依次形成栅极绝缘层、栅极的图案。
6.根据权利要求5所述的TFT阵列基板的制造方法，其特征在于，所述栅极的图案与所述半导体有源层的图案分别位于所述栅极绝缘层图案的两侧。
7.根据权利要求6所述的TFT阵列基板的制造方法，其特征在于，在形成所述半导体有源层图案的步骤之前还包括：
形成反射电极的图案；所述反射电极与所述漏电极同层同材料；
其中，所述反射电极的面积小于所述第一透明电极的面积。
8.根据权利要求7所述的TFT阵列基板的制造方法，其特征在于，还包括：
在形成有所述栅极绝缘层、所述栅极图案的基板表面通过构图工艺依次形成钝化层、第二透明电极的图案。
9.根据权利要求8所述的TFT阵列基板的制造方法，其特征在于，
所述第一透明电极为像素电极，第二透明电极为公共电极；或，
所述第一透明电极为公共电极；第二透明电极为像素电极。
10.根据权利要求3所述的TFT阵列基板的制造方法，其特征在于，所述氧化工艺包括：离子注入方式或电化学方式。
11.一种TFT阵列基板，其特征在于，包括：
形成在基板表面的漏电极的图案；
所述漏电极的图案的表面通过半导体化处理形成有半导体有源层的图案；
所述半导体有源层的图案的表面形成有源电极的图案。
12.根据权利要求11所述的TFT阵列基板，其特征在于，
所述基板与所述漏电极之间形成有第一透明电极；
所述第一透明电极、所述漏电极、所述半导体有源层、所述源电极图案为阶梯状堆叠结构；
其中，所述漏电极、所述半导体有源层以及所述源电极图案的面积小于所述第一透明电极图案的面积。
13.根据权利要求12所述的TFT阵列基板，其特征在于，还包括：
所述源电极图案的表面形成有栅极绝缘层的图案；
所述栅极绝缘层图案的表面形成有栅极的图案。
14.根据权利要求13所述的TFT阵列基板，其特征在于，还包括：
所述栅极的图案与所述半导体有源层的图案分别位于所述栅极绝缘层图案的两侧。
15.一种显示装置，其特征在于，包括如权利要求11-14任一项所述的TFT阵列基板。
CN201310573218.1A 2013-11-15 2013-11-15 一种tft阵列基板及其制造方法、显示装置 Active CN103560114B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310573218.1A CN103560114B (zh) 2013-11-15 2013-11-15 一种tft阵列基板及其制造方法、显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310573218.1A CN103560114B (zh) 2013-11-15 2013-11-15 一种tft阵列基板及其制造方法、显示装置

Publications (2)

Publication Number Publication Date
CN103560114A true CN103560114A (zh) 2014-02-05
CN103560114B CN103560114B (zh) 2017-07-18

Family

ID=50014327

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310573218.1A Active CN103560114B (zh) 2013-11-15 2013-11-15 一种tft阵列基板及其制造方法、显示装置

Country Status (1)

Country Link
CN (1) CN103560114B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104638016A (zh) * 2015-01-28 2015-05-20 京东方科技集团股份有限公司 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置
CN104979406A (zh) * 2015-07-31 2015-10-14 京东方科技集团股份有限公司 薄膜晶体管、阵列基板及其制备方法和显示装置
CN107340653A (zh) * 2016-04-29 2017-11-10 三星显示有限公司 阵列基板和具有该阵列基板的液晶显示装置
CN108899331A (zh) * 2018-07-16 2018-11-27 京东方科技集团股份有限公司 电子纸显示基板及其制作方法、显示装置
CN109872973A (zh) * 2019-01-16 2019-06-11 南京中电熊猫液晶显示科技有限公司 一种阵列基板及其制造方法
WO2021092752A1 (zh) * 2019-11-12 2021-05-20 京东方科技集团股份有限公司 显示基板及其制作方法、显示装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08264794A (ja) * 1995-03-27 1996-10-11 Res Dev Corp Of Japan 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
KR0176179B1 (ko) * 1995-12-22 1999-03-20 김광호 수직형 박막트랜지스터와 그 제조방법, 및 이를 이용한 초박막액정표시소자용 화소 어레이
CN101807550A (zh) * 2009-02-18 2010-08-18 北京京东方光电科技有限公司 阵列基板及其制造方法和液晶显示器
CN101833193A (zh) * 2009-03-13 2010-09-15 北京京东方光电科技有限公司 半透过式液晶显示器、透明基板及其制造方法
JP2011124562A (ja) * 2009-11-13 2011-06-23 Semiconductor Energy Lab Co Ltd 非線形素子、該非線形素子を有する表示装置および該表示装置を有する電子機器
US20110253997A1 (en) * 2010-04-15 2011-10-20 Faculty Of Science And Technology New University Of Lisbon Semiconductor device and method of manufacturing the same
CN103022148A (zh) * 2012-12-14 2013-04-03 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08264794A (ja) * 1995-03-27 1996-10-11 Res Dev Corp Of Japan 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
KR0176179B1 (ko) * 1995-12-22 1999-03-20 김광호 수직형 박막트랜지스터와 그 제조방법, 및 이를 이용한 초박막액정표시소자용 화소 어레이
CN101807550A (zh) * 2009-02-18 2010-08-18 北京京东方光电科技有限公司 阵列基板及其制造方法和液晶显示器
CN101833193A (zh) * 2009-03-13 2010-09-15 北京京东方光电科技有限公司 半透过式液晶显示器、透明基板及其制造方法
JP2011124562A (ja) * 2009-11-13 2011-06-23 Semiconductor Energy Lab Co Ltd 非線形素子、該非線形素子を有する表示装置および該表示装置を有する電子機器
US20110253997A1 (en) * 2010-04-15 2011-10-20 Faculty Of Science And Technology New University Of Lisbon Semiconductor device and method of manufacturing the same
CN103022148A (zh) * 2012-12-14 2013-04-03 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3252802A4 (en) * 2015-01-28 2018-08-29 Boe Technology Group Co. Ltd. Thin film transistor and manufacturing method, array substrate and manufacturing method, and display device
US9899532B2 (en) 2015-01-28 2018-02-20 Boe Technology Group Co., Ltd. Thin-film transistor and manufacturing method thereof, array substrate and manufacturing method thereof, and display apparatus
WO2016119380A1 (zh) * 2015-01-28 2016-08-04 京东方科技集团股份有限公司 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置
US20160343864A1 (en) * 2015-01-28 2016-11-24 Boe Technology Group Co., Ltd. Thin-Film Transistor and Manufacturing Method Thereof, Array Substrate and Manufacturing Method Thereof, and Display Apparatus
CN104638016A (zh) * 2015-01-28 2015-05-20 京东方科技集团股份有限公司 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置
US10204922B2 (en) 2015-07-31 2019-02-12 Boe Technology Group Co., Ltd. Thin film transistor, array substrate and manufacturing method thereof, and display device
CN104979406A (zh) * 2015-07-31 2015-10-14 京东方科技集团股份有限公司 薄膜晶体管、阵列基板及其制备方法和显示装置
CN107340653A (zh) * 2016-04-29 2017-11-10 三星显示有限公司 阵列基板和具有该阵列基板的液晶显示装置
CN108899331A (zh) * 2018-07-16 2018-11-27 京东方科技集团股份有限公司 电子纸显示基板及其制作方法、显示装置
CN109872973A (zh) * 2019-01-16 2019-06-11 南京中电熊猫液晶显示科技有限公司 一种阵列基板及其制造方法
WO2021092752A1 (zh) * 2019-11-12 2021-05-20 京东方科技集团股份有限公司 显示基板及其制作方法、显示装置
CN113330574A (zh) * 2019-11-12 2021-08-31 京东方科技集团股份有限公司 显示基板及其制作方法、显示装置
US11735605B2 (en) 2019-11-12 2023-08-22 Boe Technology Group Co., Ltd. Display substrate and method for manufacturing the same, and display apparatus
CN113330574B (zh) * 2019-11-12 2024-03-08 京东方科技集团股份有限公司 显示基板及其制作方法、显示装置

Also Published As

Publication number Publication date
CN103560114B (zh) 2017-07-18

Similar Documents

Publication Publication Date Title
CN102148196B (zh) Tft-lcd阵列基板及其制造方法
CN102629577B (zh) 一种tft阵列基板及其制造方法和显示装置
CN102881688B (zh) 一种阵列基板、显示面板及阵列基板的制造方法
US11114474B2 (en) Thin film transistor, manufacturing method thereof, array substrate, and display panel
CN103035568B (zh) 一种tft阵列基板及制作方法、显示装置
US9865623B2 (en) Array substrate and manufacturing method thereof, and display device
CN103560114A (zh) 一种tft阵列基板及其制造方法、显示装置
CN103309105B (zh) 阵列基板及其制备方法、显示装置
CN104037126A (zh) 一种阵列基板的制备方法、阵列基板和显示装置
CN103151359A (zh) 一种显示装置、阵列基板及其制作方法
US9305945B2 (en) TFT array substrate, manufacturing method of the same and display device
CN102903675A (zh) 一种tft阵列基板、制作方法及显示装置
CN103021944A (zh) Tft阵列基板及制作方法、显示装置
CN103762199A (zh) 一种液晶显示器的阵列基板的制造方法
US10403761B2 (en) Array substrate and manufacturing method thereof, and display device
CN103715135B (zh) 一种过孔及其制作方法、阵列基板
CN102723309B (zh) 一种阵列基板及其制造方法和显示装置
CN103700663B (zh) 一种阵列基板及其制作方法、显示装置
CN103413784B (zh) 一种阵列基板及其制备方法及显示装置
US9147697B2 (en) Manufacturing method of array substrate, array substrate, and display apparatus
CN102931138A (zh) 阵列基板及其制造方法、显示装置
CN202948926U (zh) 一种tft阵列基板及显示装置
CN102854681B (zh) 一种阵列基板、显示装置以及阵列基板的制造方法
CN102637631B (zh) 一种薄膜晶体管液晶显示器阵列基板的制造方法
CN203561812U (zh) 一种阵列基板及显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant