CN113330574B - 显示基板及其制作方法、显示装置 - Google Patents

显示基板及其制作方法、显示装置 Download PDF

Info

Publication number
CN113330574B
CN113330574B CN201980002395.XA CN201980002395A CN113330574B CN 113330574 B CN113330574 B CN 113330574B CN 201980002395 A CN201980002395 A CN 201980002395A CN 113330574 B CN113330574 B CN 113330574B
Authority
CN
China
Prior art keywords
electrode
substrate
vertical
plate
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201980002395.XA
Other languages
English (en)
Other versions
CN113330574A (zh
Inventor
王博
张�浩
李付强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Publication of CN113330574A publication Critical patent/CN113330574A/zh
Application granted granted Critical
Publication of CN113330574B publication Critical patent/CN113330574B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Theoretical Computer Science (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

一种显示基板(100)，具有一主显示区域(A1)和位于所述主显示区域(A1)旁侧的至少一个辅助显示区域(A2)。所述显示基板(100)包括位于所述主显示区域(A1)内的多个第一子像素(2)，以及位于所述至少一个辅助显示区域(A2)中的每个内的多个第二子像素(3)。所述主显示区域(A1)中的所述多个第一子像素(2)的密度大于每个辅助显示区域(A2)的所述多个第二子像素(3)的密度。所述多个第二子像素(3)中的每个包括一像素驱动电路(31)，所述像素驱动电路包括(31)至少一个垂直型薄膜晶体管(311)。每相邻的两个所述像素驱动电路(31)之间具有间隔(B)，多个所述间隔(B)构成相应的辅助显示区域(A2)的透光区。

Description

显示基板及其制作方法、显示装置
技术领域
本公开涉及显示技术领域，尤其涉及一种显示基板及其制作方法、显示装置。
背景技术
随着科学技术的不断发展，用户对显示装置的屏占比(显示屏的面积与显示装置的前面板的面积的比例)有着越来越高的追求。
发明内容
一方面，提供一种显示基板。所述显示基板具有一主显示区域和位于所述主显示区域旁侧的至少一个辅助显示区域。所述显示基板包括位于所述主显示区域内的多个第一子像素，以及位于所述至少一个辅助显示区域中的每个内的多个第二子像素；其中，所述主显示区域中的所述多个第一子像素的分布密度大于每个辅助显示区域的所述多个第二子像素的分布密度。所述多个第二子像素中的每个包括一像素驱动电路，所述像素驱动电路包括至少一个垂直型薄膜晶体管。每相邻的两个所述像素驱动电路之间具有间隔，多个所述间隔构成相应的辅助显示区域的透光区。
在一些实施例中，所述至少一个垂直型薄膜晶体管中的每个包括依次层叠设置的第一电极、垂直型有源层和第二电极，以及与所述垂直型有源层对应设置的栅极。
在一些实施例中，所述第二电极的背离所述第一电极的一侧表面的至少一部分与所述栅极相接触。
在一些实施例中，所述像素驱动电路还包括至少一个电容器，所述至少一个电容器中的每个包括沿所述第一电极指向所述第二电极的方向平行设置的第一极板、第二极板以及第三极板。所述第一极板和所述第三极板电连接，所述第一极板和同一个所述像素驱动电路中的所述栅极同层设置。
在一些实施例中，所述像素驱动电路还包括至少一个电容器，所述至少一个电容器中的每个包括沿所述第一电极指向所述第二电极的方向平行设置的第一极板、第二极板以及第三极板。所述第一极板和所述第三极板电连接，所述第一极板和同一个所述像素驱动电路中的所述第一电极同层设置。所述第二极板和同一个所述像素驱动电路中的所述栅极同层设置。
在一些实施例中，所述像素驱动电路还包括至少一个电容器，所述至少一个电容器中的每个包括沿所述第一电极指向所述第二电极的方向平行设置的第一极板、第二极板以及第三极板。所述第一极板和所述第三极板电连接，所述第一极板和同一个所述像素驱动电路中的所述第二电极同层设置。所述第二极板和同一个所述像素驱动电路中的所述栅极同层设置。
在一些实施例中，每个第二子像素还包括与所述像素驱动电路电连接的一像素电极。所述像素电极与所述第三极板同层设置。
在一些实施例中，所述至少一个垂直型薄膜晶体管中的一个垂直型薄膜晶体管为驱动晶体管。
在一些实施例中，所述驱动晶体管的垂直型有源层具有第一垂直型导电沟道，所述第一垂直型导电沟道的宽的取值范围为3.0μm～4.5μm，所述第一垂直型导电沟道的长的取值范围为10μm～35μm，所述第一垂直型导电沟道的宽长比的取值范围为0.09～0.45。
在一些实施例中，所述至少一个垂直型薄膜晶体管中除驱动晶体管以外的垂直型薄膜晶体管的垂直型有源层具有第二垂直型导电沟道，所述第二垂直型导电沟道的宽的取值范围为2.0μm～4.0μm，所述第二垂直型导电沟道的长的取值范围为2.0μm～4.0μm，所述第二垂直型导电沟道的宽长比的取值范围为0.5～2。
另一方面，提供一种显示基板的制作方法。显示基板具有一主显示区域和位于所述主显示区域旁侧的至少一个辅助显示区域。所述显示基板的制作方法包括：提供一衬底；在所述衬底的一侧形成多个水平型薄膜晶体管和至少一个垂直型薄膜晶体管；其中，所述至少一个垂直型薄膜晶体管位于所述至少一个辅助显示区域中的每个内。
在一些实施例中，在所述衬底的一侧形成多个水平型薄膜晶体管和至少一个垂直型薄膜晶体管，包括：在所述衬底位于每个辅助显示区域的部分的一侧形成至少一个第一电极。在所述至少一个第一电极的背离所述衬底的一侧形成多晶硅薄膜，对所述多晶硅薄膜进行图案化处理，形成多个多晶硅层。对所述多个多晶硅层进行掺杂处理，形成多个水平型有源层和至少一个垂直型有源层；其中，所述多个水平型有源层和所述至少一个垂直型有源层在一次掺杂处理工艺中形成。
在一些实施例中，形成至少一个垂直型薄膜晶体管，还包括：在所述至少一个垂直型有源层中的每个的背离所述衬底的一侧形成第二电极。在所述第二电极的背离所述衬底的一侧形成金属薄膜，对所述金属薄膜进行图案化处理，形成栅极；其中，所述栅极与对应的垂直型有源层对应设置。
在一些实施例中，所述的显示基板的制作方法还包括：在每个辅助显示区域内形成至少一个电容器；其中，所述至少一个电容器中的每个包括沿所述至少一个第一电极中的每个指向对应的所述第二电极的方向平行设置的第一极板、第二极板以及第三极板，所述第一极板和所述第三极板电连接。在所述第二电极的背离所述衬底的一侧形成金属薄膜，对所述金属薄膜进行图案化处理，形成栅极，还包括：形成至少一个第一极板。或，在所述衬底位于每个辅助显示区域的部分的一侧形成至少一个第一电极，还包括：形成至少一个第一极板；在所述第二电极的背离所述衬底的一侧形成金属薄膜，对所述金属薄膜进行图案化处理，形成栅极，还包括：形成至少一个第二极板。或，在所述至少一个垂直型有源层中的每个的背离所述衬底的一侧形成第二电极，还包括：形成至少一个第一极板；在所述第二电极的背离所述衬底的一侧形成金属薄膜，对所述金属薄膜进行图案化处理，形成栅极，还包括：形成至少一个第二极板。
再一方面，提供一种显示装置。所述显示装置包括如上一些实施例提供的显示基板。
在一些实施例中，所述显示装置还包括至少一个光学器件。所述至少一个光学器件中的每个与显示基板中一个所述辅助显示区域的所述透光区对应设置。每个光学器件能够采集透过对应的透光区的光线；或，每个光学器件发出的光线能够透过对应的透光区。
附图说明
为了更清楚地说明本公开实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍。显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，还可以根据这些附图获得其他的附图。
图1为根据本公开的一些实施例的一种显示基板的结构示意图；
图2为根据本公开的一些实施例的一种像素驱动电路的示意图；
图3为根据本公开的一些实施例的一种像素驱动电路的工作时序图；
图4为根据本公开的一些实施例的另一种显示基板的结构示意图；
图5为根据本公开的一些实施例的又一种显示基板的结构示意图；
图6为根据本公开的一些实施例的又一种显示基板的结构示意图；
图7为根据本公开的一些实施例的一种显示基板的制作方法的流程图；
图8为根据本公开的一些实施例的一种显示基板的制作流程图；
图9为根据本公开的一些实施例的另一种显示基板的制作流程图；
图10为根据本公开的一些实施例的又一种显示基板的制作流程图；
图11为根据本公开的一些实施例的一种显示装置的结构示意图；
图12为根据本公开的一些实施例的另一种显示装置的结构示意图。
具体实施方式
下面将结合附图，对本公开的一些实施例进行描述。显然，所描述的实施例仅仅是本公开一部分实施例，而不是全部的实施例。基于本公开中的实施例，本领域普通技术人员所获得的所有其他实施例，都属于本公开保护的范围。
请参阅图11和图12本公开的一些实施例提供了一种显示装置1000。该显示装置1000包括显示基板100和至少一个光学器件200。
所述至少一个光学器件200中的每个的类型包括多种。在一些示例中，每个光学器件200包括感光器件。示例性的，感光器件包括摄像头、红外接收器等。在另一些示例中，每个光学器件200包括发光器件。示例性的，发光器件包括红外发射器。
请参阅图1，显示基板100具有一显示区域，该显示区域包括主显示区域A1和位于该主显示区域A1旁侧的至少一个辅助显示区域A2。
显示基板100包括衬底1以及设置在衬底1的一侧的多个子像素，所述多个子像素能够对光线进行遮挡，防止光线通过所述多个子像素透过显示基板100。此处，所述多个子像素中的每个为一种颜色的子像素。例如，每个子像素为红色子像素、蓝色子像素或绿色子像素。
所述多个子像素包括位于主显示区域A1内的多个第一子像素2，以及位于所述至少一个辅助显示区域A2中的每个内的多个第二子像素3。主显示区域A1中的所述多个第一子像素2的分布密度大于每个辅助显示区域A2的所述多个第二子像素3的分布密度。
此处，所述多个第一子像素2和所述多个第二子像素3能够共同配合，对显示基板100所需显示的图像共同进行显示。并且，位于每个辅助显示区域A2中的所述多个第二子像素3的分布密度较低，这样可以减少对光线的遮挡，使得光线能够透过每个辅助显示区域A2。
显示基板100具有可显示图像的显示侧，以及与显示侧相背的非显示侧。上述每个光学器件200设置在显示基板100的非显示侧，并与所述至少一个辅助显示区域A2中的一个对应设置。这样可以减少光学器件200在显示装置1000的显示侧的占用面积，提高显示装置1000的屏占比。而且，显示基板100的显示侧的光线可以透过每个辅助显示区域A2进入到对应的光学器件200中，或，每个光学器件200发出的光线可以透过对应的辅助显示区域A2进入到显示基板100的显示侧，实现每个光学器件200的正常使用。
此处，上述显示装置1000的类型包括多种。示例性的，该多种类型的显示装置包括OLED(Organic Light Emitting Diode，有机发光二极管)显示装置、Mini LED(MiniLight-Emitting Diode，微型发光二极管)显示装置、Micro LED(Micro Light-EmittingDiode，微型发光二极管)显示装置或LCD(Liquid Crystal Display，液晶显示)装置等。
在一些实施例中，上述显示基板100的每个辅助显示区域A2中，所述多个第二子像素3中的每个包括一像素驱动电路31，像素驱动电路31包括至少一个垂直型薄膜晶体管311。每相邻的两个像素驱动电路31之间具有间隔B，该间隔B包括沿多个第二子像素3的行方向的间隔B或沿多个第二子像素3的列方向的间隔B，多个间隔B构成相应的辅助显示区域A2的透光区。
上述像素驱动电路31由多个薄膜晶体管和至少一个存储电容器构成。所述多个薄膜晶体管包括一个驱动晶体管和至少一个开关晶体管。
在一些示例中，像素驱动电路31包括多种结构。例如“6T1C”、“7T1C”、“6T2C”或“7T2C”等结构。此处，“T”表示为薄膜晶体管，位于“T”前面的数字表示为薄膜晶体管的个数，“C”表示为存储电容器，“C”前面的数字表示为存储电容器的个数。
示例性的，请参阅图2，显示基板100应用于OLED显示装置，像素驱动电路31采用“7T1C”结构，也即像素驱动电路31包括7个薄膜晶体管(T1～T7)和1个存储电容器(C)，其中，驱动晶体管为T3。
请参阅图2和图3，以下对像素驱动电路31的工作过程进行示例性说明。
像素驱动电路31的一个工作周期包括复位阶段t1、充电阶段t2和发光阶段t3。
在复位阶段t1，复位信号Reset为低电平，扫描信号Gate为高电平，使能信号EM为高电平，数据信号Data为低电平。此时，薄膜晶体管T2、薄膜晶体管T4、薄膜晶体管T5和薄膜晶体管T6处于截止状态；薄膜晶体管T1和薄膜晶体管T7处于导通状态，初始化信号Vinit(例如为0v)分别输入至存储电容器C和OLED，对两者进行初始化。
在充电阶段t2，复位信号Reset为高电平，扫描信号Gate为低电平，使能信号EM为高电平，数据信号Data为高电平(数据信号Data高于初始化信号Vinit)。此时，薄膜晶体管T1、薄膜晶体管T5、薄膜晶体管T6和薄膜晶体管T7处于截止状态；薄膜晶体管T2、薄膜晶体管T3和薄膜晶体管T4处于导通状态，数据信号Data依次通过薄膜晶体管T4、薄膜晶体管T3和薄膜晶体管T2输入至存储电容器C，并对存储电容器C进行充电。
在发光阶段t3，复位信号Reset为高电平，扫描信号Gate为高电平，使能信号EM为低电平，数据信号Data为低电平。此时，薄膜晶体管T1、薄膜晶体管T2、薄膜晶体管T4和薄膜晶体管T7处于截止状态；薄膜晶体管T3、薄膜晶体管T5和薄膜晶体管T6处于导通状态，电压信号VDD依次通过薄膜晶体管T5、薄膜晶体管T3和薄膜晶体管T6输入至OLED，并使OLED发光。
本公开的一些实施例中，将每个像素驱动电路31的多个薄膜晶体管中的至少一个设置为垂直型薄膜晶体管311。请参阅图4～图6，该至少一个垂直型薄膜晶体管311中的每个包括依次层叠设置的第一电极3111、垂直型有源层3112和第二电极3113。
上述垂直型有源层3112指的是具有垂直型导电沟道的有源层，该垂直型导电沟道垂直(或趋近垂直)于衬底1。在一些示例中，考虑到垂直型有源层3112的实际制作工艺，垂直型有源层3112通常为梯形结构，也即垂直型有源层3112的端部不完全垂直于衬底1，垂直型导电沟道趋近于垂直于衬底1。
第一电极3111和第二电极3113的类别相应设置。在一些示例中，第一电极3111为源极，相应的，第二电极3113为漏极。在另一些示例中，第一电极3111为漏极，相应的，第二电极3113为源极。
每个像素驱动电路31的多个薄膜晶体管中，除所述至少一个垂直型薄膜晶体管311以外的薄膜晶体管，则为水平型薄膜晶体管。水平型薄膜晶体管包括沿平行(或趋近平行)于衬底1的方向设置的源极、水平型有源层和漏极，该水平型有源层具有平行(或趋近平行)于衬底1的水平型导电沟道。
通过将每个垂直型薄膜晶体管311中第一电极3111和第二电极3113之间的导电沟道设置为垂直型导电沟道，并使得第一电极3111、垂直型有源层3112和第二电极3113在沿垂直于衬底1的方向上依次层叠设置，可以使垂直型薄膜晶体管311的结构相比于水平型薄膜晶体管的结构更为堆叠化，这样能够有效减小每个垂直型薄膜晶体管311在衬底1上的占用面积。此处，占用面积指的是在衬底1上的正投影的面积。
请继续参阅图4～图6，每个垂直型薄膜晶体管311还包括与垂直型有源层3112对应设置的栅极3115。此处，栅极3115与垂直型有源层3112对应设置，表现为：栅极3115与垂直型有源层3112的垂直型导电沟道相对设置。
在一些示例中，请参阅图4～图6，第二电极3113的背离第一电极3111的一侧表面的至少一部分与栅极3115相接触。也就是说，第二电极3113在衬底1的正投影的至少一部分与栅极3115在衬底1上的正投影的一部分相重叠。
基于栅极3115的一部分与第二电极3113的背离第一电极3111的一侧表面的至少一部分相接触，且栅极3115的另一部分与垂直型有源层3112相对设置，这样使得栅极3115的结构呈“Z”字形，有利于提高栅极3115与栅绝缘层3114之间的附着力，避免出现栅极3115从栅绝缘层3114上脱落的情况。此处，栅极3115和第二电极3113相接触的面积较小，以避免在栅极3115和第二电极3113之间产生电容。
此处，每个垂直型薄膜晶体管311通常还包括设置在栅极3115的靠近衬底1的一侧的栅绝缘层3114。
在一些实施例中，上述显示基板100的主显示区域A1中，所述多个第一子像素2中的每个包括一第二像素驱动电路，该第二像素驱动电路包括多个第二薄膜晶体管。所述多个第二薄膜晶体管采用水平型薄膜晶体管结构，制作工艺较为简单。
本公开的一些实施例提供的显示基板100，通过将显示区域划分为主显示区域A1和至少一个辅助显示区域A2，并将主显示区域A1内每个第二像素驱动电路中的多个第二薄膜晶体管设置为水平型薄膜晶体管，将每个辅助显示区域A2内每个像素驱动电路31中的至少一个薄膜晶体管设置为垂直型薄膜晶体管311，即可以简化显示基板100的制作工艺，还可以减小每个辅助显示区域A2中所述至少一个薄膜晶体管在衬底1上的占用面积，进而可以减小每个像素驱动电路31在衬底1上的占用面积，增大每相邻的两个像素驱动电路31之间的间隔B，这样可以有效增大每个辅助显示区域A2中由多个间隔B构成的透光区的面积，进而能够提高每个辅助显示区域A2的透光率。
而且，在将上述显示基板100应用到显示装置1000中后，可以使较多的光线从外界透过显示基板100位于每个辅助显示区域A2的部分进入光学器件200，或光学器件200发出的光线较为容易的透过显示基板100位于每个辅助显示区域A2的部分进入外界，减少对功能器件的正常使用的影响，提高功能器件的使用效果。
此处，每个像素驱动电路31所包括的多个薄膜晶体管中，驱动晶体管配置为提供驱动信号，每个开关晶体管配置为提供开关信号。基于驱动晶体管和每个开关晶体管自身的功能，在驱动晶体管和每个开关晶体管的结构相似的情况下，驱动晶体管的占用面积通常远大于每个开关晶体管的占用面积。
在一些实施例中，请参阅图2，所述至少一个垂直型薄膜晶体管311中的一个垂直型薄膜晶体管311为驱动晶体管T3，也即每个像素驱动电路31中的驱动晶体管T3为垂直型薄膜晶体管311。
通过将像素驱动电路31中的驱动晶体管T3设置为垂直型薄膜晶体管311，可以进一步的减小像素驱动电路31的占用面积，这样能够进一步增大每个辅助显示区域A2中透光区的面积，进一步提高每个辅助显示区域A2的透光率。
此处，每个垂直型薄膜晶体管311的垂直型有源层3112中的垂直型导电沟道具有长和宽。长为第一电极3111和第二电极3113之间的距离，宽为垂直型导电沟道中垂直于长度方向的距离。
在一些实施例中，上述驱动晶体管T3的垂直型有源层3112具有第一垂直型导电沟道，该第一垂直型导电沟道的宽的取值范围为3.0μm～4.5μm，所述第一垂直型导电沟道的长的取值范围为10μm～35μm，所述第一垂直型导电沟道的宽长比的取值范围为0.09～0.45。这样既可以使第一垂直型导电沟道具有较好的导电能力，使驱动晶体管T3能够提供较大的驱动电压至OLED，还可以有效确保驱动晶体管具有较小的占用面积。
在另一些实施例中，所述至少一个垂直型薄膜晶体管311中除驱动晶体管T3以外的垂直型薄膜晶体管311(也即开关晶体管)的垂直型有源层3112具有第二垂直型导电沟道，第二垂直型导电沟道的宽的取值范围为2.0μm～4.0μm，所述第二垂直型导电沟道的长的取值范围为2.0μm～4.0μm，所述第二垂直型导电沟道的宽长比的取值范围为0.5～2。这样可以使第二垂直型导电沟道具有较好的导电能力，并且有效减小开关晶体管的占用面积。
在一些实施例中，请参阅图2～图6，像素驱动电路31还包括至少一个电容器312(如图2中所示的存储电容器C)，所述至少一个电容器312中的每个包括沿第一电极3111指向第二电极3113的方向平行设置的第一极板3121、第二极板3122以及第三极板3123，且第一极板3121和第三极板3123电连接，这样使得每个电容器312包括两个并联的子电容器。
此处，每个电容器312的电容量为上述两个子电容器中每个子电容器的电容量之和。需要说明的是，电容器312的电容量与其极板的相对面积成正比。本公开的一些实施例，通过将每个电容器312的结构设置为平行排列的第一极板3121、第二极板3122以及第三极板3123，并使第一极板3121和第三极板3123电连接，可以有效减小第一极板3121、第二极板3122以及第三极板3123的面积，也即减小每个电容器312的占用面积，这样可以进一步减小每个像素驱动电路31的占用面积，这样能够进一步增大每个辅助显示区域A2中透光区的面积，进一步提高每个辅助显示区域A2的透光率。
下面，以每个辅助显示区域A2的第二子像素3的分布密度为400PPI(Pixels PerInch，每英寸所具有的像素数量)为例，进行示意性说明。
此处，每个电容器312所需达到的电容量为0.12pF。在本公开的一些实施例中，栅绝缘层3114的厚度(在垂直于衬底1的方向上的距离)为栅绝缘层3114的介电常数为7。
若采用包括两个相对设置的极板的平板电容器，根据平板电容器的计算公式：C＝ε*ε0*S/d，其中，ε为栅绝缘层3114的介电常数，ε0为真空介电常数，ε0的值为8.86×10-12F/m，S为平板电容器中两个极板的相对面积，d为两个极板之间的距离，也即栅绝缘层3114的厚度，则平板电容器的极板的相对面积为23.21μm2。若将上述平板电容器替换为本公开的一些实施例提供的电容器312，则电容器312的每个极板的相对面积为15μm2，相比于平板电容器，每个极板的相对面积降低了35％。
由此，本公开的一些实施例所采用的电容器312中的每个极板具有较小的相对面积，这样能够减小电容器312的占用面积，进而减小每个像素驱动电路31的占用面积，增大每个辅助显示区域A2中透光区的面积，提高每个辅助显示区域A2的透光率。
此外，本公开的一些实施例通过实验可以得知，通过在像素驱动电路31中设置至少一个垂直型薄膜晶体管311，并设置至少一个电容器312，能够有效减小每个像素驱动电路31的占用面积，每个辅助显示区域A2的透过率可以提高20％。
每个电容器312的设置方式包括多种，根据实际需要选择设置，本公开的一些实施例对此不做限定。
在一些示例中，请参阅图4，每个电容器312中的第一极板3121和同一个像素驱动电路31中的栅极3115同层设置。
同层设置指的是第一极板3121和同一个像素驱动电路31中的栅极3115，采用相同的材料在一次构图工艺中制作完成。所述构图工艺包括光刻工艺，或包括光刻工艺以及刻蚀步骤在内的工艺。所述光刻工艺是指包括成膜(例如化学气相淀积成膜，Chemical VaporDeposition，简称CVD)、曝光、显影等工艺过程且利用光刻胶、掩模板、曝光机等形成图形的工艺。这样有利于简化显示基板100的制作工艺，提高显示基板100的制作效率。
此处，上述第一极板3121和栅极3115之间的连接关系与所属的像素驱动电路31的结构相关。示例性的，像素驱动电路31采用如图2所示的结构，第一极板3121属于存储电容器C，栅极3115属于驱动晶体管T3，则第一极板3121与栅极3115之间电连接；第一极板3121属于存储电容器C，栅极3115属于除驱动晶体管T3以外的薄膜晶体管(例如T1、T2、T4～T7中的一个)，则第一极板3121与栅极3115之间绝缘。
在另一些示例中，请参阅图5，每个电容器312中的第一极板3121和同一个像素驱动电路31中的第一电极3111同层设置，且第二极板3122和同一个像素驱动电路31中的栅极3115同层设置。
此处，上述第一极板3121和第一电极3111之间的连接关系以及第二极板3122和栅极3115之间的连接关系，与所属的像素驱动电路31的结构相关。第一极板3121和第一电极3111之间的连接关系可参照图2中所示的连接关系。第二极板3122和栅极3115之间的连接关系，可参照上述一些示例中第一极板3121和栅极3115之间的连接关系设置。
在又一些示例中，请参阅图6，每个电容器312中的第一极板3121和同一个像素驱动电路31中的第二电极3113同层设置，且第二极板3122和同一个像素驱动电路31中的栅极3115同层设置。
此处，上述第一极板3121和第二电极3113之间的连接关系以及第二极板3122和栅极3115之间的连接关系，与所属的像素驱动电路31的结构相关。第一极板3121和第二电极3113之间的连接关系可参照图2中所示的连接关系。第二极板3122和栅极3115之间的连接关系，可参照上述一些示例中第一极板3121和栅极3115之间的连接关系设置。
在一些实施例中，请参阅图4～图6，每个第二子像素3还包括与像素驱动电路31电连接的一像素电极313。像素电极313通常与像素驱动电路31中的驱动晶体管电连接。
像素电极313与电容器312中的第三极板3123同层设置，且两者之间为绝缘关系。
像素电极313的结构与显示基板100所属的显示装置1000的类型相关。
示例性的，显示装置1000的类型为OLED显示装置，则像素电极313为OLED阳极。示例性的，显示装置1000的类型为Mini LED显示装置或Micro LED显示装置，则像素电极313为用于驱动对应Mini LED或Micro LED发光的驱动电极。示例性的，显示装置1000的类型为LCD装置，则像素电极313为用于驱动液晶分子偏转的像素电极。
本公开的一些实施例提供了一种显示基板的制作方法，用于制作上述一些实施例提供的显示基板100。请参阅图1、图7和图8，所述显示基板的制作方法包括S100～S200。
S100，如图8中(a)所示，提供一衬底1。
显示基板100具有一主显示区域A1和位于主显示区域A1旁侧的至少一个辅助显示区域A2，也即，衬底1包括位于主显示区域A1的部分，以及位于所述至少一个辅助显示区域A2的部分。
上述衬底1的类型包括多种，根据实际需要选择设置，本公开的一些实施例对此不做限定。在一些示例中，衬底1包括刚性衬底，例如玻璃衬底。在另一些示例中，衬底1包括柔性衬底，例如PET(Polyethylene terephthalate，聚对苯二甲酸乙二醇酯)衬底、PEN(Polyethylene naphthalate two formic acid glycol ester，聚萘二甲酸乙二醇酯)衬底或PI(Polyimide，聚酰亚胺)衬底。
S200，如图8中(i)所示，在衬底1的一侧形成多个水平型薄膜晶体管310和至少一个垂直型薄膜晶体管311。所述至少一个垂直型薄膜晶体管311位于所述至少一个辅助显示区域A2中的每个内。
此处，所述至少一个垂直型薄膜晶体管311包括一个垂直型薄膜晶体管311，则所述至少一个辅助显示区域A2包括一个辅助显示区域A2。所述至少一个垂直型薄膜晶体管311包括至少两个垂直型薄膜晶体管311，则所述至少一个辅助显示区域A2包括至少两个辅助显示区域A2，每个辅助显示区域A2内设置有至少一个垂直型薄膜晶体管311。
所述多个水平型薄膜晶体管310的设置位置，与每个辅助显示区域A2中垂直型薄膜晶体管311的设置数量相关。示例性的，每个辅助显示区域A2中所设置的薄膜晶体管全部为垂直型薄膜晶体管311，则所述多个水平型薄膜晶体管310全部位于主显示区域A1内；每个辅助显示区域A2中所设置的薄膜晶体管中的部分为垂直型薄膜晶体管311，则所述多个水平型薄膜晶体管310中的部分位于主显示区域A1内，其余部分位于每个辅助显示区域A2内。
本公开的一些实施例提供的显示基板的制作方法所能实现的有益效果，与上述一些实施例提供的显示基板100所能达到的有益效果相同，此处不再赘述。
在一些实施例中，请参阅图8，上述S200中，在衬底1的一侧形成多个水平型薄膜晶体管310和至少一个垂直型薄膜晶体管311，包括S210～S230。
S210，如图8中(b)所示，在衬底1位于每个辅助显示区域A2的部分的一侧形成至少一个第一电极3111。
示例性的，采用光刻工艺形成所述至少一个第一电极3111。
所述至少一个第一电极3111中的每个的类型根据实际需要选择设置，本公开的一些实施例对此不做限定。示例性的，每个第一电极3111为源极，或者为漏极。
S220，如图8中(c)和(d)所示，在至少一个第一电极3111的背离衬底1的一侧形成多晶硅薄膜P。
示例性的，采用等离子体增强化学气相沉积(Plasma Enhanced Chemical VaporDeposition，简称PECVD)工艺制作形成多晶硅薄膜P。
S230，如图8中(d)所示，对多晶硅薄膜P进行图案化处理，形成多个多晶硅层，对所述多个多晶硅层进行掺杂处理，形成多个水平型有源层3101和至少一个垂直型有源层3112。所述多个水平型有源层3101和所述至少一个垂直型有源层3112在一次掺杂处理工艺中形成。
示例性的，采用光刻工艺对多晶硅薄膜P进行图案化，形成多个多晶硅层。所述多个多晶硅层包括位于每个第一电极3111的背离衬底1的部分，以及位于衬底1的一侧的部分(也即该部分多晶硅层和衬底1之间未设置有第一电极3111)。所述多个多晶硅层中位于每个第一电极3111的背离衬底1的部分，对应形成所述至少一个垂直型有源层3112。所述多个多晶硅层中位于衬底1的一侧的部分，对应形成所述多个水平型有源层3101。
所述多个水平型有源层3101和所述至少一个垂直型有源层3112在一次掺杂处理工艺中形成，表现为：在一次离子注入工艺中，沿垂直于衬底1的方向，对所述多个多晶硅层中位于衬底1的一侧的部分的表面进行离子掺杂，同时，沿平行于衬底1的方向，对所述多个多晶硅层中位于每个第一电极3111的背离衬底1的部分的侧面进行离子掺杂，同时形成所述多个水平型有源层3101和所述至少一个垂直型有源层3112。
示例性的，采用离子注入设备实施上述一次掺杂处理工艺。
本公开的一些实施例，通过在一次掺杂处理工艺中，同时形成所述多个水平型有源层3101和所述至少一个垂直型有源层3112，避免在两次掺杂处理工艺中分别形成所述多个水平型有源层3101和所述至少一个垂直型有源层3112，可以有效简化显示基板100的制作工艺，提高显示基板100的制作效率。
在一些实施例中，请参阅图8，上述S200中，形成所述至少一个垂直型薄膜晶体管311，还包括S240～S250。
S240，如图8中(e)所示，在所述至少一个垂直型有源层3112中的每个的背离衬底1的一侧形成第二电极3113。
第二电极3113的类型和第一电极3111的类型相对应。示例性的，第一电极3111为源极，则第二电极3113为漏极；或者，第一电极3111为漏极，则第二电极3113为源极。
S250，如图8中(f)所示，在第二电极3113的背离衬底1的一侧形成金属薄膜，对该金属薄膜进行图案化处理，形成栅极3115。该栅极3115与对应的垂直型有源层3112对应设置。
示例性的，上述金属薄膜采用铝(Al)、铜(Cu)、钼(Mo)、钛(Ti)或金(Au)等金属材料，通过磁控溅射工艺或蒸镀工艺制作形成。金属薄膜采用光刻工艺进行图案化处理。
此处，对金属薄膜进行图案化处理后，在形成栅极3115的同时，还会在所述多个水平型有源层3101中的每个的背离衬底1的一侧，形成第二栅极3103。
此外，如图8中(f)所示，在上述S250之前，还会在栅极3115和第二电极3113之间形成栅绝缘层3114，并在第二栅极3103和水平型有源层3101之间形成第二栅绝缘层3102。栅绝缘层3114和第二栅绝缘层3102同层设置，也即两者采用相同的材料，在一次构图工艺中制作形成。
在一些实施例中，在上述S250之后，上述S200中，形成多个水平型薄膜晶体管310，还包括S260～S270。
S260，如图8中(g)所示，在栅极3115的背离衬底1一侧和第二栅极3103的背离衬底1一侧形成层间绝缘层4，并形成两个第一过孔。每个第一过孔贯穿层间绝缘层4和第二栅绝缘层3102与水平型有源层3101相对应的部分，并暴露出水平型有源层3101的表面。
S270，如图8中(h)所示，形成水平型薄膜晶体管310的源极3104和漏极3105。该源极3104和漏极3105分别通过对应的第一过孔与水平型有源层3101的表面电连接。
在一些实施例中，显示基板的制作方法还包括S300。
S300，在每个辅助显示区域A2内形成至少一个电容器312。所述至少一个电容器312中的每个包括沿每个第一电极3111指向对应的第二电极3113的方向平行设置的第一极板3121、第二极板3122以及第三极板3123，第一极板3121和第三极板3123电连接。
在一些实施例中，上述S300中，在每个辅助显示区域A2内形成至少一个电容器312，包括S250a、S270a以及S301a和S302a。
S250a，如图8中(f)所示，在第二电极3113的背离衬底1的一侧形成金属薄膜，对该金属薄膜进行图案化处理，形成栅极3115和至少一个第一极板3121。
S270a，如图8中(h)所示，形成水平型薄膜晶体管310的源极3104和漏极3105，同时形成第二极板3122。也即第二极板3122和源极3104、漏极3105同层设置，采用相同的材料在一次构图工艺中制作形成。
S301a，如图8中(i)所示，在第二极板3122的背离衬底1的一侧形成钝化层5，并形成第二过孔。该第二过孔贯穿钝化层5和层间绝缘层4与第一极板3121相对应的部分，并暴露出第一极板3121的表面。
S302a，如图8中(j)所示，在钝化层5的背离衬底1的一侧形成第三极板3123，该第三极板3123通过第二过孔与对应的第一极板3121电连接。此外，在形成第三极板3123过程中，还会形成与第三极板3123同层设置的像素电极313，也即两者采用相同的材料在一次构图工艺中制作形成。
在另一些实施例中，上述S300中，在每个辅助显示区域A2内形成至少一个电容器312，包括S210b、S250b以及S301b和S302b。
S210b，如图8中(b)和图9中(a)所示，在衬底1位于每个辅助显示区域A2的部分的一侧形成至少一个第一电极3111和至少一个第一极板3121。也即，所述至少一个第一极板3121和所述至少一个第一电极3111同层设置，所述至少一个第一极板3121和所述至少一个第一电极3111采用相同的材料在一次构图工艺中制作形成。
S250b，如图8中(f)和图9中(b)所示，在第二电极3113的背离衬底1的一侧形成金属薄膜，对该金属薄膜进行图案化处理，形成栅极3115和至少一个第二极板3122。也即，所述至少一个第二极板3122和栅极3115通过对同一金属薄膜进行图案化形成。
S301b，如图9中(c)所示，在第二极板3122的背离衬底1的一侧形成层间绝缘层4。
S302b，如图9中(d)所示，在层间绝缘层4的背离衬底1的一侧形成钝化层5，并形成第三过孔。该第三过孔贯穿钝化层5和层间绝缘层4与第一极板3121相对应的部分，并暴露出第一极板3121的表面。
在钝化层5的背离衬底1的一侧形成第三极板3123，该第三极板3123通过第三过孔与对应的第一极板3121电连接。此外，在形成第三极板3123过程中，还会形成与第三极板3123同层设置的像素电极313，也即两者采用相同的材料在一次构图工艺中制作形成。
在又一些实施例中，上述S300中，在每个辅助显示区域A2内形成至少一个电容器312，包括S240c、S250c以及S301c和S302c。
S240c，如图8中(e)和图10中(a)所示，在所述至少一个垂直型有源层3112中的每个的背离衬底1的一侧形成第二电极3113和形成至少一个第一极板3121。也即，所述至少一个第一极板3121和所述至少一个第二电极3113同层设置。
S250c，如图8中(f)和图10中(b)所示，在第二电极3113的背离衬底1的一侧形成金属薄膜，对该金属薄膜进行图案化处理，形成栅极3115和形成至少一个第二极板3122。也即，所述至少一个第二极板3122和栅极3115通过对同一金属薄膜进行图案化形成。
S301c，如图10中(c)所示，此步骤的制作方法与上述S301b中的制作相同，此处不再赘述。
S302c，如图10中(d)所示，此步骤的制作方法与上述S302b中的制作相同，此处不再赘述。
本公开的一些实施例提供了一种显示装置1000。请参阅图11和图12，所述显示装置100包括上述一些实施例提供的显示基板100。所述显示装置1000中的显示基板100，具有与前述一些实施例中的显示基板100相同的技术效果，在此不再赘述。
在一些实施例中，请参阅图11，显示装置1000还包括至少一个光学器件200。所述至少一个光学器件200中的每个与显示基板100中的一个透光区对应设置，也即每个光学器件200在显示基板100的正投影位于对应的透光区的范围内。
光学器件200的类型包括多种。
在一些示例中，光学器件200包括摄像头或红外接收器等。此时，每个光学器件200能够采集透过对应的透光区的光线。也即，位于显示侧的光线，可以透过相应的透光区射向至对应的光学器件200，以使对应的光学器件200能够采集到光线，进行相应的工作。
在另一些示例中，光学器件200包括红外发射器。此时，每个光学器件200发出的光线能够透过对应的透光区。也即，光学器件200发出的光线，可以透过透光区射向至显示侧，与位于显示侧(例如人脸或可与显示装置产生信息交互的设备)的物体产生联系。
在一些示例中，显示装置1000为手机、平板电脑、笔记本电脑或显示器等具有显示功能的产品或部件。
在上述实施方式的描述中，具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
以上所述，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，本公开的保护范围应以所述权利要求的保护范围为准。

Claims (12)

1.一种显示基板，具有一主显示区域和位于所述主显示区域旁侧的至少一个辅助显示区域；
所述显示基板包括位于所述主显示区域内的多个第一子像素，以及位于所述至少一个辅助显示区域中的每个内的多个第二子像素；其中，所述主显示区域中的所述多个第一子像素的分布密度大于每个辅助显示区域的所述多个第二子像素的分布密度；
所述多个第二子像素中的每个包括一像素驱动电路和至少一个电容器，所述像素驱动电路包括至少一个垂直型薄膜晶体管；
每相邻的两个所述像素驱动电路之间具有间隔，多个所述间隔构成相应的辅助显示区域的透光区；
所述至少一个垂直型薄膜晶体管中的每个包括依次层叠设置的第一电极、垂直型有源层和第二电极，以及与所述垂直型有源层对应设置的栅极；所述至少一个电容器中的每个包括沿所述第一电极指向所述第二电极的方向平行设置的第一极板、第二极板以及第三极板；
所述第一极板和所述第三极板电连接；
其中，所述第一极板或所述第二极板，和同一个所述像素驱动电路中的所述栅极同层设置。
2.根据权利要求1所述的显示基板，还包括：衬底；所述多个第一子像素和所述多个子像素设置在所述衬底上；
所述第二电极在所述衬底上的正投影的至少一部分，与所述栅极在所述衬底上的正投影的一部分相重叠。
3.根据权利要求1所述的显示基板，其中，在所述第二极板和同一个所述像素驱动电路中的所述栅极同层设置的情况下，
所述第一极板和同一个所述像素驱动电路中的所述第一电极同层设置。
4.根据权利要求1所述的显示基板，其中，在所述第二极板和同一个所述像素驱动电路中的所述栅极同层设置的情况下，
所述第一极板和同一个所述像素驱动电路中的所述第二电极同层设置。
5.根据权利要求1所述的显示基板，其中，每个第二子像素还包括与所述像素驱动电路电连接的一像素电极；
所述像素电极与所述第三极板同层设置。
6.根据权利要求1所述的显示基板，其中，所述至少一个垂直型薄膜晶体管中的一个垂直型薄膜晶体管为驱动晶体管。
7.根据权利要求6所述的显示基板，其中，所述驱动晶体管的垂直型有源层具有第一垂直型导电沟道，所述第一垂直型导电沟道的宽的取值范围为3.0μm～4.5μm，所述第一垂直型导电沟道的长的取值范围为10μm～35μm，所述第一垂直型导电沟道的宽长比的取值范围为0.09～0.45。
8.根据权利要求6所述的显示基板，其中，所述至少一个垂直型薄膜晶体管中除驱动晶体管以外的垂直型薄膜晶体管的垂直型有源层具有第二垂直型导电沟道，所述第二垂直型导电沟道的宽的取值范围为2.0μm～4.0μm，所述第二垂直型导电沟道的长的取值范围为2.0μm～4.0μm，所述第二垂直型导电沟道的宽长比的取值范围为0.5～2。
9.一种显示基板的制作方法，显示基板具有一主显示区域和位于所述主显示区域旁侧的至少一个辅助显示区域；
所述显示基板的制作方法包括：
提供一衬底；
在所述衬底的一侧形成多个水平型薄膜晶体管和至少一个垂直型薄膜晶体管；其中，所述至少一个垂直型薄膜晶体管位于所述至少一个辅助显示区域中的每个内；
其中，在所述衬底的一侧形成多个水平型薄膜晶体管和至少一个垂直型薄膜晶体管，包括：
在所述衬底位于每个辅助显示区域的部分的一侧形成至少一个第一电极；
在所述至少一个第一电极的背离所述衬底的一侧形成多晶硅薄膜；
对所述多晶硅薄膜进行图案化处理，形成多个多晶硅层；
对所述多个多晶硅层进行掺杂处理，形成多个水平型有源层和至少一个垂直型有源层；其中，所述多个水平型有源层和所述至少一个垂直型有源层在一次掺杂处理工艺中形成；
在所述至少一个垂直型有源层中的每个的背离所述衬底的一侧形成第二电极；
在所述第二电极的背离所述衬底的一侧形成金属薄膜，对所述金属薄膜进行图案化处理，形成栅极；其中，所述栅极与对应的垂直型有源层对应设置；
在每个辅助显示区域内形成至少一个电容器；其中，所述至少一个电容器中的每个包括沿所述至少一个第一电极中的每个指向对应的所述第二电极的方向平行设置的第一极板、第二极板以及第三极板，所述第一极板和所述第三极板电连接；
其中，在所述第二电极的背离所述衬底的一侧形成金属薄膜，对所述金属薄膜进行图案化处理，形成栅极，还包括：形成至少一个第一极板，或形成至少一个第二极板。
10.根据权利要求9所述的显示基板的制作方法，
在对所述金属薄膜进行图案化处理，形成所述栅极和所述至少一个第二极板的情况下，
在所述衬底位于每个辅助显示区域的部分的一侧形成至少一个第一电极，还包括：形成至少一个第一极板；
或，在所述至少一个垂直型有源层中的每个的背离所述衬底的一侧形成第二电极，还包括：形成至少一个第一极板。
11.一种显示装置，包括如权利要求1～8中任一项所述的显示基板。
12.根据权利要求11所述的显示装置，还包括至少一个光学器件；
所述至少一个光学器件中的每个与显示基板中一个所述辅助显示区域的所述透光区对应设置；
每个光学器件能够采集透过对应的透光区的光线；或，
每个光学器件发出的光线能够透过对应的透光区。
CN201980002395.XA 2019-11-12 2019-11-12 显示基板及其制作方法、显示装置 Active CN113330574B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2019/117460 WO2021092752A1 (zh) 2019-11-12 2019-11-12 显示基板及其制作方法、显示装置

Publications (2)

Publication Number Publication Date
CN113330574A CN113330574A (zh) 2021-08-31
CN113330574B true CN113330574B (zh) 2024-03-08

Family

ID=75911625

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980002395.XA Active CN113330574B (zh) 2019-11-12 2019-11-12 显示基板及其制作方法、显示装置

Country Status (3)

Country Link
US (1) US11735605B2 (zh)
CN (1) CN113330574B (zh)
WO (1) WO2021092752A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111129085A (zh) * 2019-12-12 2020-05-08 武汉华星光电半导体显示技术有限公司 一种显示面板及其显示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103560114A (zh) * 2013-11-15 2014-02-05 京东方科技集团股份有限公司 一种tft阵列基板及其制造方法、显示装置
CN109755282A (zh) * 2019-01-15 2019-05-14 上海天马有机发光显示技术有限公司 显示面板以及显示装置
CN110061014A (zh) * 2019-04-30 2019-07-26 武汉天马微电子有限公司 一种显示面板及显示装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101661039B1 (ko) 2014-12-30 2016-10-11 엘지디스플레이 주식회사 인-셀 방식 터치 센서를 구비한 초고 해상도 평판 표시장치
CN110112160B (zh) * 2019-05-13 2021-03-23 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置
CN110392146A (zh) * 2019-07-17 2019-10-29 北京小米移动软件有限公司 终端屏幕及终端

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103560114A (zh) * 2013-11-15 2014-02-05 京东方科技集团股份有限公司 一种tft阵列基板及其制造方法、显示装置
CN109755282A (zh) * 2019-01-15 2019-05-14 上海天马有机发光显示技术有限公司 显示面板以及显示装置
CN110061014A (zh) * 2019-04-30 2019-07-26 武汉天马微电子有限公司 一种显示面板及显示装置

Also Published As

Publication number Publication date
WO2021092752A1 (zh) 2021-05-20
US11735605B2 (en) 2023-08-22
CN113330574A (zh) 2021-08-31
US20210305282A1 (en) 2021-09-30

Similar Documents

Publication Publication Date Title
JP7297067B2 (ja) 透明な表示パネル、ディスプレイ及びマスク板
CN112071882B (zh) 显示基板及其制备方法、显示装置
US20220406875A1 (en) Display substrate and display device
CN210349260U (zh) 显示面板、显示装置
CN108091670B (zh) 显示装置及其制造方法
JP4472961B2 (ja) 表示装置用基板、液晶表示装置及び液晶表示装置の製造方法
US6396470B1 (en) Liquid crystal display apparatus
US20200350388A1 (en) Display panel, display screen, and display terminal
US20240016015A1 (en) Display panel and display apparatus
CN218447107U (zh) 显示基板及显示装置
US20220123064A1 (en) Display Substrate and Manufacturing Method Thereof, and Display Apparatus
CN113594213A (zh) 显示面板及显示装置
CN115425053A (zh) 显示基板及显示装置
US20230095733A1 (en) Display substrate and method for manufacturing the same, driving method and display device
CN113330574B (zh) 显示基板及其制作方法、显示装置
US20240040885A1 (en) Display panel and display device
US20220283673A1 (en) Array Substrate and Preparation Method thereof, and Touch Display Apparatus
CN113568231B (zh) 阵列基板、显示面板及电子设备
US11404515B2 (en) Display substrate and manufacturing method thereof, and display device
US20230095451A1 (en) Display substrate and method for manufacturing the same and display device
CN112820203A (zh) 一种显示面板及其制作方法、显示装置
WO2024032443A1 (zh) 显示基板及其制备方法、显示装置
CN216793690U (zh) 阵列基板、显示面板、显示装置
WO2022227004A1 (zh) 显示基板、显示装置
US20220121835A1 (en) Displaying base plate and fabricating method thereof, and displaying device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant