CN107340653A - 阵列基板和具有该阵列基板的液晶显示装置 - Google Patents

Abstract

本发明提供一种阵列基板以及包括该阵列基板的液晶显示装置，其中该阵列基板包括：第一基板；源电极，设置在第一基板上；半导体图案层，设置在源电极上；漏电极，设置在半导体图案层上；像素电极，设置在漏电极上；以及栅电极，设置在半导体图案层的至少一个侧表面上。制作阵列基板的方法被提供。

Description

阵列基板和具有该阵列基板的液晶显示装置

技术领域

本发明构思涉及阵列基板、具有该阵列基板的液晶显示装置以及制造阵列基板的方法。

背景技术

显示装置的重要性随着多媒体的发展而提高。因此，各种各样的显示装置诸如液晶显示器(LCD)、有机发光显示器(OLED)等正被广泛地使用。

液晶显示器(LCD)是目前被最广泛使用的平板显示装置之一，包括其上形成有电场产生电极诸如像素电极和公共电极的两个基板以及插设在这两个基板之间的液晶层。LCD配置为电压被施加到电场产生电极从而在液晶层中产生电场，这于是确定液晶层的液晶分子的取向并控制入射光的偏振，从而显示期望的图像。

另外，随着显示装置的分辨率变高，设置在具有相同面积的显示区域中的像素的数目相对增加。为了驱动每个像素，至少一个薄膜晶体管需要被提供在每个像素中，但是薄膜晶体管形成在被光屏蔽构件覆盖的光阻挡区域上，因此可能不允许光从其透过。也就是说，随着光阻挡区域的尺寸在一个像素中变得更大，开口率减小，导致显示装置中的退化的图像品质。

由薄膜晶体管占据的面积在像素中的比率随着分辨率变高而相对增加，其主要引起开口率的减小。因此，已经进行了各种技术尝试来减小由薄膜晶体管占据的面积的比率，从而提高开口率。

发明内容

本发明构思的一实施方式提供包括具有高开口率的像素的阵列基板。

本发明构思的另一实施方式提供包括具有稳定的电特性的薄膜晶体管的阵列基板。

本发明构思的另一实施方式提供适于高分辨率显示装置的阵列基板。

本发明构思的另一实施方式提供具有高开口率的液晶显示装置。

本发明构思的另一实施方式提供包括具有稳定的电特性的薄膜晶体管的液晶显示装置。

本发明构思的另一实施方式提供适于高分辨率显示装置的液晶显示装置。

本发明构思的另一实施方式提供一种用于制造包括具有高开口率的像素的阵列基板的方法。

本发明构思的另一实施方式提供一种用于制造包括具有稳定的电特性的薄膜晶体管的阵列基板的方法。

本发明构思的另一实施方式提供一种用于制造适于高分辨率显示装置的阵列基板的方法。

然而，本发明构思的实施方式不限于这里阐述的那些。通过参照以下给出的本发明构思的详细说明，本发明构思的没有在这里提及的其它实施方式将对于本发明构思所属的领域内的普通技术人员变得更加明显。

根据本发明构思的一方面，提供一种阵列基板，该阵列基板包括：第一基板；源电极，设置在第一基板上；半导体图案层，设置在源电极上；漏电极，设置在半导体图案层上；像素电极，设置在漏电极上；以及栅电极，设置在半导体图案层的至少一个侧表面上。

源电极、半导体图案层和漏电极可以在堆叠方向上交叠。

栅电极可以在平行于所述第一基板的上表面的方向上交叠源电极、半导体图案层和漏电极。

像素电极可以在堆叠方向上交叠半导体图案层。

半导体图案层可以包括氧化物半导体。

阵列基板还可以包括电互连源电极和漏电极的沟道，沟道可以形成在邻近栅电极的半导体图案层中。

栅电极的底端可以设置在源电极的上表面之下，栅电极的顶端可以设置在漏电极的下表面之上。

阵列基板还可以包括覆盖源电极、半导体图案层和漏电极的第一绝缘层，第一绝缘层的厚度可以比源电极的厚度薄。

栅电极还可以包括第二栅电极，第二栅电极设置在半导体图案层的另一侧。

栅电极可以包括部分空的部分和设置在空的部分外面的边缘部分，边缘部分可以沿漏电极的外边缘设置。

具有用于暴露漏电极的表面的接触孔的至少一个绝缘层可以设置在漏电极上，像素电极可以设置在漏电极的暴露表面上。

像素电极的一部分和栅电极的边缘部分可以在堆叠方向上彼此交叠。

源电极、半导体图案层和漏电极的一个侧壁可以彼此对准。

根据本发明构思的一方面，提供一种液晶显示装置，该液晶显示装置包括：彼此交叉的数据线和栅线；顺序地堆叠在第一基板上的源电极、半导体图案层和漏电极，其中源电极从数据线分支；第一栅电极，设置在半导体图案层的一个侧表面上，栅绝缘层设置在第一栅电极和半导体图案层之间，其中第一栅电极从栅线延伸；钝化层，在第一栅电极上；像素电极，连接到漏电极；第二基板，面对第一基板；以及液晶层，设置在第一基板和第二基板之间。

当在堆叠方向上看时，半导体图案层的至少一个边缘可以被第一栅电极覆盖。

当在堆叠方向上看时，漏电极的至少一个边缘可以被第一栅电极覆盖。

第一栅电极可以在堆叠方向上交叠源电极的平行于漏电极的所述至少一个边缘延伸的一个边缘、漏电极的所述至少一个边缘和半导体图案层的所述至少一个边缘。

液晶显示装置还可以包括平行于第一栅电极的第二栅电极，漏电极插设在第一栅电极和第二栅电极之间，其中第二栅电极可以从栅线延伸并在堆叠方向上交叠半导体图案层的与半导体图案层的所述至少一个边缘相反的相反边缘。

第一栅电极可以包括边缘部分和空的部分，其中当在堆叠方向上看时，边缘部分可以沿漏电极的外边界设置。

空的部分可以基本上设置在第一栅电极的中央处，其中当在堆叠方向上看时，像素电极可以通过该空的部分连接到漏电极。

本发明构思的实施方式的其它细节在下面参照附图在详细说明中描述。

本发明构思的实施方式可以至少提供以下所述的效果。

阵列基板中的每个像素可以具有改善的开口率。

在阵列基板中的每个像素中被薄膜晶体管占据的水平面积可以减小。

可以提供适于高分辨率显示装置的阵列基板。

然而，本发明构思的效果不局限于这里阐述的示范性实施方式，更多样的效果被包括在本说明书中。

附图说明

图1是示出根据本发明构思的一示范性实施方式的阵列基板的示意性俯视图；

图2是图1的部分A的放大图；

图3是沿图2的线I-I'截取的截面图；

图4是沿图2的线II-II'截取的截面图；

图5是示出根据本发明构思的另一示范性实施方式的阵列基板的示意性俯视图；

图6是沿图5的线III-III'截取的截面图；

图7是示出根据本发明构思的另一示范性实施方式的阵列基板的俯视图；

图8是根据本发明构思的另一示范性实施方式的阵列基板的截面图；

图9是根据本发明构思的一示范性实施方式的液晶显示装置的截面图；

图10是根据本发明构思的另一示范性实施方式的液晶显示装置的截面图；

图11是根据本发明构思的另一示范性实施方式的液晶显示装置的截面图；

图12、13、14、15、16、17和18是示出根据本发明构思的一示范性实施方式的制造阵列基板的方法的截面图；以及

图19和20是示出根据本发明构思的另一示范性实施方式的制造阵列基板的方法的截面图。

具体实施方式

通过参照将参考附图被详细描述的实施方式，本发明构思的方面和特征以及用于实现所述方面和特征的方法将变得明显。然而，本发明构思不限于在下文公开的实施方式，而是能够以多种形式实现。在描述中限定的内容，诸如具体构造和元件，仅是提供为协助本领域普通技术人员全面理解本发明构思的具体细节，本发明构思仅被限定在权利要求的范围内。

用于指定一元件在另一个元件上或位于不同层或一层上的术语“在……上”包括其中元件直接位于另一元件或层上的情形和其中元件经由另一层或再一元件位于另一元件上的情形。在本发明构思的整个描述中，相同的附图用于跨各个附图的相同元件。

尽管术语“第一、第二等”用来描述各种构成元件，但是这样的构成元件不受该术语限制。该术语仅用于将一构成元件与其它构成元件区别开。因此，在下面描述中，第一构成元件可以是第二构成元件。

在下文，将参照附图详细描述本发明构思的优选实施方式。

图1是示出根据本发明构思的一示范性实施方式的阵列基板AS的示意性俯视图。图2是图1的部分A的放大图。图3是沿图2的线I-I'截取的截面图。图4是沿图2的线II-II'截取的截面图。

参照图1至图4，根据本发明构思的一示范性实施方式的阵列基板AS可以包括：第一基板500；源电极SE，设置在第一基板500上；半导体图案层700，设置在源电极SE上；漏电极DE，设置在半导体图案层700上；像素电极PE，设置在漏电极DE上；以及栅电极GE，设置在半导体图案层700的至少一个侧表面上。

第一基板500可以由耐热且透光的材料制成。第一基板500可以由例如透明玻璃或塑料制成，但是本公开不限于此。显示区域DA和非显示区域NDA被限定在第一基板500上。

在显示装置中显示区域DA显示图像，非显示区域NDA中设置有各种信号线从而允许显示区域DA显示图像。

非显示区域NDA中可以设置有多个数据驱动器DU从而提供数据信号到数据线DL，并且在其中设置有多个数据扇出线DFL从而将从数据驱动器DU提供的信号输送到数据线DL。

由彼此交叉的所述多条数据线DL和栅线GL限定的多个像素可以设置在显示区域DA中。图2是所述多个像素当中的一个像素(图1的部分A)的放大图，显示区域DA可以包括多个与所述一个像素基本上相同的像素。

参照图2，数据线DL和源电极SE可以设置在第一基板500上。数据线DL可以在第一方向上，例如在图2中的y轴方向上延伸，并交叉将在后面描述的栅线GL。源电极SE可以从数据线DL分支。也就是，源电极SE可以与数据线DL一体地形成。源电极SE可以在交叉第一方向的第二方向上，例如图2中的x轴方向上延伸。此外，源电极SE可以至少部分地交叠将在后面描述的半导体图案层700。

数据线DL和源电极SE可以具有包括镍(Ni)、钴(Co)、钛(Ti)、银(Ag)、铜(Cu)、钼(Mo)、铝(Al)、铍(Be)、铌(Nb)、金(Au)、铁(Fe)、硒(Se)、钽(Ta)或类似物的单层结构或多层结构。此外，还可以使用由从由钛(Ti)、锆(Zr)、钨(W)、钽(Ta)、铌(Nb)、铂(Pt)、铪(Hf)、氧(O)和氮(N)组成的组选择的一种或多种元素以及以上列举金属制成的合金。然而，以上列举的材料仅是示范性的，数据线DL和源电极SE的材料不限于此。

半导体图案层700可以设置在数据线DL和/或源电极SE上。半导体图案层700可以至少部分地交叠源电极SE。例如，半导体图案层700的外侧表面可以在俯视图中(也就是，当在堆叠方向上看时)相对于源电极SE的外侧表面向内设置。也就是，半导体图案层700可以设置在源电极SE上从而在俯视图中(也就是，在堆叠方向上)完全地交叠源电极SE。

半导体图案层700可以具有各种形状，诸如岛或线。当半导体图案层700形成为线形状时，半导体图案层700可以设置在数据线DL上并在将在后面描述的栅电极GE下面延伸。

例如，半导体图案层700可以被图案化成与数据线DL和源电极SE的形状基本上相同的形状。换句话说，半导体图案层700可以在整个区域中被图案化为与数据线DL和源电极SE的形状基本上相同的形状。也就是，半导体图案层700、数据线DL和源电极SE可以通过使用一个掩模同时或顺序地形成。

用n型杂质重掺杂的欧姆接触层(未示出)可以设置在半导体图案层700上。欧姆接触层可以设置在半导体图案层700的全部或一部分上。然而，在半导体图案层700包括氧化物半导体的示范性实施方式中，欧姆接触层可以被省略。

如果半导体图案层700包括氧化物半导体，则半导体图案层700可以包括锌氧化物(ZnO)。此外，半导体图案层700可以用从由镓(Ga)、铟(In)、锡(Sn)、锆(Zr)、铪(Hf)、镉(Cd)、银(Ag)、铜(Cu)、锗(Ge)、钆(Gd)、钛(Ti)和钒(V)组成的组选择的一种或多种离子掺杂。例如，包括氧化物半导体的半导体图案层700可以包括从由ZnO、ZnGaO、ZnInO、ZnSnO、GaInZnO、CdO、InO、GaO、SnO、AgO、CuO、GeO、GdO、HfO、TiZnO、InGaZnO和InTiZnO组成的组选择的一种或多种材料。然而，这仅是示范性的，氧化物半导体的类型不限于此。

在一示范性实施方式中，半导体图案层700可以包括低温多晶硅(LTPS)半导体或a-Si半导体。也就是，半导体图案层700的半导体的类型不限于此。

为了说明的方便，现在将定义一些术语。如这里使用的表述“在水平方向上交叠”可以表示当在平行于第一基板500的上表面的方向上观看时两个或更多部件至少部分地彼此交叠。

漏电极DE可以设置在半导体图案层700上。漏电极DE可以交叠半导体图案层700。例如，漏电极DE的外侧表面可以在俯视图中相对于半导体图案层700的外侧表面向内设置。换句话说，漏电极DE可以在俯视图中完全地交叠半导体图案层700。然而，本公开不限于此，漏电极DE可以在俯视图中部分地交叠半导体图案层700。当漏电极DE交叠半导体图案层700时，漏电极DE也可以在俯视图中交叠源电极SE。也就是，顺序地设置的源电极SE、半导体图案层700和漏电极DE可以在俯视图中至少部分地交叠。换句话说，源电极SE和漏电极DE可以在俯视图中彼此交叠，且半导体图案层700设置在两者之间。

漏电极DE可以具有包括镍(Ni)、钴(Co)、钛(Ti)、银(Ag)、铜(Cu)、钼(Mo)、铝(Al)、铍(Be)、铌(Nb)、金(Au)、铁(Fe)、硒(Se)、钽(Ta)或类似物的单层结构或多层结构。此外，还可以使用由以上列举金属以及从由钛(Ti)、锆(Zr)、钨(W)、钽(Ta)、铌(Nb)、铂(Pt)、铪(Hf)、氧(O)和氮(N)组成的组选择的一种或多种元素制成的合金。漏电极DE可以由与上面描述的数据线DL和源电极SE的材料基本上相同的材料制成。

参照图3，第一绝缘层IL1可以设置在数据线DL、源电极SE、半导体图案层700和漏电极DE上。第一绝缘层IL1可以形成在第一基板500的整个区域上，覆盖数据线DL、源电极SE、半导体图案层700和漏电极DE。

第一绝缘层IL1可以由包括无机绝缘材料诸如硅氧化物(SiOx)和硅氮化物(SiNx)以及有机绝缘材料诸如苯并环丁烯(BCB)、丙烯酸材料和聚酰亚胺的一种或更多种材料制成。然而，这仅是示范性的，第一绝缘层IL1的材料不限于此。

第一绝缘层IL1可以具有比源电极SE(见图3)的厚度(在下文，被称为第一厚度d1)相对薄的厚度(在下文，被称为第二厚度d2)。换句话说，设置在源电极SE的两侧的第一绝缘层IL1的上表面可以相对地低于源电极SE的上表面。当第二厚度d2如上所述地比第一厚度d1薄时，将在后面描述的栅电极GE的另一端的下表面可以设置得相对低于源电极SE的上表面。在这种情况下，源电极SE可以在水平方向上至少部分地交叠将在后面描述的栅电极GE。

更具体地，当源电极SE、半导体图案层700和漏电极DE在堆叠方向上顺序地堆叠从而形成薄膜晶体管的一部分时，薄膜晶体管的沟道Ch可以形成在邻近于栅电极GE的半导体图案层700中。当沟道Ch形成在半导体图案层700中时，源电极SE和漏电极DE需要在水平方向上交叠栅电极GE从而保持薄膜晶体管的稳定的电特性。因此，当如上所述，第一绝缘层IL1的第二厚度d2比源电极SE的第一厚度d1薄时，源电极SE和设置在第一绝缘层IL1上的栅电极GE可以在水平方向上至少部分地彼此交叠，因此薄膜晶体管能够保持稳定的电特性。

栅线GL和GE可以设置在第一绝缘层IL1上。栅线GL和GE可以包括用于接收驱动信号的栅线GL以及从栅线GL突出以交叠半导体图案层700的栅电极GE。

栅线GL和GE可以包含包括铝合金的基于铝(Al)的金属、包括银合金的基于银(Ag)的金属、包括铜合金的基于铜(Cu)的金属、包括钼合金的基于钼(Mo)的金属、铬(Cr)、钛(Ti)和钽(Ta)。然而，这仅是示范性的，栅线GL和GE的材料不限于此，具有用于实现期望的显示装置所需导电性的金属或聚合物材料可以被用作栅线GL和GE的材料。

栅线GL和GE可以具有单层结构，但是本公开不限于此，栅线GL和GE可以具有包括双层结构和三层结构的多层结构。

栅线GL可以在第二方向，例如图2中的x轴方向上延伸。

栅电极GE可以在第一方向上从栅线GL延伸。栅电极GE与源电极SE和漏电极DE一起可以形成薄膜晶体管的三端子。

更具体地，栅电极GE可以设置为与源电极SE、漏电极DE和半导体图案层700绝缘。也就是，第一绝缘层IL1可以插设在栅电极GE和源电极SE之间，在栅电极GE和漏电极DE之间，以及在栅电极GE和半导体图案层700之间。

栅电极GE可以设置在半导体图案层700的至少一个侧表面上。在本发明的一示范性实施方式中，栅电极GE设置为面对半导体图案层700的没有被漏电极DE覆盖的至少一个侧表面。例如，如图3所示，栅电极GE可以设置在第一线VL和第二线HL之间。第一线VL是垂直于漏电极DE的边界的虚拟线，第二线HL是从半导体图案层700的底表面水平地延伸的虚拟线。在本发明的另一示范性实施方式中，栅电极GE可以在堆叠方向上设置在堆叠的源电极SE、半导体图案层700和漏电极DE的至少一个侧表面上。因此，栅电极GE可以在水平方向上至少部分地交叠漏电极DE、半导体图案层700和源电极SE。也就是，在存在通过漏电极DE的下表面在水平方向上延伸而形成的虚拟延伸面的假设下，栅电极GE的一端可以设置在该虚拟延伸面之上，并且栅电极GE的另一端可以设置在该虚拟延伸面之下。当源电极SE、半导体图案层700和漏电极DE在堆叠方向上顺序地堆叠时，沿源电极SE、半导体图案层700和漏电极DE的一个侧表面设置的第一绝缘层IL1可以具有倾斜面或台阶面，栅电极GE可以设置在该倾斜面上。换句话说，当栅电极GE沿该倾斜面设置时，栅电极GE的底端可以设置在源电极SE的上表面之下，栅电极GE的顶端可以设置在漏电极DE的下表面之上。然而，栅电极GE的顶端可以在水平方向上设置在漏电极DE的上表面之上。当栅电极GE、源电极SE、半导体图案层700和漏电极DE布置为这样的构造时，栅电极GE可以如上所述地在水平方向上至少部分地交叠源电极SE和漏电极DE(见图3和图8)。

在这种情况下，薄膜晶体管的沟道Ch可以形成在邻近于栅电极GE的半导体图案层700中。也就是，当导通电压被施加到栅电极GE时，沟道Ch可以形成在邻近栅电极GE的半导体图案层700中。

第二绝缘层IL2可以设置在栅电极GE上。第二绝缘层IL2可以由从由无机绝缘材料诸如硅氧化物(SiOx)和硅氮化物(SiNx)以及有机绝缘材料诸如苯并环丁烯(BCB)、丙烯酸材料和聚酰亚胺组成的组选择的一种或多种材料制成。然而，这仅是示范性的，第二绝缘层IL2的材料不限于此。例如，第二绝缘层IL2可以由与第一绝缘层IL1的材料基本上相同的材料制成。

接触孔CNT可以穿过第一绝缘层IL1和第二绝缘层IL2形成以暴露漏电极DE的上表面。接触孔CNT可以至少部分地暴露漏电极DE的上表面。换句话说，接触孔CNT可以穿过漏电极DE上的第一绝缘层IL1和第二绝缘层IL2形成从而至少部分地暴露漏电极DE。接触孔CNT可以形成为暴露漏电极DE的中央而不暴露漏电极DE的侧表面。

像素电极PE可以设置在漏电极DE上。像素电极PE可以通过穿过第一绝缘层IL1和第二绝缘层IL2形成的接触孔CNT而电连接到漏电极DE。在这种情况下，像素电极PE可以在俯视图中部分地交叠源电极SE、半导体图案层700和漏电极DE。在一示范性实施方式中，像素电极PE可以由透明导体诸如铟锡氧化物(TIN)或铟锌氧化物(IZO)或者反射导体诸如铝制成。

尽管图2中显示的像素电极PE具有板形状，但是像素电极PE的形状不限于此。也就是，在另一示范性实施方式中，像素电极PE可以具有一个或多个狭缝。在另一示范性实施方式中，一个或多个像素电极可以被设置，并且在这种情况下，彼此不同的电压可以分别施加到该多个像素电极。

当如上所述，源电极SE、半导体图案层700和漏电极DE在堆叠方向上顺序地设置时，在整个像素中被薄膜晶体管占据的水平面积可以减小。也就是，薄膜晶体管可以通过使用与当源电极SE和漏电极DE在水平方向上设置在同一平面上时相比相对小的水平面积来设置。因此，当像素中的被薄膜晶体管占据的水平面积相对地减小时，像素的开口率可以相对增大。

现在将描述根据本发明构思的另一示范性实施方式的阵列基板AS。在如下所述的示范性实施方式中，相同的附图标记表示已经描述的相同元件，重复的描述将被省略或将仅给出简要的描述。

图5是示出根据本发明构思的另一示范性实施方式的阵列基板AS的示意性俯视图。图6是沿图5的线III-III'截取的截面图。

参照图5和图6，根据本发明构思的另一示范性实施方式的阵列基板AS与参照图2描述的示范性实施方式的阵列基板AS的不同在于，根据另一示范性实施方式的阵列基板AS的栅电极GE包括第一栅电极GE1和第二栅电极GE2。

例如，第一栅电极GE1可以设置在漏电极DE的一侧，第二栅电极GE2可以设置在漏电极DE的与所述一侧相反的另一侧。第二栅电极GE2可以具有与参照图2描述的栅电极GE的形状基本上相同的形状。

像以上参照图2描述的那些，第一栅电极GE1和第二栅电极GE2可以设置为与漏电极DE绝缘。也就是，第一绝缘层IL1可以插设在第一栅电极GE1和漏电极DE之间以及在第二栅电极GE2和漏电极DE之间。

例如，第一栅电极GE1和第二栅电极GE2可以在俯视图中彼此平行地延伸。也就是，如图5所示，第一栅电极GE1和第二栅电极GE2可以彼此平行地设置，漏电极DE插设在两者之间。

与第二栅电极GE2相比，第一栅电极GE1可以相对邻近数据线DL设置，并且在一示范性实施方式中，第一栅电极GE1可以在俯视图中部分地交叠数据线DL。然而，第一栅电极GE1可以在俯视图中不交叠数据线DL。

第一栅电极GE1和第二栅电极GE2可以在水平方向上交叠漏电极DE和源电极SE。当栅电极GE在水平方向上交叠漏电极DE和源电极SE时，沟道Ch可以形成在邻近于栅电极GE的半导体图案层700中，如上所述。

当栅电极GE包括第一栅电极GE1和第二栅电极GE2时，沟道Ch可以形成在邻近于栅电极GE的半导体图案层700的两侧，如图6所示。当栅电极GE形成在半导体图案层700的两侧时，与当栅电极GE仅形成在半导体图案层700的一侧时相比，沟道宽度可以增大。因此，可以改善薄膜晶体管中的电流驱动能力。也就是，当栅电极GE形成在半导体图案层700的两侧时，与当栅电极GE形成在半导体图案层700的一侧时相比，可以改善薄膜晶体管的电特性。

图7是示出根据本发明构思的另一示范性实施方式的阵列基板AS的俯视图。

参照图7，根据本发明构思的另一示范性实施方式的阵列基板AS与参照图2描述的示范性实施方式的阵列基板AS的不同在于，栅电极GE3具有空的部分。

栅电极GE3可以具有矩形形状，在该矩形形状的中间有空的部分。换句话说，栅电极GE3可以包括空的部分50和设置在空的部分50外面的边缘部分(rim portion)60。在本发明的一示范性实施方式中，栅电极GE3的边缘部分60可以沿漏电极DE的外边界设置以交叠半导体图案层700。在本发明的另一示范性实施方式中，栅电极GE3的边缘部分60可以交叠漏电极DE的外边界。栅电极GE3和漏电极DE可以通过第一绝缘层IL1电绝缘。

如图7所示，栅电极GE3的空的部分50可以设置在栅电极GE的中央处并至少部分地暴露漏电极DE的上表面。穿过第一绝缘层IL1和第二绝缘层IL2形成的接触孔CNT可以设置在通过空的部分50暴露的漏电极DE上，像素电极PE可以设置在接触孔CNT上。也就是，如上所述，像素电极PE和漏电极DE可以通过接触孔CNT被电互连。像素电极PE可以通过第二绝缘层IL2与栅电极GE3绝缘，并且当栅电极GE3具有空的部分50并沿漏电极DE的外边缘设置时，像素电极PE可以包括在俯视图中交叠栅电极GE3的部分。

沿漏电极DE的外边缘设置的栅电极GE3可以在水平方向上交叠半导体图案层700。也就是，栅电极GE3可以设置为覆盖半导体图案层700的外表面。在这种情况下，薄膜晶体管的沟道Ch可以形成在邻近栅电极GE的半导体图案层700中。当栅电极GE3如图7所示地具有空的部分50并设置为覆盖半导体图案层700的外表面时，与参照图2至图5描述的示范性实施方式相比，沟道宽度可以相对更宽。因此，可以相对改善薄膜晶体管的电流驱动能力。也就是，当栅电极GE3设置为覆盖半导体图案层700的外表面时，与当栅电极GE3形成在半导体图案层700的一侧或两侧时相比，可以改善薄膜晶体管的电特性。

图8是根据本发明构思的另一示范性实施方式的阵列基板AS的截面图。

参照图8，根据本发明构思的另一示范性实施方式的阵列基板AS与参照图3描述的示范性实施方式的阵列基板AS的不同在于，顺序地堆叠的源电极SE、半导体图案层700和漏电极DE具有彼此对准的侧壁。

顺序地堆叠的源电极SE、半导体图案层700和漏电极DE的所述一个侧壁可以彼此对准。这种对准可以由将在后面描述的根据本发明构思的一些实施方式的制造阵列基板AS的方法引起。例如，这种对准可以通过使用一个掩模同时或顺序地蚀刻用于漏电极DE、半导体图案层700和包括源电极SE的数据线DL的层而实现。然而，这仅是示范性的，本公开的范围不由如上所述的制造方法限制。

如上所述，栅电极GE可以设置在源电极SE、半导体图案层700和漏电极DE的一侧。当源电极SE、半导体图案层700和漏电极DE的所述一个侧表面彼此对准并且栅电极GE邻近所述一个侧表面设置时，源电极SE的所述一个侧表面和栅电极GE之间的距离可以与漏电极DE的所述一个侧表面和栅电极GE之间的距离基本上相同。在这种情况下，当导通电压被施加到栅电极GE时，沟道Ch可以均匀地形成在半导体图案层700的邻近栅电极GE的一侧，因此能够稳定地保持薄膜晶体管的电特性。

图9是根据本发明构思的一示范性实施方式的液晶显示装置的截面图。参照图9，根据本发明构思的一示范性实施方式的液晶显示装置可以包括第一基板500、设置在第一基板500上的源电极SE、设置在源电极SE上的半导体图案层700、设置在半导体图案层700上的漏电极DE、设置在半导体图案层700的一个侧表面上的栅电极GE(未示出)、设置在漏电极DE上的像素电极PE、面对第一基板500的第二基板1000以及设置在第一基板500和第二基板1000之间的液晶层LC。

包括设置在第一基板上的源电极SE、设置在源电极SE上的半导体图案层700、设置在半导体图案层700上的漏电极DE、设置在半导体图案层700的至少一个侧表面上从而与漏电极DE绝缘的栅电极GE(未示出)以及设置在漏电极DE上的像素电极PE的第一基板500可以与以上描述的根据本发明构思的一些实施方式的阵列基板的那些基本上相同。因此，将省略其详细说明。

第二基板1000可以设置为面对第一基板500。

第二基板1000可以由耐热且透光的材料制成。第二基板1000可以由例如透明玻璃或塑料制成，但是本公开不限于此。

黑矩阵BM和滤色器CF可以设置在第二基板1000上。黑矩阵BM可以用来抑制穿过像素的光泄漏和相邻像素之间的光干涉。黑矩阵BM可以设置为交叠设置在第一基板500上的源电极SE、漏电极DE和半导体图案层700。此外，黑矩阵BM可以覆盖数据线DL和/或栅线GL。

滤色器CF可以设置为交叠每个像素的像素电极PE。滤色器CF可以包括从由红色滤色器、蓝色滤色器和绿色滤色器组成的组选择的一种或多种滤色器。

外涂层OC可以设置在滤色器CF和黑矩阵BM上。外涂层OC可以由有机或无机绝缘材料制成。外涂层OC可以形成在第二基板1000的整个区域之上，并可以用作平坦化层。

公共电极CE可以设置在外涂层OC上。公共电极CE可以设置为交叠对应于显示区域DA的区域，例如设置为没有被图案化的板形状。公共电压可以施加到公共电极CE。当彼此不同的电压被施加到公共电极CE和像素电极PE时，预定的电场在公共电极CE和像素电极PE之间产生，并且插设在第一基板500和第二基板1000之间的液晶层LC中的液晶的取向可以通过由此产生的电场改变。

图10是根据本发明构思的另一示范性实施方式的液晶显示装置的截面图。

参照图10，根据本发明构思的另一示范性实施方式的液晶显示装置与参照图9描述的示范性实施方式的液晶显示装置的不同在于，公共电极CE1形成在第一基板500上。

也就是，根据本发明构思的另一示范性实施方式的液晶显示装置可以是平面内切换模式的液晶显示装置，诸如IPS或PLS模式液晶显示装置。

具体地，作为平坦化层的钝化层600可以设置在像素电极PE上。钝化层600可以由无机绝缘材料或有机绝缘材料制成。

公共电极CE1可以设置在钝化层600上。公共电压可以施加到公共电极CE1。不同于参照图9描述的实施方式，具有切除部分的狭缝图案SP可以形成在公共电极CE1上。当公共电极CE1具有狭缝图案SP时，当不同的电压被施加到公共电极CE1和像素电极PE时，水平电场可以在公共电极CE1中的狭缝图案SP和像素电极PE之间产生。也就是，设置在公共电极CE1上的液晶层LC中的液晶可以被在公共电极CE1中的狭缝图案SP和像素电极PE之间产生的水平电场控制。

当公共电极CE1形成在第一基板500上时，黑矩阵BM、滤色器CF和外涂层OC可以形成在面对第一基板500的第二基板1000上。第二基板1000与参照图9描述的第二基板1000基本上相同，除了公共电极被省略之外，因而将省略其详细说明。

图11是根据本发明构思的另一示范性实施方式的液晶显示装置的截面图。

参照图11，根据本发明构思的另一示范性实施方式的液晶显示装置与参照图9描述的示范性实施方式的液晶显示装置的不同在于，黑矩阵BM和滤色器CF形成在第一基板500上。

也就是，根据本发明构思的另一示范性实施方式的液晶显示装置可以具有阵列上滤色器(COA)结构。

具体地，滤色器CF可以设置在像素电极PE上。滤色器CF可以设置为交叠一个像素电极PE，并可以延伸到在该处形成薄膜晶体管的部分。黑矩阵BM可以设置在除了在该处形成滤色器CF的部分之外的区域中。也就是，黑矩阵BM可以沿栅线GL和/或数据线DL延伸，并覆盖栅线GL和/或数据线DL。此外，黑矩阵BM可以延伸到在该处形成薄膜晶体管的部分，并至少部分地覆盖薄膜晶体管。在这种情况下，黑矩阵BM和滤色器CF可以在该处形成薄膜晶体管的部分中至少部分地彼此交叠。

尽管已经描述了应用于液晶显示装置的根据本发明构思的一些实施方式的阵列基板，但是本公开的范围不限于此。也就是，尽管没有在附图中示出，但是对于本领域技术人员将明显的是，根据本发明构思的一些实施方式的阵列基板可以应用于有机发光显示装置。

在下文，将描述根据本发明构思的一些实施方式的用于制造阵列基板AS的方法。下面描述的部件的一部分可以与根据本发明构思的一些实施方式的阵列基板或液晶显示装置的上述部件基本上相同，并且将省略对该部分部件的描述以避免重复的描述。

图12至图18是示出根据本发明构思的一示范性实施方式的用于制造阵列基板AS的方法的截面图。

参照图12至图18，根据本发明构思的一示范性实施方式的用于制造阵列基板AS的方法可以包括：制备第一基板500，源电极SE、半导体图案层700和漏电极DE在堆叠方向上顺序地堆叠在其上；在半导体图案层700的至少一侧上设置栅电极GE从而与半导体图案层700绝缘；以及在漏电极DE上形成像素电极PE。

首先参照图12，源电极SE和数据线DL可以形成在第一基板500上。

源电极SE和数据线DL可以通过堆叠一个或多个金属层并图案化金属层而被同时形成。换句话说，数据线DL和源电极SE可以由相同的材料制成，并被一体地形成。金属层可以通过例如化学气相沉积、溅射等沉积。金属层可以通过使用光致抗蚀剂图案作为掩模的蚀刻工艺，也就是光刻工艺等，被图案化。

接着参照图13，半导体图案层700可以形成在源电极SE上。半导体图案层700可以设置为至少部分地交叠源电极SE。半导体图案层700可以通过在源电极SE的整个表面之上沉积半导体层并图案化该半导体层而形成。该图案化可以通过使用光致抗蚀剂图案作为掩模的干法蚀刻或湿法蚀刻半导体层而进行。

例如，欧姆接触层(未示出)可以形成在半导体图案层700上。此外，半导体图案层700可以在其它示范性实施方式中是如上所述的氧化物半导体。

接着参照图14，漏电极DE可以形成在半导体图案层700上。

漏电极DE可以通过堆叠一个或多个金属层并图案化该金属层而形成。金属层可以通过例如化学气相沉积、溅射等沉积。金属层可以通过使用光致抗蚀剂图案作为掩模的蚀刻工艺(也就是，光刻工艺)等被图案化。

例如，漏电极DE可以由与源电极SE的材料基本上相同的材料制成。然而，本公开不限于此，漏电极DE和源电极SE可以由彼此不同的材料制成。

漏电极DE可以形成为具有岛形状。例如，漏电极可以形成为完全地交叠半导体图案层700。换句话说，漏电极DE的外壁可以相对于半导体图案层700的外侧表面向内设置。

因此，源电极SE、半导体图案层700和漏电极DE可以在堆叠方向上顺序地堆叠。此外，源电极SE、半导体图案层700和漏电极DE可以在俯视图中至少部分地交叠。

接着参照图15，第一绝缘层IL1可以形成在数据线DL、源电极SE、半导体图案层700和漏电极DE上从而覆盖数据线DL、源电极SE、半导体图案层700和漏电极DE。第一绝缘层IL1可以由从由无机绝缘材料诸如硅氧化物(SiOx)或硅氮化物(SiNx)和有机绝缘材料诸如苯并环丁烯(BCB)、丙烯酸材料和聚酰亚胺组成的组选择的一种或多种材料制成。

接着参照图16，栅电极GE可以形成在第一绝缘层IL1上。栅电极GE可以形成为设置在漏电极DE的至少一侧上。换句话说，栅电极GE可以形成为设置在源电极SE、半导体图案层700和漏电极DE的一个侧表面上。也就是，栅电极GE可以设置为在水平方向上交叠源电极SE、半导体图案层700和漏电极DE。

栅电极GE可以通过第一绝缘层IL1与源电极SE、半导体图案层700和漏电极DE绝缘。

接着参照图17，第二绝缘层IL2可以形成在第一绝缘层IL1和栅电极GE上。第二绝缘层IL2可以由从由无机绝缘材料诸如硅氧化物(SiOx)或硅氮化物(SiNx)和有机绝缘材料诸如苯并环丁烯(BCB)、丙烯酸材料和聚酰亚胺组成的组选择的一种或多种材料制成。

例如，第二绝缘层IL2可以由与第一绝缘层IL1的材料基本上相同的材料制成。然而，本公开不限于此，第二绝缘层IL2和第一绝缘层IL1可以由彼此不同的材料制成。

接着参照图18，接触孔CNT可以穿过第一绝缘层IL1和第二绝缘层IL2形成。

接触孔CNT可以穿过第一绝缘层IL1和第二绝缘层IL2形成，从而暴露漏电极DE的上表面的至少一部分。

随后，像素电极PE可以形成在漏电极DE上。像素电极PE可以部分地交叠漏电极DE、源电极SE和半导体图案层700。像素电极PE可以通过接触孔CNT电连接到漏电极DE，但是通过第二绝缘层IL2与栅电极GE绝缘。

在下文，将描述根据本发明构思的另一实施方式的用于制造阵列基板AS的方法。下面描述的部件的一部分可以与根据本发明构思的一些实施方式的液晶显示装置的上述部件相同，并且将省略对该部分部件的描述以避免重复的描述。

图19和图20是示出根据本发明构思的另一示范性实施方式的用于制造阵列基板AS的方法的截面图。

参照图19和图20，制备在堆叠方向上源电极SE、半导体图案层700和漏电极DE顺序地堆叠在其上的第一基板500可以包括顺序地堆叠第一金属层100、半导体层750和第二金属层200以及通过使用一个掩模蚀刻并图案化第一金属层100、半导体层750和第二金属层200。

首先参照图19，第一金属层100可以形成在第一基板500的整个表面之上。第一金属层100可以被图案化以形成数据线DL和源电极SE。因此，第一金属层100可以由与根据本发明构思的一些实施方式的阵列基板的数据线DL和源电极SE的材料基本上相同的材料制成。

随后，半导体层750可以形成在第一金属层100的整个表面之上。半导体层750可以被图案化以形成半导体图案层700。因此，半导体层750可以由与根据本发明构思的一些实施方式的阵列基板的半导体图案层700的材料基本上相同的材料制成。

随后，第二金属层200可以形成在半导体层750的整个表面之上。第二金属层200可以被图案化以形成漏电极DE。因此，第二金属层200可以由与根据本发明构思的一些实施方式的阵列基板的漏电极DE的材料基本上相同的材料制成。

接着参照图20，第一金属层100、半导体层750和第二金属层200可以通过使用一个掩模被蚀刻。

具体地，第一金属层100、半导体层750和第二金属层200可以通过使用一个掩模被蚀刻从而形成在堆叠方向上堆叠的源电极SE、半导体图案层700和漏电极DE。

例如，第一金属层100、半导体层750和第二金属层200可以在使用一个掩模的批量式湿蚀刻器(batch-type wet etcher)中蚀刻。也就是，第一金属层100、半导体层750和第二金属层200可以通过相同的蚀刻剂被同时或顺序地蚀刻。然而，第一金属层100、半导体层750和第二金属层200可以通过不同的蚀刻剂被同时或顺序地蚀刻。

对于另一示例，使用一个掩模，但是第一金属层100和第二金属层200可以被湿法蚀刻而半导体层750可以被干法蚀刻。也就是，湿蚀刻、干蚀刻和湿蚀刻可以在仅采用一个掩模的工艺中顺序地进行。

当第一金属层100、半导体层750和第二金属层200通过一个掩模蚀刻从而形成在堆叠方向上堆叠的源电极SE、半导体图案层700和漏电极DE时，源电极SE、半导体图案层700和漏电极DE的至少一个侧壁可以彼此对准。因此，薄膜晶体管可以如上所述地具有电稳定性。

虽然已经参照其示范性实施方式具体示出和描述了本发明构思，但是本领域普通技术人员将理解，可以在其中进行形式上的许多变化而没有背离由权利要求限定的本发明构思的精神和范围。因此，期望地是，当前的实施方式被认为在所有的方面是说明性的，而不是限制性的，参照权利要求书而不是以上描述来指示本发明构思的范围。

本申请要求于2016年4月29日在韩国知识产权局提交的韩国专利申请第10-2016-0053084号的优先权，其公开通过引用被整体结合于此。

Claims (28)

1.一种阵列基板，包括：

第一基板；

源电极，设置在所述第一基板上；

半导体图案层，设置在所述源电极上；

漏电极，设置在所述半导体图案层上；

像素电极，设置在所述漏电极上；以及

栅电极，设置在所述半导体图案层的至少一个侧表面上。

2.如权利要求1所述的阵列基板，其中所述源电极、所述半导体图案层和所述漏电极在堆叠方向上交叠。

3.如权利要求1所述的阵列基板，其中所述栅电极在平行于所述第一基板的上表面的方向上交叠所述源电极、所述半导体图案层和所述漏电极。

4.如权利要求1所述的阵列基板，其中所述像素电极在堆叠方向上部分地交叠所述半导体图案层。

5.如权利要求1所述的阵列基板，其中所述半导体图案层包括氧化物半导体。

6.如权利要求1所述的阵列基板，还包括电互连所述源电极和所述漏电极的沟道，其中所述沟道形成在邻近所述栅电极的所述半导体图案层中。

7.如权利要求1所述的阵列基板，其中所述栅电极的底端设置在所述源电极的上表面之下，所述栅电极的顶端设置在所述漏电极的下表面之上。

8.如权利要求1所述的阵列基板，还包括覆盖所述源电极、所述半导体图案层和所述漏电极的第一绝缘层，所述第一绝缘层的厚度比所述源电极的厚度薄。

9.如权利要求1所述的阵列基板，还包括第二栅电极，所述第二栅电极设置在所述半导体图案层的另一侧。

10.如权利要求1所述的阵列基板，其中所述栅电极包括空的部分和设置在所述空的部分外面的边缘部分，所述边缘部分沿所述漏电极的外边缘设置。

11.如权利要求10所述的阵列基板，其中具有接触孔的一个或多个绝缘层设置在所述漏电极上，所述像素电极设置在所述漏电极的暴露表面上，其中所述接触孔用于至少部分地暴露所述漏电极的表面。

12.如权利要求10所述的阵列基板，其中所述像素电极的一部分和所述栅电极的边缘部分在堆叠方向上彼此交叠。

13.如权利要求1所述的阵列基板，其中所述源电极、所述半导体图案层和所述漏电极的一个侧壁彼此对准。

14.一种液晶显示装置，包括：

第一基板，包括源电极、设置在所述源电极上的半导体图案层、设置在所述半导体图案层上的漏电极、设置在所述漏电极上的像素电极以及设置在所述半导体图案层的至少一个侧表面上的栅电极；和

第二基板，面对所述第一基板。

15.如权利要求14所述的液晶显示装置，还包括在所述第二基板上的滤色器和黑矩阵，其中所述滤色器交叠所述像素电极，所述黑矩阵交叠所述源电极、所述漏电极和所述半导体图案层。

16.如权利要求15所述的液晶显示装置，还包括设置在所述滤色器和所述黑矩阵的整个表面上的公共电极。

17.如权利要求14所述的液晶显示装置，还包括设置在所述像素电极上的钝化层和设置在所述钝化层上的公共电极。

18.如权利要求17所述的液晶显示装置，其中所述公共电极具有狭缝图案。

19.如权利要求14所述的液晶显示装置，其中所述滤色器设置在所述像素电极上，所述黑矩阵设置在所述源电极、所述漏电极和所述半导体图案层上。

20.如权利要求14所述的液晶显示装置，其中所述栅电极在平行于所述第一基板的上表面的方向上交叠所述源电极、所述半导体图案层和所述漏电极。

21.如权利要求14所述的液晶显示装置，还包括覆盖所述源电极、所述半导体图案层和所述漏电极的第一绝缘层，所述第一绝缘层的厚度比所述源电极的厚度薄。

22.一种液晶显示装置，包括：

彼此交叉的数据线和栅线；

顺序地堆叠在第一基板上的源电极、半导体图案层和漏电极，其中所述源电极从所述数据线分支；

设置在所述半导体图案层的一个侧表面上的第一栅电极，栅绝缘层设置在所述第一栅电极和所述半导体图案层之间，其中所述第一栅电极从所述栅线延伸；

在所述第一栅电极上的钝化层；

连接到所述漏电极的像素电极；

面对所述第一基板的第二基板；以及

设置在所述第一基板和所述第二基板之间的液晶层。

23.如权利要求22所述的液晶显示装置，其中当在堆叠方向上看时，所述半导体图案层的至少一个边缘被所述第一栅电极覆盖。

24.如权利要求23所述的液晶显示装置，其中当在所述堆叠方向上看时，所述漏电极的至少一个边缘被所述第一栅电极覆盖。

25.如权利要求24所述的液晶显示装置，其中所述第一栅电极在所述堆叠方向上交叠所述源电极的平行于所述漏电极的所述至少一个边缘延伸的一个边缘、所述漏电极的所述至少一个边缘和所述半导体图案层的所述至少一个边缘。

26.如权利要求25所述的液晶显示装置，还包括平行于所述第一栅电极的第二栅电极，所述漏电极插设在所述第一栅电极和所述第二栅电极之间，

其中所述第二栅电极从所述栅线延伸，并在所述堆叠方向上交叠所述半导体图案层的与所述半导体图案层的所述至少一个边缘相反的相反边缘。

27.如权利要求22所述的液晶显示装置，其中所述第一栅电极包括边缘部分和空的部分，

其中当在堆叠方向上看时，所述边缘部分沿所述漏电极的外边界设置。

28.如权利要求27所述的液晶显示装置，其中所述空的部分基本上设置在所述第一栅电极的中央处，以及

其中当在所述堆叠方向上看时，所述像素电极通过所述空的部分连接到所述漏电极。