CN103545383B - Mos电容器、其制造方法及使用该电容器的半导体器件 - Google Patents

Mos电容器、其制造方法及使用该电容器的半导体器件 Download PDF

Info

Publication number
CN103545383B
CN103545383B CN201210560741.6A CN201210560741A CN103545383B CN 103545383 B CN103545383 B CN 103545383B CN 201210560741 A CN201210560741 A CN 201210560741A CN 103545383 B CN103545383 B CN 103545383B
Authority
CN
China
Prior art keywords
electrode
bit line
storage node
dummy
node contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210560741.6A
Other languages
English (en)
Other versions
CN103545383A (zh
Inventor
林庭燮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN103545383A publication Critical patent/CN103545383A/zh
Application granted granted Critical
Publication of CN103545383B publication Critical patent/CN103545383B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66181—Conductor-insulator-semiconductor capacitors, e.g. trench capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/18—Bit line organisation; Bit line lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92—Capacitors having potential barriers
    • H01L29/94—Metal-insulator-semiconductors, e.g. MOS
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/09—Manufacture or treatment with simultaneous manufacture of the peripheral circuit region and memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/485—Bit line contacts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/50—Peripheral circuit region structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明提供一种MOS电容器、其制造方法及使用该MOS电容器的半导体器件。MOS电容器布置在使用开放式位线结构的半导体器件的最外部单元区块中。MOS电容器包括设置在半导体基板中的第一电极、设置在半导体基板上的介电层以及设置在介电层上并且包括虚设位线的第二电极。

Description

MOS电容器、其制造方法及使用该电容器的半导体器件
技术领域
本发明涉及一种MOS（金属氧化物半导体）电容器、其制造方法以及使用该MOS电容器的半导体器件，更具体地说，涉及使用虚设单元作为采用开放式位线结构的半导体器件中的MOS电容器的技术。
背景技术
在动态随机存取存储器（DRAM）中节省成本是重要的因素，而减缩芯片的尺寸可有效地节省成本。
截至目前为止，已通过微型化处理技术而将存储单元（cell，又称为晶胞）尺寸缩小，但是还需要通过改变存储器布局来缩小芯片尺寸。
具体地说，存储单元和读出放大器的布局方案为影响DRAM的芯片尺寸的重要设计因素，其中存储单元包括一个晶体管和一个电容器，读出放大器构造为读出并且放大存储单元的数据。存储单元阵列和读出放大器的布局方案包括折叠式位线方案以及开放式位线方案，存储单元阵列包括多个存储单元区块（或多个存储单元垫）。
因此，在折叠式位线方案中，以四根位线为节距设置一个读出放大器，读出放大器的布局设计比开放式位线方案的布局设计简单。然而，由于折叠式位线方案需要的存储单元面积是开放式位线方案的面积的两倍，因此使得芯片尺寸增加。
根据开放式位线方案，存储单元设置在字线和位线的所有交叉处，从而存储单元的密度是最高的，由此可获得小尺寸的芯片。然而，在开放式位线方案中，连接至不同存储单元区块的位线和互补位线连接至读出放大器区块。也就是说，在读出放大器布局设计中，读出放大器区块以两根位线为节距进行设置。
在开放式位线型存储单元阵列中，当读出放大器连接至与不同存储单元区块相连的位线时，最外部存储单元区块中的一半位线保留在虚设状态下。也就是说，与虚设状态下的位线相连从而不能用作存储单元的虚设单元设置在最外部存储单元区块中。因此，与芯片尺寸相关联地产生不需要的费用。
发明内容
本发明涉及一种能够增加芯片的每晶片晶粒数的半导体器件及其制造方法，其中该半导体器件使用虚设单元作为开放式位线结构的MOS电容器。
根据示例性实施例的一个方面，提供一种MOS器件，该MOS器件为设置在开放式位线型单元阵列中的最外部单元区块中的半导体器件。半导体器件可以包括：第一电极，其包括虚设单元的沟道区和存储节点触点，所述虚设单元设置在使用开放式位线结构的单元阵列的最外部单元区块中；介电层，其设置在沟道区的一部分上方；以及第二电极，其设置在所述介电层上方且包括所述虚设单元的位线。
所述位线包括多晶硅层和金属层的层叠结构，所述金属层包括钨（W）。所述沟道区包括N型离子注入区域。所述N型离子注入区域形成于凹陷部下方，所述凹陷部以预定深度形成于半导体基板的有源区中。所述半导体器件可以包括虚设单元，所述虚设单元包括：有源区，其包括位线触点（BLC）区域、存储节点触点（SNC）区域和所述沟道区；第一栅极和第二栅极，其设置在所述沟道区上方；以及存储节点触点，其设置在所述存储节点触点区域中。所述第一电极还包括设置在所述存储节点触点上方的金属触点和金属线。所述介电层包括选自如下群组中的任一者，所述群组包括氧化硅（SiO2）、氮氧化硅（SiON）、诸如二氧化铪（HfO2）或氧化钽（Ta2O5）的高k值材料、以及它们的组合。
根据示例性实施例的另一方面，提供一种布置在开放式位线结构的最外部单元垫中的半导体器件。所述半导体器件可以包括：有源区，其包括位线触点（BLC）区域、存储节点触点（SNC）区域以及沟道区；第一电极；介电层，其邻近所述第一电极并且设置在所述位线触点区域下方；以及第二电极，其设置在所述介电层上方并且包括虚设位线，其中，所述第一电极包括：N型离子注入区域，其位于所述沟道区中；存储节点触点，其设置在所述存储节点触点区域中；以及金属触点和金属线，其设置在所述存储节点触点上方，其中，所述第一电极、所述介电层以及所述第二电极构成电容器。
所述N型离子注入区域设置在以预定深度形成于所述有源区中的凹陷部下方。所述第二电极包括多晶硅层和金属层的层叠结构，所述金属层包括钨（W）。所述介电层包括选自如下群组中的任一者，所述群组包括氧化硅（SiO2）、氮氧化硅（SiON）、诸如二氧化铪（HfO2）或氧化钽（Ta2O5）的高k值材料、以及它们的组合。
根据示例性实施例的另一方面，提供一种制造MOS电容器的方法，该MOS电容器是布置在开放式位线结构的最外部单元垫中的半导体器件。该方法可以包括：形成第一电极，所述第一电极包括沟道区和存储节点触点；形成介电层，所述介电层形成于所述沟道区的一部分上方；以及在所述介电层上方形成第二电极，所述第二电极包括虚设位线，其中，所述第一电极、所述介电层以及所述第二电极构成所述MOS电容器。
形成所述虚设位线的步骤包括：在所述半导体基板上方形成多晶硅层；以及在所述多晶硅层上方形成金属层，其中，所述金属层包括钨。
形成所述第一电极的步骤包括执行N型离子注入工序。执行所述N型离子注入工序包括采用离子注入的方式将N型离子以预定深度注入到所述半导体基板的有源区中的凹陷部中。
该方法还可以包括如下形成所述第一电极的步骤，该步骤包括：形成有源区，所述有源区包括位线触点区域、存储节点触点区域以及所述沟道区；在所述沟道区中形成第一栅极和第二栅极；以及在所述存储节点触点区域中形成所述存储节点触点。所述方法还可以包括如下形成所述第一电极的步骤，该步骤还包括在所述存储节点触点上方形成金属触点和金属线。所述介电层包括选自如下群组中的任一者，所述群组包括氧化硅（SiO2）、氮氧化硅（SiON）、诸如二氧化铪（HfO2）或氧化钽（Ta2O5）的高k值材料、以及它们的组合。
下面在“具体实施方式”部分中描述上述和其它特征、方面以及实施例。
附图说明
从下面结合附图作出的详细描述中可以更清楚地理解本发明主题的以上及其它方面、特征和其它优点，其中：
图1为示出半导体器件的开放式位线结构中的虚设单元的示意图；
图2为示出半导体器件的平面图；
图3为根据本发明的实施例的半导体器件的截面图；
图4A至图4M示出根据本发明的第一实施例的制造半导体器件的方法；以及
图5A至图5I示出根据本发明的第二实施例的制造半导体器件的方法。
具体实施方式
在下文中，参照附图更详细地描述示例性实施例。
下面，将参考作为示例性实施例（和中间结构）示意图的截面图描述各示例性实施例。因此，可以预见到例如因为制造技术和/或公差而导致示意图中的形状有所变化。因此，示例性实施例不应该被认为限于图中所示区域的具体形状，而是还可以包括由例如制造工艺造成的形状偏差。在附图中，为了清晰起见，可能会放大某些层和区域的长度和尺寸。附图中的相似附图标记表示相似的部件。还应该理解到，当某一层被称为“位于其它层或基板上”时，该层可以直接位于其它层或基板上，或者也可以存在中间层。
在下文中，将参照图1至图5I描述本发明的示例性实施例。
图1为示出半导体器件的开放式位线结构中的虚设单元的示意图。如图1中所示，最外部存储单元区块中的一半位线10不与任何读出放大器相连，因此保留在虚设状态。根据本发明的实施例，虚设位线10可用作MOS电容器。
图2为示出半导体器件的平面图。如图2中所示，金属触点147形成于存储节点触点上且位于每个虚设位线DBL的两侧处，并且虚设位线DBL经由金属触点147连接至金属线149。因此，虚设单元被用作包括外围电路区域在内的其它区域的MOS电容器，从而使得总芯片面积减小以增加每晶片的晶粒数（net die）。
图3为根据本发明的实施例的半导体器件的截面图。
图3中的（i）示出存储单元区域的截面图，且图3中的（ii）示出虚设单元区域的截面图。存储单元区域（i）示出沿着图2中的线A-A’截取的截面图，并且虚设单元区域（ii）示出沿着图2中的线B-B’截取的截面图。
在虚设单元区域（ii）中，在埋入式栅极115b之间的区域中在半导体基板101上形成氧化物层125。接着，在氧化物层125上形成位线触点129。接着，在位线触点129上依次地层叠阻挡金属131、钨层133以及硬掩模132以形成虚设位线150。位线触点129可以包括多晶硅层。氧化物层125可以包括氧化硅（SiO2）、氮氧化硅（SiON）、或者诸如二氧化铪（HfO2）或氧化钽（Ta2O5）等的高k值材料。
在虚设位线150的两侧形成间隔物136，并且在半导体基板101的沟道区、源极区和漏极区的上方形成存储节点触点145a。在存储节点触点145a的侧壁上形成存储节点触点间隔物141b，存储节点触点间隔物141b形成于隔离层103中的埋入式栅极115a的上方。此外，在存储节点触点145a上设置金属触点147，并且金属线149形成于金属触点147上以连接至金属触点147。
源极区和漏极区、埋入式栅极115b下方的沟道区、存储节点触点145a、金属触点147以及金属线149构成第一电极。氧化物层125用作介电层。虚设位线150用作第二电极。因此，MOS电容器形成为包括第一电极、介电层以及第二电极。
也就是说，存储节点触点145a连接至源极区和漏极区，并且金属触点147连接至存储节点触点145a，从而将存储节点触点145a和金属触点147作为MOS电容器的第一电极。
在实施例中，氧化物层125作为MOS电容器的介电层，并且虚设位线150形成于氧化物层125的上方，从而虚设位线150作为MOS电容器的第二电极。因此，虚设单元区域可以用作MOS电容器区域，由此可以减小芯片面积。
在下文中，参照图4A至图4M描述根据本发明的第一实施例的制造半导体器件的方法。图4A至图4M中的（i）为存储单元区域的截面图，而图4A至图4M中的（ii）为虚设单元区域的截面图。
参照图4A，在包括隔离层103在内的半导体基板101上形成用于将埋入式栅极图案化的硬掩模105。使用硬掩模105在隔离层103中形成凹陷部107a并且在半导体基板101的有源区中形成用于形成埋入式栅极的凹陷部107b。接着，沿着凹陷部107b的表面形成埋入式栅极氧化物层111。此时，埋入式栅极氧化物层111可通过退火处理来形成。
接下来，在隔离层103的一侧上方形成使凹陷部107b敞开的用于对虚设单元区域（ii）的凹陷部107b执行N型离子注入的光阻（photoresist，又称为光刻胶或光致抗蚀剂）113，并且接着将N型杂质以离子注入的方式注入到虚设单元区域（ii）的凹陷部107b中。于是，N型离子被注入到凹陷部107b中而形成N型离子注入区域以作为凹陷部107b下方的沟道区。
参照图4B，移除光阻113。将钨（W）层沉积在已移除光阻113的结构上以埋入于凹陷部107b中并且接着进行回蚀而形成埋入式栅极115a和115b。在埋入式栅极115a和115b以及硬掩模105上形成用于密封埋入式栅极的氮化物层117。根据另一实施例，埋入式栅极115a和115b可以由诸如钛（Ti）、氮化钛（TiN）、多晶硅层或它们的组合等金属形成。然后，在存储单元区域（i）上形成位线触点掩模（未显示），而虚设单元区域（ii）被氮化物层117覆盖。使用位线触点掩模执行位线触点蚀刻工序以在存储单元区域（i）中形成位线触点孔119。位线触点孔119形成在半导体基板101的一部分上并且位于形成于半导体基板101中的埋入式栅极115b的上方。
参照图4C，将多晶硅材料沉积并埋入于存储单元区域（i）的位线触点孔119中且在多晶硅层和氮化物层117上沉积罩盖氮化物层118以形成位线触点121。根据另一实施例，罩盖氮化物层可包括氧化硅层。在图4C的工序以及后续的工序中，罩盖氮化物层和氮化物层117被称作位线罩盖氮化物层118。
使用用于外围电路的开口掩模（未显示）蚀刻位于虚设单元区域（ii）的埋入式栅极115b上方的硬掩模105和位线罩盖氮化物层118，而存储单元区域（i）被位线罩盖氮化物层118覆盖，由此形成位线触点孔123以使半导体基板从虚设单元区域（ii）的埋入式栅极115b之间露出。
参照图4D，在虚设单元区域（ii）的位线触点孔123的底部上形成氧化物层125，而存储单元区域（i）被位线罩盖氮化物层118覆盖。此时，与形成氧化物层125的工序同时地执行在外围电路区域中（未显示）形成栅极氧化物层的工序。氧化物层125可通过退火处理来形成。
参照图4E，在存储单元区域（i）和虚设单元区域（ii）上沉积多晶硅层127。多晶硅层127形成为填充虚设单元区域（ii）的位线触点孔123。
参照图4F，通过将存储单元区域（i）和虚设单元区域（ii）中的多晶硅层127和位线罩盖氮化物层118的一部分平坦化，或者通过使用单元开口掩模蚀刻存储单元区域（i）和虚设单元区域（ii）中的多晶硅层127和位线罩盖氮化物层118的一部分，使位线触点121露出并且形成虚设位线触点129。
参照图4G，在位线触点121和虚设位线触点129上依次地沉积阻挡金属131、钨层133和硬掩模132，并且在硬掩模132上沉积用于形成位线图案和位线触点图案的全面位线掩模（global bit line mask）134。
参照图4H，使用全面位线掩模134蚀刻阻挡金属131、钨层133、硬掩模132和位线触点121，形成位线图案和位线触点图案122。接着，在位线图案的上表面以及位线图案和位线触点图案122的侧壁上形成预定厚度的间隔物136。在此，硬掩模132、间隔物136可包括氮化物层。
参照图4I，接着在间隔物136的上表面和两侧沉积氧化物层137。参照图4J，使用单元开口掩模将氧化物层137图案化以形成用于形成存储节点触点间隔物的孔139。
参照图4K，氮化物层141形成在氧化物层137上并且填充在图4J中形成的孔139，并且接着对氮化物层141执行平坦化工序以使经图案化的氧化物层137露出。
参照图4L，使用用于形成存储节点触点的掩模完全地移除经图案化的氧化物层137。在此之后，移除第一存储节点触点间隔物141a和第二存储节点触点间隔物141b之间的区域中的氮化物层118和硬掩模105以使半导体基板101和隔离层103露出，从而形成用于形成存储节点触点的孔143。
参照图4M，沉积多晶硅材料以填充在图4L中形成的存储单元区域（i）和虚设单元区域（ii）的孔143，接着对多晶硅材料执行流动工序（flow process）以及化学机械研磨（CMP）工序以在有源区上方以及在第一存储节点触点间隔物141a和第二存储节点触点间隔物141b之间的区域中形成存储节点触点145a，第一存储节点触点间隔物141a和第二存储节点触点间隔物141b形成于每个存储节点触点145a的两侧。此时，第一存储节点触点间隔物141a形成在埋入式栅极115b上方，并且第二存储节点触点间隔物141b形成在形成于隔离层103中的埋入式栅极115a上方。因此，存储节点触点145a被沉积在第一存储节点触点间隔物141a和第二存储节点触点间隔物141b之间。当形成第一存储节点触点间隔物141a和第二存储节点触点间隔物141b时，多晶硅材料145b沉积在第二存储节点触点间隔物141b的另一侧（与所对应的存储节点触点145a相反）。
接着，在虚设单元区域（ii）的存储节点触点145a上形成金属触点147，并且在金属触点147上形成金属线149。
在上述第一实施例中，不在形成存储单元区域（i）的位线触点同时形成虚设单元区域（ii）的位线触点。取而代之的是，使用用于外围电路区域的开口掩模执行蚀刻工序，使得虚设位线150形成为与外围电路区域中的栅极具有相同的结构。因此，虚设位线150和外围电路区域中的栅极具有如下结构：依次地层叠有阻挡金属131、钨层133以及硬掩模132。
埋入式栅极115b和氧化物层125下方的沟道区、存储节点触点145a、金属触点147以及金属线149构成第一电极。氧化物层125用作介电层。依次地层叠在氧化物层125上的多晶硅层129、阻挡金属131以及钨层133构成第二电极。第一电极、介电层以及第二电极构成电容器。
在下文中，将参照图5A至图5I描述根据第二实施例的制造半导体器件的方法。
图5A至图5I中的（i）显示存储单元区域的截面图，图5A至图5I中的（ii）显示虚设单元区域的截面图。
参照图5A，在半导体基板101中形成隔离层103，并且在隔离层103和半导体基板101上形成垫氧化物层（未显示）。在此之后，将沉积有垫氧化物层的结构图案化。同时，利用掩模或蚀刻选择性使垫氧化物层201保留在虚设位线区域中且具有预定厚度。
接着，在包括隔离层103的半导体基板101上形成用于图案化埋入式栅极的硬掩模105，接着在半导体基板101和隔离层103中形成用于形成埋入式栅极的凹陷部。接着，在形成于半导体基板101中的凹陷部中形成埋入式栅极氧化物层111。在形成于隔离层103中的凹陷部中形成埋入式栅极115a，并且在形成于半导体基板101中的凹陷部中的埋入式栅极氧化物层111上形成埋入式栅极115b。在此之后，在埋入式栅极115a和115b以及硬掩模105上沉积氮化物层117。
参照图5B，在氮化物层117上沉积硬掩模氮化物材料并且将硬掩模氮化物材料图案化，使得氮化物层203以预定厚度保留于垫氧化物层201和埋入式栅极115b的上方。
参照图5C，借助于蚀刻工序分别在存储单元区域（i）和虚设单元区域（ii）的埋入式栅极115b之间的区域中形成位线触点孔119和205。此时，通过蚀刻存储单元区域（i）中的氮化物层117和硬掩模105直到使半导体基板101露出为止来形成存储单元区域（i）的位线触点孔119。通过蚀刻虚设单元区域（ii）中的氮化物层203和117以及硬掩模105直到使垫氧化物层201露出为止来形成虚设单元区域（ii）的位线触点孔205。当蚀刻虚设单元区域（ii）中的氮化物层203和117以及硬掩模105时，借助于氮化物层203而不移除虚设单元区域（ii）中的垫氧化物层201。
参照图5D，在存储单元区域（i）和虚设单元区域（ii）上沉积多晶硅层以填充位线触点孔119和205，从而分别在存储单元区域（i）和虚设单元区域（ii）中形成位线触点121和虚设位线触点129。
示于图5E至图5I中的工序与示于图4G至图4M中的工序相同，因而省略了详细描述。
在第二实施例中，在形成器件隔离层103之后沉积的垫氧化物层部分地保留在位线触点150下方以用作电容器的介电层。
根据实施例的半导体器件及其制造方法具有下面的效果。
第一，使用虚设单元可以高效地利用芯片区域，否则将不必要地占用芯片区域的一部分来作为MOS电容器。
第二，可以通过使用虚设单元作为MOS电容器而增加电容来改善半导体器件的噪声特性。
虽然上面已经描述了某些实施例，但应该理解到所描述的实施例仅仅是示例性的。因此，此处所描述的器件和方法不受根据所描述的实施例的限制。相反地，本文所述的系统和方法应该只受当与上面的描述和附图结合时所随附的权利要求书的限制。
本申请要求2012年7月17日向韩国专利局提交的韩国申请No.10-2012-77878的优先权，该韩国申请的全部内容通过引用并入本文。

Claims (18)

1.一种MOS电容器，包括：
第一电极，其包括虚设单元的沟道区和存储节点触点，所述虚设单元设置在使用开放式位线结构的单元阵列的最外部单元区块中；
介电层，其设置在所述沟道区的一部分上方；以及
第二电极，其设置在所述介电层上方且包括所述虚设单元的位线触点，
其中，所述最外部单元区块包括与位线相接合的存储单元和与虚设位线相接合的虚设单元。
2.根据权利要求1所述的MOS电容器，其中，所述虚设位线包括阻挡金属和金属层的层叠结构，所述金属层包括钨。
3.根据权利要求1所述的MOS电容器，其中，所述沟道区包括N型离子注入区域。
4.根据权利要求3所述的MOS电容器，其中，所述N型离子注入区域形成于凹陷部下方，所述凹陷部以预定深度形成于半导体基板的有源区中。
5.根据权利要求1所述的MOS电容器，其中，所述虚设单元包括：
有源区，其包括位线触点区域、存储节点触点区域和沟道区；
第一栅极和第二栅极，其设置在沟道区上方；以及
存储节点触点，其设置在所述存储节点触点区域中。
6.根据权利要求5所述的MOS电容器，其中，所述第一电极还包括在所述存储节点触点上方的金属触点。
7.根据权利要求1所述的MOS电容器，其中，所述介电层包括选自如下群组中的任一者，所述群组包括氧化硅、氮氧化硅、高k值材料、以及它们的组合。
8.一种布置在使用开放式位线结构的单元阵列的最外部单元区块中的半导体器件，所述半导体器件包括：
有源区，其包括位线触点区域、存储节点触点区域以及沟道区；
第一电极；
介电层，其邻近所述第一电极并且设置在所述位线触点区域下方；以及
第二电极，其设置在所述介电层上方并且包括虚设位线，
其中，所述第一电极包括：
N型离子注入区域，其位于所述沟道区中；
存储节点触点，其设置在所述存储节点触点区域中；以及
金属触点和金属线，其设置在所述存储节点触点上方，
所述第一电极、所述介电层以及所述第二电极构成电容器，并且
所述最外部单元区块包括与位线相接合的存储单元和与虚设位线相接合的虚设单元。
9.根据权利要求8所述的半导体器件，其中，所述N型离子注入区域设置在以预定深度形成于所述有源区中的凹陷部下方。
10.根据权利要求8所述的半导体器件，其中，所述第二电极包括阻挡金属和金属层的层叠结构，所述金属层包括钨。
11.根据权利要求8所述的半导体器件，其中，所述介电层包括选自如下群组中的任一者，所述群组包括氧化硅、氮氧化硅、高k值材料、以及它们的组合。
12.一种布置在使用开放式位线结构的单元阵列的最外部单元区块中的MOS电容器的制造方法，该方法包括：
形成第一电极，所述第一电极包括沟道区和存储节点触点；
形成介电层，所述介电层形成于所述沟道区的一部分上方；以及
在所述介电层上方形成第二电极，所述第二电极包括虚设位线，
其中，所述第一电极、所述介电层以及所述第二电极构成所述MOS电容器，并且
所述最外部单元区块包括与位线相接合的存储单元和与虚设位线相接合的虚设单元。
13.根据权利要求12所述的方法，其中，形成所述虚设位线的步骤包括：
在半导体基板上方形成多晶硅层；以及
在所述多晶硅层上方形成金属层，
所述金属层包括钨。
14.根据权利要求13所述的方法，其中，形成所述第一电极的步骤包括执行N型离子注入工序。
15.根据权利要求14所述的方法，其中，执行所述N型离子注入工序的步骤包括：采用离子注入的方式将N型离子以预定深度注入到所述半导体基板的有源区中的凹陷部中。
16.根据权利要求12所述的方法，其中，形成所述第一电极的步骤包括：
形成有源区，所述有源区包括位线触点区域、存储节点触点区域以及所述沟道区；
在所述沟道区中形成第一栅极和第二栅极；以及
在所述存储节点触点区域中形成所述存储节点触点。
17.根据权利要求16所述的方法，其中，形成所述第一电极的步骤还包括：在所述存储节点触点上方形成金属触点和金属线。
18.根据权利要求12所述的方法，其中，所述介电层包括选自如下群组中的任一者，所述群组包括氧化硅、氮氧化硅、高k值材料、以及它们的组合。
CN201210560741.6A 2012-07-17 2012-12-20 Mos电容器、其制造方法及使用该电容器的半导体器件 Active CN103545383B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020120077878A KR20140010815A (ko) 2012-07-17 2012-07-17 Ｍｏｓ 커패시터, 그 형성 방법 및 그를 이용한 반도체 장치
KR10-2012-0077878 2012-07-17

Publications (2)

Publication Number Publication Date
CN103545383A CN103545383A (zh) 2014-01-29
CN103545383B true CN103545383B (zh) 2018-02-09

Family

ID=49945827

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210560741.6A Active CN103545383B (zh) 2012-07-17 2012-12-20 Mos电容器、其制造方法及使用该电容器的半导体器件

Country Status (4)

Country Link
US (2) US9236501B2 (zh)
KR (1) KR20140010815A (zh)
CN (1) CN103545383B (zh)
TW (1) TWI570782B (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140019705A (ko) * 2012-08-07 2014-02-17 에스케이하이닉스 주식회사 반도체 소자 및 그 제조 방법
US9337188B2 (en) * 2013-10-22 2016-05-10 Broadcom Corporation Metal-insulator-metal capacitor structure
KR20150055469A (ko) * 2013-11-13 2015-05-21 삼성전자주식회사 반도체 소자 제조 방법 및 이에 의해 제조된 반도체 소자
KR102491694B1 (ko) 2016-01-11 2023-01-26 삼성전자주식회사 반도체 소자의 제조 방법
KR102504258B1 (ko) * 2016-05-04 2023-02-28 삼성전자주식회사 반도체 소자 및 이의 제조방법
KR102616853B1 (ko) * 2016-07-15 2023-12-26 에스케이하이닉스 주식회사 3차원 반도체 집적 회로 장치 및 그 제조방법
CN108615732B (zh) * 2016-12-09 2019-06-28 联华电子股份有限公司 半导体元件及其制作方法
CN108389863B (zh) * 2017-02-03 2021-03-30 联华电子股份有限公司 半导体存储装置以及其制作方法
KR102221220B1 (ko) * 2017-05-24 2021-03-03 삼성전자주식회사 반도체 장치
CN109244090B (zh) * 2017-07-11 2022-04-19 联华电子股份有限公司 半导体存储装置的制作方法
TWI683418B (zh) * 2018-06-26 2020-01-21 華邦電子股份有限公司 動態隨機存取記憶體及其製造、寫入與讀取方法
KR20200145251A (ko) 2019-06-21 2020-12-30 삼성전자주식회사 반도체 장치
CN113658917B (zh) * 2020-05-12 2023-10-13 长鑫存储技术有限公司 埋入式字线结构的制作方法及其半导体存储器
EP3958299B1 (en) 2020-05-12 2023-06-14 Changxin Memory Technologies, Inc. Manufacturing method for buried word line structure, and semiconductor memory comprising buried word line structure
KR20220049253A (ko) 2020-10-14 2022-04-21 삼성전자주식회사 반도체 소자
EP4207287A4 (en) * 2020-10-15 2024-06-19 Changxin Memory Technologies, Inc. SEMICONDUCTOR DEVICE, SEMICONDUCTOR STRUCTURE AND ASSOCIATED FORMATION METHOD
TW202312247A (zh) * 2021-09-10 2023-03-16 聯華電子股份有限公司 半導體結構及其形成方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5559759A (en) * 1978-10-27 1980-05-06 Hitachi Ltd Semiconductor device
WO2005106961A1 (en) 2004-04-28 2005-11-10 Semiconductor Energy Laboratory Co., Ltd. Mos capacitor and semiconductor device
JP2007158269A (ja) 2005-12-08 2007-06-21 Elpida Memory Inc 半導体装置及びその製造方法
US7781830B2 (en) * 2008-07-16 2010-08-24 Promos Technologies Inc. Recessed channel transistor and method for preparing the same
KR101087880B1 (ko) * 2008-09-09 2011-11-30 주식회사 하이닉스반도체 반도체 소자의 제조방법
KR20100036596A (ko) 2008-09-30 2010-04-08 삼성전자주식회사 에지 더미 셀들을 제거한 오픈 비트라인 구조의 반도체 메모리 장치
US8310859B2 (en) * 2008-09-30 2012-11-13 Samsung Electronics Co., Ltd. Semiconductor memory device having balancing capacitors
JP5557442B2 (ja) * 2008-10-31 2014-07-23 ピーエスフォー ルクスコ エスエイアールエル 半導体装置
JP2010157289A (ja) * 2008-12-26 2010-07-15 Elpida Memory Inc 半導体記憶装置
KR101095699B1 (ko) * 2009-11-24 2011-12-20 주식회사 하이닉스반도체 반도체 소자의 레저부아 캐패시터 및 그 제조 방법

Also Published As

Publication number Publication date
US9236501B2 (en) 2016-01-12
TWI570782B (zh) 2017-02-11
US20140021521A1 (en) 2014-01-23
US9825146B2 (en) 2017-11-21
TW201405640A (zh) 2014-02-01
KR20140010815A (ko) 2014-01-27
CN103545383A (zh) 2014-01-29
US20160087072A1 (en) 2016-03-24

Similar Documents

Publication Publication Date Title
CN103545383B (zh) Mos电容器、其制造方法及使用该电容器的半导体器件
US7408224B2 (en) Vertical transistor structure for use in semiconductor device and method of forming the same
JP3083801B2 (ja) スタック・キャパシタを備えた垂直トランジスタを有するメモリ
JP4246929B2 (ja) 半導体記憶装置およびその製造方法
US9276000B2 (en) Manufacturing process for zero-capacitor random access memory circuits
US8679965B2 (en) Semiconductor device having a reduced bit line parasitic capacitance and method for manufacturing the same
US7449382B2 (en) Memory device and fabrication method thereof
JP2010147078A (ja) 半導体装置及びその製造方法
CN102097375A (zh) 具有埋入式栅极的半导体器件的制造方法
CN101170080A (zh) 用于集成半导体结构的制造方法
US9035368B2 (en) Semiconductor device
JP2011142256A (ja) 半導体装置及びその製造方法
JP2011146428A (ja) 半導体装置およびその製造方法
KR100423765B1 (ko) 종형 트랜지스터를 포함하는 집적 회로 및 그 제조 방법
JP2011138883A (ja) 半導体装置及びその製造方法
US8399319B2 (en) Semiconductor device and method for manufacturing the same
JP2011165830A (ja) 半導体装置及びその製造方法
TWI223442B (en) DRAM cell array and its manufacturing method
US7312489B2 (en) Memory cell having bar-shaped storage node contact plugs and methods of fabricating same
KR101218904B1 (ko) 메모리 소자 및 이의 제조 방법
US7776702B2 (en) Method of fabricating high integrated semiconductor apparatus, and semiconductor apparatus fabricated thereby
KR101954331B1 (ko) 반도체 소자 및 그 제조 방법
US8467220B2 (en) DRAM device and manufacturing method thereof
WO2023245716A1 (zh) 半导体结构及其形成方法
KR101065582B1 (ko) 반도체 소자 및 그 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant