CN103430300B - 边缘钝化的功率电子器件 - Google Patents

边缘钝化的功率电子器件 Download PDF

Info

Publication number
CN103430300B
CN103430300B CN201180063902.4A CN201180063902A CN103430300B CN 103430300 B CN103430300 B CN 103430300B CN 201180063902 A CN201180063902 A CN 201180063902A CN 103430300 B CN103430300 B CN 103430300B
Authority
CN
China
Prior art keywords
electric field
pole
passivation
pole part
device body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201180063902.4A
Other languages
English (en)
Other versions
CN103430300A (zh
Inventor
A·D·克兰
D·欣奇利
S·J·洛迪克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GE Energy Power Conversion Technology Ltd
Original Assignee
Converteam Technology Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Converteam Technology Ltd filed Critical Converteam Technology Ltd
Publication of CN103430300A publication Critical patent/CN103430300A/zh
Application granted granted Critical
Publication of CN103430300B publication Critical patent/CN103430300B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/051—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body another lead being formed by a cover plate parallel to the base plate, e.g. sandwich type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/71—Means for bonding not being attached to, or not being formed on, the surface to be connected
    • H01L24/72—Detachable connecting means consisting of mechanical auxiliary parts connecting the device, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/11—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/117—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0661—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10156—Shape being other than a cuboid at the periphery
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Thyristors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明涉及半导体器件或功率电子器件。所述器件包括一对极件（36、38），每个极件具有形成轮廓的表面（40、42）。优选地，具有宽带隙电子材料的半导体本体或晶片（30）位于极件（36、38）之间并且包括接触金属化区域（32、34）。半导体本体（30）产生从边缘区域出现的电场。钝化部件包括第一或径向内部分（44）和第二或径向外部分（46），所述第一或径向内部分（44）接触半导体本体（30）的边缘区域并且在电场从边缘区域出现时扩散电场。第二部分（46）接触第一部分（44）并且提供与每个极件（36、38）的形成轮廓的表面（40、42）的基本上没有空隙的接触面。所述器件可以被浸在电介质液体（50）中。

Description

边缘钝化的功率电子器件
技术领域
本发明涉及功率电子器件，并且具体地讲，涉及采用宽带隙电子材料(如金刚石和碳化硅)的那些功率电子器件。
背景技术
EP2161745公开了一种堆叠组件(stack assembly)，在该堆叠组件中，半导体器件被散置并且压紧在散热器之间。半导体器件具有“敞开”构造而并没有被气密性地密封在壳体中。据信，具有“敞开”构造的半导体器件将受益于被浸(immerse)在电介质液体中。这是因为，将用电介质液体充满半导体器件的各种组成部件之间的任何间隔(space)或间隙(gap)，从而得到合适的电介质环境。半导体器件中使用的材料必须在化学上、在结构上并且不导电地与电介质液体相兼容，使得半导体器件和电介质液体都没有因它们的接触而导致劣化。将容易理解的是，这样的半导体器件不同于具有传统紧压包装(press pack)构造的半导体器件，该紧压包装构造具有气密性密封的壳体，以允许半导体本体的所有区域都被合适的适度加压的电介质气体(例如，干氮)围绕和渗透。半导体器件也没有与传统紧压包装半导体器件相关联的铜极件。铜极件被散热器有效地替代。传统的封装部件将通常占传统紧压包装半导体器件总成本的大约一半。因此，具有“敞开”构造的半导体器件中因没有传统封装部件而提供了显著的成本收益。
每个半导体器件包括被包在顺从的(compliant)外环内的半导体本体。半导体本体被夹在阴极板和阳极板之间。该外环限制污染物进入半导体器件(在被储存的同时或者当被组装在堆叠组件内)，并且保护半导体器件使其在机械搬运期间免受冲击或震动影响。EP2161745中公开的半导体器件的重要限制在于，半导体本体具有与行业标准紧压包装容置的布置中使用的半导体本体完全相同的构造，即，它们没有将增强电压击穿能力或者有效载流面积与半导体本体总面积之比的特征。它们也没有利用用于提供针对较高电压或宽带隙功率电子器件的任何介电益处的围绕半导体本体的外环。
结合相关联的处理和制造技术，涌现出的宽带隙电子材料(例如，金刚石和碳化硅)将允许功率电子器件阻断当前使用硅可能出现的相当大的电压。然而，当前的现场终止(field termination)和包装方法将限制电压阻断能力，或者至少严重限制采用这些新电子材料的改进功率电子器件的效力。本文中对特定电子或半导体材料的任何引用将同等地可应用于功率半导体和其他功率电子器件二者。
传统的紧压包装构造具有被稳定的电介质气体(如，干氮)充填(backfill)的气密性密封壳体。电介质气体填充半导体本体周围的空间，因此被暴露于显著的电场(当它从本体出现时)。电介质气体还必须在化学上与半导体器件中采用的材料相兼容，并且这就排除了使用原本将具有有益特性的许多气体。实际上，考虑到电介质气体相对低的击穿强度，半导体本体的设计必须包括将电场(当它从本体出现时)扩散(diffuse)到不太可能出现表面击穿的地方的构件(feature)。可以扩散半导体本体的内部电场的技术是公知的并且可以被广义描述为：(a)斜面、(b)掺杂分布、(c)场控制电极的插入以及(d)表面钝化。技术(b)和(c)也被称为平面边缘终止(edge termination)特征。这些参照半导体器件的x轴和y轴被进一步描述，其中，x轴从半导体器件中心向外径向伸出并且y轴穿过本体的轴向厚度伸出。
斜面：
斜面是这样的几何特征，其中，当内部电场截取锥形地面或蚀刻表面时，内部电场被分解为x轴分量和y轴分量。斜面的锥形表面越平坦，表面电场的衰减越大。相反地，斜面的表面越成圆柱形，表面电场的衰减越小。在半导体本体中存在恒定y轴电场的理想情况下，衰减遵循简单的三角关系。采用简单的、复合的、沟槽和滑轮结构并且这些结构可以与掺杂分布相结合。实际上，半导体器件的掺杂分布对斜面性能特征具有大的影响。
掺杂分布：
半导体本体的掺杂(即，有意图地将掺杂物或杂质引入半导体本体中以改变其电子特性的处理)固有分布在y轴上并且通常分布在x轴上，后者造成电场当离开半导体本体时发生弯曲。掺杂分布一般也被称为掺杂散布。这种方法可以扩展用于制造场控制电极，场控制电极可以被扩散或者以其他方式注入到半导体本体内。
场控制电极：
为了改变x轴上的电场分配，场控制电极(例如，保护环)被注入或沉积在半导体本体外周的周围。这些电极在构造上可以是导电的、阻性的或半导电的。可以采用多个这样的特征并且电场的x轴分配经受对应的多个间断(discontinuity)。间断的强度取决于在制造场控制电极的过程中采用的光学工艺的分辨率和场控制电极自身内的材料的性质。
偶尔，采用这个场控制部件的衍生物，其中，场控制板位于半导体本体外周的周围，场控制板的表面与半导体本体的表面平行且间隔开并且通过绝缘介质与半导体本体的表面电隔离，通常场控制板是通过金属沉积工艺在绝缘介质上制造的。由于难以控制其上沉积有场控制板的绝缘介质的厚度，此外，由于因场控制板的阶形性质造成的电场浓度，导致对于高电压器件，这种方法通常不是优选的。
表面钝化：
无论采用以上技术的何种组合，通常要求通过在原本暴露的半导体结构上生长或沉积电介质覆层，将金属化接触区外部的半导体本体的表面钝化。钝化执行两种功能：它致使半导体材料对于离子污染物的外部源基本上不敏感，并且它允许电场当离开半导体本体内的半导体材料时按照公知的阻性和介电原理被进一步扩散。
在图1、图2和图3中分别示出沟槽斜面、锥形斜面和滑轮斜面的实施例。在每种情况下，半导体器件包括半导体本体2，半导体本体2具有接触金属化部分4、6和某种形式的钝化部分8。
在图2中示出分解半导体本体2的内部电场的理想形式，其中半导体本体内的y轴电场中的电压分量Vy截取斜面表面10以得到与x轴对准并被施加到斜面表面的电压分量Vx。在这种情况下，因为斜面几乎是平坦的，所以斜面表面电压梯度近似于x轴上的Vx的电压梯度。在图2中示出的锥形斜面中，电场还因钝化部分(用画有交叉阴影线的区域8表示)而进一步略有扩散并且钝化部分Vp的外表面处的相关联电压分量略低于Vx。在一些情况下，钝化部分8可以被设计成比图2中示出的实施例扩散更多的电场，但是由于干电介质气体中的钝化表面的表面击穿电压梯度的限制，导致因钝化而占用大量空间。
这样的钝化部分在用于硅功率半导体器件中时的实际限制在图1至图3中不是明显的，因为出于清晰的原因它们并没有按比例绘制，但是技术人员将意识到，在图3中示出的滑轮斜面的实际实现过程中，半导体器件具有例如6kV的阻断电压额定值，则钝化环8的轴向(或y轴)厚度通常将在其围绕的半导体本体2的轴向厚度的5-8倍的区域内。还应当注意，钝化环8的径向厚度通常将在半导体本体2的轴向(或y轴)厚度的6-10倍的区域内。图1至图3示出钝化环8，钝化环8的y/x高宽比大于实际的高宽比，这是由于为了使斜面10和图2的对应电压Vy清晰可辨而夸大了半导体本体2的厚度。当以正确比例示出时，半导体本体2的厚度将小约10倍这样的量级，而钝化环8超出半导体本体表面的轴向和径向突出将大致是正确的。另外，为清晰起见，图3中示出的滑轮凹槽的深度相对于半导体本体2的厚度，大致是正确的。针对图3中示出的滑轮斜面的实施例所提到的主要优点在于，因为电场的大部分从钝化环的外柱面离开钝化环，所以接触金属化区4、6可以非常接近钝化环8的内部直径，从而使有效的载流面积最大化。但是，大量的壳体空间仍然被钝化环8和周围的气体空间占用。滑轮斜面结构不可应用于宽带隙器件，因为适用于半导体或其他功率电子器件的有限电场强度的钝化材料并不存在，这些材料也不可能存在，更无法在钝化材料和电子材料之间形成有效接触面(interface)。可以使用金刚石的薄晶片制成性能非常高的半导体器件，并且滑轮斜面钝化材料将是不可行的，除非它的击穿强度远超过金刚石的击穿强度。因此，由此得出结论，在所阐述的(projected)高压和宽带隙器件中优选的是平面边缘终止方法。
图4示出通用的平面边缘终止技术，其中，多个同心保护环12或场控制电极有效地局部减小电场(当它从半导体本体2出现时)的x轴分量。当采用良好的保护环结构时，对相关联的钝化部分8的厚度要求被降到最低。应当容易理解，钝化部分8为由多个保护环12提供的场扩散的间断性质有效地提供平均化功能。这样的保护环12只被应用于半导体本体2的一个面，半导体本体的另一个面上的接触金属化部分6径向向外延伸，达到与最外侧保护环相同的程度。
所有这些场扩散技术都固有地要求半导体本体2的表面被半导体本体的有效载流区外部(即，其电接触金属化部分4外部)的几何特征占有一定比例。由此得出结论，半导体器件的耐压额定值越大，有效载流区(作为半导体本体2的总面积的一定比例)变得越小，并且对于采用当今场控制方法的宽带隙器件，这是种严重的妨碍。
常规的做法是在紧压包装壳体的绝缘表面上装上脱落部分(shedding)，以使其与周围空气环境的接触面处出现的表面击穿的风险最小。即使当脱落部分包括长爬电距离(creepage distance)并且采用合理措施来保持周围空气处于干净、干燥状态时，表面击穿的风险也很大。实际上，脱落部分特征足以允许在理想状况下避免出现表面击穿或漏电痕迹(tracking)，但是导致表面颗粒沉积物或聚集体(condensation)出现在脱落部分上或甚至桥接脱落部分的维修缺陷和异常操作状况会造成击穿。如果要降低这种风险，这样的空气绝缘系统所占用的空间必须对总的设备功率密度产生显著影响。
还已知的是，具有以上沟槽型斜面和环型场控制电极的经钝化管芯型半导体器件将用在功率模块中，其中，管芯按任何合适的方式被安装在绝缘材料衬底上，按任何合适的方式被连接到内部母线并且在功率模块被永久性密封在塑料壳体内之前被包在电介质凝胶中。此外，已知的是，为了允许整个功率模块获得与管芯的内部能力的击穿电压能力至少同等的击穿电压能力，电介质凝胶实现钝化。尽管电介质凝胶提供了益处，但这样的凝胶加强超过6.5kV的击穿电压的能力有限，即使当采用受精确控制的真空浸渍(vacuumimpregnation)工艺时。例如，图5示出具有3kV和更高的阻断电压额定值的IGBT管芯结构。管芯区20中的大部分被经钝化的保护环22占用并且为了使电介质凝胶24提供有效的电压击穿保护，要求进行精密的真空浸渍工艺。随着器件的阻断电压额定值增加至超过比如说4.5kV，凝胶绝缘系统具有逐渐变小的绝缘性能(更具体地讲，部分起晕性能)。6.5kV IGBT管芯的有效载流区因凝胶绝缘系统性能的限制而受到严重危害。
随着半导体或其他功率电子器件本体的内部电压击穿能力持续增加，对控制电场强度的要求将变得越来越重要并且当今的绝缘和包装系统将严重危害宽带隙电子材料所提供的潜在益处。因为新近引入的宽带隙电子材料和处理技术允许采用更薄的半导体本体，所以这个问题将进一步加重，从而往往使未缓解的(un-mitigated)电场集中在接触金属化区域的边缘。实际上，半导体本体越薄，有效斜面越少并且在高性能宽带隙器件中必须采用上述的平面边缘终止方法。钝化几乎是强制性要求并且出于场扩散的目的能够实现任何形式的边缘终止。电压击穿和边缘终止是非常复杂的课题并且详细的说明可见于B.JayantBaliga的“Fundamentals of Power Semiconductor Devices(《功率半导体器件基础》)”第三章(ISBN-10：0387473130、ISBN-13：978-0387473130)。
发明内容
本发明提供了一种浸在液体电介质中的高压器件，所述器件包括：一对极件；器件本体，所述器件本体位于所述极件之间，所述器件本体经受电场并且具有中心载流区域和边缘终止区域，所述边缘终止区域包括平面边缘终止构件(例如，场控制电极或环)，用于扩散所述器件本体内的电场，所述电场从所述器件本体的所述边缘终止区域出现；以及钝化部件，所述钝化部件具有第一(或径向内部)部分和第二(或径向外部)部分，所述第一(或径向内部)部分接触所述器件本体的所述边缘终止区域并且在从所述边缘终止区域出现电场时扩散电场，所述第二(或径向外)部分提供与每个极件的形成轮廓的表面的接触面并且当从所述钝化部件的所述第一部分出现电场时进一步扩散电场，所述钝化部件的所述第二部分的径向外表面接触所述电介质液体；其中，每个极件在外周边缘区域处具有形成轮廓的表面，用于控制所述钝化部件内电场的扩散。
所述器件可以是具有整个晶片半导体本体的半导体器件，如晶闸管、可关断晶闸管(GTO)、门极换向晶闸管或门控晶闸管(GCT)、这些器件的衍生物(例如，双门极晶闸管)或二极管。所述器件可以是基于管芯的半导体器件，如绝缘栅双极型晶体管(IGBT)。所述器件可以是具有采用大多数载流子或少数载流子类型半导体的合适器件本体的功率电子器件、具有两个功率端子和可选地至少一个控制端子的非半导体功率电子器件或者具有两个功率端子的绝缘体。本发明涉及高压器件，例如，在大于约4.5kV并可能高达约100kV的电压下操作的半导体或功率电子器件。预期典型的实际器件可以在约6kV和约25kV之间的电压下操作。将容易理解的是，这样的高压器件具有大电场，必须使用平面边缘终止构件(其他现场终止技术(如斜面)被视为只适于在较低电压下操作的器件)、钝化部件和极件的形成轮廓的表面的组合来扩散该电场，所述极件的形成轮廓的表面通常保持毗邻平面边缘终止构件并因此可以控制钝化部件内的场分布。
钝化材料的第一层可以限定钝化部件的第一部分并且钝化材料的第二层可以限定钝化部件的第二部分。例如，在加工器件本体期间，钝化部件的第一部分可以被形成为器件本体的一体部分。钝化部件的第二部分可以被形成在第一部分周围或者形成在一体的第一部分和器件本体周围。钝化部件的第一部分和第二部分可以可选地一体形成或分别形成(例如，在完全独立的制造工艺中)。如果钝化部件的第一部分和第二部分分别形成，则第二部分可以被连接、粘结或以其他方式固定到第一部分的外表面、被组装在第一部分周围或者生长或沉积在第一部分的外表面上。
钝化部件的第一部分(或层)的目的在于使器件本体被暴露的表面在化学性质上稳定，从而致使它们对可能围绕器件本体的离子污染物的存在不敏感，并且目的在于以受控方式，将电场扩散到使器件本体表面上或钝化部件内的电击穿是不可能的或者可以被防止的程度。
钝化部件的第一部分优选地由基本上刚性的、致密的、没有空隙的、化学性质稳定的、尺寸稳定的材料形成，所述材料能够实现与器件本体的电子材料的高完整性粘结，这是由于需要长期的介电性能。例如，钝化部件的第一部分可以由玻璃化材料、陶瓷材料、结晶材料、氧化物材料或刚性树脂材料(如聚酰亚胺或聚酰胺)形成，预期这些材料将具有良好的长期性能。如果钝化部件的第二部分(或层)能够吸收任何周围的电介质液体，则钝化部件的第一部分可以被暴露于电介质液体和电介质液体可能携带的任何离子污染物。还可能的是，钝化部件的第二部分可能自身包含离子污染物，这些离子污染物是可充分移动的从而变成接触钝化部件的第一部分。在这种情况下，钝化部件的第一部分优选地能够提供稳定屏障，保护器件本体免受离子污染物的影响。在半导体行业中使用钝化部件的第一部分是常规的并且可以使用任何合适的材料和工艺。此外，钝化部件的第一部分的设计和加工可以被视为是器件本体的设计和加工的一体部分，并且器件本体的设计和加工可以包含设置平面边缘终止构件，例如，控制电场从器件本体和钝化部件的第一部分出现的多个场控制环。
钝化部件的第二部分的目的在于提供基本上没有空隙的绝缘体，所述绝缘体优选地具有精确已知且一致的介电特性，并且按以下方式至少部分填充介于极件的形成轮廓的表面和第一部分的外表面之间的间隔(space)：将部分放电活动限制到实现长绝缘寿命的这种程度。
极件表面在外周边缘区域被形成轮廓(即，相对的表面(facing surfacing)被形成为具有所需形状)，以控制钝化部件内电场的扩散，从而克服出现于传统压力接触功率电子器件中的接触金属化部分的边缘的电场集中于几何和电间断处。极件表面的轮廓优选地被调适来考虑器件本体的拓扑和特性、作为器件本体的一体特征的平面边缘终止特征以及钝化材料的介电性质。每个极件被形成轮廓的部分通常位于中心区域的径向外部，所述中心区域面对器件本体的载流区域，即，器件本体的包括接触金属化区域的部分。换句话讲，极件通常具有中心区域和外周边缘区域，所述中心区域基本上是平坦的并且可以直接接触器件本体的接触金属化区域或者接触居间的阳极和阴极侧盘或板，所述阳极和阴极侧盘或板又接触接触金属化区域；所述外周边缘区域具有所需的轮廓并且限定与钝化部件的第二部分的外表面形成的基本上没有空隙的接触面。极件的中心区域和外周边缘区域之间的过渡可以处于这样的区域，所述区域基本上面对所述平面边缘终止构件(如场控制环)的径向内侧。
极件表面可以具有相同或不同的轮廓。换句话说，两个极件的表面轮廓可以是对称的(镜像)或者是不对称的。对极件的表面轮廓的对称要求或特定程度的对称要求完全取决于器件本体的拓扑。例如，二极管将只具有反向阻断结，这样可以使用不对称的场成形几何形状。在这种情况下，极件可以在它们的外周边缘区域具有不同的表面轮廓。然而，晶闸管可以同时包括具有对称能力的正向和反向阻断结，这样可以使用对称的场成形几何形状。将容易理解的是，在器件本体内并且当从晶闸管的半导体本体出现电场时的电场的大小、极性和位置取决于器件是正向阻断操作模式还是反向阻断操作模式，即，从晶闸管的器件本体出现的电场固有地是不对称的。
在一个方面，则至少一个极件的表面轮廓按以下方式弯曲：当极件的表面接近器件本体的基本上平坦区域(提供介于器件本体接触金属化部分和相关联的极件之间的所要求的压力接触电和热接触面)时，变成与任何相邻的接触金属化部分的外表面相切。该区域中的这样的曲率半径通常大于2mm。在另一个方面，则至少一个极件可以是平坦的，但是将仍然基本上与任何相邻的接触金属化部分的外表面相切。
钝化部件的第二部分可以由具有高电击穿强度(例如，约20kV/mm)、一致且高的体电阻率(例如，约1×1014Ω·cm)和一致的明显比干氮的介电常数大的介电常数(例如，在100Hz和100kHz之间，为约2.8)的材料形成，所述干氮通常围着传统紧压包装器件内的半导体本体。通常，介电损耗角度的正切在100kHz下将小于0.002。从器件本体出现并进入形成轮廓的极件(电极)之间的间隔的电场的分布受场理论管理。电极几何形状在管理场分布中一直是重要的，但是电极之间的介电影响是取决于频率的。在供电线路频率(supply line frequency)和更高频率下，介电常数行为支配介电行为并且在功率系统频率下介电损耗的影响最小。在非常低的频率下，体电阻率变得明显。简单来说，出于所有实际的目的预料到，通过介电材料进行的电压分配被容性管理，除了在其中体电阻率是非常大的DC状况下或者当部分放电或其他击穿机制改变绝缘系统行为时之外。在实际功率电路应用中，AC和DC场效应是叠加的。极件表面与器件本体的特定逐渐分离克服了电场的AC和DC分量都变成集中在器件本体的接触金属部分的外边缘处的区域中的自然趋势。作为这样的功率电子器件的设计工艺的一部分，通过采用电场的有限元分析，钝化材料中的峰值电场强度可以被设置到足够低的水平，以将部分放电和大部分介电击穿的双重风险降到最低。实际上，根据真空浸渍工艺的效率和避免形成部分放电部位的浸渍规定，峰值工作电场强度可以被设计成不大于约5-10kV/mm。通过将形成钝化部件的第二部分的材料的数据表电击穿强度除以峰值工作场强度可以确定大致的安全系数，并且安全系数为2可能是典型的最小设计值。
钝化部件的第二部分可以由顺从的弹性材料形成，所述顺从的弹性材料被压紧到极件和第一部分之间的间隔中，并且可选地还被压紧在极件本身之间。在存在任何合适的气体(如环境空气或干氮)或者液体的情况下，钝化部件的第二部分可以被压紧到所述间隔中。钝化部件的第二部分可以被设计成初始只有其径向内周受压，并且对于受压区域，随着压力的施加，逐渐向着外周扩展，从而挤出原本将被捕获在钝化部件和极件之间的任何气体或液体中的大部分。钝化部件的第二部分的外表面和极件的形成轮廓的表面之间的接触面优选地基本上没有空隙。实际上在接触面处可能存在小的气体-或液体-填充空隙，但是在这种情形下部分放电将不会造成问题，因为弹性材料将因压紧抵靠金属电极而变得在空隙的区域中覆以导电电弧副产物。已知的是，在延长绝缘预期寿命的这类情况下，部分放电活动得到抑制。
为了消除弹性材料的大部分内可能造成损害的部分放电风险，钝化部件的第二部分优选地基本上没有空隙。将容易理解的是，几乎不可能制备出不含有任何空隙的弹性材料，术语“基本上没有空隙”因此旨在指，弹性材料的大部分基本上没有部分放电活动或者部分放电活动的程度不造成损害。例如，约10pC的最大放电大小通常可以被视为是对未受压的弹性材料不造成损害的，并且已知的是，从部分放电的角度来看，特定的压紧对于弹性材料的预期寿命是有益的。出于上述原因，钝化部件的第一部分优选地也基本上没有空隙。约10pC的最大放电大小通常可以被视为是不造成损害的，但对于某些刚性电介质材料，则约20pC的最大放电大小或甚至100pc(就高档陶瓷而言)可能是可行的。有可能，在绝缘设计的背景下存在这样的正常微小等级的部分放电可能会产生离子污染物和这样的内部压力来造成这些污染物传播到器件本体中，所述正常微小等级的部分放电比如说在各个放电部位小于约3pC而对周围的电介质液体不造成损害。在任何情况下，如果针对钝化部件所选择的材料完全证实不存在部分放电(这可能需要初步测试)会是优选的。
最终，钝化部件的第二部分必须在化学性质上与在使用时围绕器件本体的电介质液体兼容，但是在一些情况下，弹性材料扩张是可接受的，或者由于浸在周围的电介质液体中而导致其机械特性改变是可接受的。
硅橡胶尤其适于用作钝化部件的第二部分，因为它们可以十分容易地成型，很好地附着到常规的第一部分钝化材料，足够柔韧以允许进行特定压紧而没有过大的尺寸容差并且足够坚固以对预先制造的器件(参见以下)的“基础单元”提供机械保护。可以通过包括钝化部件的第一部分并且被压紧在合适的形成轮廓工具之间的器件本体的真空浸渍来成型将硅橡胶第二部分。工具的形成轮廓过程必须考虑到在固化工艺期间硅橡胶出现的收缩，以在成品“基础单元”被压紧在极件之间时提供特定或所需的压缩。可以在工具表面应用脱模剂，来允许在固化之后去除工具。O形环或类似的可压缩密封件可以被应用于工具，以不让预先固化的液体硅橡胶进入，所述进入将使器件本体的接触金属化部分和相关联的极件之间的电和热接触面劣化。底漆覆层可以被应用于钝化部件的第一部分的被暴露的表面，以提高第一部分和第二部分之间粘结的一体性。只要钝化部件的第一部分的外表面是洁净的，就可以采用无底漆硅密封剂如SYLGUARD567(由道康宁(Dow CorningCorporation)公司供应的商购的硅密封剂)。如果使用受控的真空浸渍工艺，则可以使部分放电的风险降到最低并且浸渍的实际介电性能非常接近数据表性能规定，并且出于设计目的而言，以上提到的安全系数是足够的。
钝化部件的第二部分进一步扩散电场，使得当电场从钝化部件出现并且进入周围的电介质液体时，不存在明显的放电风险。通过将器件浸在合适的电介质液体中，有效地扩展了固态钝化区域。周围的电介质液体可以基本上没有空隙，但是可以包含被细微夹带的干空气或干气体或电介质液体的气相(可能往往附着到钝化材料的表面)。在一个方面，器件优选地被浸在没有放电或有可容忍放电的电介质液体中并且被其围包。电介质液体可以被强制循环并且连续脱气，从而造成存在这样的部分放电部位，所述部分放电部位得益于电介质液体冲洗动作而被限制为暂态现象。通过电介质液体移动经过功率电子器件，将抑制和冲去钝化部件的外表面上具有最高场强度的区域的放电部位。通过将极件表面形成轮廓，可以调整和增强器件本体周围的无放电环境。可以采用任何合适的电介质液体。将容易理解的是，术语“电介质液体”不仅是意图涵盖如此特定销售的专卖液体，而是具有足够介电耐受性的任何液体。这将包括去离子水、FLUORINERT和其他等同的全氟化碳流体、矿物变压器油、硅变压器油、合成油和酯、二氯甲烷等。特别优选的电介质液体是专卖的变压器绝缘流体，如MIDEL及其等同物。电介质液体将经受各种环境和化学兼容性考虑。周围的电介质液体可以用于在使用期间冷却器件。
实际上，根据器件的精确构造和要求，钝化部件可以具有钝化材料的任何合适数量的部分或层。
器件本体限定中心载流区域和边缘终止区域。器件的载流区域可以具有金属化接触表面并且被压紧在极件之间。边缘终止区域可以包括在器件本体内部和外部的构件。当器件处于截止状态时，器件本体将经历金属化接触件之间极其高的电场强度并且必须节制从这些接触件之间出现的密集电场，以避免表面放电。这种节制过程被称为边缘终止。可以采用任何合适的平面边缘终止技术或分级(grading)来补充和增强本发明的钝化部件，但是使用场控制环通常将是优选的。
器件本体可以由任何合适的电子材料制成，包括宽带隙电子材料，如金刚石和碳化硅。金刚石是这样的宽带隙电子材料，即不方便被掺杂以产生具有半导体特性的P和N型材料。采用金刚石的电子功率器件因此可以使用除了半导体行为之外的其他方式来产生载流子。另一方面，碳化硅是这样的宽带隙材料，即可以被容易地掺杂以有助于用电子和空穴载流子进行的半导体行为。本发明还可应用于高压功率半导体器件或采用不具有宽带隙的半导体材料(如硅)的其他电子功率器件，硅适合用在依赖电子和空穴载流子的半导体功率器件中。
就电子材料(如金刚石)而言，可以使器件本体非常薄，例如，约100μm。这样的器件本体可能能够耐受跨受压的接触面的不同热膨胀的影响，这是由于器件本体与更普遍的半导体材料(如硅)相比具有相对大的强度和柔韧性。就较厚的半导体本体或者机械性能差的半导体本体而言，可能必要的是，通过使用居间的阳极和阴极侧盘或板将器件本体与极件隔离，所述盘或板的正热膨胀系数显著小于极件的正热膨胀系数。如果采用居间的盘，则它们优选地通过被放置在对应极件中的凹陷内或者自身被形成轮廓来与所需的极件表面轮廓一体化，作为所需的整体电极轮廓。
器件本体可以是全悬浮类型，即，器件本体的金属化接触面不是永久性的并且不可移动地通过机械方式粘结到相邻的极件或居间盘。优选地，器件本体的厚度基本上是恒定的并且基本上是平坦的。极件或居间盘的接触表面优选地也是平坦和光滑的，以保持被施加到器件本体的压紧力的正确分布。可以采用合金化器件拓扑，其中，合金化器件本体的第一侧被永久性焊接、铜焊或以其他机械方式粘结到对应极件或居间盘。悬浮极件或居间盘可以接触合金化器件的第二侧。可能必要的是，将韧性金属片或箔插入悬浮极件或居间盘与器件本体的第二侧之间，以保持压紧力的正确分布。对于全悬浮类型，还可以将这样的韧性金属片或箔插入极件或居间盘中的一者或两者与器件本体之间。
极件可以被调试来用任何便利方式将门极控制信号(gate control signal)携带至器件本体，这是在经受这样的附带条件下进行的，即门极控制信号导体不应扰乱极件表面，所述极件以这样的方式形成轮廓，即将不利地影响极件和器件本体之间或者极件本身之间的电场。在阴极侧极件的表面中加工出狭槽以容纳门极引线的行业标准方法不被视为在不进行大量修改的情况下即可应用于本发明，来允许在这样的区域中门极引线穿过极件中的完全封装通道，在所述区域中门极引线和其他开口凹陷将干扰所需的电场控制形成轮廓。进行门极连接(gate connection)的一种合适方式是通过极件内的封装通道来排布(route)它们。
倘若冷却片与电介质液体内具有最大电场强度的区域充分分离，则极件可以被调试为具有围绕的成片热交换器(例如，径向冷却片)。实际上，只要相邻极件的片之间的距离显著大于夹带的气泡的最大可能直径，通用的电介质液体的介电强度对于支持器件的工作电压来说就将是绰绰有余的。通过电介质液体移动经过被浸的功率电子器件，将抑制和冲去具有最高场强度的区域的放电部位并且将阻碍较大气泡的形成。可以用任何便利工艺使极件的表面带上纹理，以增大它们的表面面积或者有益地影响电介质液体进行的边界层流动和热交换行为。极件提供压缩顺从性、热和电连接，但另外还提供器件本体和大的润湿金属化热交换区之间的短的导热路径。在器件操作期间产生的热因此可以有效地传递到围绕器件本体的电介质液体中。
当极件被调试为具有围绕的成片热交换器时，电介质液体可以被选择来允许热交换器得益于从液体到气态的相变，从而允许采用非常高的热通量。如果采用这样的相变冷却，则当确定相邻极件的热交换表面之间的分离距离时，必须考虑气相的介电性能和流体速率。
极件可以被调试为具有内部热交换通道并且利用导热管耦合到远程设置的热交换器。远程设置的热交换器可以被浸在与极件相同的电介质液体中或者可以采用任何其他的冷却剂，经受具有与器件的绝缘电压等同的绝缘电压的固有要求。
所述器件可以用于构造EP2161745中描述的那种种类的堆叠组件。所述堆叠组件可以被容置或“罐装(canned)”在合适的封装件中，所述封装件可以形成例如电子机械(如电机或发电机)的一部分。堆叠组件可以结合其他设备被容置，以得益于浸在通用电介质液体中。单个堆叠组件可以包含任何所需的器件组合，使它们都适于经受用于保持器件和极件处于压紧状况下的相同接触压缩力。
所述器件还可以具有紧压包装构造，在紧压包装构造中，器件本体、极件和钝化部件位于被电介质液体充填的气密性密封壳体内。具有紧压包装构造的这样的器件还可以被用作堆叠组件的一部分。
附图说明
图1是示出应用于功率电子器件的半导体晶片的传统沟槽斜面的部分剖视图；
图2是示出应用于功率电子器件的半导体晶片的传统锥形斜面的部分剖视图；
图3是示出应用于功率电子器件的半导体晶片的传统滑轮斜面的部分剖视图；
图4是示出应用于功率电子器件的半导体晶片的一系列传统沉积保护环的部分剖视图；
图5是示出应用于具有接地基板的绝缘功率模块的传统IGBT管芯结构的部分剖视图；
图6是根据本发明的第一实施方式的功率电子器件的局部剖视图；
图7A和图7B是可用于形成图6的功率电子器件的“基础单元”的部分剖视图并且其中“基础单元”是通过两个可供选择的制造工艺形成的；
图8是示出将图7A的“基础单元”组装在一对极件之间的顺序的部分剖视图；
图9是突出各个场控制区的图6的功率电子器件的部分剖视图；
图10是示出存在气泡的图6的功率电子器件的部分剖视图；
图11是根据具有紧压包装构造的本发明的第二实施方案的功率电子器件的部分剖视图；
图12和图13是根据本发明的第三实施方案的功率电子器件的局部剖视图，其中，阳极和阴极侧盘或板以及对应的极件被设置或调试来符合所需的场控制原理。
具体实施方式
现在，将参照图6至图10描述本发明的第一实施方案。
图6示出具有可以由宽带隙材料(如金刚石)形成的半导体本体(或晶片30)的功率电子器件。晶片30具有阳极侧和阴极侧金属化接触区域32、34并且被压紧在阳极侧和阴极侧极件36、38之间。可以在铜极件之间施加高电压，进而跨晶片30的y轴施加高电压。在极件的径向周边上的环形相对表面(annular facing surface)40、42被故意成形或形成轮廓以影响电场(当它从晶片30出现时)。应用于阳极和阴极侧极件36、38的表面轮廓无需相同。实际上，各个表面轮廓可以适于满足如上所讨论的功率电子器件的阳极侧和阴极侧的单个和组合的场控制要求。
当电场从晶片出现时，电场进入钝化材料的第一层44。第一层44可以由以浆液的形式沉积在半导体本体30上然后被煅烧或化学处理的玻璃状材料、陶瓷材料或晶状材料制成。如果第一层44由氧化物材料或复合物制成，则可以使用氧化工艺。如果第一层44由有机材料(如聚酰亚胺或聚酰胺的刚性树脂形式)制成，则它可以以液体的形式沉积在半导体本体2上并且就地固化。钝化材料的精确类型和将它施用于半导体本体30上的方法对于本发明并不是关键的并且将被视为半导体本体的设计和制造工艺的一部分。然而，最主要的要求是，钝化材料基本上没有空隙并且钝化材料的第一层44的完工表面足够薄，以允许钝化材料的第二层46以基本上没有空隙的方式填充每个极件的形成轮廓的表面40、42和钝化材料的第一层的外表面之间的间隔。如果场控制电极或保护环48a、48b与阳极和/或阴极侧接触金属化区域32、34相邻地设置，则如图7A和图7B中最清楚示出的，钝化的第一层44优选地围包它们，而不管它们是凹陷在半导体本体30内还是沉积在半导体本体30上。
钝化材料的第二层46径向且轴向地设置在第一层44外部。可以通过在钝化材料的第一层44上方就地将合适的弹性电介质材料真空浸渍模制来形成钝化材料的第二层46。优选的钝化材料是商购的高性能电等级的硅橡胶。必须使空气基本上不进入极件36、38和钝化材料的第二层46之间的接触面，以使空气基本上不进入钝化材料的第二层本身的大部分，并且使空气基本上不进入钝化材料的第一层和第二层之间的接触面。还必须基本上不让任何钝化材料进入极件36、38和被钝化层围绕的半导体本体的接触金属化区域32、34之间的电和热接触面。
功率电子器件被浸在围绕钝化层的第二层46的电介质液体50中。MIDEL7137是商购的具有优良电介质性质和环境性质的矿物变压器油的合成替代品并且尤其非常适于用在本发明中。然而，可以使用其他电介质液体，包括沸点在50℃至100℃的范围内并且有可能用在相变冷却中的电介质液体。
晶片30被示出具有两个沉积类型的阳极侧场控制电极48a和两个沉积类型的阴极侧场控制电极48b，采用这些控制电极来局部减小电场(当它从晶片出现并且进入钝化材料的第一层44时)。出于扩散电场(当它从晶片30出现时)的目的以达到其中钝化材料的击穿电压是不大可能的并且场控制电极可能出现在晶片的阳极和阴极侧面上的程度，可以使用任何可应用数量、尺寸和类型的场控制电极。
因为晶片30非常薄、柔韧和结实，所以极件36、38可以直接针对接触金属化部分32、34施加压紧力。晶片30在x轴上的尺寸通常被限制成对应于极件的尺寸，即，期望晶片耐受不同热膨胀的作用。图7A和图7B示出两种可供选择的处理方法的结果，这两种方法允许钝化材料的第二层46填充钝化材料的第一层44和极件36、38的形成轮廓的表面40、42之间的间隔。以下，更详细地描述这些处理方法。在图7A中，钝化材料的第一层44被示出为在y轴上具有这样的厚度和位置，使得其外部平行平坦表面对准接触金属化区域32、34的外部平行平坦表面。这允许极件36、38的形成轮廓的表面40、42和钝化材料的第一层44之间的间隔没有几何间断，因此对这个间隔中的电场分布具有最大的有益作用。钝化材料的第一层44还被示出为是连续的，来出于同一原因实现其与接触金属化区域32、34的接合。钝化材料的第一层44与接触金属化区域32、34的外部尺寸的厚度匹配以及钝化材料的第一层实现其与接触金属化区域接合的连续可以通过任何方式实现并且研磨是优选的制造方法。另一个工艺是用精确的控制沉积或生长钝化材料的第一层44，使得其厚度至少足以满足电、化学和机械要求，而这样它没有超过将会造成钝化材料的第一层和极件表面40、42之间过盈配合的厚度。在图7B中示出这样的工艺的结果。为了实现所需的几何形状，可以通过任何合适方式在晶片30上沉积或生长钝化材料的第一层44。
无论使用哪种工艺来提供钝化材料的第一层44，只需要钝化材料的第一层的厚度足以确保下面的晶片30的化学稳定性，只要钝化材料的第二层46以及钝化材料的第一层和第二层之间的接触面能够耐受施加的电场而不出现击穿。例如，这可以通过在x轴和y轴上的厚度均小于1mm来实现。实际上，阳极和阴极侧场控制电极48a、48b的设计将通常是这样的，以致使得不超出钝化材料的第一层和其接触面的电介质能力。
通常优选的是，钝化材料的第一层44的外表面和极件表面40、42之间存在间隔，使得钝化材料的第二层46可以填充这个间隔并且被如下所述地被压紧。
图6中示出的功率电子器件包括极件36、38。现在，将参照图7A和图7B更详细地描述没有极件的“基础单元”1。
基础单元1是独立的组件，它可以被插在极件之间以制造单个功率电子器件，或者它可以被插在相邻的极件对之间以制造这样的器件的完整堆叠。基础单元1可以在保护性环境中被制造并且在使用期间被浸在电介质气体或液体中之前在储存时被保持在保护性环境中直到适于将它与其他部件组装在一起为止。因为钝化材料的第二层46是弹性材料，所以它对相对易碎的晶片30提供一定程度的机械保护，并且可以通过(例如)将基础单元保存为浸在电介质液体中或干氮中来实现一定程度的环境保护。
钝化材料的第二层46具有与相邻极件的表面轮廓对应的外部环形表面轮廓52、54。基础单元1将通常在洁净的环境空气环境中被组装在极件之间，但是可以使用其他环境，例如，干氮或甚至电介质液体。当被组装时，钝化材料的第二层46和极件的各个表面轮廓确保其间存在基本上没有空隙的接触面。
图8示出可以组装基础单元1形成功率电子器件的典型工艺，但是为了清晰起见只示出阳极的极件36。通过任何便利的方式对准基础单元1和极件，并且将基础单元1和极件在轴向方向(对应于y轴)上逐渐向着彼此移动。更具体地讲，应当理解，阳极侧极件36在第一轴向方向上向着基础单元1移动并且阴极侧极件38在相反的第二轴向方向上向着基础单元移动。初始接触建立了钝化材料的第二层46和每个极件的形成轮廓的表面之间的环形线接触。因为致使这些部件彼此更靠近并且第二层46的弹性材料被压紧在极件之间，所以如箭头示意性示出的，与每个极件的线接触区径向扩张。弹性材料的逐渐压紧造成空气(或任何其他组装环境气体或液体)被从各极件和钝化材料的第二层46之间的扩张接触区径向向外和径向向内挤出。径向向外的空气流被直接排放到周围大气。径向向内的空气流可以通过极件内合适的内部排放口(未示出)被排放到周围大气。当在极件中设置中心门极接触凹陷和通往外部的相关联通道时，内部排放可以是通过这种方式。可供选择地，可以避免进行内部排放并且任何压缩空气可以被保持在接触表面中的粗糙部分之间的间隔或其他腔体内，所述压缩空气由于通过表面缺陷泄露或钝化材料的第二层46的变形而没有被排放到外部。应该注意，这样的压缩空气对热和电接触性能的影响将是最小的。在组装过程期间，稳定气体(如干氮)可以替代环境空气，如果这被视为是可取的。如果在组装过程期间使用电介质液体，则在组装过程期间可以允许进入少量的电介质液体，所述电介质液体由于通过表面缺陷泄露或钝化材料的第二层的变形而被排放到外部。然而，必须注意，由于电介质液体的不可压缩性质，导致在极件和相邻的金属化接触区域之间的间隔中的电介质液体内可能出现明显的压力，并且这一压力将足以克服钝化材料的第二层46和极件之间的密封，从而允许电介质液体流过钝化材料的第二层和相关联的极件之间的接触面。换句话讲，系统按这种方式有意地进行排放。可接受的是，在钝化部件的第二层46和相关联的极件之间的接触面中可能存在的任何空隙中保持少量的电介质液体。接触金属化部分和极件之间的被压紧电和热接触面中存在电介质液体类似于以下情况：在紧压包装型极件及其相关联的散热器的压紧组装期间使用油，其中，已知的是，油无害地通过配合的金属化表面粗糙部分之间的间隔被挤出或排放出，从而对压紧接触面的性能不会产生不利影响。
图9示出如何在功率电子器件的不同区域中控制电场。多条虚线代表恒定电压的等高线，电场垂直于虚线并且其大小与虚线之间的分隔距离大致成反比。电场关于器件的中线CL旋转对称。为了清晰起见，电场的图示已经被简化和近似。现在，描述控制功率电子器件的四个区域中的电场的机制。
中心区域A受功率电子器件本身的物理性质控制。技术人员将完全理解这种物理性质并且出于此目的，足以容易理解的是，晶片30内的平均电场强度可以大大超过钝化材料可以耐受的电场强度。此外，晶片30内的电场强度在整个晶片厚度内可能是不均匀的并且普遍的是按照器件的操作模式节制电场强度。例如，四层pnpn晶闸管结构具有三种标称的操作模式：正向阻断、反向阻断和导通。在正向阻断期间，电场往往集中在晶片的阴极侧。在反向阻断期间，电场往往集中在晶片的阳极侧。在本发明的环境下，在导通期间，电场是不明显的。但是，还可能的是，今后的功率电子器件在整个晶片厚度内可以具有几乎均匀的电场强度。
场控制电极和极件轮廓在区域B中占优势。将当容易理解的是，可以调节场控制电极48a、48b的数量、宽度、间隔和拓扑，以满足器件的操作要求。此外，场控制电极的几何形状可以是不一致且不对称的。例如，阳极侧接触金属化部分可以延伸到晶片的外边缘，尽管可以只在晶片的阴极侧采用场控制电极。极件轮廓40、42和钝化材料的第二层46的接触表面52、54的匹配轮廓不需要是相同的，但是为了方便起见，在图6至图10中示出对称的布置。
电场在相邻的场控制电极48a、48b之间从晶片30出现。跨任何单个场控制电极的表面出现的电场是最小的，因为场控制电极具有小电阻或者优选地是导电的。在本发明中，在相邻的场控制电极之间出现的电场是强的并且受到场控制电极和极件轮廓的接近度的有利影响，而在现有技术的器件中，例如，在如图5中所示的IGBT模块中，在阳极侧(更通常地被称为集电极)附近不存在特定类型的极件轮廓并且该区域具有多个不期望的(但是在器件背景下可容忍具有相对低的电压额定值)电极和电介质间断，所述电介质间断与管芯和绝缘衬底上的铜线(copper track)的焊接接触面相关联，所述绝缘衬底被焊接到接地基板。场控制电极(更通常地被称为保护环)被设置在阴极侧(更通常地被称为发射极)，但是在场控制电极附近没有设置阴极端互连件或电极或导电性形成轮廓的材料。本发明和现有技术之间的一个区别特征是额外场控制电极的接近度，即，极件轮廓没有对准晶片上的场控制电极或者没有与晶片上的场控制电极处于同一平面。极件轮廓40、42和场控制电极48a、48b一起形成多电极阵列。
边缘区域B内的电场扩散受多电极阵列的几何形状结合必须耐受电场的材料的电介质和阻性行为的控制。DC电场扩散取决于阵列内材料的体电阻率。非常低频率的AC电场扩散取决于阵列内材料的电阻率和空间电荷容量，并且较高频率的AC电场扩散取决于阵列内材料的介电常数。这样的绝缘系统的频率响应是复杂的，但是因为电介质型钝化材料的有效RC时间常数远大于典型开关频率的时间段，所以AC和DC电场有效地彼此叠加。在不同的传统场控制电极48a、48b附近存在极件轮廓40、42为功率电子器件的设计者在边缘终止设计方面提供了新的且重要的灵活性。
区域C内的电场扩散主要受相邻极件36、38的表面轮廓40、42的几何形状结合必须耐受电场的钝化材料的电介质和阻性行为的控制，尽管上述多电极阵列的场控制电极可能施加了一定的影响。区域C内的场扩散足以将跨钝化材料的第二层46的外表面的电场降低到足够低，以实际上消除广泛或灾难性的表面击穿的可能性。钝化材料的第二层的径向外表面46a被暴露于周围的电介质液体50并且现在将参照图10进一步描述区域C内的绝缘行为该方面，图10是图9的扩展衍生图。
图10示出存在气泡或者电介质液体50内的部分放电的其他可能成因对在围绕钝化材料的第二层46的电介质液体中(更具体地讲，在电介质液体和钝化材料的第二层的径向外表面46a之间的接触面处)的电场的影响。
设计的电场扩散必须考虑到电介质液体50的绝缘能力(更具体地讲，电介质液体在服务状况下的最差情况)。可以认为是理所当然的是，将用合适的质量控制来处理会在高电压绝缘系统中使用的材料。但是，实际上，材料将经受大的性能容差和缺陷。例如，必须采取合理的措施来保持电介质液体50在服务(如，连续的脱气、过滤和干燥)中的质量，尽管如此仍然将预期出现受控的缺陷。在大的强制循环冷却系统中，无论强制循环是与提供冷却功能相关联的还是只是用于保持绝缘和电场控制性能，将不可避免地在电介质液体50中出现气泡并且在设计中必须顾及它们的影响。
描绘了三个示例性气泡位置。
非电离化气泡NIB将以减弱其他地方电场的方式使电场畸变。然而，气泡的电压击穿能力将小于电介质液体50的电压击穿能力并且可能出现电离作用。电离化气泡IB将造成在气泡中出现部分放电并且这将以增强其他地方电场的方式使电场畸变，从而有可能造成灾难性的级联击穿故障。当气泡附着到钝化材料的第二层的径向外表面46a时，击穿的风险是最大的，因为固体材料可能因与反复部分放电部位相关联的持续局部升温而受损。固定位置的反复放电会造成出现钝化材料的第二层的径向外表面46a的碳化，并且由于碳化材料的电导率，导致这将永久性地增强表面上其他地方的电场。电介质液体50可以被强制循环，以首先冲去放电部位(这样就不出现连续的局部升温)，其次增强对钝化材料的第二层的径向外表面46a的冷却。
放电还可能出现在电介质液体50的大部分内，但是与气泡附着到钝化材料的第二层的径向外表面46a的情况相比，这不是那么严重的问题，因为钝化材料没有直接受放电影响。但是，电介质液体50中的放电是不期望的，因为它们导致出现碳化并且必须规定从电介质液体中过滤掉放电副产物。实际上，可应用的电介质液体被特别配制成不利于部分放电并且尽量减少部分放电的后果。
在一些系统中，可能可以对电介质液体50进行完全脱气，从而避免部分放电的可能性。在其他系统中，气体可能具有已知且可接受的电介质性质并且可以是设计的有意特征，例如，在使用电介质液体提供相变冷却的情况下。
至此已在只需要具有仅两个功率端子的功率电子器件(例如，二极管)的背景下描述了本发明。然而，本发明可同等地应用于具有两个功率端子和任何数量的控制端子的器件。例如，传统的晶闸管将通常具有两个功率端子、门极端子和辅助阴极端子，以允许它被连接到外部的低电感门极电路。大体上，控制端子(一个或多个)将在与阳极和阴极功率端子相比为相对低的功率和电压下进行操作。这意味着，每个控制端子将按以下方式设置有穿过各个极件的合适的通道：使对于外部控制电路的互连件和围绕的极件之间的工作电压最小化。这样的通道不应该干扰极件表面轮廓的功能并且因此必须将这样的通道掩埋在极件内。可以采用任何便利的方式来促进这样的互连，例如，可以提供钻孔通道以允许圆形同轴电缆通过极件，但是其他导体系统(如带状线)将需要使用其他制造工艺。
可以采用任何合适的装置进行控制端子与晶片的连接并且这些工具可以被容纳在极件内。惯例将是采用支撑在晶片的专用金属化区域上的弹簧加压接触件。
可以采用任何合适的装置允许消除来自极件的热并且任意数量的功率电子器件可以被要么组装成堆叠要么组装成单个器件。任何类型的散热片(未示出)可以围绕极件。可以在任一轴上引导电介质液体的流动，但是优选地将流动引导成平行于单个器件或堆叠的中线轴，因为这样避免了当采用交叉流体系统时出现停滞问题(停滞会增大气泡附着到钝化材料的第二层的径向外表面的风险)。电介质液体可以被选择来允许对极件的片进行相变冷却。极件可以具有合适的内部通道(未示出)以允许结合通往远程设置的热交换器(冷凝器)的导热管采用相变冷却。导热管可以按保证极件和导热管之间良好热接触的方式被简单地嵌入极件内，可供选择地，极件可以具有内部热交换通道，该内部热交换通道允许工作流体(而非电介质液体)在极件内蒸发，此后将热经由导热管传递到相关联的远程设置的冷凝器。
现在，将参照图11描述本发明的第二实施方案。第二实施方案采用可以从图7A和图7B中示出的基础单元1推导出的紧压包装布置。类似的部件被赋予相同的参考标号。
紧压包装布置被适配的极件36、38气密性密封，以包括被铜焊至绝缘壳体58的对应金属化面的凸缘56。如之前描述的，阳极和阴极侧的极件上的形成轮廓的部分可以是不同的。第一区域控制电场(如之前描述的)并且第二区域控制电场以允许其通过充填的电介质液体50进一步扩散到绝缘壳体58。可以按任何便利方式充填电介质液体50并且出于此目的可以适用干氮填充、之后使用绝缘壳体58的壁中的口进行气密性密封的传统习惯。重要的是，充填的电介质液体50基本上没有空隙并且可以出于此目的适用真空压力浸渍技术。
极件36、38可以使传统外部接触的面以任何便利工艺来施用。绝缘壳体58可以具有任何合适的材料并且使用涂釉陶瓷壳体的传统习惯是特别合适的。绝缘壳体58的外表面轮廓可以根据需要包括脱落部分，用于增加极件36、38之间和脱落部分表面上方的爬电路径的长度。完整的紧压包装容置器件可以自身被浸在电介质液体(未示出)中。可以通过设计用于接受某种弯曲的凸缘来适应紧压包装壳体内的电介质液体50的热膨胀，但是可供选择地可以要么在壳体内部要么在壳体外部设置膨胀器件。一种合适的内部技术是包括可以方便地成环形的柔韧气体填充囊。
如果需要受控的开关装置，则可以通过绝缘壳体58中的合适的口引入开关装置的控制信号并且这还可以用于有助于传统的充填和气密性密封工艺。控制信号可以被传送到压力接触件60，压力接触件60支撑在晶片上30的金属化接触区域33上。可以设置通道62以有助于控制信号互连而不破坏(interrupt)极件轮廓。通道62还可以被填充基本上没有空隙的电介质液体或者可以被填充另一种合适的绝缘材料(倘若这种绝缘材料被以不易脱气或不易与服务中的电介质液体产生不利反应的方式处理的话)。凸缘56可以额外地适于便利按任何合适方式连接阴极辅助信号。可供选择地，阴极辅助信号可以与门极信号同轴或共平面，并且在与压力接触件60相邻的位置，可以用任何便利方式进行极件38的阴极终止(cathode termination)。
现在，将参照图12和图13描述本发明的第三实施方案。在该实施方案中，阳极和阴极侧盘64、66和对应的极件36、38被设置或调试来符合所需的场控制原理。描绘了两种合适的符合方式。
在图12中，阳极和阴极侧盘64、66被设置在极件36、38内的对应凹陷中并且极件的表面轮廓40、42如上所述。在图13中，阳极和阴极侧盘64、66支撑表面轮廓的截断部分64a、66a，而极件36、38支撑表面轮廓的对应截断部分40a、40b。在传统的完全容置紧压包装半导体中可以使用类似的阳极和阴极侧盘或板。
在图13的实施方案中，钝化材料的第二层46的形成轮廓的环形表面与阳极和阴极侧盘或板的截断部分64a、66a形成接触面，并且将容易理解的是，因此在一些情形下只需要由极件36、38部分限定接触面。

Claims (22)

1.一种浸在液体电介质中的高压器件，所述器件包括：
一对极件；
器件本体，所述器件本体位于所述极件之间，所述器件本体经受电场并且具有中心载流区域和边缘终止区域，所述边缘终止区域包括平面边缘终止构件，用于扩散所述器件本体内的电场，所述电场从所述器件本体的所述边缘终止区域出现；以及
钝化部件，所述钝化部件具有第一部分和第二部分，所述第一部分接触所述器件本体的所述边缘终止区域并且在从所述边缘终止区域出现电场时扩散电场，所述第二部分提供与每个极件的形成轮廓的表面的接触面并且当从所述钝化部件的所述第一部分出现电场时进一步扩散电场，所述钝化部件的所述第二部分的径向外表面接触所述电介质液体；
其中，每个极件在外周边缘区域处具有形成轮廓的表面，用于控制所述钝化部件内电场的扩散。
2.根据权利要求1所述的器件，其中所述器件本体包括宽带隙电子材料。
3.根据权利要求1所述的器件，还包括介于所述钝化部件的所述第一部分的外表面和每个极件的形成轮廓的表面之间的间隔，所述间隔至少部分地被所述钝化部件的所述第二部分填充。
4.根据权利要求1所述的器件，其中所述钝化部件的所述第二部分由顺从的弹性材料形成。
5.根据权利要求1所述的器件，其中所述钝化部件的所述第二部分由硅橡胶形成。
6.根据权利要求1所述的器件，其中所述钝化部件的所述第一部分没有空隙。
7.根据权利要求1所述的器件，其中所述钝化部件的所述第二部分没有空隙。
8.根据权利要求1所述的器件，其中所述钝化部件的所述第二部分和每个极件的形成轮廓的表面之间的接触面没有空隙。
9.根据权利要求1所述的器件，其中每个极件的形成轮廓的部分径向地位于面对所述器件本体的载流区域的中心区域的外部。
10.根据权利要求9所述的器件，其中每个极件的所述中心区域和所述外周边缘区域之间的过渡处于面对所述器件本体的所述平面边缘终止构件的径向内侧的区域。
11.根据权利要求1所述的器件，其中每个极件包括与所述器件本体的相应接触金属化区域接触或者与居间盘接触的中心区域。
12.根据权利要求1所述的器件，其中所述极件的所述形成轮廓的表面是对称的。
13.根据权利要求1所述的器件，其中所述极件的所述形成轮廓的表面是不对称的。
14.根据权利要求1所述的器件，还包括一对盘，每个盘与所述器件本体的各个接触金属化区域接触。
15.根据权利要求14所述的器件，其中每个盘位于相关联的极件的平坦的部分中形成的对应凹陷中。
16.根据权利要求14所述的器件，其中每个盘具有形成轮廓的表面并且所述钝化部件的所述第二部分提供与每个极件的所述形成轮廓的表面及其相关联的盘这二者的接触面。
17.根据权利要求1所述的器件，其中周围的所述电介质液体没有空隙。
18.根据权利要求1所述的器件，其中所述极件被调适为具有围绕的成片热交换器。
19.根据权利要求1所述的器件，还包括通过极件内的通道来排布的门极连接。
20.根据权利要求1所述的器件，具有紧压包装构造，其中所述器件本体、所述极件和所述钝化部件位于被充填所述电介质液体的气密性密封壳体内，所述电介质液体与所述钝化部件的所述第二部分的径向外表面接触。
21.一种包括浸在液体电介质中的至少一个高压器件的堆叠组件，所述器件包括：
一对极件；
器件本体，所述器件本体位于所述极件之间，所述器件本体经受电场并且具有中心载流区域和边缘终止区域，所述边缘终止区域包括平面边缘终止构件，用于扩散所述器件本体内的电场，所述电场从所述器件本体的所述边缘终止区域出现；以及
钝化部件，所述钝化部件具有第一部分和第二部分，所述第一部分接触所述器件本体的所述边缘终止区域并且在从所述边缘终止区域出现电场时扩散电场，所述第二部分提供与每个极件的形成轮廓的表面的接触面并且当从所述钝化部件的所述第一部分出现电场时进一步扩散电场，所述钝化部件的所述第二部分的径向外表面接触所述电介质液体；
其中，每个极件在外周边缘区域处具有形成轮廓的表面，用于控制所述钝化部件内电场的扩散。
22.一种操作浸在液体电介质中的高压器件的方法，其中所述器件包括：
一对极件；
器件本体，所述器件本体位于所述极件之间，所述器件本体经受电场并且具有中心载流区域和边缘终止区域，所述边缘终止区域包括平面边缘终止构件，用于扩散所述器件本体内的电场，所述电场从所述器件本体的所述边缘终止区域出现；以及
钝化部件，所述钝化部件具有第一部分和第二部分，所述第一部分接触所述器件本体的所述边缘终止区域并且在从所述边缘终止区域出现电场时扩散电场，所述第二部分提供与每个极件的形成轮廓的表面的接触面并且当从所述钝化部件的所述第一部分出现电场时进一步扩散电场，所述钝化部件的所述第二部分的径向外表面接触所述电介质液体；
其中，每个极件在外周边缘区域处具有形成轮廓的表面，用于控制所述钝化部件内电场的扩散，并且
其中，在使用中所述电介质液体循环经过被浸的所述器件。
CN201180063902.4A 2010-11-02 2011-10-26 边缘钝化的功率电子器件 Expired - Fee Related CN103430300B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP20100014222 EP2447988B1 (en) 2010-11-02 2010-11-02 Power electronic device with edge passivation
EP10014222.3 2010-11-02
PCT/EP2011/005387 WO2012059193A2 (en) 2010-11-02 2011-10-26 Power electronic devices

Publications (2)

Publication Number Publication Date
CN103430300A CN103430300A (zh) 2013-12-04
CN103430300B true CN103430300B (zh) 2016-09-21

Family

ID=43821986

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180063902.4A Expired - Fee Related CN103430300B (zh) 2010-11-02 2011-10-26 边缘钝化的功率电子器件

Country Status (6)

Country Link
US (1) US9349790B2 (zh)
EP (1) EP2447988B1 (zh)
CN (1) CN103430300B (zh)
BR (1) BR112013010921A2 (zh)
CA (1) CA2815147A1 (zh)
WO (1) WO2012059193A2 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102012214056B4 (de) * 2012-08-08 2020-10-29 Robert Bosch Gmbh Hoch temperaturwechselfeste Einpressdiode
WO2014177553A1 (en) * 2013-05-02 2014-11-06 Abb Technology Ag Pole-piece for a power semiconductor device
US20150228714A1 (en) * 2014-02-13 2015-08-13 Rfaxis, Inc. Isolation methods for leakage, loss and non-linearity mitigation in radio-frequency integrated circuits on high-resistivity silicon-on-insulator substrates
US9362802B2 (en) * 2014-03-12 2016-06-07 Jefferson Science Associates, Llc System for instrumenting and manipulating apparatuses in high voltage
US20150262814A1 (en) * 2014-03-13 2015-09-17 Infineon Technologies Ag Power semiconductor device,power electronic module, and method for processing a power semiconductor device
JP6427693B2 (ja) 2015-05-19 2018-11-21 アーベーベー・シュバイツ・アーゲー 半導体装置
CN108475665B (zh) * 2015-11-05 2022-05-27 日立能源瑞士股份公司 功率半导体器件
CN108717937B (zh) * 2018-05-08 2020-05-22 浙江美晶科技股份有限公司 模塑环氧封装高可靠性半导体器件
EP4006990B1 (en) 2020-11-27 2023-04-05 Hitachi Energy Switzerland AG Semiconductor device with a side surface having different partial regions

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5422779A (en) * 1987-01-26 1995-06-06 Northern Telecom Limited Packaged solid-state surge protector
US5489802A (en) * 1992-06-26 1996-02-06 Mitsubishi Denki Kabushiki Kaisha Pressure contact type semiconductor device and heat compensator
US5543363A (en) * 1992-04-28 1996-08-06 Mitsubishi Denki Kabushiki Kaisha Process for adhesively attaching a semiconductor device to an electrode plate

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3457472A (en) * 1966-10-10 1969-07-22 Gen Electric Semiconductor devices adapted for pressure mounting
US3441814A (en) 1967-03-30 1969-04-29 Westinghouse Electric Corp Interlocking multiple electrical contact structure for compression bonded power semiconductor devices
US3532942A (en) * 1967-05-23 1970-10-06 Int Rectifier Corp Pressure-assembled semiconductor device housing having three terminals
BE790502A (fr) 1971-10-26 1973-04-25 Westinghouse Electric Corp Dispositif semiconducteur encapsule a l'aide d'un elastomere
JPS603776B2 (ja) * 1977-06-03 1985-01-30 株式会社日立製作所 半導体素子
US4388635A (en) * 1979-07-02 1983-06-14 Hitachi, Ltd. High breakdown voltage semiconductor device
JPH065686B2 (ja) 1985-09-04 1994-01-19 株式会社日立製作所 圧接型半導体装置
JPH01152668A (ja) * 1987-12-09 1989-06-15 Fuji Electric Co Ltd 半導体装置の製造方法
JP2845739B2 (ja) 1993-11-29 1999-01-13 三菱電機株式会社 圧接型半導体装置及びその製造方法
JPH08222724A (ja) * 1995-02-14 1996-08-30 Hitachi Ltd 高耐圧半導体装置
JPH08330337A (ja) * 1995-05-30 1996-12-13 Hitachi Ltd 平型半導体装置
KR970060523A (ko) * 1996-01-30 1997-08-12 가나이 츠토무 반도체장치
JPH1152668A (ja) 1997-07-31 1999-02-26 Ricoh Co Ltd 帯電装置
JP3994945B2 (ja) * 2003-08-26 2007-10-24 日産自動車株式会社 半導体装置および半導体装置の製造方法
DK2161745T3 (da) 2008-09-08 2012-10-29 Converteam Technology Ltd Stakkede arrangementer indeholdende halvlederindretninger
EP2161746A1 (en) * 2008-09-08 2010-03-10 Converteam Technology Ltd Semiconductor switching devices
US7868352B2 (en) * 2008-09-23 2011-01-11 Optiswitch Technology Corporation Silicon break over diode
US7915944B2 (en) * 2009-04-27 2011-03-29 General Electric Company Gate drive circuitry for non-isolated gate semiconductor devices

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5422779A (en) * 1987-01-26 1995-06-06 Northern Telecom Limited Packaged solid-state surge protector
US5543363A (en) * 1992-04-28 1996-08-06 Mitsubishi Denki Kabushiki Kaisha Process for adhesively attaching a semiconductor device to an electrode plate
US5489802A (en) * 1992-06-26 1996-02-06 Mitsubishi Denki Kabushiki Kaisha Pressure contact type semiconductor device and heat compensator

Also Published As

Publication number Publication date
CN103430300A (zh) 2013-12-04
WO2012059193A2 (en) 2012-05-10
EP2447988A1 (en) 2012-05-02
CA2815147A1 (en) 2012-05-10
EP2447988B1 (en) 2015-05-06
WO2012059193A3 (en) 2012-07-26
US20130321034A1 (en) 2013-12-05
BR112013010921A2 (pt) 2016-08-23
US9349790B2 (en) 2016-05-24

Similar Documents

Publication Publication Date Title
CN103430300B (zh) 边缘钝化的功率电子器件
CN100413057C (zh) 高耐热半导体装置
TWI446672B (zh) 過電壓保護電路及形成過電壓保護電路於半導體基體中之方法
US4996586A (en) Crimp-type semiconductor device having non-alloy structure
CN105914152B (zh) 半导体装置及半导体模块
IE48638B1 (en) Semiconductor package having strengthening and sealing upper chamber
JP2000091596A (ja) 半導体サージ吸収素子並びにそれを用いた電気・電子機器及びパワーモジュール
JPH0685168A (ja) キャパシタとその製造方法
CN1957472A (zh) 具有静电放电保护器件的集成电路芯片
JP2007305757A (ja) 半導体装置
CN103996667A (zh) 具有旁路功能的半导体器件及其方法
US4673961A (en) Pressurized contact type double gate static induction thyristor
US3885243A (en) Semiconductor device
CN110211885B (zh) 功率芯片预封装、封装方法及其结构、晶圆预封装结构
CN207165576U (zh) 瞬态电压抑制器
CN107706229B (zh) 瞬态电压抑制器及其制造方法
US3307087A (en) Stacked solid state rectifier
EP3944305A1 (en) Power semiconductor device package and method of assembling thereof
CN109427709B (zh) 电气器件以及电气装置
US8895994B2 (en) Electronic device including silicon carbide diode dies
US7880281B2 (en) Switching assembly for an aircraft ignition system
EP3933907A1 (en) Power semiconductor device
US20240178126A1 (en) Double-side cooled power modules
CN110246814B (zh) 功率芯片预封装、封装方法及其结构、晶圆预封装结构
CN111599859B (zh) 一种具有过压保护功能的晶闸管及制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20160921

Termination date: 20191026