CN1957472A - 具有静电放电保护器件的集成电路芯片 - Google Patents

具有静电放电保护器件的集成电路芯片 Download PDF

Info

Publication number
CN1957472A
CN1957472A CNA2005800033930A CN200580003393A CN1957472A CN 1957472 A CN1957472 A CN 1957472A CN A2005800033930 A CNA2005800033930 A CN A2005800033930A CN 200580003393 A CN200580003393 A CN 200580003393A CN 1957472 A CN1957472 A CN 1957472A
Authority
CN
China
Prior art keywords
integrated circuit
layer
electrode
chip
conductive layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005800033930A
Other languages
English (en)
Other versions
CN100559586C (zh
Inventor
W·施尼特
H·-M·赖特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of CN1957472A publication Critical patent/CN1957472A/zh
Application granted granted Critical
Publication of CN100559586C publication Critical patent/CN100559586C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/62—Protection against overvoltage, e.g. fuses, shunts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明涉及集成电路芯片，依次包括衬底材料的衬底层、绝缘材料的绝缘层、第一导电材料的第一导电层、介电材料的介电层，第二导电材料的第二导电层，所述集成电路芯片包括至少一个集成电路和至少一个集成的静电放电保护器件，所述静电放电保护器件包括一对隔开的中心和圆周电极，中心电极由第一导电层形成，圆周电极由第二导电层形成，所述电极由胆甾火花隙空腔分开，其中胆甾火花隙空腔的环形面包括由集成电路芯片的绝缘层形成的基层，由圆周电极形成的侧壁，由集成电路芯片的介电层形成的覆盖层，环中心由包括与绝缘层接触的接触焊盘的中心电极形成，所述静电放电保护器件也包括电连接中心电极到输入电路路径以免受静电放电的装置，和电连接圆周电极到包括与电路接地或电路电源电压的连接的静电放电通道的装置。本发明也涉及一种制造这样的集成电路芯片的方法。

Description

具有静电放电保护器件的集成电路芯片
技术领域
本发明涉及集成电路芯片领域，具体地涉及保护集成电路芯片不受静电放电的影响。
背景技术
静电放电(ESD)指短的持续时间内的大电流放电现象。已经知道静电放电(ESD)会降低或毁坏集成电路中的分立器件如晶体管、二极管、电感器、电容和电阻器。电压和电流尖峰都可以击穿在单个半导体器件中的多个部分中的电介质或掺杂区，由此使得整个器件或甚至整个芯片完全或部分不能工作。
对于IC，暴露到静电放电的主要来源是由带电人体(“人体模型”，HBM)形成的。人体的放电在约100ns内产生几安培的峰值电流。
静电放电的第二个来源是由金属物体(“机器模型”，MM)形成的；它可以产生具有上升时间显著高于HBM静电放电源的瞬态。
第三个来源通过“带电器件模型”(CDM)描述，其中与HBM和MM静电放电源相比，IC本身在相反的方向上对地充电和放电。
随着更高工作速度、更小工作电压、更高封装密度和减小成本的需求驱使减小所有器件尺寸，在IC中的静电放电现象变得非常重要。这通常意味着更薄的介电层、具有更突变掺杂过渡的更高掺杂程度和更高的电场，其是构成有助于增加对损坏性静电放电的灵敏度的所有因素。
处理相对小的过电压的传统方法包括分路电容器、击穿二极管、变阻器和电感线圈。当反向偏压超过某一阈值电压时，击穿二极管例如齐纳二极管导通大电流。实际上类似于所有的过电压保护器件，这样的二极管放置在要被保护的电路之前或“上游”或与之平行，和把施加到其上的多余电压分流到放电通路如中性线(neutral line)、DC公共线、底板或地。然而，这样的二极管仅能够在它们自身不被永久损坏的情况下，处理有限的过电压。
火花隙是与高功率器件相关的过电压保护装置的另一形式，近来已经研发了它们用在PC板等上的微型化类型。火花隙包含由非导电气体例如空气隔开的两个相对的具有所希望的击穿或放电电压电极。
当在火花隙上施加过电压时，非导电气体变得离子化，在其电极之间形成相对低的电阻通路。
火花隙提供具有很少或没有附加电容的静电放电保护，但是它很难在半导体芯片上应用且容易产生潜在的污染和由此产生可靠性问题。
GB2334627公开了一种适于在电路中使用的火花隙装置，包括：第一至少部分导电的层、第二至少部分导电的层，在所述第一层和第二层之间设置以维持它们之间的垂直隔开关系的非导电材料；在所述第一层和所述第二层的至少其中一个中的至少一个开口，当从所述层除去时，所述非导电材料具有至少一个开口，由此在所述层之间和与所述层每一个相关地形成垂直间隙。
这样的垂直间隙是开放空隙和可以导致由湿气或气体密度变化引起的效应，其可以减小过电压保护的效率。
发明内容
因此本发明的一个目的是提供一种包括集成电路和适用于在集成电路芯片的静电放电保护的静电放电保护器件的集成电路芯片，其不会产生可靠性问题。
根据本发明，提供一种包括集成电路和适用于包含在电路中以提供静电放电保护的静电放电器件的集成电路芯片。
根据本发明的集成电路芯片依序包括：衬底材料的衬底层、绝缘材料的绝缘层、第一导电材料的第一导电层、电介质材料的介电层和第二导电材料的第二导电层，所述IC芯片包括至少一个集成电路和至少一个集成的放电保护器件，所述静电放电保护器件包括一对隔开的中心电极和圆周电极，中心电极由第一导电层形成，圆周电极由第二导电材料形成，所述电极被环形火花隙空腔隔开，其中环形火花隙空腔的环面包括由集成电路芯片的绝缘层形成的基层，由圆周电极形成的侧壁，由集成电路芯片的介电层形成的覆盖层，和由包括与绝缘层接触的接触焊盘的中心电极形成的环形的中心，所述静电放电保护器件也包括电连接中心电极到输入电路通路以免受静电放电的装置和电连接圆周电极到包括连接到包括电路接地或电路提供电压的静电放电通路的装置。
这样的静电放电保护器件也可以通过以非破坏的方式在段时间内传输大电流从而保护集成电路不受静电放电的影响。
该器件结构提供优异的电性能、机械稳定性和高的可靠性。当插入到要被保护的集成电路芯片中时，静电放电保护器件不会在电路中产生不适当的插入损失，也不会由于添加大量的电容而降低开关速度或带宽。
由于本发明的静电放电保护器件直接设置在现有电路芯片的顶上和连接到其上以为在其上的电路提供过电压保护，本发明的器件可以通过芯片制造商经济地制造以作为IC芯片的集成部分。
另外，在不需要占用用于安装静电放电器件的额外空间的情况下，静电放电器件安装在集成电路芯片上，由此满足设备便携、轻和小的趋势。
集成电路芯片可以进一步包括从包括电阻器、电容和电感器的组中选出的无源元件。
在集成电路芯片内，第一导电材料可以是多晶硅。
在集成电路芯片内，第二导电材料可以是铝。
在集成电路芯片内，火花隙空腔可以包含用于减小静电放电保护器件的击穿电压的惰性气体。
对于从环境密封间隙，其不限于气隙。在本发明的一个实施例中间隙基本被包含惰性气体例如惰性气体的一种如氩气的气体所填充。在这种情况下，可以减小在静电放电下的间隙的击穿电压，该器件可以具有更加稳定的击穿电压的优点。
在集成电路芯片内，衬底材料可以选自包括硅、玻璃和陶瓷材料的组。
本发明也提供一种生产包括集成电路和静电放电保护器件的集成电路器件的方法，包括：步骤a)提供半导体衬底，b)在半导体衬底上沉积绝缘层，c)在所述绝缘层上沉积第一导电材料的第一导电层，d)在所述第一导电层上沉积电介质材料的介电层，e)蚀刻用于中心电极和圆周电极的隔开的接触窗口，f)沉积掩模，g)在圆周电极的接触窗口的周围下方蚀刻中空槽到第一导电层中，h)通过中心电极的接触窗沉积第二导电层的层以机械接触绝缘层，并通过圆周电极的中心窗口以电接触第一导电层，i)连接中心电极到输入电路路径以被保护免受静电放电，并连接圆周电极到包括与电路接地或电路电源电压的连接的静电放电路径。
对于不同的半导体生产系列和广泛的设计和工艺变化，制造方法是简单和，，足够灵活的。通过使用已安装的设备在不延长生产周期的情况下就能实现本发明，以致于不需要在新的制造机器上进行投资。
附图说明
下面将参考附图以示例的方式描述本发明，其中：
图1示出了根据本发明的配备有静电放电保护器件的集成电路的截面侧视图和平面图。
图2到6以截面图的方式示出了根据本发明的配备有静电放电保护器件的集成电路的细节，所述图说明了静电放电保护器件的制造。
具体实施方式
本发明涉及一种集成电路芯片，其包括位于静电放电保护器件附近的对静电放电敏感的集成电路，该静电放电保护器件电连接到该静电放电敏感器件。
集成电路，特别对于射频(RF)应用，要求有源和无源元件。有源元件包括金属氧化物硅场效应晶体管(MOSFET)和双极晶体管。在RF CMOS(互补金属氧化物硅)中，有源元件包括N沟道MOSFET和P沟道MOSFET。在RF硅BiCMOS(双极CMOS)技术中，除了CMOS MOSFET之外，有源元件还包括硅双极结型晶体管(BJT)。在硅锗(SiGe)技术中，有源元件包括异质结双极晶体管(HBT)。无源元件的例子包括电阻器、电容器和电感器。
包含在集成电路芯片中的半导体器件的至少一部分对静电放电敏感。
集成电路芯片包括衬底100，在其上连续沉积绝缘材料层、导电材料的第一层、介电材料层、和第二导电材料的第二层。
衬底的材料可以是任意的多晶或单晶半导体材料，包括但不限于硅、绝缘体上硅(SOI)、碳化硅或砷化镓衬底。
可以利用适当的掺杂材料来掺杂或不掺杂半导体衬底，它可以在其中包含一个或多个有源器件区。
集成电路芯片包括典型地包含氧化物作为绝缘材料的绝缘层101。
特别优选的是SOI衬底，其包括n型或p型硅晶片和在晶片表面下掩埋的SiO2电绝缘层。
掩埋氧化层(绝缘层)的厚度优为选在0.3和3μm之间，单晶硅的厚度优选为在0.1和4μm之间。
并且，集成电路芯片层包括第一导电层102，其可以是利用杂质掺杂多晶硅而形成的多晶硅层。
集成电路芯片可替换地包括n掺杂单晶硅层的第一导电层。
在第一导电层顶部上沉积的是包括任意介电材料的介电层103，该任意介电材料例如但不限于SiO2、Si3N4、氧氮化硅、玻璃、BPSG(掺硼的磷硅酸盐玻璃)、类金刚石碳、聚对二甲苯基聚合物、聚酰胺、含硅聚合物等介电材料。
由于它的高导电率和导热率、低成本和与其它半导体工艺和材料的兼容性，第二导电层106、107优选由溅射的铝制成。然而，其它充分导电的材料也可以用于层106，例如基于铝的合金，如Al-Si-Cu合金(Al：98.5-97.5wt％，Si：1-2wt％，Cu：0.5wt％)。
可以在本发明中利用的另外的优选导电材料是包含银、金、铂、铜、钨、钽、钛等导电金属的金属和合金。
为了避免集成电路芯片的退化，优选进一步为该结构提供封装了已构图半导体器件的钝化层，未示出。
在本发明中，集成电路芯片器件是被静电放电保护器件电压保护的。
参考图1，根据本发明的静电放电保护器件包括一对中心和圆周电极，其被分隔开以在它们之间限定填充气体的胆甾(steroidal)间隙。
火花放电器件进一步包括基层和顶层，其大致围绕电极和气隙以使气隙与外部环境气密地密封。气隙可以包括惰性气体。
如附图中所示，根据本发明的静电放电保护器件由此具有包含下绝缘基层101、中间导电层102和电介质顶层103的四叠层结构。中间导电层102插入在上和下层101和103之间，并具有胆甾(steroidal)放电间隙开口。
第四层即第二导电层包括接触焊盘。所述接触焊盘填充开口的中心并向下延伸到第一层，形成气密地密封放电间隙105的栓塞。
盘状圆周电极的厚度取决于需要保护的级别，且可以使用已知的试验技术优化，以使得例如在电极上对于额定电压的火花诱导的侵蚀效应最小化。胆甾火花隙开口以这样的方式进行选择，即其厚度和以伏特每厘米介电层厚度为单位的介电场强将导致介电层在所需的高电压阈值下突然断裂。更薄的间隙具有更低的阈值电压，反之亦然。
火花间隙空腔的环(toroid)不需要在截面或在水平投影上是完美的环形形状，而也可以类似于椭圆或规则或不规则的多边形。
为了防止第二导电材料扩散到衬底层100中，绝缘层101应该具有防止第二导电材料层106移动到层100中的厚度。
中心和圆周电极也分别包括接触焊盘106和107，其远离放电保护器件的中心区域放置，并且通过它可以形成到器件的电互连。
通过接触焊盘106，中心电极电连接到输入电路路径以被保护免受静电放电，通过接触焊盘107，圆周电极电连接到包括到电路接地或电路电源电压的连接的静电放电路径。
使用下述工艺制造本发明的上述静电放电保护器件，这里将结合附图2至6对其进行详细描述。
由于本发明涉及在第一导电层和第二导电层之间通过胆甾气隙的横向绝缘，因此这些附图示出了芯片的这个部分。应当理解这些元件包括更大的集成电路芯片的一部分。
本发明的静电放电保护器件的制造工艺优选为平面技术工艺。当使用如上所述的平面工艺制造根据本发明的静电放电器件时，有可能以低成本很容易并简单地生产所希望的静电放电器件。
然而，在集成电路芯片中包含的有源器件也可以通过互补金属氧化物(CMOS)、RF CMOS、双极、BiCMOS、SiGe双极、硅锗碳(SiGeC)和SiGe BiCMOS的方法制造。
本领域技术人员应该理解，这里描述的工艺步骤需要能通过公知的光刻掩模技术、标准蚀刻、离子注入、所需要的氧化物生长或沉积、金属沉积和构图等实现的选择性的工艺。这些多种工艺步骤在IC晶片制造技术中已经充分的建立，因此这些细节对于本发明是不必要的。在不脱离本发明的情况下，可以在该步骤中作出变化，或可以省略某些步骤或被其它步骤代替。
制造包括根据本发明的集成电路和静电放电保护器件的集成电路芯片的方法，包括步骤a)提供半导体衬底，b)在半导体衬底上沉积绝缘层，c)在所述绝缘层上沉积第一导电材料的第一导电层，d)在所述第一导电层上沉积电介质材料的介电层，e)蚀刻用于中心电极和圆周电极的隔开的接触窗口，f)沉积掩模，g)在圆周电极的接触窗口的周围下方蚀刻中空槽到第一导电层中，h)通过中心电极的接触窗沉积第二导电层的层以机械接触绝缘层，并通过圆周电极的中心窗口以电接触第一导电层，i)连接中心电极到输入电路路径以被保护免受静电放电，并连接圆周电极到包括与电路接地或电路电源电压的连接的静电放电路径。
该工艺典型地从单晶半导体，特别是其上生长氧化层的硅晶片开始。
根据本发明的一个实施例，根据本发明的电路的制造以生产SOI衬底开始，即以形成作为单晶硅的单晶层的硅衬底100，和形成氧化物的掩埋绝缘层101开始。单晶硅100的单晶层和绝缘层一起形成了绝缘体上硅(SOI)的衬底。
SOI衬底可以通过传统的生产工艺生产。生产高质量的SOI衬底的成功工艺是SIMOX工艺。这是以将高剂量的氧离子注入到轻掺杂的n型或p型硅晶片中以生产在晶片表面下的掩埋电绝缘SiO2层为基础的。
绝缘层的厚度可以是0.5到1μm。
具有在适当位置的绝缘层101，优选为多晶硅层102的第一导电层沉积在该结构上。
典型地，多晶硅层通过化学汽相沉积(CVD)或等离子体增强CVD(PE-CVD)沉积，且对于n沟道晶体管是重n型掺杂的。层厚度可以在1-5μm的范围内。如果需要，多晶硅层可以通过沉积钽、钛或钨层而硅化，并被加热以形成硅化物。
任选的这个方法特别适用于这里所述的高频RF器件。
在整个结构上沉积介电层103。层103可以是任何合适的、沉积的薄膜电介质材料如氧化硅(SixOy)、氮化硅(SixNy)或优选氧氮化硅(SiOxNy)。层103的厚度可以在0.3到2.5微米的范围内，其部分取决于层102和101的组合厚度，对于层101和102的典型厚度，优选为约0.6微米厚。
使用传统的沉积工艺如化学汽相沉积、等离子体辅助化学汽相沉积、旋转涂敷、溅射等沉积工艺，形成介电层。
如图3中所示，介电层103利用光刻掩模被掩蔽，并通过传统蚀刻被构图以限定窗口200、201。掩模可以是标准的光致抗蚀剂，但是优选为通过TEOS沉积和标准光致抗蚀剂构图形成的氧化物硬掩模。
如图4中所示，随后将光致抗蚀剂层104沉积在绝缘层103的顶部上，并被曝光和显影以产生适当的掩模以提供到达层103中的开口201的通道。如图5中所示，随后利用适当的溶剂或干法蚀刻剂蚀刻层102，以在层103中的开口201下形成在层102中的底切。
如本领域公知的那样，通过各向同性干法蚀刻工艺，如使用含氟气体的反应离子蚀刻，可以在多晶硅中产生这样的底切。
然后除去光致抗蚀剂掩模104。然后，在已构图的层102和103上沉积形成电极的第二导电层。
如图6中所示，在不沉积大量任意电极材料到底切105中的情况下，106、107、第二导电层方向性地溅射到衬底上，以在介电层103的顶部上和在绝缘层101的表面部分上沉积电极材料。
可以使用任何传统或适当的技术如溅射、蒸发、蒸镀等沉积形成电极的第二导电材料。优选地，通过在情性气体气氛中的阴极溅射来沉积电极层。
由此，底切的开口空间被填充以气体，通常为氩气，以避免由湿气或气体密度变化引起的影响，其会影响放电保护器件的过电压。
中心电极的接触焊盘106与绝缘层101在它们之间的界面处紧密接触，并且与介电层103在顶部金属化和第二绝缘层之间的界面50处紧密接触。
第二导电层随后经过各向同性湿法蚀刻以形成电极接触焊盘106和107。
接触焊盘106、107将连接到在同一衬底上的输入电路路径和静电放电路径，或连接到端子焊盘(未示出)。使用传统或合适的蚀刻剂，以本领域公知的湿法或干法蚀刻，可以蚀刻这些结构的各种薄膜层。
可以通过使用本领域公知技术中的任意一种很容易地控制ESD保护结构和本发明的其它结构中使用的各种层的厚度。本领域技术人员很容易理解，可以仅通过增加或减小半导体层102的厚度而把静电放电保护器件的阈值电压制作得更高或更低。
在工作中，通过使静电放电电流从输入中心电极焊盘106穿过火花隙空腔105到接地电源圆周电极释放电弧，火花隙环分散了静电放电瞬间能量的一部分。
可用于本发明的过电压保护器件的多种结构，以及它们的小尺寸与大致平面的结构，使得能够通过控制电阻、电容和电感而设计器件以具有预选的阻抗。因此，当适当按比例缩小尺寸时，本发明的器件特别适于需要避免使用大电容的微电子电路应用。
对于上述电路和应用的任意一种，具有片上静电放电器件是具有优点的。片上静电放电保护器件具有较低串联电阻和较低电感。当集成电路具有非常高的输出电流和/或能够同时输出(dump)电流的多个输出时，这非常重要的。由同时输出切换产生的相对于时间的电流变化会导致在引线接合和电源引脚的封装引线的电感中电压相对于时间的显著地变化。这样的电压相对于时间的变化会导致在短时间内有效电源电压的减小。如果集成电路其上具有存储元件，特别是如果电源电压降得太低的情况下，这些存储元件的状态可能被错误地改变。片上放电保护器件会帮助防止发生这种不希望的存储器损失。
100    衬底
101    绝缘层
102    第一导电层
103    介电层
104    光致抗蚀剂
105    放电器间隔
106    电极
107    接地电极
200    接地电极的接触窗口
201    接触窗口

Claims (7)

1、一种集成电路芯片，依次包括衬底材料的衬底层、绝缘材料的绝缘层、第一导电材料的第一导电层、介电材料的介电层和第二导电材料的第二导电层，所述IC芯片包括至少一个集成电路和至少一个集成的静电放电保护器件，所述静电放电保护器件包括一对隔开的中心和圆周电极，该中心电极由第一导电层形成，该圆周电极由第二导电层形成，所述电极由胆甾火花隙空腔隔开，其中胆甾火花隙空腔的环包括由集成电路芯片的绝缘层形成的基层，由圆周电极形成的侧壁，由集成电路芯片的介电层形成的覆盖层，环中心由包括与绝缘层接触的接触焊盘的中心电极形成，所述静电放电保护器件也包括电连接中心电极到输入电路路径以保护免受静电放电的装置，和电连接圆周电极到包括与电路接地或电路电源电压的连接的静电放电路径的装置。
2、权利要求1所述的集成电路芯片，进一步包括选自电阻器、电容器和电感器中的无源部件。
3、如权利要求1所述的集成电路芯片，其中第一导电材料是多晶硅。
4、如权利要求1所述的集成电路芯片，其中第二导电材料是铝。
5、如权利要求1所述的集成电路芯片，其中火花隙空腔包含用于减小静电放电保护器件的击穿电压的惰性气体。
6、如权利要求1所述的集成电路芯片，其中衬底材料选自硅、玻璃和陶瓷材料中。
7、一种制造包括根据本发明的集成电路和静电放电保护器件的集成电路的方法，包括步骤a)提供半导体衬底，b)在半导体衬底上沉积绝缘层，c)在所述绝缘层上沉积第一导电材料的第一导电层，d)在所述第一导电层上沉积电介质材料的介电层，e)蚀刻用于中心电极和圆周电极的隔开的接触窗口，f)沉积掩模，g)在圆周电极的接触窗口的周围下方蚀刻中空槽到第一导电层中，h)通过中心电极的接触窗口沉积第二导电层的层以机械接触绝缘层，并通过圆周电极的中心窗口以电接触第一导电层，i)连接中心电极到输入电路路径以被保护免受静电放电，并连接圆周电极到包括与电路接地或电路电源电压的连接的静电放电路径。
CNB2005800033930A 2004-01-30 2005-01-20 具有静电放电保护器件的集成电路芯片 Expired - Fee Related CN100559586C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP04100342 2004-01-30
EP04100342.7 2004-01-30

Publications (2)

Publication Number Publication Date
CN1957472A true CN1957472A (zh) 2007-05-02
CN100559586C CN100559586C (zh) 2009-11-11

Family

ID=34814379

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005800033930A Expired - Fee Related CN100559586C (zh) 2004-01-30 2005-01-20 具有静电放电保护器件的集成电路芯片

Country Status (5)

Country Link
US (1) US20070216015A1 (zh)
EP (1) EP1743371A2 (zh)
JP (1) JP2007520074A (zh)
CN (1) CN100559586C (zh)
WO (1) WO2005074027A2 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104010429A (zh) * 2013-02-26 2014-08-27 纬创资通股份有限公司 预防静电放电干扰的主机板
CN112259605A (zh) * 2020-10-22 2021-01-22 东南大学 一种耐瞬时电流冲击的异质结半导体器件

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006016419A1 (de) * 2006-04-07 2007-10-18 Infineon Technologies Ag Chipkartenmodul und Verfahren zum Schützen eines Chipkartenmoduls vor Überspannungen
JP5321299B2 (ja) * 2009-07-07 2013-10-23 東亞合成株式会社 接着剤組成物
CN102792443B (zh) * 2009-12-23 2015-06-10 天工新技术有限公司 表面安装的控制放电装置
DE102012208730A1 (de) 2012-05-24 2013-11-28 Osram Opto Semiconductors Gmbh Optoelektronische Bauelementevorrichtung und Verfahren zum Herstellen einer optoelektronischen Bauelementevorrichtung
KR102202405B1 (ko) 2014-07-04 2021-01-14 삼성디스플레이 주식회사 인쇄회로기판용 스파크 방지소자
TWI591794B (zh) * 2015-09-14 2017-07-11 瑞昱半導體股份有限公司 靜電放電保護元件
US10677822B2 (en) 2016-09-27 2020-06-09 Analog Devices Global Unlimited Company Electrical overstress detection device
WO2019005159A1 (en) * 2017-06-30 2019-01-03 Intel Corporation METAL-INSULATION TRANSITION DEVICES FOR PROTECTION AGAINST ELECTROSTATIC DISCHARGE
US11112436B2 (en) * 2018-03-26 2021-09-07 Analog Devices International Unlimited Company Spark gap structures for detection and protection against electrical overstress events
US10868421B2 (en) * 2018-07-05 2020-12-15 Amazing Microelectronic Corp. On-chip multiple-stage electrical overstress (EOS) protection device
US11178800B2 (en) 2018-11-19 2021-11-16 Kemet Electronics Corporation Ceramic overvoltage protection device having low capacitance and improved durability
TWI781418B (zh) * 2019-07-19 2022-10-21 美商凱門特電子股份有限公司 具有低電容及改良耐用性的陶瓷過電壓保護裝置及其製造方法
CN113360020B (zh) * 2021-06-01 2024-03-26 武汉天马微电子有限公司 显示面板及显示装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1803770C3 (de) * 1968-10-18 1978-04-06 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Überspannungsableiter
JPS6034053A (ja) * 1983-08-05 1985-02-21 Nec Corp 半導体装置
JPS62104066A (ja) * 1985-10-31 1987-05-14 Toshiba Corp 半導体保護装置
JPH01140655A (ja) * 1987-11-26 1989-06-01 Nec Corp 半導体集積回路
US5216325A (en) * 1990-01-24 1993-06-01 Magnavox Government And Industrial Electronics Company Spark gap device with insulated trigger electrode
US5262352A (en) * 1992-08-31 1993-11-16 Motorola, Inc. Method for forming an interconnection structure for conductive layers
US5572061A (en) * 1993-07-07 1996-11-05 Actel Corporation ESD protection device for antifuses with top polysilicon electrode
FR2717308B1 (fr) * 1994-03-14 1996-07-26 Sgs Thomson Microelectronics Dispositif de protection contre des surtensions dans des circuits intégrés.
DE19736754B4 (de) * 1997-08-23 2004-09-30 Micronas Semiconductor Holding Ag Integriertes Gasentladungsbauelement zum Überspannungsschutz
US5933718A (en) * 1997-10-23 1999-08-03 International Business Machines Corporation Method for electrostatic discharge protection through electric field emission
GB2334627B (en) 1998-02-21 2003-03-12 Mitel Corp Vertical spark gap for microelectronic circuits
US7067914B2 (en) * 2001-11-09 2006-06-27 International Business Machines Corporation Dual chip stack method for electro-static discharge protection of integrated circuits

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104010429A (zh) * 2013-02-26 2014-08-27 纬创资通股份有限公司 预防静电放电干扰的主机板
US9313879B2 (en) 2013-02-26 2016-04-12 Wistron Corp. Motherboard with electrostatic discharge protection function
CN104010429B (zh) * 2013-02-26 2016-08-03 纬创资通股份有限公司 预防静电放电干扰的主机板
CN112259605A (zh) * 2020-10-22 2021-01-22 东南大学 一种耐瞬时电流冲击的异质结半导体器件
CN112259605B (zh) * 2020-10-22 2022-08-23 东南大学 一种耐瞬时电流冲击的异质结半导体器件

Also Published As

Publication number Publication date
WO2005074027A3 (en) 2006-12-07
WO2005074027A2 (en) 2005-08-11
CN100559586C (zh) 2009-11-11
US20070216015A1 (en) 2007-09-20
JP2007520074A (ja) 2007-07-19
EP1743371A2 (en) 2007-01-17

Similar Documents

Publication Publication Date Title
CN1957472A (zh) 具有静电放电保护器件的集成电路芯片
US9911730B2 (en) Transient voltage suppressor and manufacture method thereof
US6245600B1 (en) Method and structure for SOI wafers to avoid electrostatic discharge
US8044457B2 (en) Transient over-voltage clamp
CN1182566C (zh) 形成在半导体衬底上的精密高频电容器
TWI543266B (zh) 半導體元件及其製造方法
US20100327343A1 (en) Bond pad with integrated transient over-voltage protection
KR100517770B1 (ko) 정전기 방전 보호 소자
US20180374931A1 (en) Semiconductor component having an esd protection device
TW200822347A (en) SOI device and method for its fabrication
CN1862790A (zh) 半导体器件的制造方法以及半导体器件
US20220165727A1 (en) Semiconductor device and method of manufacturing the same
US20220384427A1 (en) Driving chip, semiconductor structure and method for manufacturing the same
US9472544B2 (en) Semiconductor device comprising electrostatic discharge protection structure
JP2008004941A (ja) 静電放電に対する半導体保護構造体
CN102709270A (zh) Mim电容器及其形成方法
US9870851B2 (en) Low temperature fabrication of lateral thin film varistor
CN1233040C (zh) Esd保护电路元件
US8686509B2 (en) Semiconductor structure and method for manufacturing the same
JP3779278B2 (ja) 半導体装置およびその製造方法
US20100072624A1 (en) Metal interconnection
US20220384430A1 (en) Electrode structure, semiconductor structure, and manufacturing method of electrode structure
US11588056B2 (en) Structure with polycrystalline active region fill shape(s), and related method
US7732848B2 (en) Power semiconductor device with improved heat dissipation
CN112310072A (zh) 一种半导体芯片以及智能功率模块

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20091111

Termination date: 20100220