CN103370780A - 晶片级分割的方法和系统 - Google Patents

晶片级分割的方法和系统 Download PDF

Info

Publication number
CN103370780A
CN103370780A CN2012800093240A CN201280009324A CN103370780A CN 103370780 A CN103370780 A CN 103370780A CN 2012800093240 A CN2012800093240 A CN 2012800093240A CN 201280009324 A CN201280009324 A CN 201280009324A CN 103370780 A CN103370780 A CN 103370780A
Authority
CN
China
Prior art keywords
semiconductor substrate
semiconductor
wafer
substrate
little wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012800093240A
Other languages
English (en)
Other versions
CN103370780B (zh
Inventor
克劳斯·许格拉夫
塞沙德里·拉马斯瓦米
迈克尔·R·赖斯
莫森·S·塞莱克
克拉斯·H·比约克曼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of CN103370780A publication Critical patent/CN103370780A/zh
Application granted granted Critical
Publication of CN103370780B publication Critical patent/CN103370780B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02076—Cleaning after the substrates have been singulated
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Dicing (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Laser Beam Processing (AREA)

Abstract

本发明公开一种分割多个半导体小晶片的方法，该方法包括：提供载体基板；和将半导体基板接合至该载体基板。该半导体基板包括多个器件。该方法还包括：在该半导体基板上形成掩模层；曝光该掩模层的预定部分；和处理该掩模层的该预定部分，以在该半导体基板上形成预定掩模图案。该方法进一步包括：形成多个半导体小晶片，所述多个半导体小晶片的每一个半导体小晶片与该预定掩模图案相结合并包括多个器件的一个或多个器件；和从该载体基板分离所述多个半导体小晶片。

Description

晶片级分割的方法和系统
相关申请的交叉引用
本申请要求享有于2011年2月18提交的发明名称为“Method and Systemfor Wafer Level Singulation（晶片级分割的方法和系统）”的美国临时专利申请第61/444,618号的优先权，该专利申请的公开内容出于所有目的在此以援引的方式全部并入本文中。
发明背景
半导体产业已经发展出分割半导体集成电路小晶片的技术。该小晶片然后被封装以用于产品内。在传统的工艺中，晶片经固定在粘合胶带上，接着以锯(saw)切割，例如沿着有效小晶片区之间的切割线(scribe lines)或锯道(sawstreets)。附着在胶带上的分割后的小晶片于是可接受进一步的封装步骤。
尽管小晶片分割技术已有进步，但本领域中仍存有对改善的晶片级分割方法的需要。
发明概述
本发明一般涉及半导体处理技术。更具体而言，本发明包括执行晶片级分割的方法和设备。仅作为实例，本发明已应用在激光分割和从载体晶片剥离(debonding)分割下的半导体小晶片的方法上。该方法和设备可应用在包括晶片级封装的各种半导体处理应用上。
根据本发明一实施例，提供一种分割多个半导体小晶片的方法。该方法包括：提供载体基板；和将半导体基板接合至该载体基板。该半导体基板包括多个器件。该方法还包括：在该半导体基板上形成掩模层；曝光该掩模层的预定部分；和处理该掩模层的该预定部分，以在该半导体基板上形成预定掩模图案。该方法进一步包括：形成所述多个半导体小晶片，所述多个半导体小晶片的每一个小晶片与该预定掩模图案相结合并包括所述多个器件的一个或多个器件；和从该载体基板分离所述多个半导体小晶片。
根据本发明另一实施例，提供一种分割半导体小晶片的系统。该系统包括：涂布单元，该涂布单元可用来在包括多个器件的半导体基板上形成掩模层；接合单元，该接合单元可用来将半导体基板接合至载体基板；和激光处理单元，该激光处理单元可用来将该掩模层的预定部分暴露给激光。该系统还包括：显影处理单元，该显影处理单元可用来在该半导体基板上形成预定掩模图案；和分割单元，该分割单元可用来形成所述多个半导体小晶片。所述多个半导体小晶片的每一个小晶片与该预定掩模图案相结合，并包括所述多个器件的一个或多个器件。该系统进一步包括小晶片分离单元，该小晶片分离单元可用来从该载体基板分离所述多个半导体小晶片。
根据本发明的特定实施例，提供另一种分割多个半导体小晶片的方法。该方法包括：形成惰性薄膜，该惰性薄膜耦合在半导体基板的器件表面上；去除该惰性薄膜位于周边区域内的部分；和形成粘合材料，该粘合材料耦合在该半导体基板的器件表面的周边区域上。该方法还包括：将该半导体基板接合至载体基板上；和形成多个半导体小晶片。形成所述多个半导体小晶片的工艺可包括掩模工艺，或利用无掩模工艺来执行，两者或其中任一者可运用激光分割工艺。该方法进一步包括从该载体基板分离所述多个半导体小晶片。
使用本发明方法可得到超越传统技术的众多益处。例如，在根据本发明的一实施例中，提供晶片级分割的方法和系统，降低封装成本。在某些实施例中，可在晶片级测试器件，且在处理期间仅去除通过测试的器件。取决于实施例，一种或多种这些益处可存在。这些及其它益处在本说明书中描述，并且在下文中更为详尽。可参考如下细节描述及附图而对本发明的各种其它目标、特征结构与优势有更完整的领会。
附图简要说明
图1A－图1D是简要示意图，示出根据本发明一实施例的第一工艺流程；
图2A－图2F是简要示意图，示出根据本发明一实施例的第二工艺流程；
图3是根据本发明一实施例的分割期间的半导体基板的平面图；
图4是简要流程图，示出根据本发明一实施例的分割多个半导体小晶片的方法；
图5是根据本发明一实施例的分割多个半导体小晶片的系统的简要示意图；和
图6是简要流程图，示出根据本发明另一实施例的分割多个半导体小晶片的方法。
具体实施方式的具体描述
根据本发明，提供半导体处理技术。更具体地说，本发明包括一种执行晶片级分割的方法和设备。仅作为实例，本发明已应用在激光分割和从载体晶片剥离分割下的半导体小晶片的方法上。该方法和设备可应用在包括晶片级封装的各种半导体处理应用上。
根据本发明一实施例，使用晶片接合与剥离技术。如下所述，提供也称为载体晶片的载体基板。在某些实施中，使用硅载体基板，虽然也可使用特征在于机械刚性与在适当温度下被处理的能力的其它适合基板。也称为器件晶片的半导体基板与该载体基板接合。
在某些晶片接合工艺中，在该载体基板和／或该半导体基板的一个或多个表面上涂布粘合剂，作为该接合工艺的一部分。也可执行热处理工艺。因此，在该晶片接合工艺期间形成暂时接合。可用化学机械研磨(CMP)工艺或其它适合工艺来执行基板薄化，以降低该半导体基板的厚度。薄化后，该半导体基板一般会附着至胶带上，而该载体基板则利用晶片剥离工艺去除，例如，剪切该基板、在该接合区处嵌入楔形体或类似物。一旦附着至胶带上，即可裁切该半导体基板，然后可选取小晶片以在封装期间安置。
发明人判定胶带的使用带来若干不良的处理限制。作为实例，胶带的使用让某些高温处理步骤无法在该半导体基板上执行。
图1A－图1D是简要示意图，示出根据本发明一实施例的第一工艺流程。参见图1A，在半导体基板120的器件表面上形成惰性薄膜110。该惰性薄膜110也可称为塑模材料。参见图1A，该惰性薄膜110提供与低温处理(例如，低于300℃，低于275℃，低于250℃，或类似温度)兼容的薄膜，以保护制造在该半导体基板上的器件125a、125b和125c、以及该半导体基板的表面。所述器件125a、125b和125c可以是种类繁多的半导体器件，包括用于制造处理器、存储器和类似物的集成电路。使用“惰性”一词来表示该薄膜实质上不会与形成在该半导体基板上的器件发生反应。本发明实施例使用很容易从该半导体基板上去除的惰性薄膜，如下文更完整描述。
本发明范围包括一些惰性薄膜，所述惰性薄膜包含旋涂薄膜、旋涂碳薄膜、光刻胶、可用湿式化学除去的氧化物薄膜、可溶于溶剂的薄膜，例如先进图膜(APF)，该先进图膜可利用Applied Producer系统由等离子体增强化学气相沉积(PECVD)技术沉积。这些APF薄膜(例如，APF、APFe、APFx，或诸如此类)使用可除去(即，可等离子体灰化)的非晶碳硬掩模，该可除去的非晶碳硬掩模适于关键图案化步骤。可使用材料组合以形成复合惰性结构，该复合惰性结构具备由在此所述的各种材料构成的多个层。作为实例，可在该惰性薄膜110上方或该惰性薄膜110下方涂布粘合层，该惰性薄膜110，如上所述般，可以是多层复合结构。本领域技术人员可识别出许多变型、修改和替代方案。
该惰性薄膜110与低温处理的兼容性让在此所述实施例适于与种类繁多的含有有源器件的半导体基板并用，这是因为，例如，半导体基板上的焊锡凸块在超过250℃的温度下有再流的倾向。本领域技术人员可识别出许多变型、修改和替代方案。取决于存在该半导体基板上的器件，低温处理的定义会因特定器件结构和特征结构而变。
参见图1B，执行边缘去除工艺以去除该惰性薄膜110的周边部分，提供实质上无惰性薄膜110的载体基板周边区域111。作为实例，可在该处理单元的角落提供含有边缘球状物去除(EBR)手臂的处理单元。在此实例中，该EBR手臂绕着位于该EBR手臂近端的枢轴旋转，以将该EBR手臂的远端定位在装设于旋转夹盘上的半导体基板的边缘上方的位置。EBR流体经由位于该EBR手臂远端的喷嘴配送，以去除该惰性薄膜110的周边部分。其它除去该惰性薄膜110的周边部分的适合技术也包括在本发明范围内。
参见图1C，将粘合材料113涂布至该半导体基板，覆盖所示实施例中的惰性薄膜110。然后平坦化该粘合材料以在该载体基板周边部分处形成环状物114，如图1D所示般。除了平坦化之外，可在这些处理步骤期间完成薄化该惰性层110和该环状物114两者。如下文所述，该半导体基板可接合至该载体基板以利进一步处理，例如薄化。虽然图1D示出平面结构，但本发明并不要求此种平面结构。在某些实施例中，可在该惰性薄膜和／或该粘合薄膜内形成朝该器件表面(在图1D中往下)延伸的空腔。
在某些实施例中，将该惰性薄膜和／或该粘合薄膜涂布至该载体基板而非该半导体基板。本领域技术人员可识别出许多变型、修改和替代方案。
在某些实施例中，在该半导体基板的其它预定部分涂布该粘合材料，而非使用粘合材料的环状物。例如，在晶片边缘，通常会有因晶片形状一般是圆形但小晶片形状一般是矩形而产生的不完全小晶片(partial die)或虚拟小晶片(dummy die)。可在这些不完全小晶片或虚拟小晶片的位置处去除该惰性材料，并且可在这些位置涂布粘合材料，以提供分散在该半导体基板表面上的粘合位置拼接。作为实例，可在涂布一小点溶剂之后涂布一小点粘合剂。或者，就晶片接合前处理合并电气测试而言，可识别出有缺陷的小晶片(即，非产生的小晶片(non-yielding dies))，并且可在这些小晶片上涂布粘合剂。继续此实例，在非产生的小晶片上涂布粘合剂可避免这些小晶片在后来的处理阶段被选取，从而简化选取工艺并提供下游程序智能化(downstream intelligence)。也可使用这些技术的组合。本领域技术人员可识别出许多变型、修改和替代方案。
图2A-图2F是简要示意图，示出根据本发明一实施例的第二工艺流程。该第二工艺流程包括由本发明实施例提供的晶片接合、激光分割和小晶片去除工艺。参见图2A，包括该惰性层110和该环状物114的半导体基板120邻近具有接合表面105的载体基板100放置。在一实施例中，该载体基板包括硅基板。在其它实施例中，该载体基板包含玻璃材料，以提供可见光谱内的透明度，这在某些光学校准工艺期间是有用的。
如图2B所示，执行晶片接合工艺以将该半导体基板接合至该载体基板。该晶片接合工艺可使用数种晶片接合技术之一。这些技术包括低温接合方法，例如阳极、共晶、熔合、共价、玻料(glass frit)和／或其它接合技术。在替代实施例中，使用各种技术来执行两个基板的接合。在一特定实施例中，该接合是利用室温共价接合工艺来进行。每一个接合表面被清洁并活化，例如，利用等离子体激发或利用湿处理。使所述活化表面彼此接触以促成粘着作用。在某些接合工艺中，在每一个基板结构上提供机械力，以压合所述接合表面。在某些实施例中，利用化学机械研磨(CMP)工艺来研磨一个或多个基板的接合表面，提供对共价接合工艺而言具有传导性的极度平滑的表面。当然，本领域技术人员可识别出许多变型、修改和替代方案。在某些实施例中，提供通过该环状物114的通气孔(例如，在径向上)，以提供排气以避免气泡在该接合表面内产生。
参见图2C，利用一个或多个处理步骤薄化该半导体基板的背侧124以降低此基板的厚度。此类处理步骤可包括CMP、研磨、回蚀、这些步骤的任意组合，及诸如此类。在某些实施中，在该半导体基板中整合蚀刻终止层，以辅助该薄化工艺终止。可执行等离子体灰化和／或其它清洁工艺作为该薄化工艺的一部分。如图2C所示，在薄化后，该结构包括该载体基板100、在该结构的中央部分的该惰性层110、环状粘合层114以及具有器件125a/b/c的薄化半导体基板120。除了本说明书中讨论的例示层之外也可并入其它保护层。
本发明实施例使用激光分割工艺。如图2D所示，在该半导体基板表面上形成掩模层130，例如，与该器件表面相对的表面。该掩模层130可以是单一层或包括能用来保护该半导体基板表面的一个或多个层的多层结构，该多层结构内可形成有焊锡球或其它结构。在所示实施例中，该激光掩模直接形成在该硅表面上，但本发明并不做此要求，并且其它实施例使用两级掩模层，例如，聚酰亚胺／氧化物组合。虽然该半导体基板的薄化示出为发生在分割前，但也有其它实施例在分割后执行薄化或将两者合并执行。
根据本发明实施例使用各种适合的掩模材料，包含聚酰亚胺材料、光敏高分子、非光敏高分子、光刻胶、上述材料的组合或类似材料。
利用背侧校准(即，穿透该薄化的基板查看该半导体基板的器件表面上的校准记号)来校准该蚀刻掩模和所述器件125a/b/c。利用激光剥离来去除该掩模层的预定部分，如图2E中在区域130a、130b、130c、130d与130e之间的空间所示。虽然图2E示出截面图，本领域技术人员可理解在典型应用中会形成延伸进入该附图的平面的二维图案。该掩模层的激光剥离导致具有预定图案的蚀刻掩模的形成。在所示实施例中，该掩模层，例如，聚酰亚胺和／或薄的保护层在随后的蚀刻工艺期间用来作为硬掩模，如下文所述。虽然示出单一层代表掩模层130，但本发明并不做此要求，并且可使用多层层叠，所述多层层叠包括例如聚酰亚胺、氧化物、光刻胶、上述材料的组合或类似材料。因此，在激光剥离期间，一种或多种材料可提供屏蔽，而在蚀刻期间，其它材料可提供屏蔽。
虽然在某些实施例中使用激光剥离，但其它实施例使用光刻工艺结合激光剥离，或是用光刻工艺取代激光剥离。在一实施例中，不使用掩模层，并且运用激光剥离工艺，该激光剥离工艺可基于笛卡尔坐标系统(Cartesian coordinatesystem)，来执行该器件分割。在又另一实施例中，使用例如金刚石锯（diamondsawing）的机械分离工艺来执行该器件分割。如对本领域技术人员显而易见，可使用这些技术的组合。因此，包括不使用掩模的激光剥离、掩模的激光图案化／激光剥离／蚀刻工艺，或是机械刻划／锯等多种技术包括在本发明范围内。
然后运用蚀刻工艺来去除该半导体基板位于利用激光剥离去除的掩模层部分下方的部分(即，刻划蚀刻工艺)，如图2E所示。该蚀刻工艺可包括各种材料去除处理，包括干蚀刻、反应性离子蚀刻、湿蚀刻，或诸如此类。该蚀刻工艺导致所述半导体小晶片的分割。激光分割工艺所提供的一个优势在于非常小的刻划道。取决于存在该器件表面上的结构(像，例如互连层的金属化)，可以额外的激光剥离工艺来补足该蚀刻，以剥离所述结构的一部分。因此，该蚀刻工艺可以是多步骤工艺，包括多个蚀刻步骤、激光剥离、上述步骤的组合，或诸如此类。为提供这些小晶片侧边的保护，可在沟槽上铺设衬垫，例如，利用低温氧化物薄膜形成工艺。然后可依据特定应用适性执行金属溅射和／或电镀。
分割后，可如图2F所示轻易去除所述小晶片，例如，使用真空辅助选取并设置工具使其与该半导体基板背侧接触，因为与该粘合材料相比，该惰性薄膜对于该半导体基板的器件表面拥有低粘合度。如图2E所示，因为粘合材料仅在无器件结构的周边区域处与该半导体基板接触，所以该粘合材料不会将分割的小晶片粘合在该载体基板上。在某些实施例中，在所述器件结构与该惰性材料之间的表面交互作用(例如，范德华力)会提供足够的粘合，以在去除前将所述小晶片保持在其位置上。在其它实施例中，在沉积图1A所示的惰性层110前，先在该半导体基板上沉积软性助粘剂。在又其它实施例中，使用低温热工艺来减少与该惰性层相关的任何残余粘合，同时辅助该小晶片去除工艺。
分割后，可利用选取工具选取个别小晶片，例如，真空选取工具，并且可利用适当的清洁技术从器件晶片前侧清除残余物(例如，利用氧等离子体)。在选取和／或清洁后，可将小晶片设置在另一载体上、设置在胶带上、翻转设置在另一选取工具／胶带等等上、或类似设置。因此，本发明实施例提供比使用传统技术可得的大许多的弹性。
可使用各种选取工具，所述选取工具包括具有O型环夹具的真空工具、适用特定小晶片的非环状护套(shoe)或诸如此类。可使用像素化静电夹盘作为载体，经分割的小晶片可在选取后设置在该载体上，进而辅助晶片级清洁工艺。此外，可使用若干类型的载体、托盘（tray）、一列托盘或诸如此类之一来容纳个别小晶片。因为与薄化晶片相比，个别小晶片的表面力降低，所以通常不会有小晶片卷曲的问题，使选取工艺后小晶片的设置有高度弹性。在某些实施例中，选取站与小晶片接合工具整合。作为另一种替代，可在选取与设置后在多个小晶片上同步执行清洁工艺。
在某些实施例中，取决于存在这些小晶片上的特定器件，可在涂布该惰性薄膜前先涂布保护层。作为实例，若所述器件使用具有铝层的铜垫片来支撑银－锡焊锡球，则这些结构可能会在选取后的等离子体灰化清洁工艺中受损。为了保护这些结构，可在形成图1A所示的惰性层110前先形成保护薄膜。在清洁该惰性薄膜后，可用适于该保护层的适当清洁工艺去除该保护层。示例性保护层包含例如聚合物、旋涂材料、其它薄膜、上述薄膜的组合或诸如此类的材料。因此，虽然在图1A所示实施例中在该半导体基板上形成单一层惰性薄膜110，但本发明并不限于此单一层，而可依据特定应用适性使用多层结构。在焊锡球或其它结构从该基板表面延伸出的某些实施例中，可形成顺应层（compliance layer），以使所述焊锡球或其它结构的一侧或多侧被该顺应层包围。
在该惰性材料的特征在于粘合度较高的某些实施例中，可在玻璃载体基板上使用热工艺，其中可见光谱中的光线(例如，来自一盏灯)以预定图案照射通过该载体晶片，以局部加热该惰性材料因而促进小晶片去除。因此，某些实施例可使用覆盖整体半导体基板的粘合层而免除惰性薄膜的使用。在其它实施例中，修改此概念，使用在其它波长下大体上透明的基板配合在这些其它波长下的光源(例如，硅基板与红外线)。在这些实施例中，处理该粘合材料以使其在适当波长下吸收，而器件特征结构在此适当波长下不吸收。因此，该粘合材料可被热处理以降低粘合度，并且焊锡球不再回流。本领域技术人员可识别出许多变型、修改和替代方案。
图3是根据本发明一实施例的分割期间半导体基板120的平面图。如图3所示，放置在位置310、312与314处的几个小晶片已经分割并去除，同时数个小晶片320－330仍附着在该半导体基板120上。
图4是简要流程图，示出根据本发明一实施例的分割多个半导体小晶片的方法。该方法400包括提供载体基板(410)和将半导体基板接合至该载体基板(412)。该半导体基板包括多个器件。在一实施例中，该载体基板包括硅基板，虽然可使用其它基板，包括玻璃基板。如上所述，将该半导体基板接合至该载体基板，在某些实施例中，包括在该半导体基板上形成薄膜，例如惰性薄膜(例如，非晶碳薄膜)，该薄膜实质上不与该半导体基板上的器件反应。在一实施例中，该薄膜的边缘部分被去除，并形成耦合至该半导体基板的粘合层。作为实例，该粘合层可形成为围绕该薄膜的环状层。让该载体基板、该薄膜以及该粘合层接触，以接合两个基板。该薄膜可以是单一材料的单一层或是含有多种材料的复合结构，所述材料包含助粘剂、保护层及诸如此类。
在一实施例中，使用感光材料作为组合粘合／惰性材料。作为实例，可涂布曝光后变为具有粘合性的材料，并且可曝光周边或其它部分的材料，在该材料中产生粘合环或图案。未曝光的材料的特征会在于低粘合度，提供与在此所述的惰性材料相关的功能。在一替代实施例中，使用互补材料，其中曝光导致该材料粘合度降低，并且曝光的缺乏与粘合度有关。本领域技术人员可识别出许多变型、修改和替代方案。除了环状结构，可用笛卡尔坐标系统来暴露这些感光材料，以相关于一个或多个小晶片提供粘合材料，该一个或多个小晶片例如被筛选且被判定为不稳定的小晶片。
在一替代实施例中，将该半导体基板接合至该载体基板包括在该半导体基板上形成惰性薄膜，以及去除该惰性薄膜与预定图案有关的部分，该预定图案与多个器件的一个或多个相结合。作为实例，若对小晶片执行某些测试，并且判定特定小晶片并不具备完整功能，则可邻近该无功能小晶片涂布该粘合剂，以避免该小晶片在激光处理期间被分离。
该方法还包括：在该半导体基板上形成掩模层(414)；曝光该掩模层的预定部分(416)；和处理该掩模层的预定部分，以在该半导体基板上形成预定掩模图案(418)。作为实例，形成该预定掩模图案可包括显影该掩模层的预定部分以及蚀刻该掩模层的预定部分，以暴露出该半导体基板的表面。如图2E所示，该半导体基板位于该掩模层开放区下方的部分可被一路蚀刻穿过该半导体基板，触及该薄膜／粘合层或该载体基板。
该方法进一步包括形成多个半导体小晶片(420)以及从该载体基板分离所述多个半导体小晶片(422)。所述多个半导体小晶片的每一个小晶片与该预定掩模图案相结合并包括所述多个器件的一个或多个器件。在某些实施例中，可在小晶片分离后利用多种工艺之一来清洁所述多个半导体小晶片。可以一次一个的方式从该载体基板选取小晶片，或是使用可同时选取多个小晶片的设备(组织分离)。在同时选取多个小晶片的某些实施例中，可独立控制各个选取元件的真空，以避免选取已被判定为不稳定或因为其它因素而不选取的小晶片。作为实例，可程序化该小晶片分离工具以选取预定的小晶片，并留下其余小晶片附着在该载体基板上。
应理解图4所示具体步骤提供根据本发明一实施例分割多个半导体小晶片的特定方法。也可根据替代实施例执行其它步骤顺序。例如，本发明的替代实施例可以不同顺序执行上文概述的步骤。此外，图4所示的个别步骤可包括多个子步骤，所述子步骤可依据个别步骤适性以各种顺序执行。另外，可取决于特定应用添加或去除额外步骤。本领域技术人员可识别出许多变型、修改和替代方案。
图5是根据本发明一实施例分割多个半导体小晶片的系统的简要示意图。该系统500包括控制装置，例如，输入／输出接口510、处理器512(也称为数据处理器)和计算机可读介质514，例如存储器。该处理器512和该存储器514与该输入／输出接口相互作用，以提供在此所述各个单元的使用者控制。该处理器512代表任何架构类型的中央处理单元，例如CISC(复杂指令集计算)、RISC(精简指令集计算)、VLIW(超长指令字)或混合式架构，然而可使用任何适合的处理器。该处理器512执行指令并包括控制整个计算机操作的计算机部分。虽然未在图5示出，但该处理器512通常包括控制单元，该控制单元组织存储器中的数据和程序存储并在计算机各部件间传送数据和其它信息。该处理器512从该输入／输出接口510和／或网络(未示出)接收输入数据，然后读取并存储代码和数据在该计算机可读介质514内，并呈交数据给该输入／输出接口510。虽然图5示出单一处理器，但所公开实施例同时也应用在可能拥有多个处理器的计算机上，以及可能有多个总线且某些或所有总线以不同方式执行不同功能的计算机上。
该计算机可读介质514代表存储数据的一种或多种机制。例如，该计算机可读介质514可包括只读存储器(ROM)、随机存取存储器(RAM)、磁盘存储介质、光学存储介质、闪存装置和／或其它机械可读介质。在其它实施例中，可使用任何适当类型的存储装置。虽然仅示出一个计算机可读介质514，但可存在多个计算机可读介质和多种类型的存储装置。此外，虽然该计算机可读介质514示出为连接至该处理器512，但其可分布在其它计算机上，例如在服务器上。
该计算机可读介质514包括控制器(未在图5标出)和数据项。该控制器包括能够在该处理器512上执行的指令，以实行在本说明书中更完整描述的方法。在另一实施例中，某些或所有功能经由取代基于处理器的系统的硬件来实行。在一个实施例中，该控制器是网络浏览器，但在其它实施例中，该控制器可以是数据库系统、文件系统、电子邮件系统、媒体管理器、图像管理器，或者可包括能够存取数据项的任何其它功能。当然，该计算机可读介质514也可包括其它软件和数据(未示出)，这对于了解本发明而言并非必须。
该系统进一步包括：涂布单元520，涂布单元520可用来在包括多个器件的半导体基板上形成掩模层；和接合单元530，接合单元530可用来将该半导体基板接合至该载体基板。可运用该涂布单元来形成在此所述的各个涂层。处理与显影单元540包括一个或多个子单元，所述子单元包括：激光处理单元542，激光处理单元542可用来将该掩模层的预定部分暴露给激光；显影处理单元544，显影处理单元544可用来在该半导体基板上形成预定掩模图案；和分割单元546，分割单元546可用来形成多个半导体小晶片。该分割单元546可包括显影单元和蚀刻单元。虽然在图5所示实施例中这些子单元示出为合并在该处理与显影单元540内，但本发明并不做此要求，并且这些子单元可以是独立单元。该激光处理单元542可包括激光源，或是光学耦合至外部激光源，例如，通过光纤电缆。
根据某些实施例，系统500中包括小晶片分离单元550和清洁单元560。可用该小晶片分离单元550从该载体基板分离所述多个半导体小晶片。
图6是简要流程图，示出根据本发明另一实施例的分割多个半导体小晶片的方法。参见图6，该方法包括提供具有多个器件形成在其上的半导体基板，并形成耦合至该半导体基板的器件表面的惰性材料(610)。可将该惰性材料形成为与形成在该半导体基板上的粘合层接触。在某些实施例中，该惰性薄膜覆盖整个半导体基板，而在其它实施例中，该半导体基板的某些部分并没有该惰性薄膜。如上所讨论，该惰性材料可以是各种材料，所述材料提供与低温处理兼容并且实质上不与形成在该半导体基板上的器件产生反应的薄膜。仅作为实例，该惰性薄膜，其可以是多层复合结构，可以是利用PECVD沉积的APF，然而所述惰性薄膜并不受此实例限制。
该方法还包括去除该惰性薄膜的周边部分(612)，在某些实施例中，这暴露该半导体基板的周边部分。在某些实施例中，完全去除该周边区域内的惰性薄膜，而在其它实施例中，部分惰性薄膜仍继续耦合在该半导体基板的周边区域内。本领域技术人员可识别出许多变型、修改和替代方案。如上所讨论，可用EBR工艺来去除该惰性薄膜的周边部分。
该方法进一步包括形成耦合至该半导体基板的器件表面的粘合材料(614)。该粘合材料可直接涂布在暴露出的半导体基板周边区域内、涂布至助粘层或诸如此类。在某些实施例中，该粘合材料的上表面与该惰性材料的上表面共平面，提供用于随后晶片接合工艺的高质量的晶片接合表面。
利用基板或晶片接合工艺来将该半导体基板接合至载体基板(616)。如图2A／2B所示，该惰性材料／粘合材料层可接合至该载体基板的接合表面，形成化合物半导体结构。在某些实施例中，一部分的半导体基板(该基板背侧)是利用晶片薄化工艺去除的，所述晶片薄化工艺例如是CMP，以依据器件操作适性降低该半导体基板的厚度。在某些实施例中使用基于掩模的分割工艺，掩模层形成并处理(例如，在与该器件表面相对的半导体基板表面上)，以在该半导体基板上形成预定掩模图案，例如，通过曝光该掩模层的预定部分。在这些基于掩模的分割实施例中，该方法包括处理该掩模层的预定部分以在该半导体基板上形成预定掩模图案。作为实例，形成该预定掩模图案可包括显影该掩模层的预定部分以及蚀刻该掩模层的预定部分以暴露出该半导体基板的表面。如图2E所示，该半导体基板位于该掩模层开放区下方的部分可被一路蚀刻穿过该半导体基板，而触及该薄膜／粘合层或该载体基板。
参见图6，该方法另外包括形成多个半导体小晶片(618)，并从该载体基板分离所述多个半导体小晶片(620)。根据某些实施例，用激光分割方法如上所述般分割所述小晶片。所述多个半导体小晶片的每一个半导体小晶片通常包括所述多个器件的一个或多个器件。在某些实施例中，可在小晶片分离后利用多种工艺之一来清洁所述多个半导体小晶片。可以一次一个的方式从该载体基板选取小晶片，或是使用可同时选取多个小晶片的设备(组织分离)。在同时选取多个小晶片的某些实施例中，可独立控制各个选取元件的真空，以避免选取已被判定为不稳定或因为其它因素而不选取的小晶片。作为实例，可程序化该小晶片分离工具以选取预定的小晶片，并留下其余小晶片附着在该载体基板上。
应了解图6所示具体步骤提供根据本发明一实施例的分割多个半导体小晶片的特定方法。也可根据替代实施例执行其它步骤顺序。例如，本发明的替代实施例可以不同顺序执行上面概述的步骤。此外，图6所示的个别步骤可包括多个子步骤，所述子步骤可依据个别步骤适性以各种顺序执行。另外，可取决于特定应用添加或去除额外步骤。本领域技术人员可识别出许多变型、修改和替代方案。
也了解到在此所述实例及实施例仅作为例示用途，并且由此衍生出的各种修改或改变会引发本领域技术人员的联想，并被包括在本申请的精神和权限以及所附权利要求书的领域内。

Claims (20)

1.一种分割多个半导体小晶片的方法，所述方法包括以下步骤：
提供载体基板；
将半导体基板接合至所述载体基板，其中所述半导体基板包括多个器件；
在所述半导体基板上形成掩模层；
曝光所述掩模层的预定部分；
处理所述掩模层的所述预定部分，以在所述半导体基板上形成预定掩模图案；
形成所述多个半导体小晶片，所述多个半导体小晶片的每一个半导体小晶片与所述预定掩模图案相结合并包括所述多个器件的一个或多个器件；和
从所述载体基板分离所述多个半导体小晶片。
2.如权利要求1的方法，其中所述载体基板包括硅基板。
3.如权利要求1的方法，其中将所述半导体基板接合至所述载体基板的步骤包括以下步骤：
在所述半导体基板上形成薄膜；
去除所述薄膜的边缘部分；
形成耦合至所述半导体基板的粘合层；和
在所述载体基板、所述薄膜与所述粘合层之间制造接触。
4.如权利要求3的方法，其中所述粘合层包括围绕所述薄膜的环状层。
5.如权利要求3的方法，其中所述薄膜包含惰性材料。
6.如权利要求5的方法，其中所述惰性材料包含非晶碳材料。
7.如权利要求1的方法，其中将所述半导体基板接合至所述载体基板的步骤包括以下步骤：
在所述半导体基板上形成惰性薄膜；
去除所述惰性薄膜与预定图案相结合的部分，所述预定图案与所述多个器件的一个或多个器件相结合；
将粘合材料涂布至与所述预定图案相结合的所述半导体基板的部分上；和
在所述载体基板、所述惰性薄膜与所述粘合材料之间制造接触。
8.如权利要求1的方法，其中形成所述预定掩模图案的步骤包括以下步骤：
引导激光束照射所述掩模层的所述预定部分；和
蚀刻所述掩模层的所述预定部分，以暴露出所述半导体基板的表面。
9.如权利要求8的方法，其中形成所述多个半导体小晶片的步骤包括以下步骤：蚀刻所述半导体基板的至少一部分，以形成所述多个半导体小晶片。
10.如权利要求1的方法，所述方法进一步包括以下步骤：清洁所述多个半导体小晶片。
11.一种分割半导体小晶片的系统，所述系统包括：
涂布单元，所述涂布单元可用来在包括多个器件的半导体基板上形成掩模层；
接合单元，所述接合单元可用来将所述半导体基板接合至载体基板；
激光处理单元，所述激光处理单元可用来将所述掩模层的预定部分暴露给激光；
显影处理单元，所述显影处理单元可用来在所述半导体基板上形成预定掩模图案；
分割单元，所述分割单元可用来形成所述多个半导体小晶片，所述多个半导体小晶片的每一个半导体小晶片与所述预定掩模图案相结合，并包括所述多个器件的一个或多个器件；和
小晶片分离单元，所述小晶片分离单元可用来从所述载体基板分离所述多个半导体小晶片。
12.如权利要求11的系统，其中所述载体基板包括硅基板。
13.如权利要求11的系统，其中所述半导体基板包括：
连续薄膜，所述连续薄膜设置在所述半导体基板上；和
环状粘合层，所述环状粘合层耦合至所述半导体基板且围绕所述连续薄膜。
14.如权利要求13的系统，其中所述薄膜包含惰性材料。
15.如权利要求14的系统，其中所述惰性材料包含非晶碳材料。
16.如权利要求11的系统，其中所述半导体基板包括：
惰性薄膜，所述惰性薄膜设置在所述半导体基板的第一部分上，所述第一部分与所述多个器件的一个或多个器件相结合；和
粘合材料，所述粘合材料设置在所述半导体基板的第二部分上，所述第二部分与所述第一部分不同。
17.如权利要求11的系统，其中所述分割单元包括显影单元和蚀刻单元。
18.如权利要求11的系统，其中所述激光处理单元包括激光源。
19.如权利要求11的系统，所述系统进一步包括清洁单元。
20.如权利要求11的系统，其中所述激光处理单元、所述显影处理单元和所述分割单元是单一单元。
CN201280009324.0A 2011-02-18 2012-02-17 晶片级分割的方法和系统 Expired - Fee Related CN103370780B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201161444618P 2011-02-18 2011-02-18
US61/444,618 2011-02-18
PCT/US2012/025716 WO2012112937A2 (en) 2011-02-18 2012-02-17 Method and system for wafer level singulation

Publications (2)

Publication Number Publication Date
CN103370780A true CN103370780A (zh) 2013-10-23
CN103370780B CN103370780B (zh) 2016-01-20

Family

ID=46673212

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280009324.0A Expired - Fee Related CN103370780B (zh) 2011-02-18 2012-02-17 晶片级分割的方法和系统

Country Status (6)

Country Link
US (2) US8580615B2 (zh)
JP (1) JP5882364B2 (zh)
KR (1) KR101579772B1 (zh)
CN (1) CN103370780B (zh)
TW (1) TWI570795B (zh)
WO (1) WO2012112937A2 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105895583A (zh) * 2015-02-13 2016-08-24 台湾积体电路制造股份有限公司 半导体器件和方法
US9502294B2 (en) 2011-02-18 2016-11-22 Applied Materials, Inc. Method and system for wafer level singulation
CN106558540A (zh) * 2015-09-30 2017-04-05 半导体元件工业有限责任公司 等离子蚀刻单颗化半导体封装和相关方法
CN105960707B (zh) * 2013-11-13 2018-07-17 格罗方德半导体股份有限公司 装卸器晶片移除
CN110603633A (zh) * 2017-03-24 2019-12-20 卡德赖博私人有限公司 载体和固定到载体的多个电气电路的组件及其制造方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9041198B2 (en) 2013-10-22 2015-05-26 Applied Materials, Inc. Maskless hybrid laser scribing and plasma etching wafer dicing process
CN105206506B (zh) * 2014-06-30 2018-06-29 中芯国际集成电路制造(上海)有限公司 晶圆的处理方法
US9401303B2 (en) 2014-08-01 2016-07-26 Globalfoundries Inc. Handler wafer removal by use of sacrificial inert layer
JP6417164B2 (ja) * 2014-09-18 2018-10-31 芝浦メカトロニクス株式会社 積層体製造装置、積層体、分離装置及び積層体製造方法
US9418895B1 (en) * 2015-03-14 2016-08-16 International Business Machines Corporation Dies for RFID devices and sensor applications
TWI603393B (zh) * 2015-05-26 2017-10-21 台虹科技股份有限公司 半導體裝置的製造方法
ES2773989T3 (es) * 2017-05-19 2020-07-16 Total Sa Aparato y método para el procesamiento de texturizado
DE102017125276A1 (de) * 2017-10-27 2019-05-02 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung mehrere Halbleiterchips und Halbleiterchip

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060024924A1 (en) * 2004-08-02 2006-02-02 Hiroshi Haji Manufacturing method for semiconductor devices, and formation apparatus for semiconductor wafer dicing masks
CN1779932A (zh) * 2004-11-09 2006-05-31 安捷伦科技有限公司 半导体封装件和制作方法
CN101925996A (zh) * 2008-01-24 2010-12-22 布鲁尔科技公司 将器件晶片可逆地安装在载体基片上的方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3811182A (en) * 1972-03-31 1974-05-21 Ibm Object handling fixture, system, and process
JPH08264490A (ja) * 1995-03-22 1996-10-11 Nec Kansai Ltd 半導体装置の製造方法
KR100263326B1 (ko) * 1997-04-21 2000-08-01 이중구 레이저를 이용한 리드프레임 제조장치 및 이를 이용한 리드프레임 제조방법
DE19850873A1 (de) * 1998-11-05 2000-05-11 Philips Corp Intellectual Pty Verfahren zum Bearbeiten eines Erzeugnisses der Halbleitertechnik
US6642127B2 (en) * 2001-10-19 2003-11-04 Applied Materials, Inc. Method for dicing a semiconductor wafer
JP2004014956A (ja) * 2002-06-11 2004-01-15 Shinko Electric Ind Co Ltd 微小半導体素子の加工処理方法
JP2004322168A (ja) * 2003-04-25 2004-11-18 Disco Abrasive Syst Ltd レーザー加工装置
US6955308B2 (en) 2003-06-23 2005-10-18 General Electric Company Process of selectively removing layers of a thermal barrier coating system
US7713841B2 (en) * 2003-09-19 2010-05-11 Micron Technology, Inc. Methods for thinning semiconductor substrates that employ support structures formed on the substrates
JP4540327B2 (ja) 2003-11-06 2010-09-08 ルネサスエレクトロニクス株式会社 フォトマスクのパターン形成方法
TWI234234B (en) * 2004-08-09 2005-06-11 Touch Micro System Tech Method of segmenting a wafer
TWI333672B (en) * 2005-03-29 2010-11-21 Furukawa Electric Co Ltd Wafer-dicing adhesive tape and method of producing chips using the same
JP2007048958A (ja) * 2005-08-10 2007-02-22 Renesas Technology Corp 半導体装置の製造方法および半導体装置
DE102006000687B4 (de) * 2006-01-03 2010-09-09 Thallner, Erich, Dipl.-Ing. Kombination aus einem Träger und einem Wafer, Vorrichtung zum Trennen der Kombination und Verfahren zur Handhabung eines Trägers und eines Wafers
JP2009088384A (ja) * 2007-10-02 2009-04-23 Sokudo:Kk 基板処理装置
TW200935506A (en) * 2007-11-16 2009-08-16 Panasonic Corp Plasma dicing apparatus and semiconductor chip manufacturing method
US8852391B2 (en) * 2010-06-21 2014-10-07 Brewer Science Inc. Method and apparatus for removing a reversibly mounted device wafer from a carrier substrate
WO2012112937A2 (en) 2011-02-18 2012-08-23 Applied Materials, Inc. Method and system for wafer level singulation

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060024924A1 (en) * 2004-08-02 2006-02-02 Hiroshi Haji Manufacturing method for semiconductor devices, and formation apparatus for semiconductor wafer dicing masks
CN1779932A (zh) * 2004-11-09 2006-05-31 安捷伦科技有限公司 半导体封装件和制作方法
CN101925996A (zh) * 2008-01-24 2010-12-22 布鲁尔科技公司 将器件晶片可逆地安装在载体基片上的方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9502294B2 (en) 2011-02-18 2016-11-22 Applied Materials, Inc. Method and system for wafer level singulation
CN105960707B (zh) * 2013-11-13 2018-07-17 格罗方德半导体股份有限公司 装卸器晶片移除
CN105895583A (zh) * 2015-02-13 2016-08-24 台湾积体电路制造股份有限公司 半导体器件和方法
US10510604B2 (en) 2015-02-13 2019-12-17 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
US11688639B2 (en) 2015-02-13 2023-06-27 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
CN106558540A (zh) * 2015-09-30 2017-04-05 半导体元件工业有限责任公司 等离子蚀刻单颗化半导体封装和相关方法
CN106558540B (zh) * 2015-09-30 2021-11-16 半导体元件工业有限责任公司 等离子蚀刻单颗化半导体封装和相关方法
CN110603633A (zh) * 2017-03-24 2019-12-20 卡德赖博私人有限公司 载体和固定到载体的多个电气电路的组件及其制造方法
CN110603633B (zh) * 2017-03-24 2024-03-12 卡德赖博私人有限公司 载体和固定到载体的多个电气电路的组件及其制造方法

Also Published As

Publication number Publication date
TW201241907A (en) 2012-10-16
US20140196850A1 (en) 2014-07-17
WO2012112937A2 (en) 2012-08-23
US8580615B2 (en) 2013-11-12
KR101579772B1 (ko) 2015-12-23
TWI570795B (zh) 2017-02-11
WO2012112937A3 (en) 2013-02-21
JP2014511569A (ja) 2014-05-15
KR20130130834A (ko) 2013-12-02
JP5882364B2 (ja) 2016-03-09
CN103370780B (zh) 2016-01-20
US9502294B2 (en) 2016-11-22
US20130045570A1 (en) 2013-02-21

Similar Documents

Publication Publication Date Title
CN103370780B (zh) 晶片级分割的方法和系统
US7960829B2 (en) Support structure for use in thinning semiconductor substrates and for supporting thinned semiconductor substrates
CN101297394B (zh) 半导体器件的制造方法以及半导体器件
US9412620B2 (en) Three-dimensional integrated circuit device fabrication including wafer scale membrane
US8053337B2 (en) Method of manufacturing semiconductor device
KR20090075772A (ko) 반도체 칩의 제조 방법
US20020037631A1 (en) Method for manufacturing semiconductor devices
US20090186465A1 (en) Wafer dividing method
US20060237810A1 (en) Bonding interface for micro-device packaging
TW200426931A (en) Method for dicing wafer
CN109411377B (zh) 一种超薄来料封装方法及封装结构
CN100416802C (zh) 晶片级封装方法及结构
JP5223215B2 (ja) ウェハー構造体及びその製造方法
JP2022164271A (ja) 積層デバイスチップの製造方法
JP2007311507A (ja) 半導体装置の製造方法
US11651989B2 (en) Wafer transferring method
JP7262903B2 (ja) キャリア板の除去方法
JP2683811B2 (ja) マスキングテープ及びこれを使用した半導体素子の製造方法
JP2008130705A (ja) 半導体装置の製造方法
WO2019208337A1 (ja) 基板処理システム、および基板処理方法
KR20110100883A (ko) 마스크 패턴 형성 방법
JP4638501B2 (ja) ハイブリッド回路上に画定される層の製造方法
CN101685804B (zh) 具有自粘性保护层的半导体晶圆
TW202116466A (zh) 晶圓的加工方法
JP2018036568A (ja) ウエーハ加工用フォトマスクの製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20160120

Termination date: 20180217

CF01 Termination of patent right due to non-payment of annual fee