CN103314444B - 薄膜半导体器件以及薄膜半导体器件的制造方法 - Google Patents

薄膜半导体器件以及薄膜半导体器件的制造方法 Download PDF

Info

Publication number
CN103314444B
CN103314444B CN201280004416.XA CN201280004416A CN103314444B CN 103314444 B CN103314444 B CN 103314444B CN 201280004416 A CN201280004416 A CN 201280004416A CN 103314444 B CN103314444 B CN 103314444B
Authority
CN
China
Prior art keywords
layer
semiconductor layer
film
noncrystal semiconductor
thin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201280004416.XA
Other languages
English (en)
Other versions
CN103314444A (zh
Inventor
钟之江有宣
川岛孝启
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Design And Development Contract Society
Original Assignee
Joled Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Joled Inc filed Critical Joled Inc
Publication of CN103314444A publication Critical patent/CN103314444A/zh
Application granted granted Critical
Publication of CN103314444B publication Critical patent/CN103314444B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

薄膜半导体器件（100）具备：栅电极（120）、沟道层（140）、第1非晶半导体层（150）、沟道保护层（160）、在沟道层（140）的两侧面形成的一对第2非晶半导体层（171、172）、和经由第2非晶半导体层（171、172）与沟道层（140）的侧面接触的一对接触层（181、182），栅电极（120）、沟道层（140）、第1非晶半导体层（150）以及沟道保护层（160）层叠成俯视时外形轮廓线一致，第1非晶半导体层（150）的局部能级密度比第2非晶半导体层（171、172）的局部能级密度高，第2非晶半导体层（171、172）的带隙比第1非晶半导体层（150）的带隙大。

Description

薄膜半导体器件以及薄膜半导体器件的制造方法
技术领域
本发明涉及薄膜半导体器件，特别涉及显示装置的像素电路所使用的薄膜半导体器件。
背景技术
近年来，作为替代液晶显示器的下一代平板显示器之一的利用了有机材料的电致发光（EL：Electro Luminescence）的有机EL显示器受到注目。
有机EL显示器，与电压驱动型的液晶显示器不同，是电流驱动型的显示器设备。因此，急待开发作为有源矩阵方式的显示装置的驱动电路而具有优异特性的薄膜晶体管（TFT：Thin Film Transistor）。薄膜晶体管作为选择像素的开关元件或驱动像素的驱动晶体管等而使用。
参照图7，说明以往的薄膜半导体器件（薄膜晶体管）的结构（例如，参照专利文献1、2）。图7所示的薄膜半导体器件900，是将基板910、栅电极920、栅极绝缘膜930、结晶硅层940、非晶硅层950、沟道保护层960、一对接触层971、972、源电极981以及漏电极982依次层叠而构成的底栅型薄膜晶体管。
在上述结构的薄膜半导体器件900中，在沟道保护层960存在正固定电荷。因此，由于该固定电荷而在包含沟道区域的结晶硅层940形成背沟道（back channel）并产生泄漏（leak）电流，截止特性劣化。在此，背沟道是指经由结晶硅层940内的与沟道保护层960的界面附近从源电极981流向漏电极982的寄生电流的路径。
因此，在结晶硅层940与沟道保护层960之间，形成由无定形硅膜构成的非晶硅层950。该非晶硅层950能够通过负载流子的电荷密度抵消沟道保护层960的正固定电荷来进行电场遮蔽。由此，能够抑制背沟道的形成，能够抑制截止时的泄漏电流，因此能够使截止特性提高。
现有技术文献
专利文献1：日本特开2001-119029号公报
专利文献2：日本特开昭64-004071号公报
发明内容
发明要解决的问题
然而，在以往的薄膜半导体器件中，难以在能够抑制截止时的泄漏电流使截止特性提高的同时还能降低接通电阻。
本发明是鉴于上述问题而完成的，其目的在于提供一种在抑制截止时的泄漏电流使截止特性提高的同时还降低了接通电阻的薄膜半导体器件。
用于解决问题的手段
本发明的一个方式涉及的薄膜半导体器件，其特征在于，具备：基板；栅电极，其形成于所述基板上；栅极绝缘膜，其形成于所述栅电极上；沟道层，其由形成于所述栅极绝缘膜上的多晶半导体构成；第1非晶半导体层，其形成于所述沟道层上；有机绝缘层，其形成于所述第1非晶半导体层上；一对第2非晶半导体层，其分别形成于所述第1非晶半导体层以及所述沟道层的一方侧的侧面和另一方侧的侧面；一对接触层，其分别在所述一对第2非晶半导体层上形成为经由所述第2非晶半导体层与所述沟道层的侧面接触；以及源电极和漏电极，所述源电极形成于所述一对接触层的一方上，所述漏电极形成于所述接触层的另一方上，所述栅电极、所述沟道层、所述第1非晶半导体层以及所述有机绝缘层，层叠成俯视时外形轮廓线一致，所述第1非晶半导体层的局部能级密度比所述第2非晶半导体层的局部能级密度高，所述第2非晶半导体层的带隙比所述第1非晶半导体层的带隙大。
发明的效果
根据本发明，能够获得连同抑制截止时的泄漏电流使截止特性提高一起降低了接通电阻的薄膜半导体器件。
附图说明
图1是表示本发明的实施方式涉及的薄膜半导体器件的构造的剖面图。
图2A是表示比较例1的薄膜半导体器件的结构以及作用效果的图。
图2B是表示比较例2的薄膜半导体器件的结构以及作用效果的图。
图2C是表示本发明的实施方式涉及的薄膜半导体器件的结构以及作用效果的图。
图3A是示意表示本发明的实施方式涉及的薄膜半导体器件的制造方法中的基板准备工序的剖面图。
图3B是示意表示本发明的实施方式涉及的薄膜半导体器件的制造方法中的栅电极形成工序的剖面图。
图3C是示意表示本发明的实施方式涉及的薄膜半导体器件的制造方法中的栅极绝缘膜形成工序的剖面图。
图3D是示意表示本发明的实施方式涉及的薄膜半导体器件的制造方法中的结晶硅薄膜形成工序的剖面图。
图3E是示意表示本发明的实施方式涉及的薄膜半导体器件的制造方法中的第1无定形硅膜形成工序的剖面图。
图3F是示意表示本发明的实施方式涉及的薄膜半导体器件的制造方法中的绝缘膜形成工序的剖面图。
图3G是示意表示本发明的实施方式涉及的薄膜半导体器件的制造方法中的沟道保护层形成工序的剖面图。
图3H是示意表示本发明的实施方式涉及的薄膜半导体器件的制造方法中的沟道层/第1非晶半导体层形成工序的剖面图。
图3I是示意表示本发明的实施方式涉及的薄膜半导体器件的制造方法中的第2无定形硅膜形成工序的剖面图。
图3J是示意表示本发明的实施方式涉及的薄膜半导体器件的制造方法中的接触层用薄膜形成工序的剖面图。
图3K是示意表示本发明的实施方式涉及的薄膜半导体器件的制造方法中的源电极/漏电极形成工序的剖面图。
图4是表示栅电极、沟道层、第1非晶半导体层以及沟道保护层的层叠关系的一例的图。
图5是本发明的实施方式涉及的有机EL显示装置的局部剖切立体图。
图6是表示使用了本发明的实施方式涉及的薄膜半导体器件的像素的电路结构的图。
图7是表示以往的薄膜半导体器件的结构的剖面图。
具体实施方式
（得到本发明的经过）
在图7所示的以往的薄膜半导体器件900中，在作为沟道保护层960使用有机材料的情况下，要求非晶硅层950具有高局部能级密度和高带隙。然而，通过由单一层构成的非晶硅层950实现这种性能是极其困难的。
另外，根据上述结构的薄膜半导体器件900，在包含沟道区域的结晶硅层940与源电极981以及漏电极982之间介有非晶硅层950。也就是说，由于在电流路径中包含高电阻的非晶硅层950，所以接通电阻会变高。
本发明的目的在于，提供一种连同抑制截止时的泄漏电流使截止特性提高一起降低了接通电阻的薄膜半导体器件。
为了实现上述目的，本发明的一个方式涉及的薄膜半导体器件，其特征在于，具备：基板；栅电极，其形成于所述基板上；栅极绝缘膜，其形成于所述栅电极上；沟道层，其由形成于所述栅极绝缘膜上的多晶半导体构成；第1非晶半导体层，其形成于所述沟道层上；有机绝缘层，其形成于所述第1非晶半导体层上；一对第2非晶半导体层，其分别形成于所述第1非晶半导体层以及所述沟道层的一方侧的侧面和另一方侧的侧面；一对接触层，其分别在所述一对第2非晶半导体层上形成为经由所述第2非晶半导体层与所述沟道层的侧面接触；源电极和漏电极，所述源电极形成于所述一对接触层的一方上，所述漏电极形成于所述接触层的另一方上，所述栅电极、所述沟道层、所述第1非晶半导体层以及所述有机绝缘层，层叠成俯视时外形轮廓线一致，所述第1非晶半导体层的局部能级密度比所述第2非晶半导体层的局部能级密度高，所述第2非晶半导体层的带隙比所述第1非晶半导体层的带隙大。
根据上述结构，由于在沟道保护层左右的区域栅电极与源电极以及漏电极没有重叠，因此能够削减该区域的寄生电容。另外，使接触层经由第2非晶半导体层与沟道层的侧面接触。由此，能够将高电阻的第1非晶半导体层排除在电流路径之外，因此能够降低接通电阻。进而，通过设置提高了局部能级密度的第1非晶半导体层和增大了带隙的第2非晶半导体层，能够使薄膜半导体器件的性能飞跃性地提高。
进而，在本发明的一个方式涉及的薄膜半导体器件中，所述有机绝缘层的下面的外形轮廓线，在俯视时可以向所述栅电极的外形轮廓线的内侧后退0.5μm以下。
此外，在本说明书中，因制造工艺产生的0.5μm左右的误差，设为包含在“外形轮廓线一致”的范围内。
进而，在本发明的一个方式涉及的薄膜半导体器件中，所述有机绝缘层的下面的外形轮廓线，在俯视时可以向所述栅电极的外形轮廓线的内侧后退所述第2非晶半导体层的膜厚以上。
由此，第2非晶半导体层形成在与栅电极重叠的位置，因此能够降低接通电阻。
另外，在本发明的一个方式涉及的薄膜半导体器件中，所述一对第2非晶半导体层、所述一对接触层、所述源电极以及所述漏电极，可以在所述有机绝缘层的上面的一部分以及所述有机绝缘层的侧面延伸。
另外，在本发明的一个方式涉及的薄膜半导体器件中，所述第1非晶半导体层的膜厚可以为50nm以下。
若第1非晶半导体层对曝光工序中的光的吸收率高而过厚，则有可能达不到有机绝缘层所需的曝光量，曝光变得不充分。或者，为了获得所需的曝光量而需要长时间的曝光工序，有可能使生产性显著降低。但是，若增强曝光工序中所使用的光的光量，则第1非晶半导体层的厚度也能够设为50nm以上。
另外，本发明的一个方式涉及的薄膜半导体器件的制造方法，其特征在于，包括：第1工序，准备基板；第2工序，在所述基板上形成栅电极；第3工序，在所述栅电极上形成栅极绝缘膜；第4工序，在所述栅极绝缘膜上形成结晶半导体层；第5工序，在所述结晶半导体层上形成非晶半导体层；第6工序，在所述非晶半导体层上形成有机绝缘层；第7工序，对所述结晶半导体层以及所述非晶半导体层进行蚀刻，在与所述栅电极重叠的位置形成沟道层以及第1非晶半导体层；第8工序，在所述沟道层以及所述第1非晶半导体层的一方侧的侧面以及另一方侧的侧面分别形成第2非晶半导体层；第9工序，在所述一对第2非晶半导体层上分别形成一对接触层以使其经由所述第2非晶半导体层与所述沟道层的侧面接触；以及第10工序，在所述一对接触层的一方上形成源电极，并在所述一对接触层的另一方上形成漏电极，在所述第6工序中，通过在所述非晶半导体层上涂覆有机绝缘层的前驱体的有机材料并使其乾燥的工序、从所述基板的与形成有所述栅电极的面相反一侧的面用将所述栅电极用作掩模使所述有机材料感光的光对所述有机材料进行曝光的工序、和对所述有机材料进行显影的工序，所述有机绝缘层的下面的外形轮廓线形成为在俯视时向所述栅电极的外形轮廓线的内侧后退。
另外，在本发明的一个方式涉及的薄膜半导体器件的制造方法中，在所述第7工序中，通过将显影后的所述有机绝缘层用作掩模进行所述蚀刻，所述有机绝缘层的下面的外形轮廓线可以形成为在俯视时向所述栅电极的外形轮廓线的内侧后退所述第2非晶半导体层的膜厚以上。
另外，在本发明的一个方式涉及的薄膜半导体器件的制造方法中，所述第1非晶半导体层的局部能级密度可以形成为比所述第2非晶半导体层的局部能级密度高，所述第2非晶半导体层的带隙可以形成为比所述第1非晶半导体层的带隙大。
（实施方式）
以下，参照附图说明本发明涉及的薄膜半导体器件及其制造方法。此外，以下说明的实施方式都表示本发明优选的一个具体例子。因此，以下的实施方式中所示的数值、形状、材料、构成要素、构成要素的配置位置以及连接形式、工序、工序的顺序等是一个例子，并没有限定本发明的意思。由此，以下的实施方式中的构成要素中没有记载在技术方案中的构成要素，对于实现本发明的课题而言未必是必须的。另外，各图是示意图，未必是严密图示的。此外，在各附图中，对于实质上表示相同的结构、动作以及效果的要素，标注相同的标号。
首先，参照图1，说明本发明的实施方式涉及的薄膜半导体器件100的结构。图1是表示本实施方式涉及的薄膜半导体器件100的示意性结构的剖面图。
薄膜半导体器件100，如图1所示，是将基板110、栅电极120、栅极绝缘膜130、沟道层140、第1非晶半导体层150、沟道保护层160、一对第2非晶半导体层171、172、一对接触层181、182、源电极191以及漏电极192依次层叠而构成的底栅型薄膜晶体管。
基板110例如为由石英玻璃、无碱玻璃或高耐热性玻璃等的玻璃材料形成的玻璃基板。此外，为了防止玻璃基板中包含的钠、磷等杂质渗入沟道层140，也可以在基板110上形成由氮化硅膜（SiNx）、氧化硅（SiOy）或氮氧化硅膜（SiOyNx）等形成的底涂层。另外，底涂层在激光退火等高温热处理工序中有时也起到缓和热对基板110的影响的作用。底涂层的膜厚例如可以为100nm～2000nm左右。
栅电极120在基板110上图案形成为预定形状。作为构成栅电极120的材料，例如可以使用钼（Mo）、铝（Al）、铜（Cu）、钨（W）、钛（Ti）、铬（Cr）以及钼钨（MoW）等。栅电极120的膜厚例如可以为20～500nm左右。
栅极绝缘膜130形成于基板110上的整个面以覆盖栅电极120。作为构成栅极绝缘膜130的材料，例如可以由氧化硅（SiOy）、氮化硅（SiNx）、氮氧化硅（SiOyNx）、氧化铝（AlOz）或氧化钽（TaOw）的单层膜或者它们的层叠膜构成。栅极绝缘膜130的膜厚例如可以为50nm～300nm。
此外，在本实施方式中，如后所述由结晶性硅薄膜形成沟道层140，因此对栅极绝缘膜130优选使用氧化硅。氧化硅合适于使沟道层140与栅极绝缘膜130的界面状态良好，由此薄膜半导体器件100的阈值电压特性得到提高。
沟道层140是在栅极绝缘膜130上的与栅电极120重叠的位置图案形成的半导体膜，具有作为由栅电极120的电压控制载流子的移动的区域的预定的沟道区域。
在本实施方式中，栅电极120和沟道层140层叠成俯视时外形轮廓线一致。在此，“外形轮廓线一致”是指栅电极120和沟道层140为相同形状（形状以及面积相同）、且栅电极120和沟道层140配置成在水平方向上没有偏离。
沟道层140是具有结晶性的组织构造的结晶性硅薄膜，由微晶硅薄膜或多晶硅薄膜形成。沟道层140例如能够通过使非结晶性的非晶硅（无定形硅）结晶化来形成。另外，沟道层140可以为具有无定形硅（非结晶硅）和结晶性硅的混晶构造的硅薄膜。在该情况下，为了获得优异的导通特性，优选至少使沟道区域的结晶性硅的比例多。沟道层140的膜厚例如可以为30nm～200nm左右。此外，沟道层140所包含的硅结晶的主面方位优选为[100]。由此，能够形成结晶性优异的沟道层140。
此外，沟道层140中的结晶硅的平均结晶粒径为5nm～1000nm左右，在沟道层140中还包含上述的平均结晶粒径为100nm以上的多晶、或平均结晶粒径为10nm～100nm的被称为微结晶（μc）的微晶。
第1非晶半导体层150图案形成在沟道层140上。在本实施方式中，栅电极120、沟道层140和第1非晶半导体层150层叠成俯视时外形轮廓线一致。
第1非晶半导体层150例如由没有有意掺杂杂质的无定形硅膜（本征无定形硅）形成。该第1非晶半导体层150被设定为局部能级密度（陷阱密度）比沟道层140高。也就是说，能够通过第1非晶半导体层150的负载流子的电荷密度抵消沟道保护层160的正固定电荷来进行电场遮蔽。由此，能够抑制背沟道的形成，能够抑制截止时的泄漏电流，因此薄膜半导体器件100的截止特性提高。
沟道保护层160图案形成在第1非晶半导体层150上的与沟道层140重叠的位置。在本实施方式中，栅电极120、沟道层140、第1非晶半导体层150和沟道保护层160层叠成俯视时外形轮廓线一致。
此外，因为图1所示的沟道保护层160是从下面向上面截面积变小的锥形状，所以至少使沟道保护层160的下面的外形轮廓线与栅电极120、沟道层140以及第1非晶半导体层150的外形轮廓线一致即可。
沟道保护层160作为保护沟道层140以及第1非晶半导体层150的沟道蚀刻阻止（CES）层发挥功能。也就是说，沟道保护层160具有在形成一对第2非晶半导体层171、172以及一对接触层181、182时的蚀刻处理时防止沟道层140以及第1非晶半导体层150被蚀刻的功能。
形成沟道保护层160的材料，例如可以使用主要含有包含硅、氧以及碳的有机材料的有机材料。本实施方式中的沟道保护层160能够通过使感光性涂敷型的有机材料图案形成以及硬化来形成。
另外，构成沟道保护层160的有机材料，例如包含有机树脂材料、界面活性剂、溶剂以及感光剂，作为有机树脂材料，可以使用由聚酰亚胺、丙烯、聚酰胺、聚酰胺酰亚胺、抗蚀剂或苯并环丁烯等中的一种或多种形成的感光性或非感光性的有机树脂。作为界面活性剂，可以使用由硅氧烷等硅化合物形成的界面活性剂。作为溶剂，可以使用丙二醇甲醚醋酸酯或1,4-二恶烷等有机溶剂。另外，作为感光剂，可以使用萘醌二叠氮化物（naphthoquinone diazide）等正型感光剂。此外，感光剂不仅包含碳还包含硫磺。
在形成沟道保护层160的情况下，能够使用旋涂法等涂敷法形成上述的有机材料。此外，在形成沟道保护层160时，不仅可以使用涂敷法，还可以使用滴排法等其他的方法。例如，也能够通过使用丝网印刷、胶版印刷等能够形成预定图案的印刷法等，选择性地形成预定形状的有机材料。
沟道保护层160的膜厚例如可以为300nm～1000nm。沟道保护层160的膜厚的下限，考虑抑制蚀刻的容限（margin）以及沟道保护层160中的固定电荷的影响等来决定。另外，沟道保护层160的膜厚的上限，考虑对伴随第2非晶半导体层171、172、接触层181、182、源电极191以及漏电极192的台阶差增大而工艺可靠性降低的抑制来决定。
一对第2非晶半导体层171、172图案形成为覆盖沟道保护层160、第1非晶半导体层150以及沟道层140。另外，第2非晶半导体层171和第2非晶半导体层172相互隔开预定的间隔而对向配置。
更具体而言，第2非晶半导体层171形成为跨越沟道保护层160的上面的一部分、沟道保护层160的一方侧（图1的左侧）的侧面、第1非晶半导体层150的一方侧（图1的左侧）的侧面以及沟道层140的一方侧（图1的左侧）的侧面。并且，第2非晶半导体层171与沟道层140的一方侧的侧面接触。
另外，第2非晶半导体层172形成为跨越沟道保护层160的上面的一部分、沟道保护层160的另一方侧（图1的右侧）的侧面、第1非晶半导体层150的另一方侧（图1的右侧）的侧面以及沟道层140的另一方侧（图1的右侧）的侧面。并且，第2非晶半导体层172与沟道层140的另一方侧的侧面接触。
此外，在本实施方式中，使第2非晶半导体层171、172从沟道保护层160的上面延伸到沟道层140的侧面，但并不限定于此，第2非晶半导体层171、172设置成至少覆盖沟道层140的侧面即可。关于接触层181、182、源电极191以及漏电极192也是同样的。
第2非晶半导体层171、172可以由没有有意掺杂杂质的无定形硅膜（本征无定形硅）形成。在对接通电阻影响过大的情况下，可以使用低浓度地掺杂到比接触层181、182低1～2个数量级以下的层。或者，即使不特意进行掺杂，而通过利用进行掺杂的腔室的残留掺杂物的记忆效应进行成膜，也能够形成上述浓度的层。本实施方式中的第2非晶半导体层171、172仅由非结晶的无定形成分构成，没有进行有意的结晶化。
进而，第1非晶半导体层150和一对第2非晶半导体层171、172形成为局部能级密度（局部能级）以及带隙互不相同。具体而言，第1非晶半导体层150的局部能级密度形成为比第2非晶半导体层171、172的局部能级密度高。另一方面，第2非晶半导体层171、172的带隙形成为比第1非晶半导体层150的带隙大。在此，局部能级密度是指半导体膜中的缺陷能级密度（陷阱密度），表示电荷的状态密度（DOS：Density Of State）。
本实施方式中的第1非晶半导体层150的局部能级密度为1×1018cm-3，第2非晶半导体层171、172的局部能级密度为1×1017cm-3。另外，第1非晶半导体层150的带隙为1.3eV，本征非结晶硅膜6的带隙为1.7eV。
一对接触层181、182分别层叠在一对第2非晶半导体层171、172上。接触层181和接触层182相互隔开预定的间隔而对向配置。并且，接触层181经由第2非晶半导体层171与沟道层140的一方侧（图1的左侧）的侧面接触。同样，接触层182经由第2非晶半导体层172与沟道层140的另一方侧（图1的右侧）的侧面接触。
接触层181、182是包含高浓度杂质的非晶半导体膜，是包含1×1019atm/cm3以上的高浓度的杂质的n+层。更具体而言，接触层181、182可以由在无定形硅中作为杂质掺杂了磷（P）的n型半导体膜构成。另外，接触层181、182的膜厚例如可以为5nm～100nm。
源电极191以及漏电极192图案形成在接触层181、182上的与沟道层140重叠的位置。也就是说，源电极191和漏电极192相互隔开预定的间隔而对向配置。
在本实施方式中，源电极191以及漏电极192可以为导电性材料及其合金等的单层构造或多层构造。例如由铝（Al）、钼（Mo）、钨（W）、铜（Cu）、钛（Ti）或铬（Cr）等构成。在本实施方式中，源电极191以及漏电极192由MoW/Al/MoW的三层构造形成。源电极191以及漏电极192的膜厚例如可以为100nm～500nm左右。
如此，在本实施方式的薄膜半导体器件100中，在俯视时栅电极120、沟道层140、第1非晶半导体层150以及沟道保护层160的各外形轮廓线一致。如后所述，它们的外形轮廓线通过自对准（self alignment）一致。
在此，使用图2A、图2B以及图2C对本实施方式的薄膜半导体器件100的作用效果进行说明。图2A是表示比较例1的薄膜半导体器件900A的结构以及作用效果的图。图2B是表示比较例2的薄膜半导体器件900B的结构以及作用效果的图。图2C是表示本实施方式涉及的薄膜半导体器件100的结构以及作用效果的图。
如图2A所示，在比较例1的薄膜半导体器件900A中，因为没有如本实施方式所示进行自对准，所以栅电极920、结晶硅层940、非晶硅层950以及沟道保护层960的各外形轮廓线不一致，栅电极920、结晶硅层940以及非晶硅层950的长度比沟道保护层960的长度长。因此，在比较例1的薄膜半导体器件900A中，能够从宽的接触区域注入电流。因此，虽然非晶硅层950（无定形硅）的电阻大，但由于位于栅电极920上方的非晶硅层950的上方的接触区域自身大（即由于被施加电压的区域大），因此载流子注入特性比较好。
另一方面，在比较例1的薄膜半导体器件900A中，虽然结晶硅层940（多晶硅）和接触层971在结晶硅层940的两端部不隔着非晶硅层950而直接接触，但由于非晶硅层950上方的接触区域占绝大多数，因此实质上不会发生从接触层971向结晶硅层940直接注入载流子。另外，在比较例1的薄膜半导体器件900A中，因为栅电极920长，所以也存在寄生电容大的问题。
另外，如图2B所示，比较例2的薄膜半导体器件900B中，沟道保护层960以及栅电极920进行了自对准，结晶硅层940以及非晶硅层950没有进行自对准。即，沟道保护层960和栅电极920的外形轮廓线一致，而沟道保护层960以及栅电极920和结晶硅层940以及非晶硅层950的外形轮廓线并不一致，结晶硅层940以及非晶硅层950的长度比栅电极920以及沟道保护层960的长度长。
在该情况下，因为沟道保护层960和栅电极920的外形轮廓线一致，所以能够抑制寄生电容。
但是，虽然非晶硅层950与接触层971的接触面积大，但由于其接触区域并没有位于栅电极920的上方，在该接触区域没有施加电压，因此不会产生载流子注入。因此，仅从施加电压的极小一部分区域的窄的接触区域注入了载流子，电流特性极度恶化。在该情况下，与比较例1同样，也由于来自非晶硅层950的载流子注入占绝大多数，因此即使结晶硅层940与接触层971直接接触，实质上也不会发生从接触层971向结晶硅层940直接注入载流子。
与此相对，如图2C所示，根据本实施方式的薄膜半导体器件100，栅电极120和沟道保护层160的下面在俯视时外形轮廓线一致。由此，在图1所示的截面中，沟道保护层160的下面的左右的端部位于栅电极120的左右的侧面的延长线上。其结果，因为在沟道保护层160的左右的区域栅电极120、源电极191以及漏电极192没有重叠，所以能够削减该区域的寄生电容。
另外，根据薄膜半导体器件100，使栅电极120、沟道层140（结晶性硅）以及第1非晶半导体层（无定形硅）的各外形轮廓线一致。由此，使第2非晶半导体层171、172与沟道层140的侧面直接接触，进而，使接触层181、182经由第2非晶半导体层171、172与沟道层140的侧面接触。因此，来自沟道层140的载流子注入就不会占绝大多数，能够实现从沟道层140的端面直接注入电流。因此，对栅电极120施加电压时的电流路径为源电极191、接触层181、第2非晶半导体层171、沟道层140、第2非晶半导体层172、接触层182以及漏电极192。也就是说，因为能够将高电阻的第1非晶半导体层150排除在电流路径之外，所以能够降低接通电阻。
如此，在薄膜半导体器件100中，能够实现兼顾提高载流子注入特性和抑制寄生电容。
进而，通过提高第1非晶半导体层150的局部能级密度，能够抑制因沟道保护层160所包含的固定电荷引起的背沟道效果。另一方面，通过增大第2非晶半导体层171、172的带隙，能够使截止特性提高。如此，通过设置提高了局部能级密度的第1非晶半导体层150和增大了带隙的第2非晶半导体层171、172，与以往的要对非晶硅层950（与图1的第1非晶半导体层150相当）赋予高局部能级密度和大带隙的情况相比，能够使薄膜半导体器件100的性能飞跃性地提高。
接着，参照图3A～图3K对本发明的实施方式涉及的薄膜半导体器件的制造方法进行说明。图3A～图3K是示意表示本发明的实施方式涉及的薄膜半导体器件的制造方法中的各工序的结构的剖面图。
首先，如图3A所示，准备基板110。此外，在形成栅电极120之前，可以通过等离子体CVD等在基板110上形成由氮化硅膜、氧化硅膜或硅氮氧化膜等形成的底涂层。
接着，如图3B所示，在基板110上形成预定形状的栅电极120。例如，通过在基板110上使用溅射法成膜由MoW等形成的栅极金属膜，并使用光刻法以及湿式蚀刻法对栅极金属膜进行图案形成，能够形成预定形状的栅电极120。对于MoW的湿式蚀刻，例如可以使用以预定的配比混合磷酸（HPO4）、硝酸（HNO3）、醋酸（CH3COOH）以及水而得到的药液来进行。
接着，如图3C所示，在基板110的上面整个区域形成栅极绝缘膜130以覆盖栅电极120。例如，通过等离子体CVD等成膜由氧化硅等形成的栅极绝缘膜130。例如能够通过以预定的浓度比导入硅烷气体（SiH4）和一氧化二氮气体（N2O）来成膜氧化硅。
接着，如图3D所示，在栅极绝缘膜130的上面整个区域形成成为沟道层140的结晶硅薄膜140M。例如，通过等离子体CVD成膜由无定形硅（非晶硅）形成的非晶硅薄膜，在进行了脱氢退火处理之后，使非晶硅薄膜退火而结晶化，由此能够形成结晶硅薄膜140M。此外，非晶硅薄膜例如能够通过以预定的浓度比导入硅烷气体（SiH4）和氢气（H2）来成膜。
此外，在本实施方式中，通过使用了准分子激光的激光退火使非晶硅薄膜结晶化，但作为结晶化的方法也可以使用：使用了波长370～900nm左右的脉冲激光的激光退火法；使用了波长370～900nm左右的连续振荡激光的激光退火法；或通过急速热处理（RTP）实现的退火法。另外，也可以不是使非晶硅薄膜结晶化，而是通过由CVD实现的直接生长等的方法来成膜结晶硅薄膜140M。
然后，通过对结晶硅薄膜140M进行氢等离子体处理，对结晶硅薄膜140M的硅原子进行氢化处理。氢等离子体处理例如通过如下方法进行：将含有H2、H2/氩（Ar）等的氢气的气体作为原料，通过高频（RF）电力使其产生氢等离子体，对结晶硅薄膜140M照射该氢等离子体。通过该氢等离子体处理，硅原子的自由键（缺陷）被氢封端，结晶硅薄膜140M的结晶缺陷密度降低，结晶性提高。
接着，如图3E所示，在结晶硅薄膜140M的上面整个区域，形成作为第1非晶半导体层150的前驱体膜的第1无定形硅膜150M。例如，能够通过等离子体CVD法等以预定的浓度比导入硅烷气体（SiH4）和氢气（H2）来成膜第1无定形硅膜150M。
例如使用平行平板型RF等离子体CVD装置，以预定的浓度比、且使硅烷气体的流量为5～15sccm、使氢气的流量为40～75sccm来导入硅烷气体（SiH4）和氢气（H2），使压力为1～5Torr、使RF功率为0.1～0.4W·cm-2、使电极基板间距离为200～600mm，能够成膜第1无定形硅膜150M。在本实施方式中，例如通过电极直径为10英寸的平行平板型RF等离子体CVD装置，使硅烷气体的流量与氢气的流量为1：7、使压力为5Torr、使RF功率为0.2kw/cm-2、使电极基板间距离为300mm来成膜。
第1无定形硅膜150M对后述的曝光工序中的光的吸收率高。因此，若第1无定形硅膜150M过厚，则有可能达不到绝缘膜160M所需的曝光量，使曝光不充分。或者，为了获得所需的曝光量就需要长时间的曝光，就可能会使生产性显著降低。因此，第1无定形硅膜150M的厚度优选为50nm以下。但是，如果增强曝光工序中所使用的光的光量，则第1无定形硅膜150M的厚度也能够设为50nm以上。
接着，如图3F所示，在第1无定形硅膜150M的上面整个区域，形成成为沟道保护层160的绝缘膜160M。具体而言，首先，通过预定的涂敷方式在第1无定形硅膜150M上涂敷作为沟道保护层160的前驱体的有机材料，通过进行旋涂或狭缝涂敷，在第1无定形硅膜150M的上面整个区域成膜绝缘膜160M。有机材料的膜厚能够通过有机材料的粘度和/或涂覆条件（转速、刮片的速度等）来控制。此外，作为绝缘膜160M的材料，可以使用包含硅、氧以及碳的感光性涂敷型的有机材料。
接着，在约110℃的温度下对绝缘膜160M进行约60秒的预烘焙，使绝缘膜160M预烧成。由此，绝缘膜160M所包含的溶剂气化。然后，将栅电极120作为掩模从基板110的背面（与形成有栅电极120的面相反一侧的面）侧照射使绝缘膜160M感光的光，使绝缘膜160M曝光。然后，通过使曝光后的绝缘膜160M图案形成，如图3G所示，在与栅电极120重叠的区域形成预定形状的沟道保护层160。
接着，在280℃～300℃的温度下对图案形成后的沟道保护层160进行约1小时的后烘焙，使沟道保护层160正式烧成并硬化。由此，有机成分的一部分气化并分解，能够形成膜质得到了改善的沟道保护层160。
如此，通过将由遮光性导电性材料形成的栅电极120作为掩模对绝缘膜160M进行曝光，进行自对准以使栅电极120与沟道保护层160的下面的外形轮廓线一致。由此，因为在沟道保护层160的左右的区域栅电极120与源电极191以及漏电极192不重叠，所以能够削减在该区域产生的寄生电容。
此外，当使绝缘膜160M图案形成时，如图4所示，沟道保护层160比所希望的大小减小ΔL。也就是说，沟道保护层160的下面的外形轮廓线向栅电极120的上面的外形轮廓线的内侧后退。另外，沟道层140以及第1非晶半导体层150，因为如后所述是将沟道保护层160作为掩模而形成的，所以与沟道保护层160同样，向栅电极120的外形轮廓线的内侧后退。
于是，参照图4说明栅电极120、沟道层140、第1非晶半导体层150以及沟道保护层160的层叠关系。此外，在图4中省略了栅极绝缘膜130等的图示。首先，在本说明书中，制造工艺中产生的ΔL=0.5μm以内的误差，设为包含在“外形轮廓线一致”的范围内。另外，也可以将ΔL设定为第2非晶半导体层171、172的膜厚以上。由此，因为第2非晶半导体层171形成在与栅电极120重叠的位置，所以能够降低接通电阻。
也就是说，本实施方式中的ΔL可以是0（栅电极120、沟道层140、第1非晶半导体层150以及沟道保护层160的外形轮廓线完全一致），也可以设定在第2非晶半导体层171、172的膜厚以上且0.5μm以下的范围内。
接着，将沟道保护层160作为掩模，对结晶硅薄膜140M以及第1无定形硅膜150M实施干式蚀刻。由此，如图3H所示，在与栅电极120重叠的位置同时形成沟道层140以及第1非晶半导体层150。
通过将沟道保护层160用作掩模，利用自对准，沟道层140以及第1非晶半导体层150的外形轮廓线与沟道保护层160的下面的外形轮廓线一致。由此，能够使在后述的工序中形成的第2非晶半导体层171、172与沟道层140的侧面直接接触。其结果，因为在源电极191以及漏电极192与沟道层140之间的电流路径上没有包含高电阻的第1非晶半导体层150，所以能够降低接通电阻。
接着，如图3I所示，形成成为一对第2非晶半导体层171、172的本征的第2无定形硅膜170M，以覆盖沟道保护层160以及栅极绝缘膜130。本征的第2无定形硅膜170M，例如能够通过等离子体CVD等来成膜。本征的第2无定形硅膜170M，例如能够通过以预定的浓度比导入硅烷气体（SiH4）和氢气（H2）来成膜。在本实施方式中，例如通过电极直径为10英寸的平行平板型RF等离子体CVD装置，使硅烷气体的流量和氢气的流量为6：1、使压力为5Torr、使RF功率为0.03kw/cm-2、使电极基板间距离为525mm来成膜。
通过使第1非晶半导体层150和第2非晶半导体层171、172的形成条件如上述所示而不同，能够得到局部能级密度相对高的第1非晶半导体层150和带隙相对大的第2非晶半导体层171、172。
接着，如图3J所示，在本征的第2无定形硅膜170M的上面整个区域，形成成为接触层181、182的接触层用膜180M。例如，通过等离子体CVD，成膜由掺杂了磷等5价元素的杂质的无定形硅形成的接触层用膜180M。
此外，接触层用膜180M可以由下层的低浓度的电场缓和层和上层的高浓度的接触层这2层来构成。低浓度的电场缓和层能够通过掺杂1×1017atm/cm3左右的磷来形成。上述2层能够在例如CVC装置中连续地形成。
接着，如图3K所示，在接触层用膜180M上图案形成源电极191以及漏电极192。在该情况下，首先，通过例如溅射来成膜由成为源电极191以及漏电极192的材料构成的源极漏极金属膜。然后，在源极漏极金属膜上形成图案形成为预定形状的抗蚀剂，通过实施湿式蚀刻使源极漏极金属膜图案形成。此时，接触层用膜180M作为蚀刻阻止层发挥功能。然后，通过除去抗蚀剂，能够形成预定形状的源电极191以及漏电极192。
接着，通过将源电极191以及漏电极192作为掩模来实施干式蚀刻，能够将接触层用膜180M以及本征的第2无定形硅膜170M图案形成为岛状。由此，能够将一对接触层181、182和一对第2非晶半导体层171、172形成为预定形状。此外，在干式蚀刻时可以使用氯系气体。
在该工序中，在源电极191以及漏电极192下形成一对接触层181、182以及一对第2非晶半导体层171、172。如此，能够制造图1所示的本发明的实施方式涉及的薄膜半导体器件。
接着，使用图5对将上述的实施方式涉及的薄膜半导体器件100适用于显示装置的例子进行说明。此外，在本实施方式中，对适用于有机EL显示装置的例子进行说明。
图5是本发明的实施方式涉及的有机EL显示装置的局部剖切立体图。上述的薄膜半导体器件100能够用作有机EL显示装置中的有源矩阵基板的开关晶体管或驱动晶体管。
如图5所示，有机EL显示装置10具备：有源矩阵基板（TFT阵列基板）11；多个像素12，其在有源矩阵基板11上呈矩阵状配置；有机EL元件13，其与多个像素12分别对应地形成；多条扫描线（栅极线）17，其沿着像素12的行方向形成；多条图像信号线（源极线）18，其沿着像素12的列方向形成；以及电源线19（未图示），其与图像信号线18并列地形成。有机EL元件13具有在有源矩阵基板11上依次层叠的阳极14、有机EL层15以及阴极16（透明电极）。此外，实际上与各像素12对应地形成多个阳极14。有机EL层15是层叠电子输送层、发光层、空穴输送层等各层而构成的。
接着，使用图6对上述有机EL显示装置10中的像素12的电路结构进行说明。图6是表示使用了本发明的实施方式涉及的薄膜半导体器件100的像素的电路结构的图。
如图6所示，各像素12通过正交的扫描线17和映像信号线18而区划，具备驱动晶体管21、开关晶体管22、电容器23和有机EL元件13。驱动晶体管21是用于驱动有机EL元件13的晶体管，另外，开关晶体管22是用于选择像素12的晶体管。并且，驱动晶体管21以及开关晶体管22的一方以及双方能够由图1所示的薄膜半导体器件100构成。
在驱动晶体管21中，栅电极21G与开关晶体管22的漏电极22D连接，源电极21S经由中继电极（未图示）与有机EL元件13的阳极连接，漏电极21D与电源线19连接。
另外，在开关晶体管22中，栅电极22G与扫描线17连接，源电极22S与图像信号线18连接，漏电极22D与电容器23以及驱动晶体管21的栅电极21G连接。
在该结构中，当向扫描线17输入栅极信号使开关晶体管22成为导通状态时，经由图像信号线18供给的图像信号电压被写入电容器23。并且，写入到电容器23的图像信号电压作为保持电压在1帧期间中得到保持。通过该保持电压，驱动晶体管21的电导模拟地变化，与发光色阶对应的驱动电流从有机EL元件13的阳极流向阴极。由此，有机EL元件13发光，显示预定的图像。
此外，在本实施方式中，对使用了有机EL元件的有机EL显示装置进行了说明，但也可以适用于液晶显示装置等使用有源矩阵基板的其他显示装置。另外，关于这样构成的显示装置，可以作为平板显示器来利用，可以适用于电视机、个人电脑、便携电话等所有的具有显示面板的电子设备。
另外，在上述的实施方式中，作为半导体膜（半导体层）使用了硅薄膜，但也可以使用硅薄膜以外的半导体膜。例如，也可以使由锗（Ge）或SiGe形成的半导体膜结晶化来形成多晶半导体膜。
以上，参照附图说明了本发明的实施方式，但本发明并不限定于图示的实施方式。能够在与本发明相同的范围内或均等的范围内对图示的实施方式进行各种修正和/或变形。
产业上的可利用性
本发明在薄膜晶体管等的薄膜半导体器件中有用，能够广泛地利用于有机EL显示装置、液晶显示装置等的显示装置等。
标号的说明
10有机EL显示装置
11有源矩阵基板
12像素
13有机EL元件
14阳极
15有机EL层
16阴极
17扫描线
18图像信号线
21驱动晶体管
22开关晶体管
21G、22G、120、920栅电极
21S、22S、191、981源电极
21D、22D、192、982漏电极
23电容器
100、900、900A、900B薄膜半导体器件
110、910基板
130、930栅极绝缘膜
140沟道层
140M结晶硅薄膜
150第1非晶半导体层
150M第1无定形硅膜
160、960沟道保护层
160M绝缘膜
170M第2无定形硅膜
171、172第2非晶半导体层
180M接触层用膜
181、182、971、972接触层
940结晶硅层
950非晶硅层

Claims (9)

1.一种薄膜半导体器件，具备：
基板；
栅电极，其形成于所述基板上；
栅极绝缘膜，其形成于所述栅电极上；
沟道层，其由形成于所述栅极绝缘膜上的多晶半导体构成；
第1非晶半导体层，其形成于所述沟道层上；
有机绝缘层，其形成于所述第1非晶半导体层上；
一对第2非晶半导体层，其分别形成于所述第1非晶半导体层以及所述沟道层的一方侧的侧面和另一方侧的侧面；
一对接触层，其分别在所述一对第2非晶半导体层上形成为经由所述第2非晶半导体层与所述沟道层的侧面接触；以及
源电极和漏电极，所述源电极形成于所述一对接触层的一方上，所述漏电极形成于所述接触层的另一方上，
所述栅电极、所述沟道层、所述第1非晶半导体层以及所述有机绝缘层，层叠成俯视时外形轮廓线一致，
所述第1非晶半导体层的局部能级密度比所述第2非晶半导体层的局部能级密度高，
所述第2非晶半导体层的带隙比所述第1非晶半导体层的带隙大。
2.根据权利要求1所述的薄膜半导体器件，
所述有机绝缘层的下面的外形轮廓线，在俯视时向所述栅电极的外形轮廓线的内侧后退0.5μm以下。
3.根据权利要求2所述的薄膜半导体器件，
所述有机绝缘层的下面的外形轮廓线，在俯视时向所述栅电极的外形轮廓线的内侧后退所述第2非晶半导体层的膜厚以上。
4.根据权利要求1～3中任一项所述的薄膜半导体器件，
所述一对第2非晶半导体层、所述一对接触层、所述源电极以及所述漏电极，在所述有机绝缘层的上面的一部分以及所述有机绝缘层的侧面延伸。
5.根据权利要求1～3中任一项所述的薄膜半导体器件，
所述第1非晶半导体层的膜厚为50nm以下。
6.根据权利要求4所述的薄膜半导体器件，
所述第1非晶半导体层的膜厚为50nm以下。
7.一种薄膜半导体器件的制造方法，包括：
第1工序，准备基板；
第2工序，在所述基板上形成栅电极；
第3工序，在所述栅电极上形成栅极绝缘膜；
第4工序，在所述栅极绝缘膜上形成结晶半导体层；
第5工序，在所述结晶半导体层上形成非晶半导体层；
第6工序，在所述非晶半导体层上形成有机绝缘层；
第7工序，对所述结晶半导体层以及所述非晶半导体层进行蚀刻，在与所述栅电极重叠的位置形成沟道层以及第1非晶半导体层；
第8工序，在所述沟道层以及所述第1非晶半导体层的一方侧的侧面以及另一方侧的侧面分别形成第2非晶半导体层；
第9工序，在所述一对第2非晶半导体层上分别形成一对接触层以使其经由所述第2非晶半导体层与所述沟道层的侧面接触；以及
第10工序，在所述一对接触层的一方上形成源电极，并在所述一对接触层的另一方上形成漏电极，
在所述第6工序中，通过在所述非晶半导体层上涂覆有机绝缘层的前驱体的有机材料并使其乾燥的工序、从所述基板的与形成有所述栅电极的面相反一侧的面用将所述栅电极用作掩模使所述有机材料感光的光对所述有机材料进行曝光的工序、和对所述有机材料进行显影的工序，所述有机绝缘层的下面的外形轮廓线形成为在俯视时向所述栅电极的外形轮廓线的内侧后退。
8.根据权利要求7所述的薄膜半导体器件的制造方法，
在所述第7工序中，通过将显影后的所述有机绝缘层用作掩模进行所述蚀刻，所述有机绝缘层的下面的外形轮廓线形成为在俯视时向所述栅电极的外形轮廓线的内侧后退所述第2非晶半导体层的膜厚以上。
9.根据权利要求7或8所述的薄膜半导体器件的制造方法，
所述第1非晶半导体层的局部能级密度形成为比所述第2非晶半导体层的局部能级密度高，
所述第2非晶半导体层的带隙形成为比所述第1非晶半导体层的带隙大。
CN201280004416.XA 2011-10-28 2012-10-23 薄膜半导体器件以及薄膜半导体器件的制造方法 Active CN103314444B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011236725 2011-10-28
JP236725/2011 2011-10-28
PCT/JP2012/006771 WO2013061574A1 (ja) 2011-10-28 2012-10-23 薄膜半導体装置

Publications (2)

Publication Number Publication Date
CN103314444A CN103314444A (zh) 2013-09-18
CN103314444B true CN103314444B (zh) 2016-09-28

Family

ID=48167426

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280004416.XA Active CN103314444B (zh) 2011-10-28 2012-10-23 薄膜半导体器件以及薄膜半导体器件的制造方法

Country Status (4)

Country Link
US (1) US8796692B2 (zh)
JP (1) JP6142230B2 (zh)
CN (1) CN103314444B (zh)
WO (1) WO2013061574A1 (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9035385B2 (en) * 2012-02-06 2015-05-19 Joled Inc. Method for fabricating thin-film semiconductor device and thin-film semiconductor device
JPWO2014156133A1 (ja) 2013-03-26 2017-02-16 パナソニック株式会社 電子デバイス及び電子デバイスの製造方法
WO2015001755A1 (ja) 2013-07-05 2015-01-08 パナソニック株式会社 薄膜トランジスタ素子とその製造方法及び表示装置
CN104425266A (zh) * 2013-08-23 2015-03-18 业鑫科技顾问股份有限公司 薄膜晶体管及使用该薄膜晶体管之显示阵列基板的制造方法
CN104425621A (zh) * 2013-08-23 2015-03-18 业鑫科技顾问股份有限公司 薄膜晶体管及使用该薄膜晶体管之显示阵列基板
JP2017143135A (ja) * 2016-02-09 2017-08-17 株式会社ジャパンディスプレイ 薄膜トランジスタ
CN105845737B (zh) * 2016-05-17 2019-07-02 京东方科技集团股份有限公司 薄膜晶体管及其制造方法、阵列基板、显示装置
KR20180045964A (ko) * 2016-10-26 2018-05-08 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법
CN107221503A (zh) * 2017-06-02 2017-09-29 京东方科技集团股份有限公司 一种薄膜晶体管的制作方法、薄膜晶体管及显示基板
CN109508135B (zh) * 2017-09-15 2022-05-27 上海耕岩智能科技有限公司 一种基于指纹识别的电子设备执行命令方法及电子设备
CN113314615A (zh) * 2021-06-04 2021-08-27 华南理工大学 一种薄膜晶体管以及制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6855954B1 (en) * 1999-10-18 2005-02-15 Fujitsu Display Technologies Corporation Thin film transistor, fabrication method thereof and liquid crystal display having the thin film transistor
CN101378082A (zh) * 2007-08-31 2009-03-04 株式会社半导体能源研究所 显示装置以及显示装置的制造方法
JP2010287634A (ja) * 2009-06-09 2010-12-24 Casio Computer Co Ltd トランジスタを有するトランジスタ基板及びトランジスタを有するトランジスタ基板の製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS644071A (en) 1987-06-26 1989-01-09 Nippon Telegraph & Telephone Thin film transistor and manufacture thereof
JPH098311A (ja) 1995-06-21 1997-01-10 Hitachi Ltd 薄膜半導体装置の製造方法とその構造
JPH10270701A (ja) 1997-03-27 1998-10-09 Advanced Display:Kk 薄膜トランジスタおよびその製法
JP4524298B2 (ja) 2007-06-04 2010-08-11 パナソニック株式会社 半導体装置の製造方法
JP2009049384A (ja) 2007-07-20 2009-03-05 Semiconductor Energy Lab Co Ltd 発光装置
JP2010135640A (ja) 2008-12-05 2010-06-17 Panasonic Corp 電界効果トランジスタ
WO2011152018A1 (ja) 2010-06-04 2011-12-08 パナソニック株式会社 薄膜トランジスタ基板の製造方法
JP5849215B2 (ja) 2010-06-21 2016-01-27 パナソニックＩｐマネジメント株式会社 紫外半導体発光素子
WO2012172617A1 (ja) 2011-06-17 2012-12-20 パナソニック株式会社 薄膜トランジスタ及び薄膜トランジスタの製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6855954B1 (en) * 1999-10-18 2005-02-15 Fujitsu Display Technologies Corporation Thin film transistor, fabrication method thereof and liquid crystal display having the thin film transistor
CN101378082A (zh) * 2007-08-31 2009-03-04 株式会社半导体能源研究所 显示装置以及显示装置的制造方法
JP2010287634A (ja) * 2009-06-09 2010-12-24 Casio Computer Co Ltd トランジスタを有するトランジスタ基板及びトランジスタを有するトランジスタ基板の製造方法

Also Published As

Publication number Publication date
CN103314444A (zh) 2013-09-18
JP6142230B2 (ja) 2017-06-07
WO2013061574A1 (ja) 2013-05-02
US8796692B2 (en) 2014-08-05
US20140054590A1 (en) 2014-02-27
JPWO2013061574A1 (ja) 2015-04-02

Similar Documents

Publication Publication Date Title
CN103314444B (zh) 薄膜半导体器件以及薄膜半导体器件的制造方法
CN103189970B (zh) 薄膜半导体装置以及薄膜半导体装置的制造方法
CN103582952B (zh) 半导体器件和显示装置
JP4988242B2 (ja) 配線形成方法
WO2013021416A1 (ja) 薄膜半導体装置及び薄膜半導体装置の製造方法
US20160181289A1 (en) Array substrate and manufacturing method thereof, display device, thin film transistor and manufacturing method thereof
WO2019146264A1 (ja) 表示装置及びその製造方法
CN103026492B (zh) 薄膜晶体管器件以及薄膜晶体管器件的制造方法
TW200915435A (en) Semiconductor device and manufacturing method thereof
TW200921801A (en) Methods for manufacturing thin film transistor and display device
CN103650149B (zh) 显示面板装置及其制造方法
CN103109373B (zh) 显示装置用薄膜半导体装置及其制造方法
WO2013118233A1 (ja) 薄膜半導体装置の製造方法及び薄膜半導体装置
CN104362157B (zh) 一种阵列基板及其制作方法、显示装置
CN103053026A (zh) 薄膜晶体管器件以及薄膜晶体管器件的制造方法
JP6142300B2 (ja) 薄膜トランジスタの製造方法
WO2013001579A1 (ja) 薄膜トランジスタ装置及び薄膜トランジスタ装置の製造方法
KR20130115008A (ko) 박막트랜지스터 및 그 제조방법
US20140231812A1 (en) Substrate having thin film and method of thin film formation
CN1842745B (zh) 薄膜晶体管、薄膜晶体管的制造方法、以及显示器件的制造方法
JP2010225780A (ja) 薄膜トランジスタ及び薄膜トランジスタの製造方法
KR20080102665A (ko) 박막 트랜지스터 및 이를 포함하는 표시장치
WO2013008269A1 (ja) 有機薄膜トランジスタ及び有機薄膜トランジスタの製造方法
KR101950834B1 (ko) 산화물 박막 트랜지스터 및 이의 제조 방법
JP5498892B2 (ja) 薄膜トランジスタ、及びこれを備えた表示装置、並びにそれらの製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: JANPAN ORGANIC RATE DISPLAY CO., LTD.

Free format text: FORMER OWNER: MATSUSHITA ELECTRIC INDUSTRIAL CO, LTD.

Effective date: 20150428

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20150428

Address after: Tokyo, Japan

Applicant after: JOLED Inc.

Address before: Osaka Japan

Applicant before: Matsushita Electric Industrial Co.,Ltd.

C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20231206

Address after: Tokyo, Japan

Patentee after: Japan Display Design and Development Contract Society

Address before: Tokyo, Japan

Patentee before: JOLED Inc.

TR01 Transfer of patent right