CN103246092A - 阵列基板及显示装置 - Google Patents

阵列基板及显示装置 Download PDF

Info

Publication number
CN103246092A
CN103246092A CN2013101573330A CN201310157333A CN103246092A CN 103246092 A CN103246092 A CN 103246092A CN 2013101573330 A CN2013101573330 A CN 2013101573330A CN 201310157333 A CN201310157333 A CN 201310157333A CN 103246092 A CN103246092 A CN 103246092A
Authority
CN
China
Prior art keywords
test
electrode
array base
base palte
data line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2013101573330A
Other languages
English (en)
Other versions
CN103246092B (zh
Inventor
张明
毛国琪
郝昭慧
尹雄宣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Beijing BOE Display Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Beijing BOE Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Beijing BOE Display Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201310157333.0A priority Critical patent/CN103246092B/zh
Publication of CN103246092A publication Critical patent/CN103246092A/zh
Priority to US14/389,114 priority patent/US10170380B2/en
Priority to PCT/CN2013/088998 priority patent/WO2014176905A1/zh
Application granted granted Critical
Publication of CN103246092B publication Critical patent/CN103246092B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136254—Checking; Testing

Abstract

本发明提供一种阵列基板及显示装置，阵列基板包括显示区域和外围电路区域，显示区域内设置有第一栅线、第一数据线和像素区，像素区包括像素电极和薄膜晶体管，薄膜晶体管包括第一栅电极、第一源电极和第一漏电极；外围电路区域设置有至少一个测试单元，包括：第二栅线；第二数据线；测试像素电极；测试薄膜晶体管，包括第二栅电极、第二源电极和第二漏电极，第二栅电极、第二源电极和第二漏电极均具有暴露于外部的测试端口。通过外围电路区域设置具有测试像素电极和测试薄膜晶体管的测试单元，测试薄膜晶体管具有暴露于外部的测试端口，可以在阵列基板对盒后，甚至面板制作完成后，不破坏阵列基板，而实现面板内部像素中TFT与电容特性测试。

Description

阵列基板及显示装置
技术领域
本发明涉及液晶显示技术领域，尤其涉及一种阵列基板以及显示装置。
背景技术
薄膜晶体管液晶显示装置（Thin Film Transistor Liquid Crystal Display，简称TFT-LCD）的主体结构包括阵列基板、背光源和驱动电路板。
TFT-LCD的阵列基板，是在透明玻璃基板上设置栅线、栅绝缘层、有源层、源电极、漏电极、数据线、钝化层以及像素电极而构成的层状结构，被区分为显示区域和位于显示区域四周的外围电路区域。其中，外围电路区域用于设置数据线驱动集成电路或栅线驱动集成电路。
如图1所示，TFT-LCD面板的阵列基板1上的数据线驱动集成电路一般设置在外围电路区域B的B1区，在该B1区有数据线10经过，而B1区的对侧由于没有设置数据线驱动集成电路也就不会有数据线10经过；同样，栅线驱动集成电路一般设置在外围电路区域B的B2区，在该B2区有栅线20经过，而B2区的对侧由于没有设置栅线驱动集成电路也就不会有栅线20经过。此外，外围电路区域B还可以设置用于在制造阵列基板时测试形成于玻璃基板上的各膜层之间的偏移量的偏移测试图形（TP pattern）。图2所示为阵列基板上的数据线驱动集成电路一侧的偏移测试图形的分布示意图。如图2所示，这种偏移测试图形（TP pattern）30的数量可以达到上千个，且该TP pattern结构为重复结构，部分重复的结构可能相邻。此外，外围电路区域上还可能设置有过渡像素结构（dummy pixel）。虽然外围电路区域上也设有栅线、数据线及过渡像素电极等，但是可以通过彩膜基板的黑矩阵，甚至偏光片等盖住，因此，液晶显示装置在外围电路区域上不会有影像显示。
目前，针对阵列基板的测试包括薄膜晶体管（TFT）器件性能测试以及膜层间的寄生电容等电学性能的测试。由于阵列基板制作完成后，阵列基板上的像素和电路部分均被封装在内部，故无法直接接触测量液晶盒形成后的TFT性能以及液晶盒中的电容等电学性能。而在常规的TFT性能测试中，一般通过在TFT基板上的空白位置上设置电容、电阻等测试单元来测试并获得TFT及TFT器件上的电容电阻等电学性能，由于测试单元与TFT是同样的工艺形成的，故而通过测试该测试单元就可以获得TFT基板上像素中的性能参数，且由于测试探针会划伤膜层，故该种方法会破坏像素，故该方案只适用测试涂覆取向膜（PI膜）前的像素电学特性，实际上，上述方案得不到阵列基板和彩膜基板对盒后液晶盒的TFT测试的性能以及液晶盒内部电容等性能指标，而在实际效果上，液晶盒形成后由于存在PI膜层，液晶层等，此时的电学特征（工作状态或者非工作状态）才能真正反映阵列基板内部的电学特征。因此，我们需要一种方法来获得该种电学数据，而这些电学数据的获得对于液晶显示装置的性能评估与改善则至关重要。
发明内容
本发明的提供一种阵列基板及显示装置，通过在阵列基板上的外围电路区域设置测试单元，能够有效解决现有技术中不能对显示面板对盒后其内部的TFT性能以及电容等性能进行测试的缺陷。
本发明所提供的技术方案如下：
一种阵列基板，包括显示区域和位于所述显示区域外围的外围电路区域，所述显示区域内设置有多条第一栅线、多条第一数据线以及由所述第一栅线和第一数据线围设形成的多个像素区，每一像素区包括像素电极和薄膜晶体管，所述薄膜晶体管包括与所述第一栅线连接的第一栅电极、与所述第一数据线连接的第一源电极和与所述像素电极连接的第一漏电极；
所述阵列基板还包括设置在所述外围电路区域的至少一个测试单元，所述测试单元包括：
交叉设置的第二栅线和第二数据线，其中所述第二栅线通入的信号与对应的所述第一栅线通入的信号相同，所述第二数据线通入的信号与对应的所述第一数据线通入的信号相同；
设置于所述第二栅线和所述第二数据线围设形成的区域内的测试像素电极；
设置于所述第二栅线和所述第二数据线的交叉位置处的测试薄膜晶体管，所述测试薄膜晶体管包括与所述第二栅线连接的第二栅电极、与所述第二数据线连接的第二源电极和与所述测试像素电极连接的第二漏电极，其中所述第二栅电极、第二源电极以及所述第二漏电极均具有暴露于外部的测试端口。
优选的，所述测试像素电极与所述显示区域内的像素电极同层设置，且所述测试像素电极与所述显示区域内的像素电极的材料相同、图形相同。
优选的，所述第二栅电极与所述第一栅电极同层设置，且所述第二栅电极与所述第一栅电极的材料相同。
优选的，所述第二源电极与所述第一源电极同层设置，且所述第二源电极与所述第一源电极的材料相同。
优选的，所述第二漏电极与所述第一漏电极同层设置，且所述第二漏电极与所述第一漏电极的材料相同。
优选的，所述第二栅线由所述第一栅线延伸形成；
所述第二数据线由所述第一数据线延伸形成。
优选的，所述外围电路区域设有多个偏移测试图形，所述多个偏移测试图形之间形成至少一个保留区域，至少一个所述测试单元形成于所述保留区域内。
优选的，所述外围电路区域还设置有过渡像素电极，所述测试像素电极由所述过渡像素电极形成。
优选的，所述第二栅电极的测试端口形成于所述第二栅线的末端；
所述第二源电极的测试端口由暴露于外部的第一测试引线形成，所述第一测试引线连接于所述第二数据线上；
所述第二漏电极的测试端口由暴露于外部的第二测试引线形成，其中，所述第二漏电极与所述第二测试引线通过第二透明导电连接线连接，所述第二透明导电连接线为条形，其一端与所述像素电极连接，另一端与所述第二测试引线连接，且所述第二透明导电连接线与所述测试像素电极同层设置，并与所述测试像素电极的材料相同。
优选的，所述显示区域还设置有第一公共电极线以及与所述第一公共电极线连接的第一透明导电层；
所述测试单元还包括：
第二公共电极线，所述第二公共电极线通入的信号与所述第一公共电极线通入的信号相同；
与所述第二公共电极线连接的测试用第一透明导电层，所述测试用第一透明导电层与所述第一透明导电层同层设置，且所述测试用第一透明导电层与所述第一透明导电层的材料相同、图形相同；所述测试用第一透明导电层连接有暴露于外部的第三测试引线。
优选的，所述测试用第一透明导电层与所述第三测试引线通过一与所述测试用第一透明导电层同层设置的第一透明导电连接线连接，其中所述第一透明导电连接线为条形，其一端与所述测试用第一透明导电层连接，另一端与所述第三测试引线连接，且所述第一透明导电连接线与所述测试用第一透明导电层的材料相同。
本发明实施例还提供了一种显示装置，其包括上述任意一种阵列基板，显示装置可以为：比如液晶面板、液晶电视、液晶显示器、电子纸、数码相框、手机等等。
本发明所带来的有益效果如下：
上述方案，通过在显示区域外围的外围电路区域设置测试单元，该测试单元具有测试像素电极和测试薄膜晶体管，且测试薄膜晶体管的电极具有暴露于外部的测试端口，从而，可以在阵列基板完好的情况下，不破坏阵列基板，实现测试阵列基板的TFT性能及液晶盒电容等电学性能的测试。
附图说明
图1表示现有技术中阵列基板上的栅线和数据线的分布示意图；
图2表示阵列基板的外围电路区域的偏移测量图形的分布示意图；
图3表示测量单元的一种实施例的结构示意图；
图4表示在偏移测量图形分布的区域设置测量单元的结构示意图；
图5表示测量单元的另一种实施例的结构示意图。
具体实施方式
为使本发明要解决的技术问题、技术方案和优点更加清楚，下面将结合附图及具体实施例进行详细描述。
针对现有技术中不能对阵列基板内部的TFT性能以及电容等性能进行测试的问题，本发明提供了一种阵列基板，能够在阵列基板完好情况下测试阵列基板的TFT性能以及电容性能等。
具体地，如图1所示，一种阵列基板，包括显示区域和位于所述显示区域外围的外围电路区域，所述显示区域内设置有多条第一栅线、多条第一数据线以及由所述第一栅线和第一数据线围设形成的多个像素区，每一像素区包括像素电极和薄膜晶体管，所述薄膜晶体管包括与所述第一栅线连接的第一栅电极、与所述第一数据线连接的第一源电极和与所述像素电极连接的第一漏电极；
如图3所示，在所述外围电路区域设置有至少一个测试单元100，所述测试单元100包括：
交叉设置的第二栅线101和第二数据线102，其中所述第二栅线101通入的信号与所述第一栅线通入的信号相同，所述第二数据线102通入的信号与所述第一数据线通入的信号相同；
设置于所述第二栅线101和所述第二数据线102围设形成的区域内的测试像素电极103；
设置于所述第二栅线101和所述第二数据线102的交叉位置处的测试薄膜晶体管104，所述测试薄膜晶体管104包括与所述第二栅线101连接的第二栅电极、与所述第二数据线102连接的第二源电极和与所述测试像素电极103连接的第二漏电极，其中所述第二栅电极、第二源电极以及所述第二漏电极均具有暴露于外部的测试端口。
上述方案中，通过在外围电路区域设置测试像素电极103、测试TFT104、第二栅线101和第二数据线102，且测试TFT104的电极具有暴露于外部的测试端口，从而，可以在阵列基板完好的情况下，不破坏阵列基板，对该测试TFT104的电学性能进行测试，来实现对阵列基板的TFT性能测试。
本实施例中，优选的，所述测试像素电极103与显示区域中的像素电极同层设置，且所述测试像素电极103与显示区域中的像素电极的材料相同、图形相同；所述第二栅电极与所述第一栅电极同层设置，且所述第二栅电极与所述第一栅电极的材料相同；所述第二源电极与所述第一源电极同层设置，且所述第二源电极与所述第一源电极的材料相同；所述第二漏电极与所述第一漏电极同层设置，且所述第二漏电极与所述第一漏电极的材料相同；所述第二栅线101与所述第一栅线同层设置，并材料相同；所述第二数据线102与所述第一数据线同层设置，并材料相同。
采用上述方案，可以在阵列基板制造过程中，在形成显示区域的像素电极的同时，在外围电路区域形成所述测试像素电极103；在形成显示区域的TFT的同时，在外围电路区域形成所述测试TFT104；在显示区域形成第一栅线和第一数据线的同时，在外围电路区域形成第二栅线101和第二数据线102；从而所述测试像素电极103、所述测试TFT104分别与像素电极、TFT相同，且测试像素电极103、测试TFT104的电学性能与显示区域的像素电极、TFT的电学性能相同，从而保证了通过测试测试单元100的测试TFT104的性能即可以准确反映显示区域的TFT性能。
此外，本实施例中，优选的，所述第二栅线101由所述第一栅线延伸到外围电路区域形成，所述第二数据线102由所述第一数据线延伸到外围电路区域形成。上述方案，优选的，如图3所示，第二栅线101和第二数据线102可以采用现有的在外围电路区域所分布的栅线和数据线（即，第二栅线101由第一栅线延伸形成，第二数据线102由第一数据线延伸形成）。从而，测试单元100优选的设置于阵列基板的数据线驱动集成电路同侧B1和栅线驱动集成电路同侧B2，这样可以直接利用B1和B2区域的数据线和栅线分别与测试单元100的第二源电极和第二栅电极连接。当然可以理解的是，在实际应用中，测试单元100也可以设置于数据线驱动集成电路和栅线驱动集成电路的对侧，第二栅线101和第二数据线102分别通过对第一栅线和第一数据线的外围电路进行改造形成，或者，第二栅线101和第二数据线102也可以是通过在外围电路区域另外单独增设栅线和数据线形成。
优选的，外围电路区域中选择在阵列基板成盒后能够被黑矩阵或者偏光片等遮挡的位置，这样，在外围电路区域设置的测试单元100不会影响到阵列基板最后的显示效果。
具体地，现有技术中，阵列基板的阵列基板的外围电路区域均设置有用于在制造阵列基板时测试形成于玻璃基板上的各膜层的偏移量的偏移测试图形（Total Pitch pattern，简称TP pattern）30。图2所示为TFT-LCD面板的阵列基板上的数据线驱动集成电路一侧的偏移测试图形的分布示意图。如图2所示，TP pattern30的数量多达上千个，且TP pattern30结构为重复结构，部分重复的结构可能相邻。并且，有些相邻的两个完全相同的TP pattern中，其中之一的TP pattern可以取消（被取消的TP pattern的测试数据可以由相邻的TPPattern测量数据来替代，一个阵列基板中不需要强制要求几十上百个同样的TP pattern，因此，取消至少一个TP pattern对于在制造阵列基板时测试形成于玻璃基板上的各膜层的偏移量并无影响）。
因此，如图4所示，与被取消的TP pattern的位置相邻的两个TP pattern之间间隔形成一保留区域，在该保留区域内可以设置测试单元100的测试像素电极103和测试TFT104，并通过改造该保留区域的金属线分布，使得所述保留区域外围分布有交叉的所述第二栅线101和所述第二数据线102（也就是说，在被取消的TP pattern的位置可以设置测试单元100）。
其中如图3所示，优选的，保留区域位于数据线电极侧，从而第二数据线102可以直接由与该保留区域位置相邻的TP Pattern的数据线来供电，而第二栅线101信号可以通过与保留区域相对应的位置处的第一栅线来提供。
当然可以理解的是，也可以通过对邻近该保留区域的第一数据线和第一栅线进行改造，或者，也可以在该保留区域增设交叉的栅线和数据线，作为第二栅线101和第二数据线102。
采用上述实施例，测试单元100设置于TP pattern区域，通常TP pattern区域均有黑矩阵覆盖或利用偏光片等遮挡，因此，将测试单元100设置与该区域不会影响阵列基板的显示品质。
此外，通常，对于部分型号的的阵列基板，阵列基板上在显示区域形成像素电极的同时，会在外围电路区域形成有一列或者两列过渡像素电极（dummypixel，存在像素框架，但无TFT结构）。本实施例中，优选的，将测试单元100设置于过渡像素电极区域。具体地，在过渡像素电极的外围分布有交叉的第二栅线101和第二数据线102，且所述测试像素电极103由所述过渡像素电极形成。
采用上述方案，测试单元100的测试像素电极103直接利用过渡像素电极，过渡像素电极区域会被黑矩阵或偏光片等覆盖，因此，测试单元100设置于过渡像素电极区域不会影响阵列基板的品质。
以下说明该测试单元100的具体优选结构。
该阵列基板的显示区域的各膜层的形成工艺可以与现有技术中显示区域的各膜层形成工艺相同，显示区域的各膜层结构可以与现有技术中阵列基板的各膜层结构相同，在此不再赘述。如图3所示，该阵列基板的外围电路区域的测试单元100包括：
形成于所述外围电路区域的交叉设置的第二栅线101和第二数据线102，其中第二栅线101与显示区域的第一栅线通入信号相同，优选的，第二栅线101可以是直接由第一栅线形成，第二数据线102与显示区域的第一数据线通入信号相同，优选的，第二数据线102可以是直接由第一数据线形成。
在显示区域的像素电极形成的同时，形成于外围电路区域的测试像素电极103，所述测试像素电极103与显示区域的像素电极的材料相同、图形相同且同层设置。
在显示区域的TFT形成的同时，形成外围电路区域的与显示区域的TFT材料相同的测试TFT104，该测试TFT104包括：在显示区域的TFT的第一源电极形成的同时，形成于外围电路区域的的第二源电极，所述第二源电极与所述第一源电极材料相同且同层设置，且所述第二源电极与所述第二数据线102连接。
在显示区域的TFT的第一栅电极形成的同时，形成外围电路区域的第二栅电极，所述第二栅电极与所述第一栅电极材料相同且同层设置，且所述第二栅电极与所述第二栅线101连接。
在显示区域的TFT的第一漏电极形成的同时，形成外围电路区域的第二漏电极，所述第二漏电极与所述第一漏电极材料相同且同层设置，且所述第二漏电极通过设置于钝化层上的过孔与所述测试像素电极103连接。
其中，第二栅线101的测试端口可以由第二栅线101的末端形成，优选的，第二栅线101的测试端口可以采用第一栅线的末端，从而可以通过第一栅线的末端向所述第二栅线101输入电学信号。
所述第二源电极的测试端口可以通过在第二数据线102上引出一第一测试引线105形成，该第一测试引线105暴露于阵列基板的外部，从而可以通过第一测试引线105获得所述第二源电极的电学信号。
所述第二漏电极的测试端口可以通过形成所述测试像素电极103的第二ITO层以及以与所述第二ITO层相连并暴露于外部的第二测试引线107形成，具体地，在第二ITO层经过显影刻蚀工艺形成测试像素电极103的同时，在所述外围电路区域还形成一第二透明导电连接线106，该第二透明导电连接线106与所述测试像素电极103同层设置，并与所述测试像素电极103一体形成，如图3所示，所述第二透明导电连接线106为条形，并且优选的，第二测试引线107与第一测试引线105同层设置，其一端与所述测试像素电极103连接，另一端通过绝缘层上的过孔与暴露于阵列基板外部的所述第二测试引线107连接，从而，第二测试引线107的末端即形成所述第二漏电极的测试端口，第二测试引线107暴露于阵列基板的外部，从而可以通过所述第二测试引线107获得所述第二漏电极的电学信号。
采用上述方案，第二栅电极、第二漏电极和第二源电极的测试端口分别暴露于阵列基板外部，当对TFT性能进行测试时，分别通过第二栅电极、第一测试引线105以及第二测试引线107获取TFT的电学信号，即可对液晶显示面板的TFT性能进行测试。
此外，本实施例中，还可以利用测试单元100对阵列基板的电容等进行测试。
具体地，如图5所示，在阵列基板的显示区域还设置有第一公共电极线以及与所述第一公共电极线连接的第一透明导电层（公共电极）。
所述测试单元100包括：
形成于所述外围电路区域的交叉设置的第二栅线101和第二数据线102，其中第二栅线101与显示区域的第一栅线通入信号相同，优选的，第二栅线101可以是直接由第一栅线形成，第二数据线102与显示区域的第一数据线通入信号相同，优选的，第二数据线102可以是直接由第一数据线形成。
在显示区域的像素电极形成的同时，形成外围电路区域的测试像素电极103，所述测试像素电极103与显示区域的像素电极的材料相同、图形相同且同层设置。
在显示区域的TFT形成的同时，形成外围电路区域的测试TFT104，其中测试TFT104与显示区域TFT的材料相同，该测试TFT104包括：
在显示区域的TFT的第一源电极形成的同时，形成外围电路区域的的第二源电极，所述第二源电极与所述第一源电极材料相同且同层设置，且所述第二源电极与所述第二数据线102连接。
在显示区域的TFT的第一栅电极形成的同时，形成外围电路区域的第二栅电极，所述第二栅电极与所述第一栅电极材料相同且同层设置，且所述第二栅电极与所述第二栅线101连接。
在显示区域的TFT的第一漏电极形成的同时，形成外围电路区域的第二漏电极，所述第二漏电极与所述第一漏电极材料相同且同层设置，且所述第二漏电极通过设置于钝化层上的过孔与所述测试像素电极103连接。
其中，第二栅线101的测试端口可以由第二栅线101的末端形成，优选的，第二栅线101的测试端口可以采用第一栅线的末端，从而通过第一栅线的末端可以向所述第二栅线101输入电学信号。
所述第二源电极的测试端口可以通过在第二数据线102上引出一第一测试引线105形成，该第一测试引线105暴露于外部，从而可以通过所述第一测试引线105向所述第二源电极输入电学信号。
所述第二漏电极的测试端口可以通过形成所述测试像素电极103的第二ITO层以及一与所述第二ITO层相连并暴露于外部的第二测试引线107形成，具体地，在第二ITO层经过显影刻蚀工艺形成测试像素电极103的同时，在所述外围电路区域还形成一第二透明导电连接线106，该第二透明导电连接线106与所述测试像素电极103同层设置，并与所述测试像素电极103一体形成，如图所示，所述第二透明导电连接线106为条形，其一端与所述像素电极连接，另一端通过绝缘层上的过孔与暴露于外部的所述第二测试引线107连接，从而，第二测试引线107的末端即形成所述第二漏电极的测试端口，第二测试引线107与第一测试引线105同层设置，且第二测试引线107暴露于阵列基板的外部，从而可以通过所述第二测试引线107向所述第二漏电极输入电学信号。
在形成显示区域的第一公共电极线的同时，形成于所述外围电路区域的第二公共电极线108，所述第二公共电极线108输入信号与显示区域的第一公共电极线输入信号相同。
在形成所述显示区域的第一透明电极层的同时，形成于所述外围电路区域的测试用第一透明导电层109，所述测试用第一透明导电层109与所述第一透明导电层同层设置，且所述测试用第一透明导电层109与所述第一透明导电层的材料相同、图形相同，所述测试用第一透明导电层109连接有暴露于外部的第三测试引线111。
优选的，所述测试用第一透明导电层109与所述第三测试引线111通过一与所述测试用第一透明导电层同层设置的第一透明导电连接线112连接，具体地，所述测试用第一透明导电层与所述第一透明导电层均由第一ITO层经过显影刻蚀工艺形成，在所述第一ITO层经过显影刻蚀工艺形成所述测试用第一透明导电层109的同时，所述第一ITO层还经过显影刻蚀工艺在所述外围电路区域形成一第一透明导电连接线112，从而该第一透明导电连接线112与所述测试用第一透明导电层109同层设置，并与所述测试用第一透明导电层109一体形成，如图5所示，所述第一透明导电连接线112为条形，其一端与所述测试用第一透明导电层109连接，另一端与所述第二公共电极线108直接交叠并电连接，并通过过孔与暴露于外部的第三测试引线111连接，第三测试引线111与第一测试引线105同层设置，从而，第三测试引线111的末端即形成所述测试用第一透明导电层109的测试端口，第三测试引线111暴露于阵列基板的外部，从而可以通过所述第三测试引线111测试测试用第一透明导电层109的电学信号；采用上述方案，可以实现在阵列基板完好无损的情况下，对阵列基板的电容等性能进行测试，第二栅电极、第二漏电极、第二源电极以及测试像素电极103的第一透明导电层的测试端口分别暴露于阵列基板外部，当对阵列基板的电容等性能进行测试时，分别通过第二栅电极、第一测试引线105、第二测试引线107、以及第三测试引线111即可获取相应的电学信号，即可对液晶显示面板的电容等性能进行测试，如测试TFT104开启时的电容以及整个阵列基板不加入电学信号时的电容，该测试结果可以实时反映阵列基板在多种状态下的工作情况。
需要说明的是，当需要采用上述测试单元100测试阵列基板的电容时，需要注意测试单元100的测试用第二透明导电层103的狭缝（slit）分布与所述显示区域的第二透明导电层的slit分布方式相同，这样，虽然测试单元100电容与阵列基板中单个像素的电容的大小可能存在差距，但是可以利用公式C＝ε0εS/d等其他方式来换算，测试像素电容除了正对面积S与显示区域的像素不同外，其他参数均相同，可以较真实反映像素实际工作时的电学性质。当然，优选的，测试单元与实际像素设计尺寸相同。
此外，还需说明的是，本实施例中，优选的，可以将第一测试引线105、第二测试引线107以及第三测试引线111设置于阵列基板上的数据线集成电路侧，并位于边缘位置，这样，方便测试和布线，某些显示模式（如TN模式）与公共电极电连接的第三测试线111也可以从彩膜基板上引出。
此外，还需说明的是，第一测试引线105、第二测试引线107和第三测试引线111在不需要进行测试时，可以采用绝缘的密封胶密封，以防止漏电等问题。
此外，还需说明的是，阵列基板中的测试单元100的数量可以有多个，分布于外围电路区域的不同位置。
此外，本发明还提供了一种显示装置，其包括本实施例所提供的阵列基板。
以上是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (12)

1.一种阵列基板，包括显示区域和位于所述显示区域外围的外围电路区域，所述显示区域内设置有多条第一栅线、多条第一数据线以及由所述第一栅线和第一数据线围设形成的多个像素区，每一像素区包括像素电极和薄膜晶体管，所述薄膜晶体管包括与所述第一栅线连接的第一栅电极、与所述第一数据线连接的第一源电极和与所述像素电极连接的第一漏电极；其特征在于，
所述阵列基板还包括设置在所述外围电路区域的至少一个测试单元，所述测试单元包括：
交叉设置的第二栅线和第二数据线，其中所述第二栅线通入的信号与对应的所述第一栅线通入的信号相同，所述第二数据线通入的信号与对应的所述第一数据线通入的信号相同；
设置于所述第二栅线和所述第二数据线围设形成的区域内的测试像素电极；
设置于所述第二栅线和所述第二数据线的交叉位置处的测试薄膜晶体管，所述测试薄膜晶体管包括与所述第二栅线连接的第二栅电极、与所述第二数据线连接的第二源电极和与所述测试像素电极连接的第二漏电极，其中所述第二栅电极、第二源电极以及所述第二漏电极均具有暴露于外部的测试端口。
2.根据权利要求1所述的阵列基板，其特征在于，
所述测试像素电极与所述显示区域内的像素电极同层设置，且所述测试像素电极与所述显示区域内的像素电极的材料相同、图形相同。
3.根据权利要求1所述的阵列基板，其特征在于，
所述第二栅电极与所述第一栅电极同层设置，且所述第二栅电极与所述第一栅电极的材料相同。
4.根据权利要求1所述的阵列基板，其特征在于，
所述第二源电极与所述第一源电极同层设置，且所述第二源电极与所述第一源电极的材料相同。
5.根据权利要求1所述的阵列基板，其特征在于，
所述第二漏电极与所述第一漏电极同层设置，且所述第二漏电极与所述第一漏电极的材料相同。
6.根据权利要求1所述的阵列基板，其特征在于，
所述第二栅线由所述第一栅线延伸形成；
所述第二数据线由所述第一数据线延伸形成。
7.根据权利要求1所述的阵列基板，其特征在于，
所述外围电路区域设有多个偏移测试图形，所述多个偏移测试图形之间形成至少一个保留区域，至少一个所述测试单元形成于所述保留区域内。
8.根据权利要求1所述的阵列基板，其特征在于，
所述外围电路区域还设置有过渡像素电极，所述测试像素电极由所述过渡像素电极形成。
9.根据权利要求1所述的阵列基板，其特征在于，
所述第二栅电极的测试端口形成于所述第二栅线的末端；
所述第二源电极的测试端口由暴露于外部的第一测试引线形成，所述第一测试引线连接于所述第二数据线上；
所述第二漏电极的测试端口由暴露于外部的第二测试引线形成，其中，所述第二漏电极与所述第二测试引线通过第二透明导电连接线连接，所述第二透明导电连接线为条形，其一端与所述像素电极连接，另一端与所述第二测试引线连接，且所述第二透明导电连接线与所述测试像素电极同层设置，并与所述测试像素电极的材料相同。
10.根据权利要求1所述的阵列基板，其特征在于，
所述显示区域还设置有第一公共电极线以及与所述第一公共电极线连接的第一透明导电层；
所述测试单元还包括：
第二公共电极线，所述第二公共电极线通入的信号与所述第一公共电极线通入的信号相同；
与所述第二公共电极线连接的测试用第一透明导电层，所述测试用第一透明导电层与所述第一透明导电层同层设置，且所述测试用第一透明导电层与所述第一透明导电层的材料相同、图形相同；所述测试用第一透明导电层连接有暴露于外部的第三测试引线。
11.根据权利要求10所述的阵列基板，其特征在于，
所述测试用第一透明导电层与所述第三测试引线通过一与所述测试用第一透明导电层同层设置的第一透明导电连接线连接，其中所述第一透明导电连接线为条形，其一端与所述测试用第一透明导电层连接，另一端与所述第三测试引线连接，且所述第一透明导电连接线与所述测试用第一透明导电层的材料相同。
12.一种显示装置，其特征在于，包括如权利要求1至11任一项所述的阵列基板。
CN201310157333.0A 2013-04-28 2013-04-28 阵列基板及显示装置 Expired - Fee Related CN103246092B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201310157333.0A CN103246092B (zh) 2013-04-28 2013-04-28 阵列基板及显示装置
US14/389,114 US10170380B2 (en) 2013-04-28 2013-12-10 Array substrate and display device
PCT/CN2013/088998 WO2014176905A1 (zh) 2013-04-28 2013-12-10 阵列基板及显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310157333.0A CN103246092B (zh) 2013-04-28 2013-04-28 阵列基板及显示装置

Publications (2)

Publication Number Publication Date
CN103246092A true CN103246092A (zh) 2013-08-14
CN103246092B CN103246092B (zh) 2015-08-19

Family

ID=48925711

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310157333.0A Expired - Fee Related CN103246092B (zh) 2013-04-28 2013-04-28 阵列基板及显示装置

Country Status (3)

Country Link
US (1) US10170380B2 (zh)
CN (1) CN103246092B (zh)
WO (1) WO2014176905A1 (zh)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103995408A (zh) * 2014-05-13 2014-08-20 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
WO2014176905A1 (zh) * 2013-04-28 2014-11-06 京东方科技集团股份有限公司 阵列基板及显示装置
CN104282248A (zh) * 2014-09-28 2015-01-14 京东方科技集团股份有限公司 阵列基板及其测试方法、显示面板、显示装置
WO2015027597A1 (zh) * 2013-08-27 2015-03-05 京东方科技集团股份有限公司 显示屏以及显示屏的测试方法
CN104536169A (zh) * 2014-12-31 2015-04-22 深圳市华星光电技术有限公司 一种用于获取阵列基板中电容容值的结构体及方法
CN104835837A (zh) * 2015-06-05 2015-08-12 杭州士兰微电子股份有限公司 高压半导体器件及其制造方法
CN104835435A (zh) * 2015-05-29 2015-08-12 京东方科技集团股份有限公司 一种液晶模块的测试方法及测试装置
CN106200178A (zh) * 2016-08-31 2016-12-07 深圳市华星光电技术有限公司 一种液晶面板及其测试方法
WO2017067458A1 (zh) * 2015-10-19 2017-04-27 京东方科技集团股份有限公司 测试组件单元、阵列基板、显示面板、显示装置以及制造阵列基板的方法
CN107121628A (zh) * 2017-05-26 2017-09-01 京东方科技集团股份有限公司 薄膜晶体管测试元件组、测试方法及阵列基板
CN113169273A (zh) * 2018-11-08 2021-07-23 三星显示有限公司 显示设备
CN116794866A (zh) * 2023-06-29 2023-09-22 京东方科技集团股份有限公司 显示面板、显示装置及母板
CN116794866B (zh) * 2023-06-29 2024-05-10 京东方科技集团股份有限公司 显示面板、显示装置及母板

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104035217B (zh) * 2014-05-21 2016-08-24 深圳市华星光电技术有限公司 显示器阵列基板的外围测试线路以及液晶显示面板
JP7382215B2 (ja) 2019-12-11 2023-11-16 株式会社ジャパンディスプレイ 表示装置
KR20220115707A (ko) * 2021-02-09 2022-08-18 삼성디스플레이 주식회사 전자 장치 및 전자 장치 검사 방법

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060033852A1 (en) * 2004-08-13 2006-02-16 Dong-Gyu Kim Array substrate, main substrate having the same and liquid crystal display device having the same
US20070034522A1 (en) * 2005-08-10 2007-02-15 Samsung Electronics Co., Ltd. Display substrate for easy detection of pattern misalignment
CN101110443A (zh) * 2006-07-21 2008-01-23 三星电子株式会社 显示基板、其制造方法和具有显示基板的显示设备
CN101236338A (zh) * 2006-11-29 2008-08-06 三星电子株式会社 阵列基板和具有该阵列基板的显示面板
CN101527305A (zh) * 2008-03-07 2009-09-09 中华映管股份有限公司 有源元件阵列基板
CN101770122A (zh) * 2008-12-31 2010-07-07 北京京东方光电科技有限公司 Tft-lcd阵列基板及其制造方法和测试方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3634138B2 (ja) * 1998-02-23 2005-03-30 株式会社 日立ディスプレイズ 液晶表示装置
KR100450701B1 (ko) * 2001-12-28 2004-10-01 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판과 그 제조방법
JP4003471B2 (ja) * 2002-02-12 2007-11-07 セイコーエプソン株式会社 電気光学装置、電子機器、および電気光学装置の製造方法
JP4197233B2 (ja) * 2002-03-20 2008-12-17 株式会社日立製作所 表示装置
GB0229692D0 (en) * 2002-12-19 2003-01-29 Koninkl Philips Electronics Nv Active matrix display device
KR100479525B1 (ko) * 2002-12-31 2005-03-31 엘지.필립스 엘시디 주식회사 다수의 어레이셀을 포함하는 액정표시장치용 기판 및 이의 제조방법
JP2004219706A (ja) 2003-01-15 2004-08-05 Sharp Corp 表示素子及び表示素子の駆動電圧検出方法
JP4026618B2 (ja) 2004-05-20 2007-12-26 セイコーエプソン株式会社 電気光学装置、その検査方法および電子機器
KR100696523B1 (ko) * 2005-05-30 2007-03-19 삼성에스디아이 주식회사 박막 증착용 마스크 프레임 조립체 및 이를 이용한 유기발광 표시장치의 제조방법
JP4775850B2 (ja) * 2006-09-07 2011-09-21 ルネサスエレクトロニクス株式会社 液晶表示装置及び駆動回路
WO2009034741A1 (ja) * 2007-09-11 2009-03-19 Sharp Kabushiki Kaisha 表示装置ならびにその駆動回路および駆動方法
TW201020609A (en) 2008-11-26 2010-06-01 Chunghwa Picture Tubes Ltd LCD panel having shared shorting bars for array test and panel test
CN102169260B (zh) * 2010-10-15 2015-01-21 京东方科技集团股份有限公司 Tft-lcd像素电极层结构、制备方法及其掩膜板
JP2012098577A (ja) * 2010-11-04 2012-05-24 Seiko Epson Corp 液晶装置および投射型表示装置
KR101791578B1 (ko) * 2011-02-17 2017-10-31 삼성디스플레이 주식회사 액정 표시 장치
JP2012198395A (ja) * 2011-03-22 2012-10-18 Seiko Epson Corp 液晶装置および投射型表示装置
CN103246092B (zh) * 2013-04-28 2015-08-19 京东方科技集团股份有限公司 阵列基板及显示装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060033852A1 (en) * 2004-08-13 2006-02-16 Dong-Gyu Kim Array substrate, main substrate having the same and liquid crystal display device having the same
US20070034522A1 (en) * 2005-08-10 2007-02-15 Samsung Electronics Co., Ltd. Display substrate for easy detection of pattern misalignment
CN101110443A (zh) * 2006-07-21 2008-01-23 三星电子株式会社 显示基板、其制造方法和具有显示基板的显示设备
CN101236338A (zh) * 2006-11-29 2008-08-06 三星电子株式会社 阵列基板和具有该阵列基板的显示面板
CN101527305A (zh) * 2008-03-07 2009-09-09 中华映管股份有限公司 有源元件阵列基板
CN101770122A (zh) * 2008-12-31 2010-07-07 北京京东方光电科技有限公司 Tft-lcd阵列基板及其制造方法和测试方法

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014176905A1 (zh) * 2013-04-28 2014-11-06 京东方科技集团股份有限公司 阵列基板及显示装置
US10170380B2 (en) 2013-04-28 2019-01-01 Boe Technology Group Co., Ltd. Array substrate and display device
WO2015027597A1 (zh) * 2013-08-27 2015-03-05 京东方科技集团股份有限公司 显示屏以及显示屏的测试方法
CN103995408A (zh) * 2014-05-13 2014-08-20 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
WO2015172459A1 (zh) * 2014-05-13 2015-11-19 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
CN104282248A (zh) * 2014-09-28 2015-01-14 京东方科技集团股份有限公司 阵列基板及其测试方法、显示面板、显示装置
CN104282248B (zh) * 2014-09-28 2017-01-25 京东方科技集团股份有限公司 阵列基板及其测试方法、显示面板、显示装置
CN104536169B (zh) * 2014-12-31 2018-01-12 深圳市华星光电技术有限公司 一种用于获取阵列基板中电容容值的结构体及方法
CN104536169A (zh) * 2014-12-31 2015-04-22 深圳市华星光电技术有限公司 一种用于获取阵列基板中电容容值的结构体及方法
CN104835435A (zh) * 2015-05-29 2015-08-12 京东方科技集团股份有限公司 一种液晶模块的测试方法及测试装置
CN104835837A (zh) * 2015-06-05 2015-08-12 杭州士兰微电子股份有限公司 高压半导体器件及其制造方法
WO2017067458A1 (zh) * 2015-10-19 2017-04-27 京东方科技集团股份有限公司 测试组件单元、阵列基板、显示面板、显示装置以及制造阵列基板的方法
US10020328B2 (en) 2015-10-19 2018-07-10 Boe Technology Group Co., Ltd. Test element unit, array substrate, display panel, display apparatus, and method of manufacturing array substrate
CN106200178A (zh) * 2016-08-31 2016-12-07 深圳市华星光电技术有限公司 一种液晶面板及其测试方法
CN107121628A (zh) * 2017-05-26 2017-09-01 京东方科技集团股份有限公司 薄膜晶体管测试元件组、测试方法及阵列基板
WO2018214637A1 (zh) * 2017-05-26 2018-11-29 京东方科技集团股份有限公司 薄膜晶体管测试装置、测试方法及阵列基板
CN107121628B (zh) * 2017-05-26 2019-11-05 京东方科技集团股份有限公司 薄膜晶体管测试元件组、测试方法及阵列基板
CN113169273A (zh) * 2018-11-08 2021-07-23 三星显示有限公司 显示设备
CN116794866A (zh) * 2023-06-29 2023-09-22 京东方科技集团股份有限公司 显示面板、显示装置及母板
CN116794866B (zh) * 2023-06-29 2024-05-10 京东方科技集团股份有限公司 显示面板、显示装置及母板

Also Published As

Publication number Publication date
WO2014176905A1 (zh) 2014-11-06
CN103246092B (zh) 2015-08-19
US20150311130A1 (en) 2015-10-29
US10170380B2 (en) 2019-01-01

Similar Documents

Publication Publication Date Title
CN103246092B (zh) 阵列基板及显示装置
US9368520B2 (en) Array substrate, manufacturing method thereof and display device
JP5518898B2 (ja) 液晶表示装置
CN102799033B (zh) 显示面板及其制作方法、显示装置
US20180314371A1 (en) Touch display panel
CN101833200B (zh) 水平电场型液晶显示装置及制造方法
US8228456B2 (en) Liquid crystal display and driving method thereof
CN207183274U (zh) 阵列基板、显示面板和显示装置
CN107329341B (zh) Goa阵列基板及tft显示大板
CN105372894A (zh) 一种阵列基板及液晶显示装置
US20160049424A1 (en) Array substrate and manufacturing method thereof, display device
CN103941465A (zh) 一种彩膜基板、显示面板和显示装置
CN103439840A (zh) 一种阵列基板、显示装置及阵列基板的制造方法
CN102929058A (zh) 阵列基板及其制造方法、显示装置
CN102253544A (zh) 液晶显示装置
US20200328230A1 (en) Display panel and display device
CN101750809A (zh) 液晶显示面板
KR20150084127A (ko) 표시 기판, 표시 기판의 제조 방법 및 이를 포함하는 표시 장치
CN205139542U (zh) 一种阵列基板及显示装置
US11275282B2 (en) Liquid crystal display panel and display device
CN107450245B (zh) 阵列基板及显示面板
CN204440346U (zh) 触控基板以及触控装置
EP2998785B1 (en) Liquid crystal display panel and driving method therefor
CN204462602U (zh) 阵列基板及显示装置
CN100578328C (zh) 一种易于测量tft特性的阵列基板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20150819

CF01 Termination of patent right due to non-payment of annual fee