CN107121628A - 薄膜晶体管测试元件组、测试方法及阵列基板 - Google Patents

薄膜晶体管测试元件组、测试方法及阵列基板 Download PDF

Info

Publication number
CN107121628A
CN107121628A CN201710385385.1A CN201710385385A CN107121628A CN 107121628 A CN107121628 A CN 107121628A CN 201710385385 A CN201710385385 A CN 201710385385A CN 107121628 A CN107121628 A CN 107121628A
Authority
CN
China
Prior art keywords
electrode
tft
film transistor
thin film
element group
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710385385.1A
Other languages
English (en)
Other versions
CN107121628B (zh
Inventor
马彬
崔子巍
尹岩岩
田鹏程
李鑫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Beijing BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Beijing BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Beijing BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201710385385.1A priority Critical patent/CN107121628B/zh
Publication of CN107121628A publication Critical patent/CN107121628A/zh
Priority to PCT/CN2018/080708 priority patent/WO2018214637A1/zh
Priority to US16/099,345 priority patent/US20210041491A1/en
Application granted granted Critical
Publication of CN107121628B publication Critical patent/CN107121628B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2607—Circuits therefor
    • G01R31/2621—Circuits therefor for testing field effect transistors, i.e. FET's
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2601—Apparatus or methods therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

本发明公开了薄膜晶体管测试元件组、测试方法及阵列基板。该薄膜晶体管测试元件组包括：衬底；薄膜晶体管，所述薄膜晶体管设置在所述衬底上，所述薄膜晶体管包括有源层、源极、漏极以及栅极；遮光层，所述遮光层设置在所述有源层远离所述衬底的一侧，所述遮光层与所述有源层对应设置；第一电极层，所述第一电极层与所述漏极相连；以及第二电极层，所述第二电极层绝缘设置在所述第一电极层远离所述衬底的一侧，所述第二电极与所述漏极以及所述源极的至少之一相连。由此，可以提高该薄膜晶体管测试元件组在进行模拟测试时数据的准确性。

Description

薄膜晶体管测试元件组、测试方法及阵列基板
技术领域
本发明涉及显示领域，具体地，涉及薄膜晶体管测试元件组、测试方法及阵列基板。
背景技术
随着显示技术以及半导体技术的发展，人们对显示屏幕的画质要求也越来越高，即要求液晶屏等显示屏幕，具有足够高的像素密度以及较宽的色域，以满足对画质的清晰度以及画面饱和度的要求。而对于诸如液晶显示器件而言，越来越高的像素密度(PixelsPer Inch，PPI)却使得液晶屏的不良更容易产生。而高像素密度的显示器件中，很多的不良与阵列基板上薄膜晶体管(TFT)的开关特性相关。因此，若能准确监测显示区TFT开关的电学特性，就能准确的对不良进行合理监控，进而提出改善方案。
然而，目前的薄膜晶体管测试元件组、测试方法及阵列基板仍有待改进。
发明内容
本发明是基于发明人对以下事实的发现和认识而作出的：
为了方便检测显示区薄膜晶体管的电学特性，通常在薄膜晶体管液晶显示器(TFT-LCD)的阵列基板的非显示区，设置薄膜晶体管测试元件组(测试teg)，模拟显示区的薄膜晶体管，以实现对显示区TFT开关特性的检测。发明人发现，目前的测试元件组，普遍存在测试结果难以反应实际的显示区中TFT的开关特性的情况。发明人经过深入研究以及大量实验发现，这主要是由于设置在非显示区的测试元件组中的薄膜晶体管，其所处的电学环境，与设置在显示区的薄膜晶体管存在差异。因此，在对测试元件组进行测试时，测试元件组中的薄膜晶体管，并未考虑显示区的实际环境对薄膜晶体管的开关特性造成的影响，从而导致通过测试元件组获得的薄膜晶体管开关特性，与显示区中TFT的开关特性不相符。
本发明旨在至少一定程度上缓解或解决上述提及问题中至少一个。
有鉴于此，在本发明的一个方面，本发明提出了一种薄膜晶体管测试元件组。根据本发明的实施例，该薄膜晶体管测试元件组包括：衬底；薄膜晶体管，所述薄膜晶体管设置在所述衬底上，所述薄膜晶体管包括有源层、源极、漏极以及栅极；遮光层，所述遮光层设置在所述有源层远离所述衬底的一侧，所述遮光层与所述有源层对应设置；第一电极层，所述第一电极层与所述漏极相连；以及第二电极层，所述第二电极层绝缘设置在所述第一电极层远离所述衬底的一侧，所述第二电极与所述漏极以及所述源极的至少之一相连。由此，可以利用遮光层、第一电极层以及第二电极层，模拟显示区TFT工作时的电学环境，从而提高该薄膜晶体管测试元件组在进行模拟测试时数据的准确性。
根据本发明的实施例，该薄膜晶体管测试元件组进一步包括：第一电阻，所述第一电阻设置在所述漏极以及所述第二电极层之间。由此，可以将利用第一电阻，将施加在漏极的电压分至第二电极层，以便利用第二电极层模拟显示区中公共电极对薄膜晶体管的影响。
根据本发明的实施例，该薄膜晶体管测试元件组进一步包括：第二电阻，所述第二电阻设置在所述源极以及所述第二电极层之间。由此，可以将利用第二电阻，将施加在源极的电压分至第二电极层，以便利用第二电极层模拟显示区中公共电极对薄膜晶体管的影响。
根据本发明的实施，所述衬底为阵列基板衬底。
根据本发明的实施例，所述薄膜晶体管进一步包括：绝缘层，所述绝缘层设置在所述源极、所述漏极以及所述第一电极层远离所述衬底的一侧，所述遮光层是由添加有黑色染料的所述绝缘层构成的。由此，可以利用薄膜晶体管中的绝缘层，充当黑矩阵的结构，从而模拟显示区在点灯状态下薄膜晶体管的工作环境。
根据本发明的实施例，所述遮光层是由黑色树脂形成的。由此，可以利用遮光层，充当黑矩阵的结构，从而模拟显示区在点灯状态下薄膜晶体管的工作环境。
在本发明的另一方面，本发明提出了一种阵列基板。根据本发明的实施例，该阵列基板包括前面所述的薄膜晶体管测试元件组。由此，该阵列基板具有以下优点的至少之一：薄膜晶体管测试元件组的测试结果更加接近显示区薄膜晶体管的实际情况，从而有利于提高该阵列基板的性能。
在本发明的又一方面，本发明提出了一种薄膜晶体管测试元件组测试方法。所述薄膜晶体管测试元件组包括：薄膜晶体管，所述薄膜晶体管包括有源层、源极、漏极以及栅极；遮光层，所述遮光层设置在所述有源层远离所述衬底的一侧，所述遮光层与所述有源层对应设置；第一电极层，所述第一电极层与所述漏极相连；以及第二电极层，所述第二电极层绝缘设置在所述第一电极层远离所述衬底的一侧，所述第二电极与所述漏极相连，所述方法包括：分别在所述源极、所述漏极以及所述栅极上施加电压，并检测所述漏极的电流。该测试方法可以更好地模拟显示区薄膜晶体管在实际工作中的环境，从而可以提高测试结果的准确性。
根据本发明的实施例，该方法进一步包括：在所述第二电极层以及所述漏极之间设置第一电阻，以便所述第二电极层上的分压，能够模拟阵列基板上公共电极的电压。由此，可以进一步提高该方法进行测试的准确性。
根据本发明的实施例，该方法进一步包括：在所述第二电极层以及所述源极之间设置第二电阻，以便所述第二电极层上的分压，能够模拟阵列基板上公共电极的电压。由此，可以进一步提高该方法进行测试的准确性。
附图说明
本发明的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解，其中：
图1显示了根据本发明一个实施例的薄膜晶体管测试元件组的结构示意图；
图2显示了现有的薄膜晶体管测试元件组的结构示意图；
图3显示了根据本发明一个实施例的薄膜晶体管测试元件组的结构示意图；
图4显示了根据本发明一个实施例的测试方法的流程示意图；
图5显示了根据本发明另一个实施例的测试方法的流程示意图；
图6显示了现有的薄膜晶体管测试元件组在对盒前的测试结果图；以及
图7显示了现有的薄膜晶体管测试元件组在对盒后的测试结果图。
附图标记说明：
100：衬底；200：薄膜晶体管；210：栅极；220：有源层；230：源极；240：漏极；遮光层250；300：第一电极层；400：第二电极层；10：绝缘层；20：连接线；500：第二电阻；600：第一电阻。
具体实施方式
下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能理解为对本发明的限制。
在本发明的一个方面，本发明提出了一种薄膜晶体管测试元件组。该薄膜晶体管测试元件组可以为设置在阵列基板非显示区的测试用元件组，用于在阵列基板对盒之前，通过对该薄膜晶体管测试元件组进行测试，评估阵列基板显示区的薄膜晶体管的开关特性。参考图1，该薄膜晶体管测试元件组包括：衬底100以及薄膜晶体管200。薄膜晶体管200设置在衬底100上，薄膜晶体管200包括有源层220、源极230、漏极240以及栅极210。需要说明的是，该薄膜晶体管200可以具有与设置在阵列基板显示区的薄膜晶体管相同的结构，例如，在有源层以及源极230、漏极240之间，还可以具有绝缘层等结构(图中未示出)。该薄膜晶体管测试元件组还包括遮光层250、第一电极层300以及第二电极层400。其中，遮光层250设置在有源层220远离衬底100的一侧，且遮光层250与有源层220对应设置。第一电极层300与漏极240相连，第二电极层400绝缘设置在第一电极层300远离衬底100的一侧，第二电极层400与漏极240以及源极230的至少之一相连。由此，可以利用遮光层、第一电极层以及第二电极层，模拟显示区TFT工作时的电学环境，从而提高该薄膜晶体管测试元件组在进行模拟测试时数据的准确性。需要说明的是，第二电极层400以及第一电极层300绝缘设置，可以通过在第二电极层400以及第一电极层300之间设置诸如绝缘层10等绝缘结构实现。
为了方便理解，下面首先对该薄膜晶体管测试元件组模拟显示区TFT的原理进行简单说明：
根据本发明实施例的薄膜晶体管测试元件组，在测试时，对源极以及漏极施加固定值的电压，在一定范围内扫描栅极电压，同时检测漏极电流情况，以便确定该薄膜晶体管的开关特性。因此，该薄膜晶体管测试元件组测试结果的准确程度，由该薄膜晶体管测试元件组中的薄膜晶体管200是否能够真实反应显示区的薄膜晶体管而决定。也即是说，如需该薄膜晶体管测试元件组能够获得准确的测试结果，则要求薄膜晶体管200不仅要具有与显示区中的TFT相同的结构以及组成，其所处的电学环境也应尽量与显示区TFT的电学环境一致。
参考图2，现有的薄膜晶体管测试元件组，除构成薄膜晶体管的源极230、漏极240、栅极210以及有源层220以外，一般仅具有一个与漏极240相连的第一电极层300。第一电极层300、源极230、漏极240等，通过金属等导电材料形成的连接线20实现连接。在测试时，将TFT开关的三个级(源极230、漏极240、栅极210)引出三条导线，连接到三个金属端，通过不同端(pad)处给不同电压，来监测TFT开关的电学特性。然而，具有上述结构的测试元件组，在对盒前后的测试结果具有显著差异：当该薄膜晶体管测试元件组设置在阵列基板上，且阵列基板未与彩膜基板进行对盒时，该薄膜晶体管测试元件组在开态(Photo Avg)以及关态(Dark Avg)下的漏电流(Drain Cuirent)以及栅电压(Vg)之间的关系如图6所示。当该阵列基板与彩膜基板进行对盒之后(MDL Out)，开态(Photo Avg)下的漏电流(DrainCuirent)以及栅电压(Vg)之间的关系如图7所示。对比可知，在对盒前后，测试元件组的薄膜晶体管的开关特性出现了显著的改变。本领域技术人员能够理解的是，对于阵列基板上显示区的薄膜晶体管而言，对盒后的环境才是该薄膜晶体管在实际工作中所处的环境。而在对盒之前通过薄膜晶体管测试元件组进行测试，正是希望能够在对盒之前，尽早发现阵列基板上薄膜晶体管的开关特性是否符合产品标准，以便降低产品出现不良的概率，并节省液晶分子以及与之组装的彩膜基板的成本。而如果薄膜晶体管测试元件组自身在对盒前后，检测的开关特性即存在较大差异，势必会使得检测结果失去参考价值。
发明人经过深入研究以及大量实验发现，造成上述问题的主要原因是，如图2所示出的结构设计，只考虑了开关沟道处的电学特性，未考虑到实际像素区像素点亮时，薄膜晶体管所处的全部电学环境。由于该薄膜晶体管测试元件组中仅具有一个第一电极层，因此，只能由该电极层模拟像素电极产生的电场对薄膜晶体管的影响。而实际上，在显示区的薄膜晶体管工作时，公共电极与像素电极之间产生的电场，对TFT开关特性也具有一定影响。并且，对盒后在该液晶模组点灯状态，光的照射时对沟道处TFT开关特性也具有不可忽视的影响。而上述影响因素，如图2所示出的薄膜晶体管测试元件组均未能够考虑。
根据本发明的实施例，第二电极层400绝缘设置在第一电极层300远离衬底的一侧。由此，根据本发明实施例的薄膜晶体管测试元件组具有两个电极层，从而可以模拟公共电极以及像素电极，并在测试时模拟公共电极、像素电极对薄膜晶体管200的开关特性的影响。根据本发明的实施例，考虑到该薄膜晶体管测试元件组一般设置在阵列基板的非显示区，也即是说，衬底100可以为阵列基板衬底，而出于窄边框化等考虑，阵列基板的非显示区一般不会设置足够多的引线端子。因此，如需通过第二电极层400以及第一电极层300模拟公共电极、像素电极之间的电场，则需要在第二电极层400上施加一定电压，以模拟公共电极上施加的电压。根据本发明的实施例，可以将第二电极层400与源极230以及漏极240的至少之一相连，由此，可以借助在测试过程中，施加在源极230以及漏极240上的电压，使得第二电极层400具有一定的电压，从而实现模拟公共电极的效果。
根据本发明的具体实施例，参考图3，该薄膜晶体管测试元件组可以进一步包括第一电阻600。第一电阻600设置在漏极240以及第二电极层400之间。也即是说，由此，可以利用第一电阻，将施加在漏极的电压分至第二电极层400，以便利用第二电极层400模拟显示区中公共电极对薄膜晶体管的影响。根据本发明的实施例，该薄膜晶体管测试元件组进一步包括第二电阻500。第二电阻500设置在源极230以及第二电极层400之间。由此，可以将利用第二电阻400，将施加在源极230的电压分至第二电极层400。根据本发明的具体实施例，可以在源极230以及第二电极层400之间设置第二电阻500，在漏极240以及第二电极层400之间设置第一电阻600。在该薄膜晶体管测试元件组进行测试时，对源极230以及漏极240分别施加具有固定值的电压，并在一定范围内，改变施加在栅极210上的电压，检测栅极210上电压改变时，漏电流的电流值。在源极、漏极以及栅极上施加的电压的具体数值不受特别限制，本领域技术人员可以根据实际情况进行设置，并对多批次的产品进行测试时，均采用相同设置进行，从而有利于产品性能的比对。第一电阻600以及第二电阻500的具体数值，可以根据源极、漏极的电压，以及与该产品对应的阵列基板上，公共电极层实际需要施加的电压的数值进行计算确定。如图3所示，由于施加在源极230以及漏极240上的电压不同，且源、漏极的电压分别是经过第二电阻以及第一电阻，传递至第二电极层400处，因此，可以使得第二电极层400具有一定的分压，进而在不多设置引线端子的前提下，实现对公共电极的模拟。
根据本发明的实施例，该薄膜晶体管包括遮光层250。由此，可以模拟在实现对盒之后，且显示区点灯状态下，有源层240所处的环境。由于如图2所示的薄膜晶体管测试元件组未设置遮光层250，因此，其薄膜晶体管中的有源层所处的环境，并非在对盒后且点灯的状态下(正是最终的显示器件的工作状态)的环境。由于目前有源层多采用光敏感的多晶硅材料制备，因此，这一影响因素也对薄膜晶体管的开关特性具有重要影响。而根据本发明实施例的薄膜晶体管测试元件组，则可以在很大程度上缓解上述问题，从而使得测试结果更加可靠。
根据本发明的实施例，遮光层250的具体设置方式、材料以及结构不受特别限制，本领域技术人员可以根据实际情况进行设计。例如，根据本发明的一个实施例，薄膜晶体管200还可以进一步具有绝缘层，该绝缘层可以设置在源极、漏极以及第一电极层远离衬底的一侧。可以通过在该绝缘层中添加黑色染料，构成遮光层250，实现遮光作用。或者，根据本发明的另一个实施例，遮光层250也可以单独设置。例如可以采用黑色树脂，单独形成遮光层250。由此，可以利用遮光层，充当黑矩阵的结构，从而模拟显示区在点灯状态下薄膜晶体管的工作环境。
在本发明的另一方面，本发明提出了一种阵列基板。根据本发明的实施例，该阵列基板包括前面所述的薄膜晶体管测试元件组。由此，该阵列基板具有前面描述的薄膜晶体管测试元件组所具有的全部特征以及优点，在此不再赘述。具体地，该阵列基板具有以下优点的至少之一：薄膜晶体管测试元件组的测试结果更加接近显示区薄膜晶体管的实际情况，从而有利于提高该阵列基板的性能。
在本发明的又一方面，本发明提出了一种薄膜晶体管测试元件组测试方法。根据本发明的实施例，该测试方法所采用的薄膜晶体管测试元件组，可以为前面描述的薄膜晶体管测试元件组。参考图4，该方法包括：
S100：在源极、漏极以及栅极上施加电压
根据本发明的实施例，在该步骤中，分别在源极、漏极以及栅极上施加电压。其中，施加在源极、漏极上的电压可以为固定电压，例如，可以在源极施加0V电压，在漏极施加15V电压。栅极电压可以在-20～20V范围内进行扫描。
S200：检测漏极电流
根据本发明的实施例，在该步骤中，在对栅极电压进行扫描的同时，检测漏极的电流。该测试方法可以更好地模拟显示区薄膜晶体管在实际工作中的环境，从而可以提高测试结果的准确性。
参考图5，根据本发明的实施例，该方法可以进一步包括：
S10：使第二电极层上分压模拟公共电极电压
如前所述，该方法所采用的薄膜晶体管测试元件组可以为前面描述的薄膜晶体管测试元件组。因此，该方法测试的元件组中，可以包括第一电阻以及第二电阻。关于第一电阻、第二电阻的设置位置以及作用原理，前面已经进行了详细的描述，在此不再赘述。根据本发明的实施例，在该步骤中，在可以利用第一电阻以及第二电阻，使得第二电极层具有一定的分压，并综合施加在源极、漏极的电压，并对第一电阻以及第二电阻的阻值进行设计，使得第二电极层上的分压，能够模拟阵列基板上公共电极的电压。由此，可以进一步提高该方法进行测试的准确性。
总的来说，该方法具有测试结果准确可信、测试方法简单等优点的至少之一。
在本发明的描述中，术语“上”、“下”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明而不是要求本发明必须以特定的方位构造和操作，因此不能理解为对本发明的限制。
在本说明书的描述中，参考术语“一个实施例”、“另一个实施例”等的描述意指结合该实施例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。
尽管上面已经示出和描述了本发明的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本发明的限制，本领域的普通技术人员在本发明的范围内可以对上述实施例进行变化、修改、替换和变型。

Claims (10)

1.一种薄膜晶体管测试元件组，其特征在于，包括：
衬底；
薄膜晶体管，所述薄膜晶体管设置在所述衬底上，所述薄膜晶体管包括有源层、源极、漏极以及栅极；
遮光层，所述遮光层设置在所述有源层远离所述衬底的一侧，所述遮光层与所述有源层对应设置；
第一电极层，所述第一电极层与所述漏极相连；以及
第二电极层，所述第二电极层绝缘设置在所述第一电极层远离所述衬底的一侧，所述第二电极与所述漏极以及所述源极的至少之一相连。
2.根据权利要求1所述的薄膜晶体管测试元件组，其特征在于，进一步包括：第一电阻，所述第一电阻设置在所述漏极以及所述第二电极层之间。
3.根据权利要求1所述的薄膜晶体管测试元件组，其特征在于，进一步包括：第二电阻，所述第二电阻设置在所述源极以及所述第二电极层之间。
4.根据权利要求1所述的薄膜晶体管测试元件组，其特征在于，所述衬底为阵列基板衬底。
5.根据权利要求1所述的薄膜晶体管测试元件组，其特征在于，所述薄膜晶体管进一步包括：
绝缘层，所述绝缘层设置在所述源极、所述漏极以及所述第一电极层远离所述衬底的一侧，所述遮光层是由添加有黑色染料的所述绝缘层构成的。
6.根据权利要求1所述的薄膜晶体管测试元件组，其特征在于，所述遮光层是由黑色树脂形成的。
7.一种阵列基板，其特征在于，包括权利要求1-6任一项所述的薄膜晶体管测试元件组。
8.一种薄膜晶体管测试元件组测试方法，其特征在于，所述薄膜晶体管测试元件组包括：薄膜晶体管，所述薄膜晶体管包括有源层、源极、漏极以及栅极；遮光层，所述遮光层设置在所述有源层远离所述衬底的一侧，所述遮光层与所述有源层对应设置；第一电极层，所述第一电极层与所述漏极相连；以及第二电极层，所述第二电极层绝缘设置在所述第一电极层远离所述衬底的一侧，所述第二电极与所述漏极相连，
所述方法包括：分别在所述源极、所述漏极以及所述栅极上施加电压，并检测所述漏极的电流。
9.根据权利要求8所述的方法，其特征在于，进一步包括：
在所述第二电极层以及所述漏极之间设置第一电阻，以便所述第二电极层上的分压，能够模拟阵列基板上公共电极的电压。
10.根据权利要求8所述的方法，其特征在于，进一步包括：
在所述第二电极层以及所述源极之间设置第二电阻，以便所述第二电极层上的分压，能够模拟阵列基板上公共电极的电压。
CN201710385385.1A 2017-05-26 2017-05-26 薄膜晶体管测试元件组、测试方法及阵列基板 Expired - Fee Related CN107121628B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201710385385.1A CN107121628B (zh) 2017-05-26 2017-05-26 薄膜晶体管测试元件组、测试方法及阵列基板
PCT/CN2018/080708 WO2018214637A1 (zh) 2017-05-26 2018-03-27 薄膜晶体管测试装置、测试方法及阵列基板
US16/099,345 US20210041491A1 (en) 2017-05-26 2018-03-27 Device for thin film transistor test, test method, and array panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710385385.1A CN107121628B (zh) 2017-05-26 2017-05-26 薄膜晶体管测试元件组、测试方法及阵列基板

Publications (2)

Publication Number Publication Date
CN107121628A true CN107121628A (zh) 2017-09-01
CN107121628B CN107121628B (zh) 2019-11-05

Family

ID=59728748

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710385385.1A Expired - Fee Related CN107121628B (zh) 2017-05-26 2017-05-26 薄膜晶体管测试元件组、测试方法及阵列基板

Country Status (3)

Country Link
US (1) US20210041491A1 (zh)
CN (1) CN107121628B (zh)
WO (1) WO2018214637A1 (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018214637A1 (zh) * 2017-05-26 2018-11-29 京东方科技集团股份有限公司 薄膜晶体管测试装置、测试方法及阵列基板
CN110031738A (zh) * 2019-04-04 2019-07-19 深圳市华星光电半导体显示技术有限公司 测试元件组及其操作方法
CN110379347A (zh) * 2019-07-25 2019-10-25 云谷（固安）科技有限公司 屏体虚设器件检测方法和装置
CN110596027A (zh) * 2019-10-14 2019-12-20 京东方科技集团股份有限公司 测量薄膜掺杂比例的装置及测量方法
CN112731092A (zh) * 2020-12-15 2021-04-30 哈尔滨理工大学 一种有机薄膜晶体管的测试系统
CN115621253A (zh) * 2022-09-28 2023-01-17 惠科股份有限公司 显示面板、阵列基板和测试方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116794866B (zh) * 2023-06-29 2024-05-10 京东方科技集团股份有限公司 显示面板、显示装置及母板

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090267071A1 (en) * 2008-04-23 2009-10-29 Wei-Chuan Lin Pixel layout structure for raising capability of detecting amorphous silicon residue defects and method for manufacturing the same
CN102944959A (zh) * 2012-11-20 2013-02-27 京东方科技集团股份有限公司 阵列基板、其制作方法、其测试方法及显示装置
CN103246092A (zh) * 2013-04-28 2013-08-14 京东方科技集团股份有限公司 阵列基板及显示装置
CN104238215A (zh) * 2014-08-28 2014-12-24 京东方科技集团股份有限公司 阵列基板、显示面板及显示装置
CN105759526A (zh) * 2016-05-20 2016-07-13 深圳市华星光电技术有限公司 Coa型液晶显示面板

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100662780B1 (ko) * 2002-12-18 2007-01-02 엘지.필립스 엘시디 주식회사 테스트화소를 구비한 액정표시장치 및 이를 이용한 블랙 매트릭스를 제작하는 방법
CN101677094B (zh) * 2008-09-17 2011-06-29 北京京东方光电科技有限公司 Tft性能测试装置及其制造方法和tft性能测试方法
JP5026470B2 (ja) * 2009-05-27 2012-09-12 シャープ株式会社 液晶表示装置用基板及びそれを備えた液晶表示装置
US9348182B2 (en) * 2012-11-08 2016-05-24 Sharp Kabushiki Kaisha Active matrix substrate and display device
CN107121628B (zh) * 2017-05-26 2019-11-05 京东方科技集团股份有限公司 薄膜晶体管测试元件组、测试方法及阵列基板

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090267071A1 (en) * 2008-04-23 2009-10-29 Wei-Chuan Lin Pixel layout structure for raising capability of detecting amorphous silicon residue defects and method for manufacturing the same
CN102944959A (zh) * 2012-11-20 2013-02-27 京东方科技集团股份有限公司 阵列基板、其制作方法、其测试方法及显示装置
CN103246092A (zh) * 2013-04-28 2013-08-14 京东方科技集团股份有限公司 阵列基板及显示装置
CN104238215A (zh) * 2014-08-28 2014-12-24 京东方科技集团股份有限公司 阵列基板、显示面板及显示装置
CN105759526A (zh) * 2016-05-20 2016-07-13 深圳市华星光电技术有限公司 Coa型液晶显示面板

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018214637A1 (zh) * 2017-05-26 2018-11-29 京东方科技集团股份有限公司 薄膜晶体管测试装置、测试方法及阵列基板
CN110031738A (zh) * 2019-04-04 2019-07-19 深圳市华星光电半导体显示技术有限公司 测试元件组及其操作方法
CN110379347A (zh) * 2019-07-25 2019-10-25 云谷（固安）科技有限公司 屏体虚设器件检测方法和装置
CN110379347B (zh) * 2019-07-25 2023-01-24 云谷（固安）科技有限公司 屏体虚设器件检测方法和装置
CN110596027A (zh) * 2019-10-14 2019-12-20 京东方科技集团股份有限公司 测量薄膜掺杂比例的装置及测量方法
CN110596027B (zh) * 2019-10-14 2022-09-09 京东方科技集团股份有限公司 测量薄膜掺杂比例的装置及测量方法
CN112731092A (zh) * 2020-12-15 2021-04-30 哈尔滨理工大学 一种有机薄膜晶体管的测试系统
CN115621253A (zh) * 2022-09-28 2023-01-17 惠科股份有限公司 显示面板、阵列基板和测试方法
CN115621253B (zh) * 2022-09-28 2024-04-19 惠科股份有限公司 显示面板、阵列基板和测试方法

Also Published As

Publication number Publication date
WO2018214637A1 (zh) 2018-11-29
US20210041491A1 (en) 2021-02-11
CN107121628B (zh) 2019-11-05

Similar Documents

Publication Publication Date Title
CN107121628A (zh) 薄膜晶体管测试元件组、测试方法及阵列基板
US20190294290A1 (en) Display substrate and short-circuit detecting method thereof, and display device
CN103246092B (zh) 阵列基板及显示装置
US11361690B2 (en) Display substrate and method for detecting the same, and display device
CN102645799A (zh) 一种液晶显示器件、阵列基板和彩膜基板及其制造方法
CN101221330A (zh) 液晶显示装置
CN107621857A (zh) 一种显示屏、电子设备及光强检测方法
CN106909001B (zh) 液晶显示面板及其制造方法、阵列基板
CN107479759A (zh) 一种压力触控显示面板、检测方法及显示装置
CN208157016U (zh) 一种显示面板及其测试电路
CN107015387A (zh) 一种用于阵列基板的测试线路
CN106338855A (zh) 标记像素单元、应用其的显示装置及制作显示装置的方法
WO2014146349A1 (zh) 阵列基板及显示装置
CN107037641A (zh) 阵列基板、显示面板和显示装置
CN109839767A (zh) 一种阵列基板、显示面板及显示装置
CN107507592A (zh) 显示装置及其控制方法
CN110488547A (zh) 显示面板
CN103969853A (zh) 阵列基板及其检测方法和检测装置
CN107068696A (zh) 一种阵列基板和阵列基板的制作方法
CN208477888U (zh) 显示面板和显示装置
CN108873404A (zh) 测量显示面板亮度的方法
CN105589234B (zh) 一种面板的检测方法及其检测系统
CN109032405A (zh) 一种显示面板、显示装置及显示面板的制作方法
CN104425545B (zh) 显示装置
CN104238215A (zh) 阵列基板、显示面板及显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20191105

Termination date: 20210526

CF01 Termination of patent right due to non-payment of annual fee