CN103178091B - 横向扩散金属氧化物半导体晶体管的制造方法 - Google Patents

横向扩散金属氧化物半导体晶体管的制造方法 Download PDF

Info

Publication number
CN103178091B
CN103178091B CN201110436204.6A CN201110436204A CN103178091B CN 103178091 B CN103178091 B CN 103178091B CN 201110436204 A CN201110436204 A CN 201110436204A CN 103178091 B CN103178091 B CN 103178091B
Authority
CN
China
Prior art keywords
substrate
type
drain
region
barrier structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110436204.6A
Other languages
English (en)
Other versions
CN103178091A (zh
Inventor
邓永平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201110436204.6A priority Critical patent/CN103178091B/zh
Publication of CN103178091A publication Critical patent/CN103178091A/zh
Application granted granted Critical
Publication of CN103178091B publication Critical patent/CN103178091B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明提供了一种横向扩散金属氧化物半导体晶体管及其制造方法，在刻蚀形成栅极时，在原有漏极区域衬底上保留部分多晶硅作为阻挡结构，因此在离子注入形成源漏极时，由于阻挡结构的存在，会在衬底形成两个不连续的漏极区域，以远离栅极的漏极区域作为漏极端，且由于阻挡结构使得进入衬底形成漏极区域的离子注入剂量、深度以及浓度会相应减小，因而，使得LDMOS漏到源的击穿电压增大，达到缩小LDMOS尺寸的同时，提高击穿电压的目的。

Description

横向扩散金属氧化物半导体晶体管的制造方法
技术领域
本发明涉及半导体器件及其制造领域，尤其涉及一种横向扩散金属氧化物半导体晶体管的制造方法。
背景技术
横向扩散金属氧化物半导体晶体管(LaterallyDiffusedMetalOxidesemiconductor，LDMOS)在集成电路设计与制造中有着重要地位。例如高压横向扩散N型金属氧化物半导体晶体管(HVLDNMOS)便被广泛使用在薄膜晶体管液晶显示屏的驱动芯片中。
现有的LDMOS结构，以LDNMOS为例，如图1所示，LDNMOS包括P型单晶Si衬底1以及在衬底1上形成的栅氧化层2和多晶硅栅极3。在P型单晶Si衬底中具有包括形成了源区5的P阱4，P阱4可通过诸如硼的任何P型元素的离子注入或扩散来形成，源区5通过诸如砷的任何N型元素的离子注入或扩散来形成。在P型单晶Si衬底1中还具有包括形成了漏区7的N-漂移区6，N-漂移区6是通过类似砷元素轻度掺杂扩散形成的，漏区7是通过类似的砷注入形成的，多晶硅栅极3对应的设置在N-漂移区6和P阱4上方。
当预制的栅极电压施加在多晶硅栅极3上时，P阱4中存在的少数载流子(电子)被吸引向栅极3，因而形成沟道区，沟道区将源区5连接到N-漂移区6。当源漏电压施加与LDNMOS时，源区5中存在的电子通过沟道区和N-漂移区到达漏区7，使得LDNMOS导通。
因此，为了使LDNMOS可以在高压下进行工作而不被击穿，LDNMOS的基本结构构成即是在普通MOS结构基础上拉开漏极区到沟道区的距离，使得电压在漂移区逐渐压降，以增大漏极区到沟道区以及漏极到源极的击穿电压，以实现能够承载高压的目的。
随着集成电路及半导体器件的小型化，尤其是当晶体管制造进入65nm节点以后，LDMOS的击穿电压一般都在12V以下，如何在小尺寸下提高击穿(berakdown)是亟待解决的问题。
发明内容
本发明提供了一种横向扩散金属氧化物半导体晶体管及其制造方法，在实现了横向扩散金属氧化物半导体晶体管小型化的同时，提高了横向扩散金属氧化物半导体晶体管的击穿电压。
本发明采用的技术手段如下：一种横向扩散金属氧化物半导体晶体管，包括第一导电类型衬底以及在第一导电类型衬底上依次形成的栅氧化层及多晶硅栅极；所述第一导电类型衬底包括第一导电类型的深阱区和第二导电类型的漂移区，所述第一导电类型的深阱区中设置有源极，所述第二导电类型的漂移区中设置有漏极区域；其特征在于，所述漏极区域包括不连续的第一漏极区域及第二漏极区域，且在所述远离栅极结构的第二漏极区域上形成有漏极。
进一步，所述第一导电类型为P型，所述第二导电类型为N型；或者所述第一导电类型为N型，所述第二导电类型为P型。
本发明还提供了一种横向扩散金属氧化物半导体晶体管的制造方法，包括：
提供第一导电类型衬底；
在所述第一导电类型衬底中形成第二导电类型的漂移区和第一导电类型的深阱区；
在所述衬底上依次沉积栅氧化层和多晶硅层；
在所述多晶硅层上形成图案化光刻胶，以图案化光刻胶作为掩膜刻蚀多晶硅层及栅氧化层形成栅极结构及阻挡结构，所述阻挡结构位于所述漂移区对应漏极位置的衬底上，并在所述栅极结构和阻挡结构外侧形成侧壁，以暴露位于所述深阱区对应源极位置的衬底，和部分对应漏极位置的衬底；
以所述栅极结构、阻挡结构及侧壁作为阻挡对衬底进行第二导电类型离子注入，形成源极区域，以及由所述阻挡结构及其侧壁分隔而形成的不连续的第一漏极区域及第二漏极区域，并在所述源极区域上形成源极，在所述远离栅极结构的第二漏极区域上形成漏极。
进一步，所述第一导电类型为P型，所述第二导电类型为N型；或者所述第一导电类型为N型，所述第二导电类型为P型。
进一步，所述阻挡结构的宽度为0.13μm；所述阻挡结构距栅极结构的距离为0.14μm。
采用本发明的方法制作的LDMOS，在刻蚀形成栅极时，在原有漏极区域衬底上保留部分多晶硅作为阻挡结构，因此在离子注入形成源漏极时，由于阻挡结构的存在，会在衬底形成两个不连续的漏极区域，以远离栅极的漏极区域作为漏极端，且由于阻挡结构使得进入衬底形成漏极区域的离子注入剂量、深度以及浓度会相应减小，因而，使得LDMOS漏到源的击穿电压增大，达到缩小LDMOS尺寸的同时，提高击穿电压的目的。
附图说明
图1为现有技术LDNMOS结构示意图；
图2为为本发明横向扩散金属氧化物半导体晶体管制造方法流程图；
图3a至图3d为本发明横向扩散金属氧化物半导体晶体管制造流程结构示意图。
具体实施方式
以下结合附图对本发明的原理和特征进行描述，所举实例只用于解释本发明，并非用于限定本发明的范围。
本发明提供了一种横向扩散金属氧化物半导体晶体管的制造方法，如图2所示，包括：
提供第一导电类型衬底；
在所述第一导电类型衬底中形成第二导电类型的漂移区和第一导电类型的深阱区；
在所述衬底上依次沉积栅氧化层和多晶硅层；
在所述多晶硅层上形成图案化光刻胶，以图案化光刻胶作为掩膜刻蚀多晶硅层及栅氧化层形成栅极结构及阻挡结构，所述阻挡结构位于所述漂移区对应漏极位置的衬底上，并在所述栅极结构和阻挡结构外侧形成侧壁，以暴露位于所述深阱区对应源极位置的衬底，和部分对应漏极位置的衬底；
以所述栅极结构、阻挡结构及侧壁作为阻挡对衬底进行第二导电类型离子注入，形成源极区域，以及由所述阻挡结构及其侧壁分隔而形成的不连续的第一漏极区域及第二漏极区域，并在所述源极区域上形成源极，在所述远离栅极结构的第二漏极区域上形成漏极。
以下结合附图3a～图3d，以制作65nm节点的LDNMOS为例具体说明本发明方法的实现过程：
如图3a所示，提供P型单晶Si衬底11，并在单晶Si衬底11中形成P阱14和N-漂移区16；
参照图3b，在P型衬底11上依次形成的栅氧化层12及多晶硅栅极13，并在多晶硅层13上形成图案化的光刻胶19，图案化的光刻胶19覆盖了预设的栅极区域，以及漏极区域的一部分；
如图3c所示，以图案化的光刻胶19为掩膜，刻蚀多晶硅层13及栅氧化层12形成栅极结构及阻挡结构20，作为优选的，阻挡结构20的宽度为0.13μm，阻挡结构20距栅极结构的距离为0.14μm；在栅极结构及阻挡结构20外侧形成侧壁21，暴露出对应预定的源极位置的衬底a部分，对应漏极位置的衬底b部分和c部分；
如图3d所示，以栅极结构、阻挡结构20及侧壁21作为阻挡对衬底进行离子注入，形成源极区域15，以及由阻挡结构20及其侧壁分隔而形成的不连续的第一漏极区域17及第二漏极区域18，并在源极区域15上形成源极S，在所述远离栅极结构的第二漏极区域18上形成漏极D。
本发明还提供了一种LDMOS结构，包括第一导电类型衬底以及在第一导电类型衬底上依次形成的栅氧化层及多晶硅栅极；第一导电类型衬底包括第一导电类型的深阱区和第二导电类型的漂移区，第一导电类型的深阱区中设置有源极，第二导电类型的漂移区中设置有漏极区域；其中，漏极区域包括不连续的第一漏极区域及第二漏极区域，且在远离栅极结构的第二漏极区域上形成有漏极。当LDMOS为LDNMOS时，第一导电类型为P型，第二导电类型为N型。
需要说明的是，本领域技术人员可根据本发明方法及结构内容制作LDPMOS，其仅需将第一导电类型设置为N型，第二导电类型设置为P型。因此LDPMOS也同样为本发明所保护的范围之列。
采用本发明的方法制作的LDMOS，在刻蚀形成栅极时，在原有漏极区域衬底上保留部分多晶硅作为阻挡结构，因此在离子注入形成源漏极时，由于阻挡结构的存在，会在衬底形成两个不连续的漏极区域，以远离栅极的漏极区域作为漏极端，且由于阻挡结构使得进入衬底形成漏极区域的离子注入剂量、深度以及浓度会相应减小，因而，使得LDMOS漏到源的击穿电压增大，达到缩小LDMOS尺寸的同时，提高击穿电压的目的。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明保护的范围之内。

Claims (3)

1.一种横向扩散金属氧化物半导体晶体管的制造方法，包括：
提供第一导电类型衬底；
在所述第一导电类型衬底中形成第二导电类型的漂移区和第一导电类型的深阱区；
在所述衬底上依次沉积栅氧化层和多晶硅层；
在所述多晶硅层上形成图案化光刻胶，以图案化光刻胶作为掩膜刻蚀多晶硅层及栅氧化层形成栅极结构及阻挡结构，所述阻挡结构位于所述漂移区对应漏极位置的衬底上，并在所述栅极结构和阻挡结构外侧形成侧壁，以暴露位于所述深阱区对应源极位置的衬底，和部分对应漏极位置的衬底；
以所述栅极结构、阻挡结构及侧壁作为阻挡对衬底进行第二导电类型离子注入，形成源极区域，以及由所述阻挡结构及其侧壁分隔而形成的不连续的第一漏极区域及第二漏极区域，并在所述源极区域上形成源极，在所述远离栅极结构的第二漏极区域上形成漏极。
2.根据权利要求1所述的方法，其特征在于，所述第一导电类型为P型，所述第二导电类型为N型；或者所述第一导电类型为N型，所述第二导电类型为P型。
3.根据权利要求1或2所述的方法，其特征在于，所述阻挡结构的宽度为0.13μm；所述阻挡结构距栅极结构的距离为0.14μm。
CN201110436204.6A 2011-12-22 2011-12-22 横向扩散金属氧化物半导体晶体管的制造方法 Active CN103178091B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201110436204.6A CN103178091B (zh) 2011-12-22 2011-12-22 横向扩散金属氧化物半导体晶体管的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110436204.6A CN103178091B (zh) 2011-12-22 2011-12-22 横向扩散金属氧化物半导体晶体管的制造方法

Publications (2)

Publication Number Publication Date
CN103178091A CN103178091A (zh) 2013-06-26
CN103178091B true CN103178091B (zh) 2016-02-03

Family

ID=48637838

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110436204.6A Active CN103178091B (zh) 2011-12-22 2011-12-22 横向扩散金属氧化物半导体晶体管的制造方法

Country Status (1)

Country Link
CN (1) CN103178091B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111370491B (zh) * 2020-04-22 2024-01-19 上海华虹宏力半导体制造有限公司 开关ldmos器件及制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6100159A (en) * 1997-11-06 2000-08-08 Advanced Micro Devices, Inc. Quasi soi device
CN101752370A (zh) * 2008-12-04 2010-06-23 索尼株式会社 晶体管型保护器件和半导体集成电路
CN102148253A (zh) * 2010-02-08 2011-08-10 台湾积体电路制造股份有限公司 半导体元件及其制作方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7560324B2 (en) * 2004-07-08 2009-07-14 Texas Instruments Incorporated Drain extended MOS transistors and methods for making the same
US20110079848A1 (en) * 2008-05-28 2011-04-07 Nxp B.V. Semiconductor device with dummy gate electrode and corresponding integrated circuit and manufacturing method

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6100159A (en) * 1997-11-06 2000-08-08 Advanced Micro Devices, Inc. Quasi soi device
CN101752370A (zh) * 2008-12-04 2010-06-23 索尼株式会社 晶体管型保护器件和半导体集成电路
CN102148253A (zh) * 2010-02-08 2011-08-10 台湾积体电路制造股份有限公司 半导体元件及其制作方法

Also Published As

Publication number Publication date
CN103178091A (zh) 2013-06-26

Similar Documents

Publication Publication Date Title
US11152459B2 (en) Lateral MOSFET with buried drain extension layer
CN104040693B (zh) 一种金属氧化物tft器件及制造方法
US9431252B2 (en) Tunneling field effect transistor (TFET) formed by asymmetric ion implantation and method of making same
TWI517267B (zh) Vertical double diffusion field effect transistor and its manufacturing method
US20160351704A1 (en) Nldmos device and method for manufacturing the same
US9209298B2 (en) Metal-oxide-semiconductor field-effect transistor with extended gate dielectric layer
CN103560153B (zh) 一种隧穿场效应晶体管及其制备方法
JP6986553B2 (ja) 接合電界効果トランジスタと統合されたデバイスおよび該デバイスを製造するための方法
CN103872054B (zh) 一种集成器件及其制造方法、分立器件、cdmos
JP2019530213A (ja) デプレッションモード接合電界効果トランジスタと統合されたデバイスおよび該デバイスを製造するための方法
US10790387B2 (en) High voltage LDMOS transistor and methods for manufacturing the same
CN101901786B (zh) 包含dmos晶体管的集成电路的制备方法
CN103178091B (zh) 横向扩散金属氧化物半导体晶体管的制造方法
CN102104023B (zh) Bcd工艺中的自对准高压cmos制造工艺方法
CN103928342B (zh) 一种硅纳米线隧穿场效应晶体管及其制作方法
CN103094337B (zh) Ldnmos结构及其制造方法
CN102263034B (zh) Bcd工艺中的高压mos晶体管结构及其制造方法
CN102956489B (zh) 沟槽晶体管的制造方法
CN103325834B (zh) 晶体管及其沟道长度的形成方法
CN103177964A (zh) 带选择性浅槽通孔的ldmos及其制备方法
CN104681605B (zh) 功率mos管的结构及其制造方法
CN105322023B (zh) 结场效晶体管
CN104576375A (zh) Ldmos及其制造方法
CN104659103A (zh) N型ldmos器件及工艺方法
CN106033726A (zh) 场效应晶体管的制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant