CN103177988A - 用于接合半导体芯片的设备 - Google Patents

用于接合半导体芯片的设备 Download PDF

Info

Publication number
CN103177988A
CN103177988A CN201210568302XA CN201210568302A CN103177988A CN 103177988 A CN103177988 A CN 103177988A CN 201210568302X A CN201210568302X A CN 201210568302XA CN 201210568302 A CN201210568302 A CN 201210568302A CN 103177988 A CN103177988 A CN 103177988A
Authority
CN
China
Prior art keywords
substrate
semiconductor chip
rail
wafer
equipment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201210568302XA
Other languages
English (en)
Other versions
CN103177988B (zh
Inventor
黄二星
李正澈
金宰弘
郑泰敬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN103177988A publication Critical patent/CN103177988A/zh
Application granted granted Critical
Publication of CN103177988B publication Critical patent/CN103177988B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/17—Surface bonding means and/or assemblymeans with work feeding or handling means
    • Y10T156/1702—For plural parts or plural areas of single part
    • Y10T156/1744—Means bringing discrete articles into assembled relationship
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/17—Surface bonding means and/or assemblymeans with work feeding or handling means
    • Y10T156/1702—For plural parts or plural areas of single part
    • Y10T156/1744—Means bringing discrete articles into assembled relationship
    • Y10T156/1746—Plural lines and/or separate means assembling separate sandwiches
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/17—Surface bonding means and/or assemblymeans with work feeding or handling means
    • Y10T156/1702—For plural parts or plural areas of single part
    • Y10T156/1744—Means bringing discrete articles into assembled relationship
    • Y10T156/1751—At least three articles
    • Y10T156/1761—Stacked serially
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/17—Surface bonding means and/or assemblymeans with work feeding or handling means
    • Y10T156/1702—For plural parts or plural areas of single part
    • Y10T156/1744—Means bringing discrete articles into assembled relationship
    • Y10T156/1776—Means separating articles from bulk source

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)
  • Wire Bonding (AREA)

Abstract

本发明提供用于接合半导体芯片的设备，该设备可包括：传送轨，配置为传送基板；装载构件，配置为将基板装载到传送轨上；卸载构件，配置为从传送轨卸载基板；第一晶片供应单元，配置为供应包括半导体芯片的第一晶片；和/或接合单元，配置为将半导体芯片接合到基板。一种用于接合半导体芯片的设备可包括：传送轨，配置为传送基板；装载构件，配置为将基板装载到传送轨上；卸载构件，配置为从传送轨卸载基板；缓冲构件，位于传送轨的一侧，缓冲构件配置为临时接收通过装载构件装载的基板；第一晶片供应单元，配置为供应包括半导体芯片的第一晶片；和/或接合单元，配置为将半导体芯片接合到基板。

Description

用于接合半导体芯片的设备
技术领域
示范实施例可涉及用于接合半导体芯片的设备。示范实施例还可涉及用于在诸如印刷电路板和/或引线框架的基板上接合（bonding）半导体芯片的设备。
背景技术
通常，半导体器件可通过以下工艺制造：在晶片上根据半导体器件的特性形成图案的制造工艺（FAB）、测试形成在晶片上的图案的电特性的电芯片筛选（EDS）工艺、及从晶片制造各个芯片的封装工艺。封装工艺的管芯（die）接合工艺指的是将晶片分开成管芯以及将分开的管芯接合在诸如引线框架或印刷电路板的基板上的工艺。
发明内容
一些示范实施例可提供能够改善管芯接合工艺的生产率的、用于接合半导体芯片的设备。
在一些示范实施例中，一种用于接合半导体芯片的设备可包括：传送轨，配置为传送基板；装载构件，配置为将所述基板装载到所述传送轨上；卸载构件，配置为从所述传送轨卸载所述基板；第一晶片供应单元，配置为供应包括第一半导体芯片的第一晶片；和/或接合单元，配置为将所述第一半导体芯片接合到所述基板。
在一些示范实施例中，每个所述装载构件和每个所述卸载构件可配成对。每个对可与所述传送轨的端部相邻。
在一些示范实施例中，每个所述装载构件可与所述传送轨的第一端相邻。每个所述卸载构件可与所述传送轨的第二端相邻。
在一些示范实施例中，所述装载构件可配置为将不同类型的基板装载到所述传送轨上。所述第一半导体芯片可根据所述第一半导体芯片的特性被分类。所述接合单元还可配置为将所述分类的第一半导体芯片接合到所述不同类型的基板上。
在一些示范实施例中，所述装载构件还可配置为将相同类型的基板装载到所述传送轨上。当所述接合单元将所述第一半导体芯片接合到装载在所述传送轨中的第一传送轨上的所述基板时，装载在所述传送轨中的第二传送轨上的所述基板可准备就绪。
在一些示范实施例中，所述设备还可包括：第二晶片供应单元，配置为供应包括第二半导体芯片的第二晶片。所述装载构件还可配置为将相同类型的基板装载到所述传送轨上。所述接合单元还可配置为将所述第一半导体芯片和所述第二半导体芯片叠置在所述基板上。
在一些示范实施例中，所述设备还可包括：第二晶片供应单元，配置为供应包括第二半导体芯片的第二晶片。所述装载构件还可配置为将不同类型的基板装载到所述传送轨上。所述第一半导体芯片可根据所述第一半导体芯片的特性被分类。所述接合单元还可配置为将所述分类的第一半导体芯片接合到所述不同类型的基板，然后所述接合单元还可配置为将所述第二半导体芯片接合到所述第一半导体芯片。
在一些示范实施例中，一种用于接合半导体芯片的设备可包括：传送轨，配置为传送基板；装载构件，配置为将所述基板装载到所述传送轨上；卸载构件，配置为从所述传送轨卸载所述基板；缓冲构件，位于所述传送轨的侧部，所述缓冲构件配置为临时接收通过所述装载构件装载的所述基板；第一晶片供应单元，配置为供应包括第一半导体芯片的第一晶片；和/或接合单元，配置为将所述第一半导体芯片接合到所述基板。
在一些示范实施例中，所述装载构件可与所述传送轨的第一端相邻。所述卸载构件可与所述传送轨的第二端相邻。
在一些示范实施例中，所述装载构件可配置为将不同类型的基板装载到所述传送轨上。所述第一半导体芯片可根据所述第一半导体芯片的特性被分类。当所述接合单元将所述分类的第一半导体芯片的其中之一接合到第一类型的所述基板时，所述缓冲构件还配置为临时接收第二类型的所述基板。
在一些示范实施例中，所述设备还包括：第二晶片供应单元，配置为供应包括第二半导体芯片的第二晶片。所述装载构件还可配置为将相同类型的基板装载到所述传送轨上。所述接合单元还可配置为将所述第一半导体芯片和所述第二半导体芯片叠置在所述基板上。
在一些示范实施例中，一种用于接合半导体芯片的设备可包括：第一传送轨，配置为传送第一基板；第一装载构件，配置为将所述第一基板装载到所述第一传送轨上；第一卸载构件，配置为从所述第一传送轨卸载所述第一基板；第二传送轨，配置为传送第二基板；第二装载构件，配置为将所述第二基板装载到所述第二传送轨上；第二卸载构件，配置为从所述第二传送轨卸载所述第二基板；第一晶片供应单元，配置为供应包括第一半导体芯片的第一晶片；和/或接合单元，配置为将所述第一半导体芯片接合到所述第一基板和第二基板。
在一些示范实施例中，所述第一传送轨和所述第二传送轨可布置成直线。所述第一装载构件和所述第一卸载构件可以在所述第二传送轨的以所述第一传送轨为中心的相对侧配成对。所述第二装载构件和所述第二卸载构件可以在所述第一传送轨的以所述第二传送轨为中心的相对侧配成对。
在一些示范实施例中，所述第一传送轨和所述第二传送轨可以彼此平行。所述第一装载构件可与所述第一传送轨的第一端相邻。所述第一卸载构件可与所述第一传送轨的第二端相邻。所述第二装载构件可与所述第二传送轨的第一端相邻。所述第二卸载构件可与所述第二传送轨的第二端相邻。
在一些示范实施例中，所述设备还可包括：第二晶片供应单元，配置为供应包括第二半导体芯片的第二晶片。所述接合单元还可配置为将所述第二半导体芯片接合到所述第一半导体芯片。
在一些示范实施例中，一种用于接合半导体芯片的设备可包括：第一和第二传送轨，配置为传送基板；第一装载构件，配置为将所述基板装载到所述第一传送轨上；第二装载构件，配置为将所述基板装载到所述第二传送轨上；第一卸载构件，配置为从所述第一传送轨卸载所述基板；第二卸载构件，配置为从所述第二传送轨卸载所述基板；第一晶片供应单元，配置为供应包括第一半导体芯片的第一晶片；和/或接合单元，配置为将所述第一半导体芯片接合到所述基板。
在一些示范实施例中，所述第一传送轨和所述第二传送轨可彼此成一直线。
在一些示范实施例中，所述第一装载构件和所述第一卸载构件可靠近所述第一传送轨的相同端。
在一些示范实施例中，所述第二装载构件和所述第二卸载构件可靠近所述第二传送轨的相同端。
在一些示范实施例中，所述第一传送轨和所述第二传送轨可彼此平行。
在一些示范实施例中，所述第一装载构件和所述第一卸载构件可靠近所述第一传送轨的相反端。
在一些示范实施例中，所述第二装载构件和所述第二卸载构件可靠近所述第二传送轨的相反端。
在一些示范实施例中，所述设备还可包括：第二晶片供应单元，配置为供应包括第二半导体芯片的第二晶片。所述接合单元还可配置为将所述第二半导体芯片接合到所述第一半导体芯片。
在一些示范实施例中，所述设备还可包括：第二晶片供应单元，配置为供应包括第二半导体芯片的第二晶片。所述接合单元还可配置为将所述第一半导体芯片和所述第二半导体芯片叠置在所述基板上。
附图说明
从下面结合附图对示范实施例的详细描述，上述和/或其他方面及优点将变得更明显和更易于理解，附图中：
图1是平面图，示出根据一些示范实施例的用于接合半导体芯片的设备；
图2是平面图，示出根据一些示范实施例的用于接合半导体芯片的设备；
图3是平面图，示出根据一些示范实施例的用于接合半导体芯片的设备；
图4是平面图，示出根据一些示范实施例的用于接合半导体芯片的设备；
图5是平面图，示出根据一些示范实施例的用于接合半导体芯片的设备；及
图6是平面图，示出根据一些示范实施例的用于接合半导体芯片的设备。
具体实施方式
现在将参照附图更充分地描述示范实施例。然而，示范实施例能够以很多不同方式实施，并且不应解释为局限于这里提出的实施例。相反，提供这些示范实施例使得本公开彻底和完整，并向本领域技术人员充分传达本发明的范围。为清晰起见，层的厚度和区域可被放大。
将理解，当元件被称为“在”另一部件“上”、“连接到”、“电连接到”或“耦接到”到另一部件时，其可以直接在、连接到、电连接到或耦接到另一部件，或可以存在居间构件。相反，当部件被称为“直接在”、“直接连接到”、“直接电连接到”或“直接耦接到”到另一部件时，则没有居间部件存在。这里使用时，术语“和/或”包括相关所列项的一个或更多的任意和全部组合。
将理解，尽管术语第一、第二、第三等可以在这里用来表示各种元件、部件、区域、层和/或部分，但是这些元件、部件、区域、层和/或部分不应局限于这些术语。这些术语仅用于将一个元件、部件、区域、层和/或部分与另一元件、部件、区域、层和/或部分区别开。例如，第一元件、部件、区域、层和/或部分可以被称为第二元件、部件、区域、层和/或部分而不偏离示范实施例的教导。
为了描述的方便，在此可以使用空间相对关系术语，例如“下面”、“之下”、“下”、“之上”、“上”等，以描述图中所示的一个部件和/或特征相对另一部件和/或特征或者其它（多个）部件和/或（多个）特征的关系。将理解，空间相对关系术语意在包括器件在使用或操作中的除了图中所示的取向之外的不同取向。
这里使用的术语仅用于描述具体示范实施例且无意限制示范实施例。这里使用时，单数形式“一”和“该”意在也包括复数形式，除非上下文另外地清楚描述。还将理解，当在本说明书中使用时，术语“包含”和/或“包括”指定所陈述的特征、整体、步骤、操作、元件和/或部件的存在，但是并不排除一个或更多其它特征、整体、步骤、操作、元件、部件和/或其群组的存在或增加。
除非另外定义，这里使用的所有术语（包括科技术语）具有与示范实施例所属的技术领域的普通技术人员一般理解的意思相同的意思。还将理解，术语，例如通常使用的字典中定义的那些术语，应被理解为具有与它们在相关技术的语境中的意思一致的意思，且不应在理想化或过于正式的意义上来理解，除非这里清楚地这样定义。
现在将参照附图中示出的示范实施例，附图中相同的附图标记可始终表示相同的部件。
第一实施例
图1是平面图，示出根据一些示范实施例的用于接合半导体芯片的设备100。参照图1，用于接合半导体芯片的设备100包括第一和第二传送轨110a和110b、第一和第二装载构件120a和120b、第一和第二卸载构件130a和130b、第一晶片供应单元140、及第一和第二接合单元150a和150b。
第一和第二传送轨110a和110b的纵向方向平行于第一方向I。第一和第二传送轨110a和110b可沿第一方向I布置且可彼此间隔开。其上设置第一和第二基板P1和P2的第一和第二往复移送装置112a和112b可分别被提供到第一和第二传送轨110a和110b。第一和第二往复移送装置112a和112b可通过分别设置在第一和第二传送轨110a和110b上的第一和第二传送夹具114a和114b沿第一方向Ｉ或与第一方向I相反的方向线性移动。
第一装载构件120a将第一基板P1装载在第一传送轨110a上，第一卸载构件130a从第一传送轨110a卸载第一基板P1。第一装载构件120a和第一卸载构件130a可配成对且设置在第一传送轨110a的一侧。例如，第一装载构件120a和第一卸载构件130a可以设置在第二传送轨110b的以第一传送轨110a为中心的相对侧。第一装载构件120a和第一卸载构件130a可沿垂直于第一方向I的第二方向II彼此间隔开。
第一装载构件120a包括第一供应容器122a和第一装载器124a。第一供应容器122a接收第一基板P1。半导体芯片将被接合在第一基板P1上。第一装载器124a顺序地将第一基板P1从第一供应容器122a装载到第一传送轨110a上。第一卸载构件130a包括第一接收容器132a和第一卸载器134a。第一接收容器132a接收其上接合有半导体芯片的第一基板P1。第一卸载器134a从第一传送轨110a卸载具有接合的半导体芯片的第一基板P1，然后第一卸载器134a将具有接合的半导体芯片的第一基板P1装载到第一接收容器132a中。
第二装载构件120b将第二基板P2装载在第二传送轨110b上，第二卸载构件130b从第二传送轨110b卸载第二基板P2。第二装载构件120b和第二卸载构件130b可配成对且设置在第二传送轨110b的一侧。例如，第二装载构件120b和第二卸载构件130b可以设置在第一传送轨110a的以第二传送轨110b为中心的相对侧。第二装载构件120b和第二卸载构件130b的元件可与第一装载构件120a和第一卸载构件130a的元件相同。因此，第二装载构件120b和第二卸载构件130b的详细描述将被省略。这里，在图1中，附图标记122b是第二供应容器，附图标记124b是第二装载器，附图标记132b是第二接收容器，以及附图标记134b是第二卸载器。
第一晶片供应单元140供应包括半导体芯片C的晶片W。第一晶片供应单元140可包括第一晶片盒142、传送机器人144、以及第一带扩展器146。第一晶片盒142可设置在盒支承器（未示出）上。晶片W被接收在第一晶片盒142中。晶片W可以是其上可执行FAB工艺、EDS工艺、背部研磨工艺、和锯切工艺的晶片。换言之，用于切割的紫外线胶带(ultraviolet tape)可接合到晶片W背侧。晶片W的边缘可通过晶片环R支承。传送机器人144可将晶片W从第一晶片盒142取出，然后传送机器人144可将晶片设置在第一带扩展器146上。为了容易地拾取设置在晶片W上的半导体芯片C，第一带扩展器146可扩展晶片环R以延伸用于切割的紫外带。
第一接合单元150a将半导体芯片C接合到第一基板P1。第一接合单元150a可包括第一粘合剂供应器152a和第一管芯接合工具154a。第一粘合剂供应器152a和第一管芯接合工具154a可在第一传送轨的侧部设置成直线。第一粘合剂供应器152a供应粘合剂到第一传送轨110a传送的第一基板P1。粘合剂可以是导电液体粘合剂诸如加银环氧树脂(silver-epoxy)和/或银-玻璃粉(silver-glass)。第一管芯接合工具154a从设置在第一带扩展器146上的晶片W拾取半导体芯片C并将半导体芯片C移动到第一基板P1的粘合剂上。然后，第一管芯接合工具154a向第一基板P1上的粘合剂上的半导体芯片C提供压力，从而将半导体芯片C接合到第一基板P1。在当前实施例中，半导体芯片C可通过粘合剂接合到第一基板P1。然而，示范实施例不限于此。在其它实施例中，半导体芯片C可通过粘合带接合到第一基板P1。
第二接合单元150b将半导体芯片C接合到第二传送轨110b传送的第二基板P2。第二接合单元150b的元件可与第一接合单元150a的元件相同。因此，将省略对第二接合单元150b的元件的详细描述。这里，在图1中，附图标记152b是第二粘合剂供应器，附图标记154b是第二管芯接合工具。
如上所述，第一晶片供应单元140供应其上进行电特性测试（例如，EDS工艺）的晶片W。执行EDS工艺时，晶片W上的半导体芯片被分类成故障半导体芯片和良好半导体芯片。另外，根据测试的电特性，良好半导体芯片可分类成彼此不同的等级。
根据一些示范实施例的用于接合半导体芯片的设备可根据测试等级来分类良好半导体芯片并将分类的良好半导体芯片分别接合到彼此不同的基板。这将更详细地描述。为了容易和方便说明，良好半导体芯片C可根据测试的电特性被分类成第一芯片BIN1和第二芯片BIN2。
第一装载器124a将第一供应容器122a中装载的第一基板P1装载到设置在第一传送轨110a上的第一往复移送装置112a上。第二装载器124b将第二供应容器122b中装载的第二基板P2装载到设置在第二传送轨110b上的第二往复移送装置112b上。
第一粘合剂供应器152a向装载在第一往复移送装置112a上的第一基板P1供应粘合剂。第二粘合剂供应器152b向装载在第二往复移送装置112b上的第二基板P2供应粘合剂。
第一传送夹具114a沿第一方向I在第一传送轨110a上移动第一往复移送装置112a。第二传送夹具114b沿与第一方向I相反的方向在第二传送轨110b上移动第二往复移送装置112b。
第一管芯接合工具154a从晶片W拾取第一芯片BIN1并将第一芯片BIN1移动到第一基板P1上的粘合剂上。然后，第一管芯接合工具154a向第一基板P1上的粘合剂上的第一芯片BIN1提供压力，从而将第一芯片BIN1接合到第一基板P1。第二管芯接合工具154b从晶片W拾取第二芯片BIN2并将第二芯片BIN2移动到第二基板P2上的粘合剂上。然后，第二管芯接合工具154b向第二基板P2上的粘合剂上的第二芯片BIN2提供压力，从而将第二芯片BIN2接合到第二基板P2。
接着，第一传送夹具114a沿与第一方向I相反的方向移动第一往复移送装置112a。第二传送夹具114b沿第一方向I移动第二往复移送装置112b。
第一卸载器134a从第一传送轨110a卸载具有接合的第一芯片BIN1的第一基板P1，然后将第一基板P1装载到第一接收容器132a中。第二卸载器134b从第二传送轨110b卸载具有接合的第二芯片BIN2的第二基板P2，然后将第二基板P2装载到第二接收容器132b中。
接合到第一基板P1的第一芯片BIN1和接合到第二基板P2的第二芯片BIN2可通过后续封装工艺形成为不同类型的封装。不同类型的封装可以根据其用途适当地应用。
第二实施例
图2是平面图，示出根据一些示范实施例的用于接合半导体芯片的设备100’。下面，为了说明的容易和方便，与图1所示的设备100相同的元件的描述将被省略或简要提及。
参照图2，第一晶片供应单元140供应包括第一半导体芯片C1的第一晶片W1。第二晶片供应单元140’供应包括第二半导体芯片C2的第二晶片W2。
第二晶片供应单元140’可包括第二晶片盒142’及第二带扩展器146’。第二晶片盒142’可设置在盒支承器（未示出）上。第二晶片W2被接收在第二晶片盒142’中。传送机器人144可将第二晶片W2从第二晶片盒142’取出然后将第二晶片W2设置在第二带扩展器146’上。为了容易地拾取设置在第二晶片W2上的第二半导体芯片C2，第二带扩展器146’可扩展晶片环R以延伸用于切割的紫外带。
用于接合半导体芯片的设备100’可将相同类型的基板P装载到第一和第二传送轨100a和100b上，然后设备100’可在基板P上叠置第一半导体芯片C1和第二半导体芯片C2。这将更详细地描述。
第一装载器124a将第一供应容器122a中设置的基板P装载到第一传送轨110a上的第一往复移送装置112a上。第二装载器124b将第二供应容器122b中设置的基板P装载到第二传送轨110b上的第二往复移送装置112b上。
第一粘合剂供应器152a向装载在第一往复移送装置112a上的基板P供应粘合剂。第二粘合剂供应器152b向装载在第二往复移送装置112b上的基板P供应粘合剂。
第一传送夹具114a沿第一方向I在第一传送轨110a上移动第一往复移送装置112a。第二传送夹具114b沿与第一方向I相反的方向在第二传送轨110b上移动第二往复移送装置112b。
第一和第二管芯接合工具154a和154b从第一晶片W1拾取第一半导体芯片C1并将第一半导体芯片C1移动到基板P上的粘合剂上。然后，第一和第二管芯接合工具154a和154b向第一半导体芯片C1提供压力，从而将第一半导体芯片C1接合到基板P。
第一传送夹具114a沿与第一方向I相反的方向在第一传送轨110a上移动第一往复移送装置112a。第二传送夹具114b沿第一方向I在第二传送轨110b上移动第二往复移送装置112b。
接着，第一粘合剂供应器152a向装载在第一往复移送装置112a上的基板P上的第一半导体芯片C1供应粘合剂。第二粘合剂供应器152b向装载在第二往复移送装置112b上的基板P上的第一半导体芯片C1供应粘合剂。
第一传送夹具114a沿第一方向I在第一传送轨110a上移动第一往复移送装置112a。第二传送夹具114b沿与第一方向I相反的方向在第二传送轨110b上移动第二往复移送装置112b。
第一和第二管芯接合工具154a和154b从第二晶片W2拾取第二半导体芯片C2并将第二半导体芯片C2移动到第一半导体芯片C1上的粘合剂上。然后，第一和第二管芯接合工具154a和154b向第一半导体芯片C1上的粘合剂上的第二半导体芯片C2提供压力，从而将第二半导体芯片C2叠置在第一半导体芯片C1上。
接着，第一传送夹具114a沿与第一方向I相反的方向移动第一往复移送装置112a。第二传送夹具114b沿第一方向I移动第二往复移送装置112b。
第一卸载器134a从第一传送轨110a卸载具有叠置的第一和第二半导体芯片C1和C2的基板P，然后第一卸载器134a将基板P装载到第一接收容器132a中。第二卸载器134b从第二传送轨110b卸载具有叠置的第一和第二半导体芯片C1和C2的基板P，然后第二卸载器134b将基板P装载到第二接收容器132b中。
备选地，用于接合半导体芯片的设备100’可分别装载不同类型的基板到第一和第二传送轨110a和110b上。接着，设备100’可根据其特性分类第一晶片W1的第一半导体芯片C1。然后，设备100’可将分类的第一半导体芯片C1分别接合到不同类型的基板。接着，设备100’可在接合到基板的第一半导体芯片C1上叠置第二晶片W2的第二半导体芯片C2。
第三实施例
图3是平面图，示出根据一些示范实施例的用于接合半导体芯片的设备200。参照图3，用于接合半导体芯片的设备200包括第一和第二传送轨210a和210b、第一和第二装载构件220a和220b、第一和第二卸载构件230a和230b、第一晶片供应单元240、及第一和第二接合单元250a和250b。
第一和第二传送轨210a和210b的纵向方向平行于第一方向I。第一和第二传送轨210a和210b可彼此平行且沿垂直于第一方向I的第二方向II彼此间隔开。其上设置第一和第二基板P1和P2的第一和第二往复移送装置212a和212b可分别被提供到第一和第二传送轨210a和210b。第一和第二往复移送装置212a和212b可通过分别设置在第一和第二传送轨210a和210b上的第一和第二传送夹具214a和214b沿第一方向Ｉ线性移动。
第一装载构件220a设置为与第一传送轨210a的一端相邻。第一装载构件220a包括第一供应容器222a和第一装载器224a。第一供应容器222a接收第一基板P1。半导体芯片将被接合在第一基板P1上。第一装载器224a将第一基板P1从第一供应容器222a顺序装载到第一传送轨210a上。第一卸载构件230a设置为与第一传送轨210a的另一端相邻。第一卸载构件230a包括第一接收容器232a和第一卸载器234a。第一接收容器232a接收其上接合有半导体芯片的第一基板P1。第一卸载器234a从第一传送轨210a卸载具有接合的半导体芯片的第一基板P1，然后第一卸载器234a将具有接合的半导体芯片的第一基板P1装载到第一接收容器232a中。
第二装载构件220b设置为与第二传送轨210b的一端相邻并将第二基板P2装载到第二传送轨210b上。第二卸载构件230b设置为与第二传送轨210b的另一端相邻并从第二传送轨210b卸载第二基板P2。第二装载构件220b和第二卸载构件230b的元件可与第一装载构件220a和第一卸载构件230a的元件基本相同。因此，第二装载构件220b和第二卸载构件230b的详细描述将被省略。这里，在图3中，附图标记222b是第二供应容器，附图标记224b是第二装载器，附图标记232b是第二接收容器，附图标记234b是第二卸载器。
第一晶片供应单元240供应包括半导体芯片C的晶片W。第一晶片供应单元240可包括第一晶片盒242、传送机器人244、以及第一带扩展器246。第一晶片盒242、传送机器人244、以及第一带扩展器246可与图1所示的第一晶片盒142、传送机器人144、以及第一带扩展器146分别执行基本相同的功能。因此，将省略第一晶片盒242、传送机器人244、以及第一带扩展器246的详细描述。
第一和第二接合单元250a和250b可设置在第二传送轨210b与第一晶片供应单元240之间。第一和第二接合单元250a和250b可沿第一方向I布置成直线。第一接合单元250a将半导体芯片C接合到第一基板P1。第一接合单元250a可包括第一粘合剂供应器252a和第一管芯接合工具254a。第二接合单元250b将半导体芯片C接合到第二基板P2。第二接合单元250b可包括第二粘合剂供应器252b和第二管芯接合工具254b。第一和第二粘合剂供应器252a和252b及第一和第二管芯接合工具254a和254b可与图1的第一和第二粘合剂供应器152a和152b及第一和第二管芯接合工具154a和154b执行基本相同的功能。因此，将省略第一和第二粘合剂供应器252a和252b及第一和第二管芯接合工具254a和254b的详细描述。在当前实施例中，半导体芯片可使用粘合剂被接合到基板。然而，示范实施例不限于此。在其它示范实施例中，例如，半导体芯片可使用粘合带接合到基板。
用于接合半导体芯片的设备200可根据测试等级来分类良好半导体芯片并将分类的良好半导体芯片分别接合到彼此不同的基板。为了说明的容易和方便，良好半导体芯片C可根据测试的电特性被分类成第一芯片BIN1和第二芯片BIN2。
第一装载器224a将第一供应容器222a中装载的第一基板P1装载到设置在第一传送轨210a上的第一往复移送装置212a上。第二装载器224b将第二供应容器222b中装载的第二基板P2装载到设置在第二传送轨210b上的第二往复移送装置212b上。第一传送夹具214a沿第一方向I在第一传送轨210a上移动第一往复移送装置212a，从而使第一往复移送装置212a面对第一粘合剂供应器252a。第二传送夹具214b沿第一方向I在第二传送轨210b上移动第二往复移送装置212b，从而使第二往复移送装置212b面对第二粘合剂供应器252b。
第一粘合剂供应器252a向装载在第一往复移送装置212a上的第一基板P1供应粘合剂。第二粘合剂供应器252b向装载在第二往复移送装置212b上的第二基板P2供应粘合剂。
第一传送夹具214a沿第一方向I在第一传送轨210a上移动第一往复移送装置212a，从而使第一往复移送装置212a面对第一管芯接合工具254a。第二传送夹具214b沿第一方向I在第二传送轨210b上移动第二往复移送装置212b，从而使第二往复移送装置212b面对第二管芯接合工具254b。
第一管芯接合工具254a从晶片W拾取第一芯片BIN1并将第一芯片BIN1移动到第一基板P1上的粘合剂上。然后，第一管芯接合工具254a向第一基板P1上的粘合剂上的第一芯片BIN1提供压力，从而将第一芯片BIN1接合到第一基板P1。第二管芯接合工具254b从晶片W拾取第二芯片BIN2并将第二芯片BIN2移动到第二基板P2上的粘合剂上。然后，第二管芯接合工具254b向第二基板P2上的粘合剂上的第二芯片BIN2提供压力，从而将第二芯片BIN2接合到第二基板P2。
接着，第一传送夹具214a沿第一方向I移动第一往复移送装置212a。第二传送夹具214b沿第一方向I移动第二往复移送装置212b。
第一卸载器234a从第一传送轨210a卸载具有接合的第一芯片BIN1的第一基板P1，然后将第一基板P1装载到第一接收容器232a中。第二卸载器234b从第二传送轨210b卸载具有接合的第二芯片BIN2的第二基板P2，然后将第二基板P2装载到第二接收容器232b中。
第四实施例
图4是平面图，示出根据一些示范实施例的用于接合半导体芯片的设备200’。下面，为了说明的容易和方便，与图3所示的设备200相同的元件的描述将被省略或简要提及。
参照图4，第一晶片供应单元240供应包括第一半导体芯片C1的第一晶片W1。第二晶片供应单元240’供应包括第二半导体芯片C2的第二晶片W2。
第二晶片供应单元240’可包括第二晶片盒242’及第二带扩展器246’。第二晶片盒242’可设置在盒支承器（未示出）上。第二晶片W2被接收在第二晶片盒242’中。传送机器人244可将第二晶片W2从第二晶片盒242’取出，然后将第二晶片W2设置在第二带扩展器246’上。为了容易地拾取设置在第二晶片W2上的第二半导体芯片C2，第二带扩展器246’可扩展晶片环R以延伸用于切割的紫外带。
用于接合半导体芯片的设备200’可将相同类型的基板P装载到第一和第二传送轨210a和210b上，然后设备200’可在基板P上叠置第一半导体芯片C1和第二半导体芯片C2。这将更详细地描述。
第一装载器224a将第一供应容器222a中设置的基板P装载到第一传送轨210a上的第一往复移送装置212a上。第二装载器224b将第二供应容器222b中设置的基板P装载到第二传送轨210b上的第二往复移送装置212b上。第一传送夹具214a沿第一方向I在第一传送轨210a上移动第一往复移送装置212a，从而使第一往复移送装置212a面对第二粘合剂供应器252b。第二传送夹具214b沿第一方向I在第二传送轨210b上移动第二往复移送装置212b，从而使第二往复移送装置212b面对第二粘合剂供应器252b。
第二粘合剂供应器252b向装载在第一往复移送装置212a上的基板P和装载在第二往复移送装置212b上的基板P供应粘合剂。
第二管芯接合工具254b从第一晶片W1拾取第一半导体芯片C1并将第一半导体芯片C1移动到第一和第二往复移送装置212a和212b上装载的基板P上的粘合剂上。然后，第二管芯接合工具254b向第一半导体芯片C1提供压力，从而将第一半导体芯片C1接合到第一和第二往复移送装置212a和212b上装载的基板P。
接着，第一传送夹具214a沿第一方向I在第一传送轨210a上移动第一往复移送装置212a，从而使第一往复移送装置212a面对第一粘合剂供应器252a。第二传送夹具214b沿第一方向I在第二传送轨210b上移动第二往复移送装置212b，从而使第二往复移送装置212b面对第一粘合剂供应器252a。
第一粘合剂供应器252a向装载在第一往复移送装置212a上的基板P上的第一半导体芯片C1和装载在第二往复移送装置212b上的基板P上的第一半导体芯片C1供应粘合剂。
第一管芯接合工具254a从第二晶片W2拾取第二半导体芯片C2并将第二半导体芯片C2移动到第一和第二往复移送装置212a和212b上设置的第一半导体芯片C1上的粘合剂上。然后，第一管芯接合工具254a向第二半导体芯片C2提供压力，从而将第二半导体芯片C2接合到设置在第一和第二往复移送装置212a和212b上的第一半导体芯片C1。
接着，第一传送夹具214a沿第一方向I移动第一往复移送装置212a，第二传送夹具214b沿第一方向I移动第二往复移送装置212b。
第一卸载器234a从第一传送轨210a卸载具有叠置的第一和第二半导体芯片C1和C2的基板P，然后第一卸载器234a将基板P装载到第一接收容器232a中。第二卸载器234b从第二传送轨210b卸载具有叠置的第一和第二半导体芯片C1和C2的基板P，然后第二卸载器234b将基板P装载到第二接收容器232b中。
备选地，用于接合半导体芯片的设备200’可分别装载不同类型的基板到第一和第二传送轨210a和210b。接着，设备200’可根据其特性分类第一晶片W1的第一半导体芯片C1。然后，设备200’可将分类的第一半导体芯片C1分别接合到不同类型的基板。接着，设备200’可在接合到基板的第一半导体芯片C1上叠置第二晶片W2的第二半导体芯片C2。
第五实施例
图5是平面图，示出根据一些示范实施例的用于接合半导体芯片的设备300。参照图5，设备300包括传送轨310、第一和第二装载构件320a和320b、第一和第二卸载构件330a和330b、第一晶片供应单元340、第一和第二接合单元350a和350b、及缓冲构件360。
传送轨310的纵向方向可平行于第一方向I。其上设置第一基板P1或第二基板P2的往复移送装置312可被提供到传送轨310。往复移送装置312可通过设置在传送轨310上的传送夹具314沿第一方向Ｉ线性移动。
第一装载构件320a和第二装载构件320b可设置为与传送轨310前部相邻。第一装载构件320a和第二装载构件320b在垂直于第一方向I的第二方向II上彼此间隔开。第一装载构件320a和第二装载构件320b可设置在第一传送台326上。第一装载构件320a或第二装载构件320b可通过沿第二方向II移动第一传送台326而与传送轨310对准。第一装载构件320a可在第一装载构件320a与传送轨310对准的状态下将第一基板P1装载到传送轨310上。第二装载构件320b可在第二装载构件320b与传送轨310对准的状态下将第二基板P2装载到传送轨310上。
第一装载构件320a包括第一供应容器322a和第一装载器324a。第一供应容器322a接收第一基板P1。半导体芯片将被接合在第一基板P1上。第一装载器324a将第一基板P1从第一供应容器322a装载到传送轨310上。第二装载构件320b包括第二供应容器322b和第二装载器324b。第二供应容器322b接收第二基板P2。半导体芯片将被接合在第二基板P2上。第二装载器324b将第二基板P2从第二供应容器322b装载到传送轨310上。
第一卸载构件330a和第二卸载构件330b可设置为与传送轨310的后部相邻。第一卸载构件330a和第二卸载构件330b沿第二方向彼此间隔开。第一卸载构件330a和第二卸载构件330b可设置在第二传送台336上。第一卸载构件330a或第二卸载构件330b可通过沿第二方向II移动第二传送台336而与传送轨310对准。第一卸载构件330a可在第一卸载构件330a与传送轨310对准的状态下从传送轨310卸载第一基板P1。第二卸载构件320b可在第二卸载构件320b与传送轨310对准的状态下从传送轨310卸载第二基板P2。
第一卸载构件330a包括第一接收容器332a和第一卸载器334a。第一接收容器332a接收其上接合有半导体芯片的第一基板P1。第一卸载器334a从传送轨310卸载具有接合的半导体芯片的第一基板P1，然后第一卸载器334a将具有接合的半导体芯片的第一基板P1装载到第一接收容器332a中。第二卸载构件330b包括第二接收容器332b和第二卸载器334b。第二接收容器332b接收其上接合有半导体芯片的第二基板P2。第二卸载器334b从传送轨310卸载具有接合的半导体芯片的第二基板P2，然后第二卸载器334b将具有接合的半导体芯片的第二基板P2装载到第二接收容器332b中。
第一晶片供应单元340供应包括半导体芯片C的晶片W。第一晶片供应单元340可包括第一晶片盒342、传送机器人344、以及第一带扩展器346。第一晶片盒342、传送机器人344、以及第一带扩展器346可分别与图1所示的第一晶片盒142、传送机器人144、以及第一带扩展器146执行基本相同的功能。因此，将省略第一晶片盒342、传送机器人344、以及第一带扩展器346的详细描述。
第一和第二接合单元350a和350b可设置在传送轨310与第一晶片供应单元340之间。第一和第二接合单元350a和350b可沿第一方向I布置成直线。第一接合单元350a将半导体芯片C接合到第一基板P1。第一接合单元350a可包括第一粘合剂供应器352a和第一管芯接合工具354a。第二接合单元350b将半导体芯片C接合到第二基板P2。第二接合单元350b可包括第二粘合剂供应器352b和第二管芯接合工具354b。第一和第二粘合剂供应器352a和352b及第一和第二管芯接合工具354a和354b可与图1的第一和第二粘合剂供应器152a和152b及第一和第二管芯接合工具154a和154b执行基本相同的功能。因此，将省略第一和第二粘合剂供应器352a和352b及第一和第二管芯接合工具354a和354b的详细描述。在当前实施例中，第一和第二接合单元350a和350b可被提供到设备300中。备选地，在其它实施例中，一个接合单元可提供到设备300中。另外，在当前实施例中，半导体芯片可使用粘合剂接合到基板。或者，在其它实施例中，例如，半导体芯片可使用粘合带接合到基板。
缓冲构件360可设置在传送轨310的侧部。例如，缓冲构件360可以设置在第一和第二接合单元350a和350b的以传送轨310为中心的相反侧。接收第一和第二基板P1和P2的槽（未示出）可设置于缓冲构件360。传送工具362可设置为与缓冲构件360相邻。传送工具362将通过第一装载构件320a和第二装载构件320b装载的第一和第二基板P1和P2装载到缓冲构件360的槽中。
用于接合半导体芯片的设备300可根据测试等级来分类良好半导体芯片并将分类的良好半导体芯片分别接合到彼此不同的基板。为了说明的容易和方便，良好半导体芯片C可根据测试的电特性被分类成第一芯片BIN1和第二芯片BIN2。
第一装载器324a和第一供应容器322a通过移动第一传送台326而与传送轨310对准。第一装载器324a将第一供应容器322a中设置的第一基板P1装载到传送轨310上的往复移送装置312上。传送工具362将往复移送装置312上装载的第一基板P1装载到缓冲构件360中。第二装载器324b和第二供应容器322b通过移动第一传送台326而与传送轨310对准。第二装载器324b将第二供应容器322b中设置的第二基板P2装载到传送轨310上的往复移送装置312上。传送工具362将往复移送装置312上装载的第二基板P2装载到缓冲构件360中。通过上述方法，多个第一基板P1和多个第二基板P2可被接收在缓冲构件360中。
传送工具362从缓冲构件360取出第一基板P1然后将第一基板P1装载到往复移送装置312上。传送夹具314沿第一方向I在传送轨310上移动往复移送装置312，从而使往复移送装置312面对第一粘合剂供应器352a。第一粘合剂供应器352a向装载在往复移送装置312中的第一基板P1上供应粘合剂。
传送夹具314沿第一方向I在传送轨310上移动往复移送装置312，从而使往复移送装置312面对第一管芯接合工具354a。第一管芯接合工具354a从晶片W拾取第一芯片BIN1并将第一芯片BIN1移动到第一基板P1上的粘合剂上。然后，第一管芯接合工具354a向第一基板P1上的粘合剂上的第一芯片BIN1提供压力，从而将第一芯片BIN1接合到第一基板P1。
传送夹具314沿第一方向I在传送轨310上移动往复移送装置312。第一卸载器334a和第一接收容器332a通过移动第二传送台336而与传送轨310对准。第一卸载器334a从传送轨310卸载具有接合的第一芯片BIN1的第一基板P1，然后将第一基板P1装载到第一接收容器332a中。
传送夹具314沿与第一方向I相反的方向在传送轨310上移动往复移送装置312，使得往复移送装置312返回到初始位置。传送工具362从缓冲构件360取出第二基板P2，然后将第二基板P2装载到往复移送装置312上。传送夹具314沿第一方向I在传送轨310上移动往复移送装置312，从而使往复移送装置312面对第二粘合剂供应器352b。第二粘合剂供应器352b向装载在往复移送装置312上的第二基板P2上供应粘合剂。
传送夹具314沿第一方向I在传送轨310上移动往复移送装置312，从而使往复移送装置312面对第二管芯接合工具354b。第二管芯接合工具354b从晶片W拾取第二芯片BIN2并将第二芯片BIN2移动到第二基板P2上的粘合剂上。然后，第二管芯接合工具354b向第二基板P2上的粘合剂上的第二芯片BIN2提供压力，从而将第二芯片BIN2接合到第二基板P2。
传送夹具314沿第一方向I在传送轨310上移动往复移送装置312。第二卸载器334b和第二接收容器332b通过移动第二传送台336而与传送轨310对准。第二卸载器334b卸载具有接合的第二芯片BIN2的第二基板P2，然后将第二基板P2装载到第二接收容器332b中。
第六实施例
图6是平面图，示出根据一些示范实施例的用于接合半导体芯片的设备300’。下面，为了说明的容易和方便，与图5所示的设备300相同的元件的描述将被省略或简要提及。
参照图6，第一晶片供应单元340供应包括第一半导体芯片C1的第一晶片W1。第二晶片供应单元340’供应包括第二半导体芯片C2的第二晶片W2。
第二晶片供应单元340’可包括第二晶片盒342’及第二带扩展器346’。第二晶片盒342’可设置在盒支承器（未示出）上。第二晶片W2被接收在第二晶片盒342’中。传送机器人344可将第二晶片W2从第二晶片盒342’取出，然后将第二晶片W2设置在第二带扩展器346’上。为了容易地拾取设置在第二晶片W2上的第二半导体芯片C2，第二带扩展器346’可扩展晶片环R以延伸用于切割的紫外带。
用于接合半导体芯片的设备300’可将相同类型的基板P装载到传送轨310，然后设备300’可在基板P上叠置第一半导体芯片C1和第二半导体芯片C2。这将更详细地描述。
第一装载器324a和第一供应容器322a通过移动第一传送台326而与传送轨310对准。第一装载器324a将第一供应容器322a中设置的基板P装载到传送轨310上的往复移送装置312上。传送工具362将往复移送装置312上装载的基板P装载到缓冲构件360中。第二装载器324b和第二供应容器322b通过移动第一传送台326而与传送轨310对准。第二装载器324b将第二供应容器322b中设置的基板P装载到传送轨310上的往复移送装置312上。传送工具362将往复移送装置312上装载的基板P装载到缓冲构件360中。通过上述方法，多个基板P可被接收在缓冲构件360中。
传送工具362从缓冲构件360取出基板P，然后将基板P装载到往复移送装置312上。传送夹具314沿第一方向I在传送轨310上移动往复移送装置312，从而使往复移送装置312面对第一粘合剂供应器352a。第一粘合剂供应器352a向装载在往复移送装置312上的基板P上供应粘合剂。
传送夹具314沿第一方向I在传送轨310上移动往复移送装置312，从而使往复移送装置312面对第一管芯接合工具354a。第一管芯接合工具354a从第一晶片W1拾取第一半导体芯片C1并将第一半导体芯片C1移动到基板P上的粘合剂上。然后，第一管芯接合工具354a向基板P上的粘合剂上的第一半导体芯片C1提供压力，从而将第一半导体芯片C1接合到基板P。
传送夹具314沿第一方向I在传送轨310上移动往复移送装置312，使得往复移送装置312面对第二粘合剂供应器352b。第二粘合剂供应器352b向装载在往复移送装置312上的基板P上设置的第一半导体芯片C1供应粘合剂。
传送夹具314沿第一方向I在传送轨310上移动往复移送装置312，从而使往复移送装置312面对第二管芯接合工具354b。第二管芯接合工具354b从第二晶片W2拾取第二半导体芯片C2并将第二半导体芯片C2移动到第一半导体芯片C1上的粘合剂上。然后，第二管芯接合工具354b向第一半导体芯片C1上的粘合剂上的第二半导体芯片C2提供压力，从而将第二半导体芯片C叠置在第一半导体芯片C1上。
传送夹具314沿第一方向I在传送轨310上移动往复移送装置312。第一卸载器334a和第一接收容器332a通过移动第二传送台336而与传送轨310对准。第一卸载器334a从传送轨310卸载具有叠置的第一和第二半导体芯片C1和C2的基板P，然后将基板P装载到第一接收容器332a中。
传送夹具314沿与第一方向I相反的方向在传送轨310上移动往复移送装置312，使得往复移送装置312返回到初始位置。传送工具362从缓冲构件360取出基板P，然后将基板P装载到往复移送装置312上。接着，通过重复上述方法，将第一和第二半导体芯片C1和C2叠置在基板P上。具有叠置的第一和第二半导体芯片C1和C2的基板P可以被接收到第一卸载构件330a的第一接收容器332a中或者第二卸载构件330b的第二接收容器332b中。
同时，用于接合半导体芯片的设备300’可以装载不同类型的基板到缓冲构件360中。接着，设备300’可选择性地装载不同类型的基板到传送轨310上。然后，设备300’可分类第一晶片W1的第一半导体芯片C1，然后将分类的第一半导体芯片C1分别接合到不同类型的基板。另外，设备300’可在第一半导体芯片C1上叠置第二晶片W2的第二半导体芯片C2，由此形成多堆叠封装。
根据一些示范实施例，可以在一个设备中制造分别包括具有彼此不同特性的芯片的封装。
此外，形成多堆叠封装的工艺可被简化。
另外，半导体芯片接合工艺的生产率可得到改善。
尽管具体示出和描述了示范实施例，但本领域普通技术人员将理解，在不脱离本发明的由权利要求所定义的精神和范围的情况下，可以在其中进行形式和细节上的各种改变。
本申请要求享有在2011年12月23日在韩国知识产权局提交的第10-2011-0141130号韩国专利申请的优先权，其全部内容通过引用结合于此。

Claims (24)

1.一种用于接合半导体芯片的设备，该设备包括：
传送轨，配置为传送基板；
装载构件，配置为将所述基板装载到所述传送轨上；
卸载构件，配置为从所述传送轨卸载所述基板；
第一晶片供应单元，配置为供应包括第一半导体芯片的第一晶片；及
接合单元，配置为将所述第一半导体芯片接合到所述基板。
2.如权利要求1的设备，其中每个所述装载构件和每个所述卸载构件配成对，且
其中每个对与所述传送轨的端部相邻。
3.如权利要求1的设备，其中每个所述装载构件与所述传送轨的第一端相邻，且
其中每个所述卸载构件与所述传送轨的第二端相邻。
4.如权利要求1的设备，其中所述装载构件配置为将不同类型的基板装载到所述传送轨上，
其中所述第一半导体芯片根据所述第一半导体芯片的特性被分类，且
其中所述接合单元还配置为将所述分类的第一半导体芯片接合到所述不同类型的基板。
5.如权利要求1的设备，其中所述装载构件还配置为将相同类型的基板装载到所述传送轨上，
其中当所述接合单元将所述第一半导体芯片接合到装载在所述传送轨中的第一传送轨上的所述基板时，装载在所述传送轨中的第二传送轨上的所述基板准备就绪。
6.如权利要求1的设备，还包括：
第二晶片供应单元，配置为供应包括第二半导体芯片的第二晶片，
其中所述装载构件还配置为将相同类型的基板装载到所述传送轨上，且
其中所述接合单元还配置为将所述第一半导体芯片和所述第二半导体芯片叠置在所述基板上。
7.如权利要求1的设备，还包括：
第二晶片供应单元，配置为供应包括第二半导体芯片的第二晶片；
其中所述装载构件还配置为将不同类型的基板装载到所述传送轨上，
其中所述第一半导体芯片根据所述第一半导体芯片的特性被分类，且
其中所述接合单元还配置为将所述分类的第一半导体芯片接合到所述不同类型的基板，然后所述接合单元还配置为将所述第二半导体芯片接合到所述第一半导体芯片。
8.一种用于接合半导体芯片的设备，该设备包括：
传送轨，配置为传送基板；
装载构件，配置为将所述基板装载到所述传送轨上；
卸载构件，配置为从所述传送轨卸载所述基板；
缓冲构件，位于所述传送轨的一侧，所述缓冲构件配置为临时接收通过所述装载构件装载的所述基板；
第一晶片供应单元，配置为供应包括第一半导体芯片的第一晶片；及
接合单元，配置为将所述第一半导体芯片接合到所述基板。
9.如权利要求8的设备，其中所述装载构件与所述传送轨的第一端相邻，且
其中所述卸载构件与所述传送轨的第二端相邻。
10.如权利要求8的设备，其中所述装载构件配置为将不同类型的基板装载到所述传送轨上，
其中所述第一半导体芯片根据所述第一半导体芯片的特性被分类，且
其中当所述接合单元将所述分类的第一半导体芯片的其中之一接合到第一类型的所述基板时，所述缓冲构件还配置为临时接收第二类型的所述基板。
11.如权利要求8的设备，还包括：
第二晶片供应单元，配置为供应包括第二半导体芯片的第二晶片；
其中所述装载构件还配置为将相同类型的基板装载到所述传送轨上，及
其中所述接合单元还配置为将所述第一半导体芯片和所述第二半导体芯片叠置在所述基板上。
12.一种用于接合半导体芯片的设备，该设备包括：
第一传送轨，配置为传送第一基板；
第一装载构件，配置为将所述第一基板装载到所述第一传送轨上；
第一卸载构件，配置为从所述第一传送轨卸载所述第一基板；
第二传送轨，配置为传送第二基板；
第二装载构件，配置为将所述第二基板装载到所述第二传送轨上；
第二卸载构件，配置为从所述第二传送轨卸载所述第二基板；
第一晶片供应单元，配置为供应包括第一半导体芯片的第一晶片；及
接合单元，配置为将所述第一半导体芯片接合到所述第一基板和第二基板。
13.如权利要求12的设备，其中所述第一传送轨和所述第二传送轨布置成直线，
其中所述第一装载构件和所述第一卸载构件在所述第二传送轨的以所述第一传送轨为中心的相对侧配成对，且
其中所述第二装载构件和所述第二卸载构件在所述第一传送轨的以所述第二传送轨为中心的相对侧配成对。
14.如权利要求12的设备，其中所述第一传送轨和所述第二传送轨彼此平行，
其中所述第一装载构件与所述第一传送轨的第一端相邻，
其中所述第一卸载构件与所述第一传送轨的第二端相邻，
其中所述第二装载构件与所述第二传送轨的第一端相邻，且
其中所述第二卸载构件与所述第二传送轨的第二端相邻。
15.如权利要求12的设备，还包括：
第二晶片供应单元，配置为供应包括第二半导体芯片的第二晶片；
其中所述接合单元还配置为将所述第二半导体芯片接合到所述第一半导体芯片。
16.一种用于接合半导体芯片的设备，该设备包括：
第一和第二传送轨，配置为传送基板；
第一装载构件，配置为将所述基板装载到所述第一传送轨上；
第二装载构件，配置为将所述基板装载到所述第二传送轨上；
第一卸载构件，配置为从所述第一传送轨卸载所述基板；
第二卸载构件，配置为从所述第二传送轨卸载所述基板；
第一晶片供应单元，配置为供应包括第一半导体芯片的第一晶片；及
接合单元，配置为将所述第一半导体芯片接合到所述基板。
17.如权利要求16的设备，其中所述第一传送轨和所述第二传送轨彼此成一直线。
18.如权利要求17的设备，其中所述第一装载构件和所述第一卸载构件靠近所述第一传送轨的相同端。
19.如权利要求17的设备，其中所述第二装载构件和所述第二卸载构件靠近所述第二传送轨的相同端。
20.如权利要求16的设备，其中所述第一传送轨和所述第二传送轨彼此平行。
21.如权利要求20的设备，其中所述第一装载构件和所述第一卸载构件靠近所述第一传送轨的相反端。
22.如权利要求20的设备，其中所述第二装载构件和所述第二卸载构件靠近所述第二传送轨的相反端。
23.如权利要求16的设备，还包括：
第二晶片供应单元，配置为供应包括第二半导体芯片的第二晶片；
其中所述接合单元还配置为将所述第二半导体芯片接合到所述第一半导体芯片。
24.如权利要求16的设备，还包括：
第二晶片供应单元，配置为供应包括第二半导体芯片的第二晶片；
其中所述接合单元还配置为将所述第一半导体芯片和所述第二半导体芯片叠置在所述基板上。
CN201210568302.XA 2011-12-23 2012-12-24 用于接合半导体芯片的设备 Active CN103177988B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2011-0141130 2011-12-23
KR1020110141130A KR101923531B1 (ko) 2011-12-23 2011-12-23 반도체 칩 본딩 장치

Publications (2)

Publication Number Publication Date
CN103177988A true CN103177988A (zh) 2013-06-26
CN103177988B CN103177988B (zh) 2017-04-12

Family

ID=48637760

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210568302.XA Active CN103177988B (zh) 2011-12-23 2012-12-24 用于接合半导体芯片的设备

Country Status (4)

Country Link
US (3) US9704732B2 (zh)
JP (1) JP6073124B2 (zh)
KR (1) KR101923531B1 (zh)
CN (1) CN103177988B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106409722A (zh) * 2015-07-30 2017-02-15 先进装配系统有限责任两合公司 装配机以及给载体装配无壳体芯片的方法
CN108789892A (zh) * 2018-07-26 2018-11-13 浙江贝盛新材料科技有限公司 一种高效型单晶硅片的切割生产线
CN108943453A (zh) * 2018-07-26 2018-12-07 浙江贝盛新材料科技有限公司 生产单晶硅片用制绒切割装置
JP2023074471A (ja) * 2021-11-17 2023-05-29 サムス カンパニー リミテッド ダイボンディング設備

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101923531B1 (ko) * 2011-12-23 2018-11-30 삼성전자주식회사 반도체 칩 본딩 장치
KR102231293B1 (ko) * 2014-02-10 2021-03-23 삼성전자주식회사 다이 본딩 장치
CN105575852A (zh) * 2014-10-31 2016-05-11 细美事有限公司 用于采用彼此不同的操作规定粘接裸芯的装置
DE102015101759B3 (de) * 2015-02-06 2016-07-07 Asm Assembly Systems Gmbh & Co. Kg Bestückmaschine und Verfahren zum Bestücken eines Trägers mit ungehäusten Chips
CN107134420B (zh) * 2016-02-29 2019-10-25 上海微电子装备（集团）股份有限公司 芯片键合设备及方法
TWI656593B (zh) * 2016-03-22 2019-04-11 日商新川股份有限公司 接合裝置及接合方法
KR102443290B1 (ko) * 2016-07-13 2022-09-14 유니버셜 인스트루먼츠 코퍼레이션 모듈식 다이 핸들링 시스템
KR20180072035A (ko) * 2016-12-20 2018-06-29 삼성전자주식회사 본딩 장치
JP6698213B2 (ja) * 2017-03-09 2020-05-27 株式会社Ｆｕｊｉ ウエハ供給装置
KR102189288B1 (ko) 2017-04-04 2020-12-09 세메스 주식회사 다이 본딩 장치
KR102401362B1 (ko) 2017-10-19 2022-05-24 세메스 주식회사 다이 본딩 장치
KR102430220B1 (ko) * 2017-12-01 2022-08-08 세메스 주식회사 다이 본딩 장치
JP7023740B2 (ja) * 2018-02-22 2022-02-22 東レエンジニアリング株式会社 実装装置
US11094571B2 (en) 2018-09-28 2021-08-17 Rohinni, LLC Apparatus to increase transferspeed of semiconductor devices with micro-adjustment
US11556725B2 (en) * 2018-10-12 2023-01-17 Rimage Corporation Automated storage unit publisher
CN110369840B (zh) * 2019-07-25 2021-11-19 吉林建筑大学 一种微电子器件封装焊接机及其控制方法
JP7076518B2 (ja) * 2020-11-09 2022-05-27 キヤノンマシナリー株式会社 搬送装置、搬送方法、ダイボンダ、およびボンディング方法
KR102466154B1 (ko) * 2021-03-25 2022-11-14 넥스타테크놀로지 주식회사 인쇄회로기판 제조 장치
KR20220167515A (ko) * 2021-06-14 2022-12-21 세메스 주식회사 가이드 유닛, 이를 포함하는 반송 어셈블리 및 다이 본딩 장치
KR102706412B1 (ko) * 2021-11-24 2024-09-11 세메스 주식회사 다이 본딩 장치 및 다이 본딩 방법
DE102022135082A1 (de) * 2022-12-31 2024-07-11 Besi Switzerland Ag Vorrichtung und Verfahren zum Bonden von Komponenten und Substraten
CN117038532B (zh) * 2023-10-09 2024-01-16 成都汉芯国科集成技术有限公司 一种基于可塑性基板的芯片3d堆叠的封装系统及其封装方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5803932A (en) * 1994-04-26 1998-09-08 Tokyo Electron Limited Resist processing apparatus having an interface section including two stacked substrate waiting tables
CN101071759A (zh) * 2006-05-12 2007-11-14 未来产业株式会社 用于分类封装芯片的处理机
US20110232082A1 (en) * 2010-03-26 2011-09-29 Taehyun Kim Apparatus for mounting semiconductor device
CN102290486A (zh) * 2010-06-17 2011-12-21 细美事有限公司 用于加载或卸载基板的基板处理装置
CN203367255U (zh) * 2013-08-01 2013-12-25 菘镱科技有限公司 半导体制程夹具处理设备

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6022834A (ja) 1983-07-18 1985-02-05 Mitsubishi Electric Corp 移動体情報伝送装置
JPS6022834U (ja) * 1983-07-22 1985-02-16 関西日本電気株式会社 半導体装置の製造装置
CA1234924A (en) * 1984-01-21 1988-04-05 Hideo Sakamoto Printed circuit board load-unload system with bypass route
JP2591464B2 (ja) * 1993-12-24 1997-03-19 日本電気株式会社 ダイボンディング装置
JP3202543B2 (ja) 1995-06-23 2001-08-27 株式会社東芝 ダイボンディング方法及びその装置
US6170736B1 (en) 1998-05-04 2001-01-09 Motorola, Inc. Semiconductor die attach method and apparatus therefor
KR20000003647A (ko) 1998-06-29 2000-01-25 김영환 반도체 소자의 소자분리절연막 형성방법
JP2000232080A (ja) * 1999-02-10 2000-08-22 Disco Abrasive Syst Ltd 被加工物の分割システム及びペレットの移し替え装置
US6344401B1 (en) 2000-03-09 2002-02-05 Atmel Corporation Method of forming a stacked-die integrated circuit chip package on a water level
KR20000036472A (ko) 2000-03-16 2000-07-05 최춘길 반도체 칩의 다이 본딩 장치
KR20030009627A (ko) 2001-07-23 2003-02-05 삼성전자주식회사 수평 이중 실장한 반도체 칩 패키지
TW508644B (en) * 2001-11-19 2002-11-01 Advanced Semiconductor Eng Die bonding device
KR100415282B1 (ko) 2002-02-06 2004-01-16 삼성전자주식회사 반도체 소자용 듀얼 다이 접착 장치
KR100484088B1 (ko) 2002-12-06 2005-04-20 삼성전자주식회사 멀티 칩 패키지용 다이 어태치와 경화 인라인 장치
JP4390503B2 (ja) * 2003-08-27 2009-12-24 パナソニック株式会社 部品実装装置及び部品実装方法
KR100541395B1 (ko) 2003-09-09 2006-01-11 삼성전자주식회사 반도체칩 적층장치, 이것을 이용한 반도체 패키지의제조방법, 그리고 이러한 방법에 의하여 제조된 반도체패키지
JP2006186113A (ja) * 2004-12-28 2006-07-13 Nidec Tosok Corp ボンディング装置
KR100643715B1 (ko) * 2005-03-07 2006-11-10 삼성테크윈 주식회사 반도체 칩 본딩장치
KR100634869B1 (ko) 2005-05-30 2006-10-17 삼성전자주식회사 멀티 다이 접착 장치
KR20070037824A (ko) 2005-10-04 2007-04-09 삼성전자주식회사 Ｂｏｃ형 반도체 패키지 제조용 다이 본딩 장치 및 방법
US20080157316A1 (en) 2007-01-03 2008-07-03 Advanced Chip Engineering Technology Inc. Multi-chips package and method of forming the same
JP2011018733A (ja) 2009-07-08 2011-01-27 Nidec Tosok Corp ボンディング装置
JP5384270B2 (ja) 2009-09-21 2014-01-08 東京エレクトロン株式会社 ローダ
KR101711497B1 (ko) * 2010-10-29 2017-03-02 삼성전자주식회사 반도체 칩 실장 장치
JP5989313B2 (ja) * 2011-09-15 2016-09-07 ファスフォードテクノロジ株式会社 ダイボンダ及びボンディング方法
US8546802B2 (en) * 2011-11-07 2013-10-01 Taiwan Semiconductor Manufacturing Company, Ltd. Pick-and-place tool for packaging process
KR101923531B1 (ko) * 2011-12-23 2018-11-30 삼성전자주식회사 반도체 칩 본딩 장치
KR20130079031A (ko) * 2012-01-02 2013-07-10 삼성전자주식회사 반도체 칩 실장 장치
TWI514489B (zh) * 2013-05-23 2015-12-21 Shinkawa Kk 電子零件安裝裝置以及電子零件的製造方法
KR102231293B1 (ko) * 2014-02-10 2021-03-23 삼성전자주식회사 다이 본딩 장치
WO2016024917A1 (en) * 2014-08-13 2016-02-18 Rokko Systems Pte Ltd Apparatus and method for processing sputtered ic units

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5803932A (en) * 1994-04-26 1998-09-08 Tokyo Electron Limited Resist processing apparatus having an interface section including two stacked substrate waiting tables
CN101071759A (zh) * 2006-05-12 2007-11-14 未来产业株式会社 用于分类封装芯片的处理机
US20110232082A1 (en) * 2010-03-26 2011-09-29 Taehyun Kim Apparatus for mounting semiconductor device
CN102290486A (zh) * 2010-06-17 2011-12-21 细美事有限公司 用于加载或卸载基板的基板处理装置
CN203367255U (zh) * 2013-08-01 2013-12-25 菘镱科技有限公司 半导体制程夹具处理设备

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106409722A (zh) * 2015-07-30 2017-02-15 先进装配系统有限责任两合公司 装配机以及给载体装配无壳体芯片的方法
CN106409722B (zh) * 2015-07-30 2019-04-05 先进装配系统有限责任两合公司 装配机以及给载体装配无壳体芯片的方法
CN108789892A (zh) * 2018-07-26 2018-11-13 浙江贝盛新材料科技有限公司 一种高效型单晶硅片的切割生产线
CN108943453A (zh) * 2018-07-26 2018-12-07 浙江贝盛新材料科技有限公司 生产单晶硅片用制绒切割装置
JP2023074471A (ja) * 2021-11-17 2023-05-29 サムス カンパニー リミテッド ダイボンディング設備
TWI806798B (zh) * 2021-11-17 2023-06-21 韓商细美事有限公司 晶粒接合設備
JP7399243B2 (ja) 2021-11-17 2023-12-15 サムス カンパニー リミテッド ダイボンディング設備

Also Published As

Publication number Publication date
JP2013135228A (ja) 2013-07-08
US20180358247A1 (en) 2018-12-13
US20170287748A1 (en) 2017-10-05
US10629461B2 (en) 2020-04-21
US20130160952A1 (en) 2013-06-27
KR20130073337A (ko) 2013-07-03
KR101923531B1 (ko) 2018-11-30
CN103177988B (zh) 2017-04-12
US9704732B2 (en) 2017-07-11
JP6073124B2 (ja) 2017-02-01
US10083846B2 (en) 2018-09-25

Similar Documents

Publication Publication Date Title
CN103177988A (zh) 用于接合半导体芯片的设备
CN104037139B (zh) 接合结构及其形成方法
CN102044404B (zh) 用于使经切分的半导体裸片与裸片贴胶带分离的系统
CN105195930B (zh) 芯片焊接机以及焊接方法
KR102332339B1 (ko) 진공 소켓 및 이를 포함하는 반도체 검사 장비
US20080124547A1 (en) Partially insulation coated metal wire for wire bonding and wire bonding method for semiconductor package using the same
US20160254252A1 (en) Systems and methods for bonding semiconductor elements
JP2012202843A (ja) 半導体装置の製造方法
JP4800524B2 (ja) 半導体装置の製造方法、及び、製造装置
JP2021044293A (ja) 半導体装置の製造方法及びコレット
US20120216396A1 (en) Non-uniform vacuum profile die attach tip
CN101471321A (zh) 用于封装芯片的承载带及芯片封装结构
US8222733B2 (en) Semiconductor device package
KR102127892B1 (ko) 와이어 본딩 기계의 동작 조건 오류 검출 방법 및 이를 수행하기 위한 장치
US8110907B2 (en) Semiconductor device including first substrate having plurality of wires and a plurality of first electrodes and a second substrate including a semiconductor chip being mounted thereon, and second electrodes connected with first electrodes of first substrate
TWI429044B (zh) 用於封裝晶片之承載帶及晶片封裝結構
US20080136027A1 (en) Method of bonding wire of semiconductor package
JP2005170511A (ja) テープ状部品包装体、半導体装置の梱包方法および半導体装置の梱包体
CN100552906C (zh) 多层基板间交互连结结构的制造方法及其交互连结结构
TW200929396A (en) Method for die bonding having pick-and-probing feature
CN113745145B (zh) 芯片移转系统以及芯片移转方法
KR101247341B1 (ko) 반도체 패키지의 싱귤레이션 시스템 및 싱귤레이션 방법
JP2012234993A (ja) 半導体パッケージ及び搬送システム
KR102072430B1 (ko) 메모리모듈 구조 및 제조방법
KR20050112887A (ko) 반도체 패키징 장비의 다이 본딩 장치

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant