CN103150274A - 集成电路、包括集成电路的系统以及系统的操作方法 - Google Patents
集成电路、包括集成电路的系统以及系统的操作方法 Download PDFInfo
- Publication number
- CN103150274A CN103150274A CN2012102924611A CN201210292461A CN103150274A CN 103150274 A CN103150274 A CN 103150274A CN 2012102924611 A CN2012102924611 A CN 2012102924611A CN 201210292461 A CN201210292461 A CN 201210292461A CN 103150274 A CN103150274 A CN 103150274A
- Authority
- CN
- China
- Prior art keywords
- chip
- time
- storer
- circuit
- supply voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
- G11C29/023—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in clock generator or timing circuitry
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
Landscapes
- Read Only Memory (AREA)
- Memory System (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Dram (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Power Sources (AREA)
Abstract
本发明公开了集成电路、包括集成电路的系统以及系统的操作方法,所述系统包括:第一芯片,所述第一芯片被配置成提供训练命令;以及第二芯片,所述第二芯片被配置成将响应于所述训练命令而测量的用于执行操作的时间传送到所述第一芯片。
Description
相关申请的交叉引用
本申请要求2011年8月16日提交的申请号为10-2011-0081317的韩国专利申请的优先权,其全部内容通过引用合并于此。
技术领域
本发明的示例性实施例涉及一种集成电路芯片,更具体而言,涉及一种针对集成电路芯片的性能设定最佳潜伏时间的技术。
背景技术
集成电路芯片通过发送数据或信号,或者从相邻的芯片接收数据或信号而与相邻的芯片通信。例如,当存储控制器将读取命令施加到存储器时,存储器将储存的数据传送给存储控制器。这里,存储器可以响应于读取命令而在存在延迟的情况下将数据输出给存储控制器,所述延迟可以在检索储存的数据和准备输出时产生。
当芯片A与芯片B相互作用时,芯片A请求芯片B执行期望的操作。在芯片B响应于来自芯片A的请求而执行操作之前存在有延迟。这个延迟被称作潜伏时间。例如,当CAS潜伏时间CL针对存储器与存储控制器之间的命令而被设定为7个时钟且存储控制器将读取命令施加到存储器时,存储器在读取命令被施加时起7个时钟之后将数据传送到存储控制器。
根据最近的趋势,集成电路芯片可以在多个电源电压电平操作。然而,当用于集成电路芯片操作的电源电压改变时,集成电路芯片的操作速度可能改变。这里,无论操作速度的改变如何都最佳地设定芯片之间的潜伏时间是有用的。
发明内容
本发明的一个实施例针对一种主芯片将操作命令施加到从芯片并基于与从芯片的操作速度相关的信息来设定最佳潜伏时间的配置。
根据一个实例,主芯片可以检测由施加到从芯片的电源电压的改变而引起的从芯片的操作速度的改变,并针对从芯片操作所在的每个电源电压电平设定最佳潜伏时间。
根据本发明的一个实施例,一种系统包括:第一芯片,所述第一芯片被配置成提供训练命令;以及第二芯片,所述第二芯片被配置成响应于训练命令而将测量的用于执行操作的时间传送到第一芯片。
根据本发明的另一个实施例,一种集成电路芯片包括:译码器,所述译码器被配置成通过将一个或更多个命令信号译码而产生信号;内部电路,所述内部电路被配置成执行与训练命令相对应的操作;以及储存电路,所述储存电路被配置成储存测量的用于执行操作的时间。
根据本发明的另一个实施例,一种用于操作集成电路芯片的方法包括以下步骤:将第一电源电压提供给集成电路芯片;在集成电路芯片以第一电源电压操作时将训练命令输出到集成电路芯片;测量集成电路芯片用于执行与训练命令相对应的操作的第一操作时间;储存第一操作时间;将第二电源电压提供给集成电路芯片;在集成电路芯片以第二电源电压操作时将训练命令提供给集成电路芯片;测量集成电路芯片用于执行与训练命令相对应的操作的第二操作时间;以及储存第二操作时间。
根据本发明的另一个实施例,一种存储系统包括:存储器,所述存储器被配置成传送从训练命令被输出到存储器时起到响应于训练命令而输出数据时的测量的数据输出时间;以及存储控制器,所述存储控制器被配置成将训练命令输出到存储器并从存储器接收数据。
根据本发明的另一个实施例,一种存储器包括:单元阵列区,所述单元阵列区被配置成储存数据;命令译码器,所述命令译码器被配置成通过将一个或更多个信号译码而输出训练命令;控制电路,所述控制电路被配置成通过将训练命令延迟而产生数据输出信号;数据输出电路,所述数据输出电路被配置成响应于数据输出信号而输出从单元阵列区读取的数据;测量电路,所述测量电路被配置成测量从训练命令输出时起到数据输出电路输出数据时所花费的数据输出时间;以及储存电路,所述储存电路被配置成储存测量的数据输出时间。
附图说明
图1是说明根据本发明第一实施例的包括第一芯片和第二芯片的集成电路系统的框图。
图2是说明图1所示的第二芯片120的框图。
图3是说明图1和图2所示的集成电路系统的操作的流程图。
图4是说明根据本发明第二实施例的包括第一芯片和第二芯片的集成电路系统的框图。
图5是说明图4所示的第二芯片420的框图。
图6是说明图4和图5所示的集成电路系统的操作的流程图。
图7是说明根据本发明第一实施例的存储系统的框图。
图8是说明图7所示的存储器720的框图。
图9是说明图7和图8所示的存储系统的操作的流程图。
图10是说明根据本发明第二实施例的存储系统的框图。
图11是说明图10所示的存储器1020的框图。
图12是说明图10和图11所示的存储系统的操作的流程图。
具体实施方式
下面将参照附图更详细地描述本发明的示例性实施例。但是,本发明可以用不同的方式实施,而不应解释为限定于本文所列的实施例。确切地说,提供这些实施例是为了使本说明书充分与完整,并向本领域技术人员充分传达本发明的范围。在说明书中,相同的附图标记在本发明的不同附图与实施例中表示相似的部分。
图1是说明根据本发明第一实施例的包括第一芯片和第二芯片的集成电路系统的框图。
参见图1,集成电路系统包括第一芯片110、第二芯片120以及电源130。
第一芯片110是命令第二芯片120执行特定操作的主芯片,第二芯片120是执行与第一芯片110的命令相对应的操作的从芯片。例如,第一芯片110可以是存储控制器,第二芯片120可以是在存储控制器的命令下执行读取操作或写入操作的存储器。
电源130为第一芯片110和第二芯片120提供电源电压VDD1和VDD2。从电源130提供到第一芯片110的第一电源电压VDD1的电平与从电源130提供到第二芯片120的第二电源电压VDD2的电平可以彼此相同或不同。通过电源130提供的第一电源电压VDD1的电平和第二电源电压VDD2的电平可以响应于来自第一芯片110的控制信号而改变。根据另一个实例,从电源130提供到第一芯片110的第一电源电压VDD1的电平可以是恒定的,且第一芯片110可以控制电源130以改变提供到第二芯片120的第二电源电压VDD2的电平。在附图中,“控制”的意思是在第一芯片110的控制下确定由电源130提供的电源电平。
第一芯片110向第二芯片120输出训练命令以执行用于操作X的训练操作。这里,操作X可以是第二芯片120在接收到来自第一芯片110的命令的情况下执行的任何操作。在附图中,这用X训练命令来表示。然后,第二芯片120执行操作X、测量执行操作X所花费的时间(称作用于执行操作X的时间)、以及将测量结果传送给第一芯片110。在改变施加到第二芯片120的第二电源电压VDD2的电平的同时重复第一芯片110与第二芯片120之间的相互作用。然后,第一芯片110可以确定第二芯片120执行操作X的时间如何根据第二电源电压VDD2而改变。
第二芯片120可以用以下两种方法将与“用于执行操作X的时间”相对应的信号传送给第一芯片110。
(1)每当第一芯片110将X训练命令施加到第二芯片120时,第二芯片120测量用于执行操作X的时间,并将“用于执行操作X的时间”传送到第一芯片110。换言之,即使从第一芯片110到第二芯片120没有用以传送与用于执行操作X的时间相对应的信号的单独的命令,第二芯片120也会在第二芯片120完成测量其用于执行操作X的时间时自动地将用于执行操作X的时间传送到第一芯片110。
(2)当第一芯片110将X训练命令施加到第二芯片120时,第二芯片120测量用于执行操作X的时间并在内部储存测量的用于执行操作X的时间,当第一芯片110将操作时间读取命令传送给第二芯片120以传送用于执行操作X的时间时,第二芯片120传送储存的用于执行操作X的时间。
下表1示例性地示出根据第二电源电压VDD2的电平而测量的用于执行操作X的时间。在表1中,用于执行操作X的时间单位可以是用于量化时间的任何合理适用的时间单位。例如,单位可以是ms、μs或时钟数目。
表1
第二电源电压(VDD2) | 采用任意时间单位的用于执行操作X的时间 |
1.0V | 13个单位 |
1.1V | 12个单位 |
1.2V | 10个单位 |
1.3V | 9个单位 |
当第一芯片110接收到表1所示的信息时,第一芯片110可以确定第二芯片120执行操作X的时间。因此,第一芯片110可以容易地控制用于第二芯片120的操作X的潜伏时间。例如,当第二芯片120的第二电源电压VDD2是1.0V时,第一芯片110将用于第二芯片120的操作X的潜伏时间设定成9个单位或更多个单位的值。这里,操作X的潜伏时间意思是第二芯片120从第一芯片110命令第二芯片120执行操作X时起将操作X的结果值传送到第一芯片110所花费的总时间。当第二芯片120的第二电源电压VDD2是1.3V时,第一芯片110将用于第二芯片120的操作X的潜伏时间设定成6个单位或更多个单位的值。这里,即使用于第二芯片120的第二电源电压VDD2改变,第一芯片110也可以相应地优化用于第二芯片120的操作X的潜伏时间值。
在图1中,示出了为了由第一芯片110确定第二芯片120执行操作X的时间而在第一芯片110与第二芯片120之间传送的信息。可以经由包括多个信号线的命令通道或控制通道来传送从第一芯片110传送到第二芯片120的“X训练命令”和“操作时间读取命令”,并且可以经由数据通道或控制通道来传送从第二芯片120传送到第一芯片110的“用于执行操作X的时间”。这里,无论数据或控制通道的类型如何,“X训练命令”和“操作时间读取命令”都是从第一芯片110传送到第二芯片120,而“用于执行操作X的时间”是从第二芯片120传送到第一芯片110。
在图1中从第一芯片110传送到第二芯片120的电源电压电平信息“VDD信息”是与当前施加到第二芯片120的第二电源电压VDD2的电平有关的信息。
图2是说明图1所示的第二芯片120的框图。
参见图2,第二芯片120包括缓冲器201-203、命令译码器210、情形译码器(casedecoder)220、用于执行操作X的电路230、计数器240、储存电路250以及输出电路260。
缓冲器201-203接收从第二芯片120外部传送的信号。第一缓冲器201接收从第一芯片110传送的一个或更多个命令信号CMD。在附图中,“X M”表示有M个命令信号。第二缓冲器202接收从第一芯片110传送的一个或更多个控制信号。在附图中,“X N”表示有N个控制信号。第三缓冲器203接收从第一芯片110或另一外部芯片传送的时钟CLK。
命令译码器210通过将经由第一缓冲器201输入的一个或更多个命令信号CMD译码而输出“X训练命令”以执行用于操作X的训练操作。此外,命令译码器210通过将经由第一缓冲器201输入的一个或更多个命令信号CMD译码而输出操作时间读取命令“TIME RD”。命令译码器210不仅将X训练命令和操作时间读取命令TIME RD译码,而且还将针对要通过第二芯片120执行的操作的命令、诸如针对执行操作X的命令译码。然而,鉴于其进一步的描述对于解释本发明的示例性实施例而言不是必需的,在附图中并未说明这些命令。
情形译码器220通过将经由第二缓冲器202输入的一个或更多个控制信号译码来输出电源电压电平信息“VDD INFO”,“VDD INFO”表示当前施加到第二芯片120的第二电源电压VDD2的电平。
用于执行操作X的电路230是在第一芯片110的命令下执行操作X的电路。当命令译码器210输出X训练命令时,用于执行操作X的电路230执行操作X。换言之,用于执行操作X的电路230在命令译码器210输出针对执行操作X的命令时以及在命令译码器210输出X训练命令时执行相同操作。从用于执行操作X的电路230输出的信号是在响应于X训练命令而执行操作X之后从用于执行操作X的电路230获得的结果。例如,如果用于执行操作X的电路230是基于特定式子来执行操作的电路,则用于执行操作X的电路230在接收到X训练命令时基于特定式子将操作初始化。当用于执行操作X的电路230完成操作时,用于执行操作X的电路230输出操作的结果作为输出信号OUT。在命令译码器210输出命令以执行操作X时,用于执行操作X的电路230以相同方式操作。
计数器240是测量用于执行操作X的电路230执行操作X的时间的电路。计数器240从X训练命令使能时起到用于执行操作X的电路230的输出信号OUT输出时对时钟CLK使能的次数进行计数,并产生时间信息TIME<0:3>。这里,根据一个实例,时间信息TIME<0:3>是4个比特。
储存电路250储存在计数器240中测量的时间信息TIME<0:3>。储存电路250还接收电源电压电平信息VDD INFO,并且储存电路250可以将时间信息TIME<0:3>与电源电压电平信息VDD INFO匹配并储存这两种信息。换言之,如表1所示的用于执行操作X的时间TIME<0:3>和电源电压信息可以彼此匹配并一起储存在储存电路250中。当将操作时间读取命令TIME RD传送到储存电路250时,储存在储存电路250中的信息被传送到输出电路260,并且输出电路260又将信息传送到第一芯片110。在正常操作(即,非训练操作)期间,输出电路260将在用于执行操作X的电路230中执行操作X而产生的输出信号OUT传送到第一芯片110。
图3是说明图1和图2所示的集成电路系统的操作的流程图。参见图3,描述了图1和图2所示的集成电路系统的总体操作。
在步骤S310中,将具有例如1.0V的第一电平的第二电源电压VDD2施加到第二芯片120。如上所述,施加到第二芯片120的第二电源电压VDD2的电平通过控制电源130的第一芯片110来确定。
在第二芯片120以具有例如1.0V的第一电平的第二电源电压VDD2操作时,执行步骤S311到S313的过程。在步骤S311中,将指示对用于执行操作X的时间进行测量的X训练命令从第一芯片110施加到第二芯片120。在步骤S312中,第二芯片120在内部执行操作X并测量用于执行操作X的时间。如之前参见图2所述的,用于执行操作X的时间是从X训练命令施加时起到用于执行操作X的电路230的输出信号OUT输出时测量的。在步骤S313中,将在步骤S312中测量的用于执行操作X的时间储存在第二芯片120内部的储存电路250中。此时,测量第二芯片120在具有例如1.0V的第一电平的第二电源电压VDD2下花费多少时间来执行操作X的操作终止。
在步骤S320中,将施加到第二芯片120的第二电源电压VDD2的电平从例如1.0V的第一电平改变到例如1.2V的第二电平。通过从第一芯片110到电源130的控制信号/命令来控制施加到第二芯片120的第二电源电压VDD2的电平的改变。
这里,当第二芯片120以具有例如1.2V的第二电平的第二电源电压VDD2操作时,执行步骤S321到S323的过程。在步骤S321中,将指示对用于执行操作X的时间进行测量的X训练命令从第一芯片110施加到第二芯片120。在步骤S322中,第二芯片120在内部执行操作X并测量用于执行操作X的时间。在步骤S323中,将在步骤S322中测量的用于执行操作X的时间储存在第二芯片120内部的储存电路250中。此时,测量第二芯片120在具有例如1.2V的第二电平的第二电源电压VDD2下花费多少时间执行操作X的操作终止。
在步骤S330中,将操作时间读取命令TIME RD从第一芯片110施加到第二芯片120。在步骤S340中,响应于操作时间读取命令TIME RD而将在第二电源电压VDD2的每个电平下执行操作X的时间从第二芯片120传送到第一芯片110。这里,表1所示的信息从第二芯片120传送到第一芯片110。
在步骤S350中,基于从第二芯片120传送的信息,第一芯片110设定第二芯片120的操作X的参数。例如,当第二电源电压VDD2处于1.0V的电平时,第一芯片110可以将第二芯片120的操作X的潜伏时间设定成8个单位。当第二电源电压VDD2处于1.2V的电平时,第一芯片110可以将第二芯片120的操作X的潜伏时间设定成6个单位。
尽管图3说明了在具有两个电平的第二电源电压VDD2测量用于执行第二芯片120的操作X的时间的实例,但是也可以在具有两个以上电平的第二电源电压VDD2测量用于执行第二芯片120的操作X的时间。这里,图3中所说明的操作可以通过确定第二芯片120在第二电源电压VDD2的每个电平下的性能来改善第一芯片110对第二芯片120的控制。根据一个实例,可以在第一芯片110与第二芯片120之间的相互作用的初始阶段执行图3的操作。
图4是说明根据本发明第二实施例的包括第一芯片410和第二芯片420的集成电路系统的框图。
在图4所示的这一实施例中,不测量用于执行第二芯片420的操作X的时间,所述用于执行操作X的时间已储存在第二芯片420中并且储存的信息被传送到第一芯片410。
参见图4,集成电路系统包括第一芯片410、第二芯片420以及电源430。
第一芯片410是命令第二芯片420执行特定操作的主芯片,第二芯片420是执行与来自第一芯片410的命令相对应的操作的从芯片。例如,第一芯片410可以是存储控制器,第二芯片420可以是在存储控制器的命令下执行读取操作或写入操作的存储器。
电源430为第一芯片410和第二芯片420提供电源电压VDD1和VDD2。从电源430提供到第一芯片410的第一电源电压VDD1的电平与从电源430提供到第二芯片420的第二电源电压VDD2的电平可以彼此相同或不同。可以通过第一芯片410来改变由电源430提供到第一芯片410和第二芯片420的第一电源电压VDD1的电平和第二电源电压VDD2的电平。根据另一个实例,从电源430提供到第一芯片410的第一电源电压VDD1的电平可以是恒定电压,并且第一芯片410可以改变从电源430提供到第二芯片420的第二电源电压VDD2的电平。在附图中,“控制”的意思是在第一芯片410的控制下确定由电源430提供的电源电平。
第一芯片410传送“操作时间读取命令”,所述“操作时间读取命令”是向第二芯片420请求与执行操作X所花费的时间有关的信息,操作X可以是在第一芯片410的命令下由第二芯片420执行的任何操作。然后第二芯片420传送其储存的与用于执行操作X的时间有关的信息。从第二芯片420传送到第一芯片410的用于执行操作X的时间可以是与如表1所示的第二电源电压VDD2相匹配的相同信息。第一芯片410接收用于执行操作X的时间并针对施加到第二芯片420的第二电源电压VDD2的每个电平而确定第二芯片420的性能,并且第一芯片410基于确定的性能来控制第二芯片420。
第二芯片420储存针对第二电源电压VDD2的每个电平的用于执行操作X的时间。根据一个实例,可以在制造第二芯片420之后执行测试并测试第二芯片420的操作X,制造商可以将与第二芯片420针对第二电源电压VDD2的每个电平花费多长时间执行操作X有关的信息储存在第二芯片420中。
图5是说明图4所示的第二芯片420的框图。
参见图5,第二芯片420包括缓冲器501、命令译码器510、用于执行操作X的电路530、储存电路550以及输出电路560。
缓冲器501接收从第一芯片410传送的一个或更多个命令信号CMD。在附图中,“XM”表示有M个命令信号。
命令译码器510通过将经由缓冲器501输入的一个或多个命令信号CMD译码而输出请求与第二芯片420执行操作X所花费的时间有关的信息的“操作时间读取命令TIMERD”。命令译码器510不仅输出操作时间读取命令TIME RD,还输出针对要通过第二芯片420执行的操作的一些其他命令。然而,鉴于其进一步的描述对于解释示例性实施例不是必需的,在附图中并未说明这些命令。
用于执行操作X的电路530是在命令译码器510的命令下执行操作X的电路。附图中的“操作X”示出响应于从被传送到用于执行操作X的电路530的命令译码器510输出的命令的操作X。
储存电路550储存与根据施加到第二芯片420的第二电源电压VDD2的每个电平来执行操作X的时间有关的信息,其中,例如,可以如上所述通过制造商来测量并储存所述时间。这里,储存电路550储存表1所示的信息。当命令译码器510输出操作时间读取命令TIME RD时,储存在储存电路550中的信息经由输出电路560传送到第一芯片410。在正常操作(即,非训练操作)期间,输出电路560可以将由在用于执行操作X的电路530中执行操作X的结果所产生的输出信号OUT传送到第一芯片410。
图6是说明图4和图5所示的集成电路系统的操作的流程图。参见图6,描述了集成电路系统的总体操作。
在步骤S610中,将操作时间读取命令TIME RD从第一芯片410施加到第二芯片420。在步骤S620中,储存在第二芯片420的储存电路550中的信息(其中,例如如上所述可以通过制造商来测量并检测的信息)响应于操作时间读取命令TIME RD而被传送到第一芯片410。
在步骤S630中,基于从第二芯片420传送的信息,第一芯片410设定用于第二芯片420的操作X的参数。例如,当第二电源电压VDD2处于1.0V的电平时,第一芯片410可以将第二芯片420的操作X的潜伏时间设定成8个单位。当第二电源电压VDD2处于1.2V的电平时,第一芯片410可以将第二芯片420的操作X的潜伏时间设定成6个单位。
图7是说明根据本发明第一实施例的存储系统的框图。
图7的存储系统与图1的集成电路系统相对应。第一芯片110与存储控制器710相对应,第二芯片120与存储器720相对应。鉴于没有冲突,结合图1描述的要测量的用于执行操作X的时间的相同描述适用于结合图7描述的用于执行读取操作的时间。
参见图7,存储系统包括存储控制器710、存储器720以及电源730。
存储控制器710通过将命令、地址以及数据施加到存储器720来控制存储器720。存储器720储存数据,并在存储控制器710的控制下将储存的数据传送到存储控制器710。
电源730为存储控制器710和存储器720提供电源电压VDD1和VDD2。从电源730提供到存储控制器710的第一电源电压VDD1的电平与从电源730提供到存储器720的第二电源电压VDD2的电平可以彼此相同或不同。可以通过存储控制器710来改变由电源730提供的第一电源电压VDD1的电平和第二电源电压VDD2的电平。根据另一个实例,从电源730提供到存储控制器710的第一电源电压VDD1的电平可以是恒定的,且存储控制器710可以改变从电源730提供到存储器720的第二电源电压VDD2的电平。在附图中,“控制”的意思是在存储控制器710的控制下确定由电源730提供的第二电源VDD2的电平。
存储控制器710将训练命令施加到存储器720,所述训练命令用于命令执行读取操作的训练操作。这里,训练命令在附图中表示为“读取训练命令”。然后,存储器720执行读取操作、测量用于执行读取操作的时间、以及将测量结果传送到存储控制器710。在改变施加到存储器720的第二电源电压VDD2的电平的同时重复存储控制器710与存储器720之间的这种相互作用。存储控制器710确定存储器720如何根据第二电源电压VDD2而改变用于执行读取操作的时间。
存储器720可以用以下两种方法来将“用于执行读取操作的时间”传送到存储控制器710。
(1)每当存储控制器710将读取训练命令施加到存储器720时,存储器720测量用于执行读取操作的时间,并将“用于执行读取操作的时间”传送到存储控制器710。换言之,即使存储控制器710未单独地向存储器720请求用于执行读取操作的时间,存储器720也会在存储器720完成测量用于执行读取操作的时间时自动地将用于执行读取操作的时间传送到存储控制器710。
(2)当存储控制器710将读取训练命令施加到存储器720时,存储器720测量用于执行读取操作的时间并在内部储存测量的用于执行读取操作的时间,当存储控制器710向存储器720请求用于执行读取操作的时间时(即,当存储控制器710将操作时间读取命令施加到存储器720时),存储器720传送存储的用于执行读取操作的时间。
下表2示例性地示出根据第二电源电压VDD2的电平而测量的用于执行读取操作的时间。在表2中,用于执行读取操作的时间单位是时钟的数目。这里,用于执行读取操作的时间意思是地址访问时间tAA,所述地址访问时间tAA表示从施加读取命令时起到存储器720能够输出相应数据时的时间。
表2
第二电源电压(VDD2) | 用于执行读取操作的时间 |
1.0V | 13 |
1.1V | 11 |
1.2V | 9 |
1.3V | 7 |
当存储控制器710接收到表2所示的信息时,存储控制器710可以确定存储器720执行读取操作的时间。因此,存储控制器710可以容易地控制存储器720的读取操作的潜伏时间。例如,当存储器720的第二电源电压VDD2是1.1V时,存储控制器710将用于存储器720的读取操作的潜伏时间设定成11个时钟。当存储器720的第二电源电压VDD2是1.3V时,存储控制器710将用于存储器720的读取操作的潜伏时间设定成7个时钟。这里,即使存储器720的第二电源电压VDD2改变,存储控制器710也可以相应地对用于存储器720的读取操作的CAS潜伏时间进行优化。
在图7中,说明了要在存储控制器710与存储器720之间传送以用于存储控制器710在存储控制器710中确定用于执行存储器720的读取操作的时间的信息。可以经由命令通道来传送从存储控制器710施加到存储器720的“读取训练命令”和“操作时间读取命令”,且可以经由数据通道来传送从存储器720传送到存储控制器710的“用于执行读取操作的时间”。在图7中从存储控制器710传送到存储器720的电源电压电平信息“VDD信息”是当前施加到存储器720的第二电源电压VDD2的电平的信息。可以经由地址通道来传送电源电压电平信息。
图8是说明图7所示的存储器720的框图。
参见图8,存储器720包括缓冲器801、802和803、命令译码器810、情形译码器820、读取控制电路830、计数器840、储存电路850、输出电路860、单元阵列870以及管道锁存器(pipe latch)880。
缓冲器801、802以及803接收从存储控制器710传送的信号。第一缓冲器801接收从存储控制器710传送的一个或更多个命令信号CMD。在附图中,“X M”表示有M个命令信号。第二缓冲器802接收从存储控制器710传送的一个或更多个地址信号ADD。在附图中,“X N”表示有N个地址信号。第三缓冲器803接收从存储控制器710传送的时钟CLK。
命令译码器810通过将经由第一缓冲器801输入的一个或更多个命令信号CMD译码来输出用于执行读取操作的训练操作的“读取训练命令”。此外,命令译码器810通过将经由第一缓冲器801输入的一个或更多个命令信号CMD译码来输出“操作时间读取命令TIME RD”。命令译码器810不仅将读取训练命令和操作时间读取命令TIME RD译码,还将控制要由存储器720执行的不同操作——诸如正常读取操作、激活操作、写入操作等——的命令译码。然而,鉴于其进一步的描述对于解释示例性实施例不是必需的,在附图中并未说明这些命令。
情形译码器820通过将经由第二缓冲器802输入的一个或更多个地址信号ADD译码来输出电源电压电平信息“VDD INFO”,电源电压电平信息“VDD INFO”表示当前施加到存储器720的第二电源电压VDD2的电平。
读取控制电路830是在存储控制器710命令执行读取操作时通过延迟读取命令(或训练命令)而将从单元阵列870读出的数据输入到管道锁存器880的逻辑电路。这里,读取控制电路830是用于产生与读取操作相关的控制信号的电路。当读取控制电路830输出读取训练命令时,读取控制电路830执行读取操作。这里,读取控制电路830在命令译码器810输出涉及执行读取操作的命令时以及在命令译码器810输出读取训练命令时执行相同的操作。
计数器840是用于测量执行读取控制电路830的读取操作的时间的电路。计数器840从读取训练命令被使能时起到读取控制电路830的输出信号OUT(即管道输入信号PIN)被使能时对时钟CLK被使能的次数进行计数,并产生时间信息TIME<0:3>。根据一个实例,时间信息TIME<0:3>是4个比特。
管道锁存器880储存在读取操作期间从单元阵列870读出的数据。管道锁存器880是以用于输出的形式排列数据的电路。由于管道锁存器880与时钟CLK同步地操作,因此输出数据保留在管道锁存器880中的时间始终是恒定的。因此,施加到存储器720的第二电源电压VDD2的电平的改变并不影响管道锁存器880的操作时间。
储存电路850储存在计数器840中测量的时间信息TIME<0:3>。储存电路850还接收电源电压电平信息VDD INFO,并且储存电路850可以将时间信息TIME<0:3>与电源电压电平信息VDD INFO相匹配并对它们进行储存。这里,可以将如表2所示的信息匹配并储存在储存电路850中。用于执行存储器720的读取操作的时间在从存储器720接收到读取命令时起到读取控制电路830和管道锁存器880的操作终止时的范围内。储存电路850可以储存通过对以下两者进行求和所获得的值:所述两者是表示读取控制电路830的操作时间的在计数器840中测量的时间信息TIME<0:3>,以及如上所述是恒定值的管道锁存器880的操作时间。
当操作时间读取命令TIME RD传送到储存电路850时,储存在储存电路850中的信息传送到输出电路860,并且输出电路860将信息传送到存储控制器710。在正常操作(即,非训练操作)期间,输出电路860将从单元阵列870输出并通过管道锁存器880排列的数据输出。
图9是说明图7和图8所示的存储系统的操作的流程图。参见图9,描述了图7和图8所示的存储系统的总体操作。
在步骤S910中,将具有例如1.0V的第一电平的第二电源电压VDD2施加到存储器720。如上所述,基于控制电源730的存储控制器710来确定施加到存储器720的第二电源电压VDD2的电平。
在以具有例如1.0V的第一电平的第二电源电压VDD2来操作存储器720时,执行步骤S911到S913的过程。在步骤S911中,将指示对用于执行读取操作的时间进行测量的读取训练命令从存储控制器710施加到存储器720。读取训练命令可以作为单个命令施加,或者可以在存储控制器710控制存储器720进入训练模式之后施加。例如,读取训练命令可以是在存储器720进入训练模式之后施加到存储器720的读取命令。
在步骤S912中,存储器720响应于在步骤S911中施加的读取训练命令而在内部执行读取操作并测量用于执行读取操作的时间。如之前参见图8描述的,用于执行读取操作的时间是从施加读取训练命令的时刻起到作为管道输入信号的读取控制电路830的输出信号OUT(例如,使能的)输出的时刻测量的。在步骤S913中,将在步骤S912中测量的用于执行读取操作的时间储存在存储器720内部的储存电路850中。此时,测量存储器720在具有例如1.0V的第一电平的第二电源电压VDD2花费多少时间执行读取操作的操作终止。
在步骤S920中,将施加到存储器720的第二电源电压VDD2的电平从例如1.0V的第一电平改变成例如1.2V的第二电平。随着存储控制器710控制电源730,施加到存储器720的第二电源电压VDD2的电平可以改变。
当存储器720以具有例如1.2V的第二电平的第二电源电压VDD2操作时,执行步骤S921到S923的过程。在步骤S921中,将指示对用于执行读取操作的时间进行测量的读取训练命令从存储控制器710施加到存储器720。在步骤S922中,存储器720在内部执行读取操作并测量用于执行读取操作的时间。在步骤S923中,将在步骤S922中测量的用于执行读取操作的时间储存在存储器720内部的储存电路850中。此时,测量存储器720在具有例如1.2V的第二电平的第二电源电压VDD2花费多少时间执行读取操作的操作终止。
在步骤S930中,将操作时间读取命令TIME RD从存储控制器710施加到存储器720。在步骤S940中,在第二电源电压VDD2的每个电平下用于执行读取操作的时间响应于操作时间读取命令TIME RD而从存储器720传送到存储控制器710。这里,表2中所示的信息从存储器720传送到存储控制器710。
在步骤S950中,基于从存储器720传送的信息,存储控制器710设定存储器720的读取操作的参数。例如,当第二电源电压VDD2处于1.0V的电平时,存储控制器710可以将用于存储器720的读取操作的潜伏时间、即CAS潜伏时间设定成13个时钟。当第二电源电压VDD2处于1.2V的电平时,存储控制器710可以将用于存储器720的读取操作的潜伏时间设定成9个时钟。
尽管图9说明了在具有两个电平的第二电源电压VDD2下测量用于执行存储器720的读取操作的时间的实例,但是也可以在具有两个以上电平的第二电源电压VDD2下测量用于执行存储器720的读取操作的时间。此外,图9中所说明的操作可以通过确定存储器720在第二电源电压VDD2的每个电平的读取操作性能来改善存储控制器710对存储器720的控制。根据一个实例,可以在存储控制器710与存储器720之间的相互作用的初始阶段执行图9的操作。
图10是说明根据本发明第二实施例的存储系统的框图。
在图10所示的这一实施例中,不通过存储器1020来测量用于执行存储器1020的读取操作的时间,所述用于执行读取操作的时间已储存在存储器1020中(例如,可以通过制造商来测量并储存)并且储存的信息被传送到存储控制器1010。
参见图10,存储器720包括存储控制器1010、存储器1020以及电源1030。
存储控制器1010通过施加命令、地址以及数据来控制存储器1020。存储器1020在存储控制器1010的控制下储存数据并将储存的数据传送到存储控制器1010。
电源1030为存储控制器1010和存储器1020提供电源电压VDD1和VDD2。从电源1030提供到存储控制器1010的第一电源电压VDD1的电平与从电源1030提供到存储器1020的第二电源电压VDD2的电平可以彼此相同或不同。可以通过存储控制器1010来改变由电源1030提供到存储控制器1010和存储器1020的第一电源电压VDD1的电平和第二电源电压VDD2的电平。根据另一个实例,从电源1030提供到存储控制器1010的第一电源电压VDD1的电平可以是恒定的,且存储控制器1010可以改变从电源1030提供到存储器1020的第二电源电压VDD2的电平。在附图中,“控制”的意思是在存储控制器1010的控制下确定由电源1030提供的第二电源VDD2的电平。
存储控制器1010传送“操作时间读取命令”,所述“操作时间读取命令”向存储器1020请求与用于执行读取操作的时间有关的信息。然后,存储器1020传送储存的与用于执行读取操作的时间有关的信息。从存储器1020传送到存储控制器1010的用于执行读取操作的时间可以是与如表2所示的第二电源电压VDD2相匹配的相同信息。存储控制器1010接收用于执行读取操作的时间,并针对施加到存储器1020的第二电源电压VDD2的每个电平来确定存储器1020的性能,并且存储控制器1010可以基于性能结果有效地控制存储器1020。
存储器1020储存针对第二电源电压VDD2的每个电平的用于执行读取操作的时间。这可以通过存储器1020的制造商来实施。可以在存储器的制造期间执行不同的测试,制造商可以在制造存储器1020并测试存储器1020的读取操作之后将与针对第二电源电压VDD2的每个电平存储器1020花费多长时间执行读取操作有关的信息储存在存储器1020中。
图11是说明图10所示的存储器1020的框图。
在附图中,在存储器1020的许多组成元件之中,描述了用于传送储存在存储器1020内部的“用于执行读取操作的时间”的组成元件。
参见图11,存储器1020包括缓冲器1101、命令译码器1110、储存电路1150以及输出电路1160。
缓冲器1101接收从存储控制器1010传送的一个或多个命令信号CMD。在附图中,“X M”表示有M个命令信号。
命令译码器1110通过将经由缓冲器1101输入的一个或更多个命令信号CMD译码来输出操作时间读取命令TIME RD。由命令译码器1110输出的操作时间读取命令TIMERD被传送到储存电路1150,并且储存在储存电路1150中的与用于执行读取操作的时间有关的信息响应于接收到的操作时间读取命令TIME RD而经由输出电路1160传送到存储控制器1010。
因为储存在储存电路1150中的信息、即如表2所示的信息是在存储器1020的制造期间被储存的,所以可以使用熔丝电路作为储存电路1150。
图12是说明图10和图11所示的存储系统的操作的流程图。参见图12,描述了存储系统的总体操作。
在步骤S1210中,将操作时间读取命令TIME RD从存储控制器1010施加到存储器1020。在步骤S1220中,响应于操作时间读取命令TIME RD而将储存在存储器1020的储存电路1150中的信息传送到存储控制器1010。
在步骤S1230中,基于从存储器1020传送的信息,存储控制器1010设定与存储器1020的读取操作有关的参数。例如,当第二电源电压VDD2处于1.0V的电平时,存储控制器1010可以将存储器1020的CAS潜伏时间设定成13个时钟。当第二电源电压VDD2处于1.2V的电平时,存储控制器1010可以将存储器1020的CAS潜伏时间设定成9个时钟。
由于在步骤S1210至S1230的过程中描述了读取操作且存储控制器1010已具有与存储器1020的读取操作性能有关的信息,因此根据一个实例,可以在存储控制器1010和存储器1020的操作的初始阶段执行图12的操作。
根据本发明的一个实施例,根据来自主芯片的命令而针对电源电压的每个电平来测量从芯片的具体操作的操作速度,并将测量结果传送到主芯片,或将储存在从芯片中的针对电源电压的每个电平的具体操作的操作速度传送到主芯片。
因此,主芯片可以确定从芯片在电源电压的每个电平下的具体操作的性能,结果,主芯片可以有效地控制从芯片,诸如控制从芯片的潜伏时间和操作。
虽然已经参照具体的实施例描述了本发明,但是对本领域技术人员明显的是,在不脱离所附权利要求所限定的本发明的精神和范围的情况下,可以进行各种变化和修改。
Claims (30)
1.一种系统,包括:
第一芯片,所述第一芯片被配置成提供训练命令;以及
第二芯片,所述第二芯片被配置成将响应于所述训练命令而测量的用于执行操作的时间传送到所述第一芯片。
2.如权利要求1所述的系统,其中,所述第一芯片还被配置成控制所述第二芯片,使得分别针对提供到所述第二芯片的电源电压的不同电压电平而重复地执行来自所述第一芯片的训练命令的输出以及所述测量的时间的传送。
3.如权利要求1所述的系统,其中,在操作时间测量模式下执行来自所述第一芯片的训练命令的输出以及所述测量的时间的传送。
4.如权利要求2所述的系统,还包括:
电源,所述电源被配置成将所述电源电压提供给所述第二芯片,
其中,所述第一芯片还被配置成控制所述电源电压从所述电源到所述第二芯片的提供。
5.如权利要求1所述的系统,其中,所述第一芯片还被配置成响应于所述测量的时间而设定用于所述第二芯片的操作的潜伏时间。
6.一种系统,包括:
第一芯片,所述第一芯片被配置成提供训练命令;以及
第二芯片,所述第二芯片被配置成储存与所述训练命令相对应的操作的所需操作时间。
7.如权利要求6所述的系统,其中,分别针对提供到所述第二芯片的电源电压的不同电压电平而重复地执行来自所述第一芯片的训练命令的提供以及通过所述第二芯片对所需操作时间的储存。
8.如权利要求7所述的系统,其中,根据储存在所述第二芯片中的所述电源电压的每个电平的所需操作时间被传送到所述第一芯片。
9.如权利要求7所述的系统,还包括:
电源,所述电源被配置成将所述电源电压提供给所述第二芯片。
10.如权利要求8所述的系统,其中,所述第一芯片基于从所述第二芯片传送的所需操作时间来设定用于所述第二芯片的相对应操作的潜伏时间。
11.一种集成电路芯片,包括:
译码器,所述译码器被配置成通过将一个或更多个命令信号译码来产生训练命令;
内部电路,所述内部电路被配置成执行与所述训练命令相对应的操作;以及
储存电路,所述储存电路被配置成储存测量的用于执行所述操作的时间。
12.如权利要求11所述的集成电路芯片,其中,所述集成电路芯片被配置成支持以不同电压电平的电源电压操作,以及
所述储存电路还被配置成储存针对所述电源电压的不同电压电平中的每个而言的单独的测量的时间。
13.如权利要求12所述的集成电路芯片,其中,所述储存电路还被配置成将所述测量的时间传送到施加一个或多个命令信号到所述集成电路芯片的控制芯片。
14.一种用于操作集成电路芯片的方法,包括以下步骤:
将第一电源电压提供给所述集成电路芯片;
在所述集成电路芯片以所述第一电源电压操作时将训练命令输出到所述集成电路芯片;
测量所述集成电路芯片用于执行与所述训练命令相对应的操作的第一操作时间;
储存所述第一操作时间;
将第二电源电压提供给所述集成电路芯片;
在所述集成电路芯片以所述第二电源电压操作时将所述训练命令提供给所述集成电路芯片;
测量所述集成电路芯片用于执行与所述训练命令相对应的操作的第二操作时间;以及
储存所述第二操作时间。
15.如权利要求14所述的方法,还包括以下步骤:
将所述第一操作时间和所述第二操作时间传送到控制所述集成电路芯片的控制芯片。
16.如权利要求15所述的方法,其中,所述控制芯片基于所述第一操作时间而在所述集成电路芯片被提供所述第一电源电压时设定用于所述集成电路芯片的操作的潜伏时间,以及
所述控制芯片基于所述第二操作时间而在所述集成电路芯片被提供所述第二电源电压时设定用于所述集成电路芯片的操作的潜伏时间。
17.一种系统,包括:
第一芯片,所述第一芯片被配置成执行预定操作;以及
第二芯片,所述第二芯片被配置成命令所述第一芯片的所述预定操作,
其中,所述第一芯片包括储存电路,所述储存电路被配置成储存借助不同电压电平的电源电压的预定操作的所需操作时间,并且所述第一芯片将储存在所述储存电路中的信息传送到所述第二芯片。
18.如权利要求17所述的系统,其中,所述第二芯片基于从所述第一芯片传送的所需时间而设定用于所述第一芯片的预定操作的潜伏时间。
19.一种存储系统,包括:
存储器,所述存储器被配置成传送从训练命令被施加到所述存储器的时刻起到响应于所述训练命令而输出数据的时刻的测量的数据输出时间;以及
存储控制器,所述存储控制器被配置成将所述训练命令输出到所述存储器,并从所述存储器接收所述测量的数据输出时间。
20.如权利要求19所述的存储系统,其中,所述存储控制器还被配置成控制所述存储器,使得分别针对提供到所述存储器的电源电压的不同电压电平而重复地执行来自所述存储控制器的训练命令的输出以及所述测量的数据输出时间的传送。
21.如权利要求19所述的存储系统,其中,在训练模式下执行来自所述存储控制器的训练命令的输出以及来自所述存储器的所述测量的数据输出时间的传送。
22.如权利要求20所述的存储系统,还包括:
电源,所述电源被配置成将所述电源电压提供给所述存储器,
其中,所述存储控制器还被配置成控制所述电源电压的电压电平。
23.如权利要求20所述的存储系统,其中,所述存储控制器被配置成响应于针对所述电源电压的不同电压电平的测量的数据输出时间而分别设定针对所述电源电压的不同电压电平的所述存储器的列地址选通CAS潜伏时间。
24.一种存储系统,包括:
存储器,所述存储器被配置成储存从训练命令被施加的时刻起到能够输出数据的时刻的测量的数据输出时间;以及
存储控制器,所述存储控制器被配置成将所述训练命令输出到所述存储器。
25.如权利要求24所述的存储系统,其中,分别针对提供到所述存储器的电源电压的不同电压电平而重复地执行来自所述存储控制器的训练命令的施加以及通过所述存储器对所述测量的数据输出时间的储存。
26.如权利要求25所述的存储系统,其中,储存在所述存储器中的与所述电源电压的每个电平相对应的所述测量的数据输出时间被传送到所述存储控制器,以及
所述存储控制器基于从所述存储器传送的在所述电源电压的每个电平时的所述测量的数据输出时间来设定在所述电源电压的每个电平时的所述存储器的列地址选通CAS潜伏时间。
27.一种存储器,包括:
单元阵列区,所述单元阵列区被配置成储存数据;
命令译码器,所述命令译码器被配置成通过将一个或多个信号译码来输出训练命令;
控制电路,所述控制电路被配置成通过延迟所述训练命令来产生数据输出信号;
数据输出电路,所述数据输出电路被配置成响应于所述数据输出信号而输出从所述单元阵列区读取的数据;
测量电路,所述测量电路被配置成测量从所述训练命令被输出的时刻起到所述数据输出电路输出所述数据的时刻所花费的数据输出时间;以及
储存电路,所述储存电路被配置成储存测量的所述数据输出时间。
28.如权利要求27所述的存储器,其中,所述测量电路还被配置成测量从所述训练命令被使能的时刻起到所述数据输出信号被使能的时刻的时间。
29.如权利要求27所述的存储器,其中,所述储存电路被配置成储存针对提供到所述存储器的电源电压的不同电压电平而测量的数据输出时间。
30.如权利要求27所述的存储器,还包括:
情形译码器,所述情形译码器被配置成通过将选自一个或更多个地址信号和一个或更多个命令信号中的至少一个译码来确定电源电压信息,所述电源电压信息指示施加到所述存储器的电源电压的电压电平,
其中,所述储存电路被配置成将所述电源电压信息与测量的所述数据输出时间匹配,并储存所述电源电压信息和测量的所述数据输出时间。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2011-0081317 | 2011-08-16 | ||
KR1020110081317A KR101804521B1 (ko) | 2011-08-16 | 2011-08-16 | 집적회로 칩, 이를 포함하는 시스템 및 동작방법, 메모리 및 메모리 시스템 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103150274A true CN103150274A (zh) | 2013-06-12 |
CN103150274B CN103150274B (zh) | 2018-08-03 |
Family
ID=47712557
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201210292461.1A Active CN103150274B (zh) | 2011-08-16 | 2012-08-16 | 集成电路、包括集成电路的系统以及系统的操作方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US8902684B2 (zh) |
JP (1) | JP6030377B2 (zh) |
KR (1) | KR101804521B1 (zh) |
CN (1) | CN103150274B (zh) |
TW (1) | TWI570744B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115017069A (zh) * | 2022-06-28 | 2022-09-06 | 长江存储科技有限责任公司 | 一种电平适配装置、存储系统及供电方法 |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9754648B2 (en) * | 2012-10-26 | 2017-09-05 | Micron Technology, Inc. | Apparatuses and methods for memory operations having variable latencies |
US9740485B2 (en) | 2012-10-26 | 2017-08-22 | Micron Technology, Inc. | Apparatuses and methods for memory operations having variable latencies |
US9734097B2 (en) | 2013-03-15 | 2017-08-15 | Micron Technology, Inc. | Apparatuses and methods for variable latency memory operations |
US9563565B2 (en) | 2013-08-14 | 2017-02-07 | Micron Technology, Inc. | Apparatuses and methods for providing data from a buffer |
US9727493B2 (en) | 2013-08-14 | 2017-08-08 | Micron Technology, Inc. | Apparatuses and methods for providing data to a configurable storage area |
US10365835B2 (en) | 2014-05-28 | 2019-07-30 | Micron Technology, Inc. | Apparatuses and methods for performing write count threshold wear leveling operations |
KR20160043579A (ko) * | 2014-10-13 | 2016-04-22 | 삼성전자주식회사 | 반도체 장치의 사용시간 매니징 방법 및 그에 따른 사용시간 매니징 부를 구비한 반도체 장치 |
KR102174338B1 (ko) | 2014-12-29 | 2020-11-04 | 삼성전자주식회사 | 멀티 임베디드 타이밍 컨트롤러, 디스플레이 패널, 그리고 이를 포함하는 컴퓨터 시스템 |
KR102536657B1 (ko) * | 2016-07-12 | 2023-05-30 | 에스케이하이닉스 주식회사 | 반도체 장치 및 반도체 시스템 |
KR20190026233A (ko) * | 2017-09-04 | 2019-03-13 | 에스케이하이닉스 주식회사 | 패키지모듈 및 칩들의 동작을 테스트하는 방법 |
US11354064B2 (en) * | 2018-12-26 | 2022-06-07 | Micron Technology, Inc. | Detection of illegal commands |
KR20200124937A (ko) * | 2019-04-25 | 2020-11-04 | 에스케이하이닉스 주식회사 | 컨트롤러 및 그것의 동작방법 |
KR20230032776A (ko) * | 2021-08-31 | 2023-03-07 | 에스케이하이닉스 주식회사 | 파이프래치회로를 포함하는 반도체장치 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050218956A1 (en) * | 2004-04-05 | 2005-10-06 | Laberge Paul A | Delay line synchronizer apparatus and method |
US20060092735A1 (en) * | 2004-10-30 | 2006-05-04 | Hynix Semiconductor, Inc. | Method for measuring offset voltage of sense amplifier and semiconductor employing the method |
CN100592423C (zh) * | 2003-12-15 | 2010-02-24 | 三星电子株式会社 | 访问存储装置时延滞控制的方法和电路 |
US7936684B2 (en) * | 2003-03-21 | 2011-05-03 | Intel Corporation | Physical layer loopback |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0612537A (ja) * | 1992-06-25 | 1994-01-21 | Fuji Photo Film Co Ltd | Icメモリカード |
US5329491A (en) * | 1993-06-30 | 1994-07-12 | Intel Corporation | Nonvolatile memory card with automatic power supply configuration |
JP4299428B2 (ja) | 2000-01-19 | 2009-07-22 | 三星電子株式会社 | 可変容量半導体記憶装置 |
JP2003099333A (ja) * | 2001-09-21 | 2003-04-04 | Ricoh Co Ltd | フラッシュメモリ管理システム |
US6880094B2 (en) | 2002-01-14 | 2005-04-12 | Micron Technology, Inc. | Cas latency select utilizing multilevel signaling |
US7673111B2 (en) * | 2005-12-23 | 2010-03-02 | Intel Corporation | Memory system with both single and consolidated commands |
US20070260841A1 (en) * | 2006-05-02 | 2007-11-08 | Hampel Craig E | Memory module with reduced access granularity |
US7292487B1 (en) | 2006-05-10 | 2007-11-06 | Micron Technology, Inc. | Independent polling for multi-page programming |
WO2008154625A2 (en) * | 2007-06-12 | 2008-12-18 | Rambus Inc. | In-dram cycle-based levelization |
US8762620B2 (en) * | 2007-12-27 | 2014-06-24 | Sandisk Enterprise Ip Llc | Multiprocessor storage controller |
JP2009181638A (ja) | 2008-01-30 | 2009-08-13 | Elpida Memory Inc | 半導体記憶装置 |
JP5579979B2 (ja) * | 2008-10-30 | 2014-08-27 | ピーエスフォー ルクスコ エスエイアールエル | 半導体装置、内部信号タイミング回路、及び遅延時間測定方法 |
KR101045070B1 (ko) * | 2010-04-30 | 2011-06-29 | 주식회사 하이닉스반도체 | 반도체 메모리 장치와 반도체 메모리 장치를 포함하는 반도체 시스템 및 그 동작방법 |
KR101751045B1 (ko) * | 2010-05-25 | 2017-06-27 | 삼성전자 주식회사 | 3d 반도체 장치 |
JP2012027964A (ja) * | 2010-07-20 | 2012-02-09 | Panasonic Corp | メモリ装置及びcpuの制御方法 |
KR20120044668A (ko) * | 2010-10-28 | 2012-05-08 | 에스케이하이닉스 주식회사 | 반도체 메모리 장치 및 그를 포함하는 반도체 시스템 |
-
2011
- 2011-08-16 KR KR1020110081317A patent/KR101804521B1/ko active IP Right Grant
- 2011-11-09 US US13/292,745 patent/US8902684B2/en active Active
-
2012
- 2012-08-10 JP JP2012178163A patent/JP6030377B2/ja active Active
- 2012-08-16 CN CN201210292461.1A patent/CN103150274B/zh active Active
- 2012-08-16 TW TW101129786A patent/TWI570744B/zh not_active IP Right Cessation
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7936684B2 (en) * | 2003-03-21 | 2011-05-03 | Intel Corporation | Physical layer loopback |
CN100592423C (zh) * | 2003-12-15 | 2010-02-24 | 三星电子株式会社 | 访问存储装置时延滞控制的方法和电路 |
US20050218956A1 (en) * | 2004-04-05 | 2005-10-06 | Laberge Paul A | Delay line synchronizer apparatus and method |
US20060092735A1 (en) * | 2004-10-30 | 2006-05-04 | Hynix Semiconductor, Inc. | Method for measuring offset voltage of sense amplifier and semiconductor employing the method |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115017069A (zh) * | 2022-06-28 | 2022-09-06 | 长江存储科技有限责任公司 | 一种电平适配装置、存储系统及供电方法 |
CN115017069B (zh) * | 2022-06-28 | 2023-11-07 | 长江存储科技有限责任公司 | 一种电平适配装置、存储系统及供电方法 |
Also Published As
Publication number | Publication date |
---|---|
JP6030377B2 (ja) | 2016-11-24 |
JP2013041584A (ja) | 2013-02-28 |
CN103150274B (zh) | 2018-08-03 |
KR101804521B1 (ko) | 2017-12-07 |
US8902684B2 (en) | 2014-12-02 |
KR20130019257A (ko) | 2013-02-26 |
US20130044553A1 (en) | 2013-02-21 |
TWI570744B (zh) | 2017-02-11 |
TW201324533A (zh) | 2013-06-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103150274A (zh) | 集成电路、包括集成电路的系统以及系统的操作方法 | |
US11151027B2 (en) | Methods and apparatuses for requesting ready status information from a memory | |
KR101149270B1 (ko) | 집적 회로 디바이스를 테스트하는 시스템 및 방법 | |
CN105474319B (zh) | 用于配置混合存储器模块的存储器的i/o的设备及方法 | |
US8423701B2 (en) | Flash memory device with a low pin count (LPC) communication interface | |
CN102592679B (zh) | 一种闪存芯片的测试方法和闪存芯片 | |
CN101545951B (zh) | 扫描控制方法、扫描控制电路及装置 | |
CN100594552C (zh) | 半导体存储器、存储器控制器和半导体存储器的控制方法 | |
US7519877B2 (en) | Memory with test mode output | |
KR102654681B1 (ko) | 제한된 수의 테스트 핀들을 이용하는 메모리 디바이스를 테스트하는 방법 및 이를 이용하는 메모리 디바이스 | |
KR101375797B1 (ko) | 저장 용량이 큰 멀티 미디어 카드 | |
KR101227669B1 (ko) | 시험 장치, 회로 장치 및 프로그램 | |
CN114281624A (zh) | 一种i2c信号完整性的测试方法、系统、装置及设备 | |
CN102201260A (zh) | 用于传送反相器的参数的装置和方法 | |
JPH0864000A (ja) | エミュレーション手段を有するプログラマブル集積回路メモリ | |
CN105825898B (zh) | 动态存储器测试装置及其测试方法 | |
CN106354424A (zh) | 存储器控制器 | |
CN102141967B (zh) | 总线时序参数配置方法和装置 | |
KR101001143B1 (ko) | 비휘발성 메모리장치 및 이의 동작방법 | |
CN100517253C (zh) | 参数数据测试方法 | |
KR100511893B1 (ko) | 칩 테스트 회로 | |
KR20120080352A (ko) | 반도체 메모리 장치 및 이를 위한 병렬 테스트 검증 회로 | |
KR101038994B1 (ko) | 반도체 메모리, 메모리 시스템 및 그 제어 방법 | |
US20150143062A1 (en) | Controller, storage device, and control method | |
KR20160007790A (ko) | 데이터 저장 장치 및 그것의 동작 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |