CN101545951B

CN101545951B - 扫描控制方法、扫描控制电路及装置

Info

Publication number: CN101545951B
Application number: CN2009101326106A
Authority: CN
Inventors: 岩见义和; 木下贵行; 小佐野秀和
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 2008-03-28
Filing date: 2009-03-27
Publication date: 2013-05-22
Anticipated expiration: 2029-03-27
Also published as: JP2009236879A; EP2105752A1; US20090249143A1; CN101545951A; JP5167904B2; US8032807B2; EP2105752B1

Abstract

本发明提供了一种扫描控制方法、扫描控制电路及装置。该扫描控制方法针对与第一总线相连接且具有测试访问端口控制器的电路器件，该方法包括以下步骤：经由与所述第一总线不同的第二总线来设定指示所述电路器件中的要被扫描的寄存器、扫描移位的数量及扫描开始的信息；以及通过使用定序器，生成用于选择经由第一总线传送的信号或经由第二总线传送的信号的选择信号，以及基于所设定的信息来生成对在测试所述电路器件的过程中经由所述第一总线而传送来的测试模式信号及测试复位信号进行替代的信号，并根据选择信号将替代的信号提供给所述测试访问端口控制器。

Description

扫描控制方法、扫描控制电路及装置

相关申请的交叉引用

本申请要求享有于2008年3月28日提交的日本专利申请第2008-86845号的权益，通过引用而将其公开内容合并在此。

技术领域

本发明的一方面涉及扫描控制方法、扫描控制电路及装置。

背景技术

在其上安装有大规模集成电路(LSI)或LSI芯片的、被称作板、单元或模块的装置中，通常安装有连接到LSI器件的JTAG(联合测试行动组)总线或JTAG接口。JTAG总线用于测试LSI器件或用于其他目的。JTAG总线是符合国际标准IEEE1149.1的串行总线，允许在除了装置运转时间以外的测试时段中测试LSI器件；该测试是响应于来自对LSI器件进行边界扫描的外部测试仪等的访问而进行的。LSI器件测试可以包括指定该LSI器件中的随机存取存储器(RAM)的交替位的处理。

在所述装置中所使用的器件中、或诸如CPU(中央处理单元)的一些LSI器件组中，一些LSI器件连接到I2C(内部集成电路)总线或SMBus(系统管理总线)。在装置运转的过程中对装置进行控制时使用I2C总线及SMBus。这样，如同连接到JTAG总线的LSI器件以及连接到I2C总线及SMBus的LSI器件那样，可以在同一装置中以混合的方式使用连接到不同类型的总线或不同标准的总线的LSI器件。

I2C总线及SMBus是在器件之间使用的通用的通信总线。I2C总线及SMBus是基本上具有时钟信号线及数据信号线的二线制串行总线；并且连接到该串行总线的器件具有唯一的地址。使用这个地址，器件经由I2C总线及SMBus而相互通信。

例如，在将由不同的制造商所制造的LSI器件安装在同一装置上、使得所述LSI器件连接到不同类型的总线时，必须经由JTAG总线来对连接到JTAG总线的LSI器件进行控制，并且必须经由I2C总线及SMBus 来对连接到I2C总线及SMBus的LSI器件进行控制。相应的是，必须与该装置中的LSI器件所连接到的总线的类型相对应地安装诸如JTAG总线控制器及SMBus控制器的总线控制器。

图1是例示其中以混合的方式安装有连接到不同类型的总线的LSI器件的板的示例的框图。板1包括LSI器件2、LSI器件3及LSI器件4，以及SMBus控制器5及JTAG控制器6。SMBus控制器5和LSI器件2、LSI器件3及LSI器件4经由SMbus 7而相互连接。JTAG控制器6及LSI器件4经由JTAG总线8而连接。SMBus控制器5是专门针对SMBus7而布置的，并可以连接到板1的外部。JTAG控制器6是专门针对JTAG总线8而布置的，并可以连接到板1的外部。

专利文献、例如日本专利特开平9-218248号公报、日本专利第2940629号公报以及日本专利第3966453号公报中已提出了对诸如LSI器件的电路进行扫描的方法。

当经由两种类型的总线(即，SMBus 7及JTAG总线8)来控制板1时，必须在板1上安装分别专门地用于总线7及总线8的控制器5及控制器6，这样增加了板1的成本。

此外，当布置两种类型的控制器5及控制器6来控制板1时，必须为板1准备两种类型的控制程序，并且这两种类型的控制程序进行的控制操作必须是同步的。结果，对整个板1的控制变得复杂从而难以进行。

因此，本发明的一方面的目的是，使得可以在使用更廉价的装置结构的同时通过更简单的控制操作来对整个装置进行控制。

发明内容

根据本发明的一方面，提供了一种针对与第一总线相连接且具有测试访问端口控制器的电路器件的扫描控制方法，该方法包括以下步骤：经由与所述第一总线不同的第二总线来设定指示所述电路器件中的要被扫描的寄存器、扫描移位的数量及扫描开始的信息；以及生成用于选择经由第一总线传送的信号或经由第二总线传送的信号的选择信号，以及基于所设定的信息来生成对在测试所述电路器件的过程中经由所述第一总线而传送来的测试模式信号及测试复位信号进行替代的信号，并根据选择信号将替代的信号提供给所述测试访问端口控制器。

其他的方面及/或优点部分地将在下面的描述中阐明，部分地将从该描述中看出，或者可以通过实践本发明来获知。

附图说明

根据以下结合附图对实施例进行的描述，这些及/或其他方面及优点将变得明确且易于理解，在附图中：

图1是例示其中安装有连接到不同类型的总线的LSI器件的板的示例的框图；

图2是例示根据本发明实施例的板的结构的框图；

图3是例示根据本发明实施例的板的结构的框图；

图4是例示根据本发明实施例的板的结构的框图；

图5是例示根据本发明实施例的板的结构的框图；

图6是例示扫描控制电路的电路图；

图7是描述测试访问端口控制器(TAPC)的操作的流程图；

图8是例示TAPC的操作状态、测试模式选择信号及测试复位信号之间的关系的图；

图9是描述IR模式下的定序器的操作的时序图；

图10是描述DR模式下的定序器的操作的时序图；

图11A及图11B是描述重新起动模式下的定序器的操作的时序图；

图12是描述测试复位模式下的定序器的操作的时序图；

图13是描述手动复位模式下的定序器的操作的时序图；

图14是描述手动扫描模式的图；

图15是描述自动扫描模式的图；

图16是描述使用SMBus的写操作的时序图；以及

图17是描述使用SMBus的读操作的时序图。

具体实施方式

下面将详细地说明实施例，附图中例示了实施例的示例，其中，贯穿所有的附图，相似的标号表示相似的要素。下文将通过参照附图来描述实施例，以解释本发明。

在根据本发明的一方面的扫描控制方法、扫描控制电路及装置中，电路器件与第一总线相连接，并包括测试访问端口控制器。扫描控制电路包括：寄存器单元，在该寄存器单元中，可以经由与第一总线不同的第二总线来设定指示电路器件中的要被扫描的寄存器、扫描移位的数量及扫描开始的信息；定序器，该定序器基于在寄存器单元中所设定的信息来生成对在测试电路器件的过程中经由第一总线而传送来的测试模式信号及测试复位信号进行替代的信号，并将该信号提供给测试访问端口控制器。

在装置运转的过程中不需要使用第一总线，被布置用来控制该装置的第二总线用于在测试该装置的过程中进行扫描，因此没有必要在该装置上安装专门地用于第一总线的JTAG控制器。此外，没有必要在该装置上安装在用于第一总线的总线控制器及用于第二总线的总线控制器中使用的两个控制程序。此外，仅第二总线用于控制整个装置。

图2是例示根据本发明实施例的板的结构的框图。板11-1上安装有多个LSI器件12、13及14以及SMBus控制器15。SMBus控制器15以及LSI器件12、LSI器件13及LSI器件14经由SMBus或SMBus接口17而相互连接。LSI器件14连接有JTAG总线或JTAG接口18。SMBus17及JTAG总线18都连接到LSI器件14。

SMBus控制器15是专门针对SMBus 17而布置的，并可以连接到板11-1的外部的组件。可以通过将接线柱直接地连接到板11-1上的端子等来将JTAG总线18直接地连接到板11-1的外部组件。在使用I2C总线来替代SMBus 17时，使用I2C总线控制器来替代SMBus控制器15。

LSI器件14包含稍后将描述的扫描控制电路，并且可以通过使用扫描功能，经由SMBus 17来进行LSI器件14的内部设定。扫描控制电路实现用于经由诸如SMBus 17的接口来控制扫描功能的部件。JTAG总线18用作用于满足测试要求的单元，并且在板11-1运转的过程中并不使用JTAG总线18。在板11-1运转的过程中所使用的系统控制接口仅经由SMBus 17来进行。经由JTAG总线18对扫描功能的控制主要是对布置在LSI器件14中的测试访问端口控制器(TAPC)(稍后描述)的控制，并非经由JTAG总线18而是经由SMBus 17来控制TAPC，从而实现扫描功能。

图3是例示根据本发明实施例的板的结构的框图。在图3中，对与图 2中的部件相对应的部件应用相同的标号，并省略其解释。在图3中所例示的板11-2中，LSI器件14A不包含扫描控制电路，而与LSI器件14A相独立地布置扫描控制电路141。SMBus 17经由扫描控制电路141及JTAG总线18而连接到LSI器件14A。LSI器件14A连接到JTAG总线18，而并不直接地连接到SMBus 17。SMBus 17连接到扫描控制电路141。

图4是例示根据本发明实施例的板的框图。在图4中，对与图2中的部件相对应的部件应用相同的标号，并省略其解释。在图4中所例示的板11-3上安装有不同类型及不同标准的三个总线17、18及27。为便于解释，假定第一总线为SMBus 17、第二总线为JTAG总线18且第三总线例如为I2C总线。因此，布置I2C总线控制器作为第三总线控制器25。

I2C总线控制器25是针对I2C总线27而布置的，并且可以连接到板11-3的外部的组件。I2C总线控制器25经由I2C总线27而连接到LSI器件23A及LSI器件24。LSI器件24连接到SMBus17、JTAG总线18及I2C总线27。

LSI器件24包含稍后将描述的扫描控制电路，所以可以通过使用扫描功能，经由SMBus 17或I2C总线27来进行LSI器件24的内部设定。扫描控制电路经由诸如SMBus 17或I2C总线27的接口来实现对扫描功能的控制。此外，LSI器件24包含选择器电路(未示出)，在通过使用扫描功能、经由SMBus 17来进行LSI器件24的内部设定时，所述选择器电路将扫描控制电路连接到SMBus 17，而在通过使用扫描功能、经由I2C总线27来进行LSI器件24的内部设定时，所述选择器电路将扫描控制电路连接到I2C总线27。

JTAG总线18用作用于满足测试要求的单元，并且在板11-3运转的过程中并不使用JTAG总线18。在板11-3运转的过程中所使用的系统控制接口是SMBus 17及I2C总线27。经由JTAG总线18对扫描功能的控制主要是对布置在LSI器件24中的TAPC(稍后描述)的控制。并非经由JTAG总线18而是经由SMBus 17或I2C总线27来控制TAPC，从而实现扫描功能。除了JTAG总线18之外的总线的数量并不限于两个，并且这些总线也并不限于SMBus及I2C总线。可以布置三个或更多个类型的总线。

图5是例示根据本发明实施例的板的框图。在图5中，对与图2中的部件相对应的部件应用相同的标号，并省略其解释。在图5中所例示的板11-4中，LSI器件24A不包含扫描控制电路。在板11-4上设置有与LSI 器件24A相分离地布置的扫描控制电路241-1及扫描控制电路241-2，以及选择器电路242。SMBus 17经由扫描控制电路241-1、选择器电路242及JTAG总线18而连接到LSI器件24A。I2C总线27经由扫描控制电路241-2、选择器电路242及JTAG总线18而连接到LSI器件24A。LSI器件24A连接到JTAG总线18，但不直接地连接到SMBus 17及I2C总线27。SMBus 17连接到扫描控制电路241-1，I2C总线27连接到扫描控制电路241-2。在通过使用扫描功能、经由SMBus 17来进行LSI器件24A的内部设定时，选择器电路242将扫描控制电路241-1连接到LSI器件24A。在通过使用扫描功能、经由I2C总线27来进行LSI器件24A的内部设定时，选择器电路242将扫描控制电路241-2连接到LSI器件24A。

可以使用单个LSI器件来构造扫描控制电路241-1、扫描控制电路241-2及选择器电路242。

根据上述实施例，在板运转的过程中用作控制接口的总线例如是SMBus及/或I2C总线，但是本发明并不限于此。此外，用作满足测试要求的单元的、在板及装置运转的过程中不被使用的总线是JTAG总线，但是本发明并不限于此。

下面将描述实施例中的扫描控制电路。图6是例示实施例中的扫描控制电路的电路图。为便于解释，假定用作系统控制接口的总线为SMBus，用作满足测试要求的单元的总线为JTAG总线。因此，图6中所例示的扫描控制电路41被包含在图2中的LSI器件14中，或者与图3中的扫描控制电路141相对应，或者被包含在图4中的LSI器件24中，或者与图5中的扫描控制电路241-1相对应。图6中所例示的电路单元42是布置在LSI器件14、LSI器件14A、LSI器件24及LSI器件24A中的电路。

参照图6，JTAG_IF表示经由JTAG总线或JTAG接口18而传送来的信号。JTAG_IF包含TCK、TMS、TRST、TDI及TDO。TCK表示向扫描控制电路41输入的测试时钟。TMS表示向扫描控制电路41输入的指示测试模式的测试模式信号。稍后将描述的TAPC与测试时钟TCK相同步地响应于测试模式信号TMS而进行操作。TRST表示向扫描控制电路41输入的测试复位信号。TDI表示向扫描控制电路41输入的测试数据信号。TDO表示从扫描控制电路41输出的测试数据信号。SYS_CLK表示用在诸如板的装置中的系统控制时钟。SMBus_IF表示经由SMBus17而传送来的时钟或串行数据，SMBus_IF包含SMBCLK及SMBDT。SMBCLK表示SMBus时钟。SMBDT表示双向传送的串行数据。

扫描控制电路41包括如图6所示地连接的缓存器51及缓存器52、接口(IF)控制器53、内部控制器54、寄存器55及寄存器56、定序器57、数据寄存器58，“与”电路59、以及选择器61、选择器62及选择器63。电路单元42包括如图6所示地连接的TAPC 71、扫描链重建单元72及扫描寄存器单元73。扫描寄存器单元73包括多个触发器(FF)，并形成多个扫描链。扫描链重建单元72在必要时重建由扫描寄存器单元73所形成的多个扫描链的组合。对于电路单元42，可以使用现有结构的电路。

扫描控制电路41可以安装在LSI器件中，或者(与LSI器件分开地且独立地)安装在LSI器件的外部。然而，由于TAPC 71及扫描链重建单元72是在测试LSI器件的内部时使用的，因此将它们安装在LSI器件中。在扫描控制电路41中，定序器57形成等同于JTAG总线的接口，因此在扫描控制电路41安装在LSI器件的外部时，扫描控制电路41可以连接到JTAG总线18。

参照图6，sm_tms表示由定序器57所生成的测试模式选择信号。测试模式选择信号是与TMS相似的信号。sm_trst表示由定序器57所生成的测试复位信号。信号sel表示由定序器57所生成的、用于选择JTAG_IF及SMBus_IF中的一个的选择信号。信号clk_start表示由定序器57所生成的时钟起始信号。时钟起始信号clk_start是用于在根据来自SMBus 17的控制来进行扫描(下文中称作“SMBus扫描”)时从“与”电路59提供系统时钟SYS_CLK的信号。信号tck表示作为选择测试时钟TCK及系统时钟SYS_CLK中的一个的结果而从选择器61输出的测试时钟。信号tms表示作为选择测试模式选择信号sm_tms的结果而从选择器62输出的选定测试模式选择信号。信号trst表示作为选择测试复位信号sm_trst的结果而从选择器62输出的选定测试复位信号。信号tdo表示从TAPC 71输入的、并作为测试数据TDO从扫描控制电路41输出的测试数据信号。信号tdi表示作为测试数据TDI从JTAG总线18输入的、并从扫描控制电路41输入到TAPC 71的测试数据信号。信号tdoi表示在JTAG_IF扫描时从扫描链重建单元72输出到TAPC 71的扫描输出数据。TAPC 71基于扫描输出数据tdoi而输出测试数据tdo。信号ack/bck表示从TAPC 71提供给扫描寄存器单元73的、用于使扫描链重建单元72来进行扫描的(即，提供给构成扫描寄存器单元73的多个触发器的)扫描时钟。还从TAPC 71向数据寄存器58提供扫描时钟ack/bck。信号sod表示在SMBus扫描时从扫描链重建单元72输出到数据寄存器58的扫描输出数据。信号 sid表示在SMBus扫描时从数据寄存器58输出的、并经由选择器63而输入到扫描链重建单元72的扫描输入数据。

由定序器57所生成的选择信号sel被提供给选择器61、选择器62及选择器63中的各选择器，以指定要被选择从而从选择器61、选择器62及选择器63输出的输入信号。参照图6，白色圆圈标记指示：在向选择器61、选择器62及选择器63提供激活信号电平(例如，高电平)的选择信号sel时，被选择从而从选择器61、选择器62及选择器63输出的输入信号。

参照图6，在经由SMBus 17而向IF控制器53提供时钟信号及串行数据SMBus_IF时，寄存器写操作将命令寄存器模式或内部链(数据寄存器)模式(下文中称作“IR模式/DR模式”)及起始位从内部控制器54写到寄存器55中，并将扫描移位的数量从内部控制器54写到寄存器56中。当扫描开始时，使用SMBus 17来将起始位打开。在IR模式中，指定对具有电路单元42的LSI器件中的指令寄存器的扫描；在DR模式中，指定对具有电路单元42的LSI器件中的数据寄存器的扫描。针对寄存器55及寄存器56的寄存器写操作触发定序器57的操作的开始。

定序器57基于被写在寄存器55中的IR模式/DR模式及起始位以及被写在寄存器56中的移位的数量而生成使TAPC 71的扫描功能工作所需的序列，并通过使用测试模式选择信号sm_tms及测试复位信号sm_trst来控制TAPC 71。TAPC 71基于测试模式选择信号sm_tms及测试复位信号sm_trst而开始扫描。并且，定序器57对在扫描的过程中基于来自SMBus 17的控制而被打开的扫描标志FL进行管理。

扫描链重建单元72切断向TAPC 71的扫描输出数据tdoi的输出以及来自扫描控制电路41的测试数据tdi的输入(即，切断扫描输入数据的输入)，使得进行与数据寄存器58的连接。结果，扫描寄存器单元73与数据寄存器58形成一个扫描链，从而实现扫描输入及扫描输出。

图7是用于描述TAPC 71的操作的流程图，该图与状态图相对应。图8是例示TAPC 71的操作状态“状态”、测试模式选择信号sm_tms及测试复位信号sm_trst之间关系的图。

在图7中所例示的起动、空闲、dr、ir0、ir1、捕捉、移位、退出1、暂停、退出2、更新、重新起动、trst、mrst及停止的操作状态中，生成分别具有图8中所例示的逻辑值的测试模式选择信号sm_tms及测试复位信号sm_trst。例如，逻辑值“0”指示非激活信号电平(例如，低电平)，逻辑值“1”指示激活信号电平(例如，高电平)。

参照图7，在操作S1中，TAPC 71的操作状态“状态”被设定成空闲状态“空闲”。在操作S2中，操作状态被设定成起动状态“起动”。在操作S3中，确定包括模式“模式”为dr、ir0、trst还是mrst的模式。如果操作模式“模式”为在操作S4中所设定的DR模式dr，则对数据寄存器进行扫描。如果操作模式“模式”为在操作S5、操作S6中所设定的IR模式ir0、ir1，则对命令寄存器进行扫描。

图9是描述IR模式中的定序器57的操作的时序图。图10是描述DR模式中的定序器57的操作的时序图。图9及图10以及图11至图13例示了TAPC 71的操作状态“状态”、选择信号sel、系统时钟SYS_CLK、测试时钟tck及测试模式选择信号sm_tms。在图9及图10中，向下的粗箭头指示通过使用来自SMBus 17的时钟及串行数据SMBus_IF来起动寄存器55。

在操作S7中所设定的捕捉模式“捕捉”中，将扫描到的命令或数据寄存器中的扫描数据加载在扫描寄存器单元73中的指定的扫描链中。在操作S8中所设定的移位模式“移位”中，进行对加载在扫描链中的命令或寄存器数据进行移位的移位操作。在操作S9中，确定移位的数量的计数shift_ct是否为零。如果确定结果为“否”，则操作返回到操作S8。如果操作S9中的确定结果为“是”，则操作进行到操作S10。

在操作S10中所设定的退出模式“退出1”中，停止移位操作。在操作S11中所设定的暂停模式“暂停”中，暂时停止移位操作，并且操作进入等待状态。在操作S12中，确定是否经过了规定的时间“等待”。如果在操作S12中确定为“是”，则操作返回到操作S11。如果在操作S12中确定为“否”，则操作进行到操作S13。

在操作S13中所设定的退出模式“退出2”中，停止移位操作。在操作S14中，确定移位的数量的计数shift_ct是否为零。如果在操作S14中确定为“是”，则操作进行到操作S15。如果在操作S14中确定为“否”，则操作进行到操作S16。在操作S15中所设定的更新模式“更新”中，完成移位操作，并转移至后续的命令寄存器扫描，或者作为另一种选择，更新数据寄存器，并且操作进行到稍后将描述的操作S19。在操作S16中所设定的重新起动模式“重新起动”中，重新开始移位操作，并且操作进行到操作S8。

图11是用于描述重新起动模式“重新起动”中的定序器57的操作的时序图。参照图11，时序A之后接着时序B。图11A中所例示的向下的粗箭头指示通过使用来自SMBus 17的时钟及串行数据SMBus_IF来起动寄存器55，图11B中所例示的向下的粗箭头指示通过使用来自SMBus 17的时钟及串行数据SMBus_IF来重新起动寄存器55。

同时，在操作模式“模式”是在操作S16中所设定的测试复位模式trst时，将TAPC及用于测试的外围电路复位。在操作S17中，确定测试是否处于关闭模式“关”。如果确定为“否”，则操作返回到操作S16。如果确定为“是”，则操作进行到操作S19。在操作模式“模式”是在操作S18中所设定的手动复位模式mrst时，将TAPC中的状态机手动地复位，并且操作进行到操作S19。手动复位是经由SMBus 17而指定的。在操作S19中所设定的停止模式“停止”中，停止定序器57的操作，并且操作返回到操作S1。

图12是描述测试复位模式trst中的定序器57的操作的时序图。图13是描述手动复位模式mrst中的定序器57的操作的时序图。参照图12，最左侧的向下的粗箭头指示通过使用来自SMBus 17的时钟及串行数据SMBus_IF来起动寄存器55。相似的是，右侧的向下的粗箭头指示通过使用来自SMBus 17的时钟及串行数据SMBus_IF来停止寄存器55。参照图13，向下的粗箭头指示通过使用来自SMBus 17的时钟及串行数据SMBus_IF来起动寄存器55。

如上所述，在TAPC 71中，取决于IR模式及DR模式而对LSI器件中的不同的寄存器进行扫描。因此，扫描控制电路41设置有用于指定IR模式或DR模式的寄存器55。可以经由SMBus 17来设定寄存器55。定序器57根据在寄存器55中所设定的模式来改变要生成的序列。此外，扫描控制电路41设置有用于指定扫描移位的数量的寄存器56。可以经由SMBus 17来设定寄存器56。定序器57根据在寄存器56中所设定的移位的数量来确定移位开始及移位终止，并生成序列。

定序器57基于在寄存器55及寄存器56中所设定的值来生成测试模式选择信号sm_tms及测试复位信号sm_trst。TAPC 71基于测试模式选择信号tms及测试复位信号trst的改变来确定操作，由此控制扫描。仅在对LSI器件14、LSI器件14A、LSI器件24及LSI器件24A的测试的过程中使用JTAG总线18，在诸如板11-1至板11-4的装置运转的过程中，来自JTAG总线18的信号JTAG_IF被选择器61至选择器63阻断从而未被输入到TAPC 71。

扫描链重建单元72向TAPC 71提供扫描输出数据tdoi，并切断来自扫描控制电路41的扫描输入数据tdi，使得进行与数据寄存器58的连接。数据寄存器58用于设定来自SMBus 17的扫描输入数据，并在扫描过程中进行移位操作。在设定了扫描输入数据时，提供系统时钟SYS_CLK，以使得可以进行写入，并且在扫描过程中，停止向数据寄存器58提供系统时钟SYS_CLK，使得扫描过程中的移位操作是响应于扫描时钟ack、bck而进行的。

在装置运转的过程中，扫描控制电路41根据系统时钟SYS_CLK而生成测试时钟tck。考虑到装置的功耗，在从扫描刚刚开始之后至扫描停止的时段中向TAPC 71提供测试时钟tck。在不进行扫描时，扫描控制电路41不向TAPC 71提供测试时钟tck。

对于扫描模式，存在其中可以从SMBus 17经由内部控制器54来进行设定的手动扫描模式，以及自动扫描模式。

在手动扫描模式中，从SMBus 17设定必要的寄存器55及寄存器56以执行扫描，并且该扫描是在对寄存器55及寄存器56的设定完成之后开始的。图14是用于描述手动扫描模式的图。参照图14，“寄存器设定”指示其中在寄存器55中设定IR模式或DR模式并在寄存器56中设定移位的数量的写时段RW1。“起始位开”指示其中在寄存器55中设定要在开始扫描时被打开的起始位的写时段RW2。“扫描标志轮询”指示其中对定序器57中所管理的扫描标志FL进行轮询的读时段RR1，并且在确认扫描标志FL关闭并且扫描完成时，对在寄存器55及寄存器56中所设定的信息进行收集。“数据传送”指示其中读取扫描数据并将该扫描数据经由SMBus 17而从数据寄存器58传送到外部的读时段RR2。经由SMBus17而传送到外部的扫描数据与指示测试结果的日志相对应。

在自动扫描模式中，在从SMBus 17对与由LSI器件中的扫描链重建单元72所形成的一个扫描链相对应的特定的地址进行读访问时，内部控制器54自动地在寄存器55及寄存器56中设定固定值并由此开始扫描。在自动扫描模式中，读取扫描数据并将该数据从数据寄存器58经由SMBus 17而传送到外部的操作是由内部控制器54(例如，硬件)全部一次地完成的。图15是描述自动扫描模式的图。参照图15，“特定地址读”指示对LSI器件中的特定地址发生读访问的情况，“寄存器设定”、“起始位开”及“数据传送”按与图14相似的方式由内部控制器54自动地进行。

经由SMBus 17对LSI器件的寄存器写入及寄存器读取是使用经由SMBus 17而传送来的SMBus时钟SMBCLK及串行数据SMBDT(即，SMBus_IF)来进行的。在寄存器写入操作中，在寄存器55中设定IR模式或DR模式，在寄存器56中设定移位的数量，并在寄存器55中设定要在开始扫描时被打开的起始位，以开始扫描。同时，在寄存器读取操作中，对定序器57中所管理的扫描标志FL进行轮询，并且在确认扫描标志FL关闭并且扫描完成时，对在寄存器55及寄存器56中所设定的信息进行读取及收集。

图16是描述使用SMBus的写操作的时序图。图17是描述使用SMBus的读操作的时序图。参照图16及图17，ack表示用于指示正确地接收到地址、命令、数据等的响应信息或应答信息，并且是从LSI器件侧发送回的。

图16例示了以下示例：在该示例中，从SMBus 17向扫描控制电路41输入从属器地址(slave address)、地址写命令、字节、字节x的寄存器地址、字节x-1的寄存器地址、包误码、从属器地址、寄存器写命令、字节、字节x的写数据、字节x-1的写数据及包误码，以进行写操作。

图17例示了以下示例：在该示例中，从SMBus 17向扫描控制电路41输入从属器地址、地址写命令、字节、字节x的寄存器地址、字节x-1的寄存器地址、包误码、从属器地址、寄存器读命令、从属器地址、字节x的读数据、字节x-1的读数据及包误码，以进行读操作。

根据实施例，在装置运转的过程中(例如，在系统操作的过程中)不使用用于测试的JTAG总线18(JTAG IF)，使用布置在装置中的、用于在运转的过程中控制装置的SMBus 17(SMBus IF)来在测试装置的过程中进行扫描，因此没有必要在装置上安装专门地用于JTAG总线的JTAG控制器。此外，没有必要在装置上安装用于SMBus控制器15及JTAG控制器的两个控制程序。相应的是，装置结构可以更廉价。此外，为了对整个装置进行控制(例如，系统控制)，仅使用布置在装置中的、用于在装置运转的过程中控制该装置的(单个)控制器(例如，SMBus 17)，因此使系统控制更容易。因此，对整个装置的控制可以更简单。

用于测试的总线并不限于JTAG总线。布置在装置中的、用于在装置运转的过程中控制该装置的总线并不限于SMBus及I2C总线，利用允许在图6中所例示的寄存器55及寄存器56中进行设定的任何总线，都可以如上所述有效地使用扫描功能。此外，尽管例示了总线、选择器及其他组件的具体结构，但是本发明并不限于使用特定要素的实现。例如，可以使用基于硬件及软件的结构来实现这里所讨论的任何操作或操作中的一部分操作。

尽管示出并描述了一些实施例，但是本领域技术人员应当理解，在不背离本发明的原理及精神的情况下，可以对这些实施例作出改变，在权利要求书及其等同物中限定了本发明的范围。

Claims

1.一种针对与第一总线相连接且具有测试访问端口控制器的电路器件的扫描控制方法，该方法包括以下步骤：

经由与所述第一总线不同的第二总线来设定指示所述电路器件中的要被扫描的寄存器、扫描移位的数量及扫描开始的信息；以及

生成用于选择经由所述第一总线传送的信号或经由所述第二总线传送的信号的选择信号，以及基于所设定的信息来生成对在测试所述电路器件的过程中经由所述第一总线而传送来的测试模式信号及测试复位信号进行替代的信号，并根据所述选择信号将替代的信号提供给所述测试访问端口控制器。

2.根据权利要求1所述的扫描控制方法，包括：

经由所述第二总线在数据寄存器中设定扫描输入数据，并且

其中，将在所述数据寄存器中所设定的所述扫描输入数据移位达在寄存器单元中所设定的移位的数量。

3.根据权利要求2所述的扫描控制方法，包括：

切断向所述测试访问端口控制器的扫描输出数据的输出以及向所述测试访问端口控制器的所述扫描输入数据的输入，使得进行与所述数据寄存器的连接，并且所述电路器件中的扫描寄存器单元与所述数据寄存器形成一个扫描链，由此实现扫描输入及扫描输出操作。

4.一种针对与第一总线相连接且具有测试访问端口控制器的电路器件的扫描控制电路，该扫描控制电路包括：

寄存器单元，在该寄存器单元中经由与所述第一总线不同的第二总线来设定指示所述电路器件中的要被扫描的寄存器、扫描移位的数量及扫描开始的信息；以及

定序器，该定序器生成用于选择经由所述第一总线传送的信号或经由所述第二总线传送的信号的选择信号，以及基于在所述寄存器单元中所设定的信息来生成对在测试所述电路器件的过程中经由所述第一总线而传送来的测试模式信号及测试复位信号进行替代的信号，并根据所述选择信号将替代的信号提供给所述测试访问端口控制器。

5.根据权利要求4所述的扫描控制电路，包括：

数据寄存器，在该数据寄存器中能够经由所述第二总线来设定扫描输入数据，并且

其中，在所述数据寄存器中所设定的所述扫描输入数据被移位达在所述寄存器单元内所设定的移位的数量。

6.根据权利要求5所述的扫描控制电路，

其中，所述电路器件中的扫描链重建单元切断向所述测试访问端口控制器的扫描输出数据的输出以及向所述测试访问端口控制器的所述扫描输入数据的输入，使得进行与所述数据寄存器的连接，并且所述电路器件中的扫描寄存器单元与所述数据寄存器形成一个扫描链，由此实现扫描输入及扫描输出操作。

7.根据权利要求4所述的扫描控制电路，包括：

控制器，该控制器与所述第二总线相连接，并经由所述第二总线来控制对所述寄存器单元中的信息的设定。

8.根据权利要求7所述的扫描控制电路，

其中，所述寄存器单元、所述定序器及所述控制器布置在所述电路器件的外部，并且所述扫描控制电路与所述电路器件经由所述第一总线而连接。

9.根据权利要求7所述的扫描控制电路，

其中，所述寄存器单元、所述定序器及所述控制器布置在所述电路器件中，并且所述电路器件与所述第一总线及所述第二总线相连接。

10.一种用于扫描控制的装置，包括：

第一电路器件，该第一电路器件与第一总线相连接，并具有测试访问端口控制器；

第二电路器件，该第二电路器件与不同于所述第一总线的第二总线相连接；

总线控制器，该总线控制器与所述第二总线相连接；以及

扫描控制电路，该扫描控制电路与所述第二总线相连接，并且

其中，所述扫描控制电路包括：

寄存器单元，在该寄存器单元中经由所述第二总线来设定指示所述第一电路器件中的要被扫描的寄存器、扫描移位的数量及扫描开始的信息；以及

定序器，该定序器生成用于选择经由所述第一总线传送的信号或经由所述第二总线传送的信号的选择信号，以及基于在所述寄存器单元中所设定的信息来生成对在测试所述第一电路器件的过程中经由所述第一总线而传送来的测试模式信号及测试复位信号进行替代的信号，并根据所述选择信号将替代的信号提供给所述测试访问端口控制器。

11.根据权利要求10所述的装置，

其中，所述扫描控制电路包括数据寄存器，在该数据寄存器中能够经由所述第二总线来设定扫描输入数据，并且

其中，在所述数据寄存器中所设定的所述扫描输入数据被移位达在所述寄存器单元中所设定的移位的数量。

12.根据权利要求11所述的装置，

其中，所述第一电路器件中的扫描链重建单元切断向所述测试访问端口控制器的扫描输出数据的输出以及向所述测试访问端口控制器的所述扫描输入数据的输入，使得进行与所述数据寄存器的连接，并且所述第一电路器件中的扫描寄存器单元与所述数据寄存器形成一个扫描链，由此实现扫描输入及扫描输出操作。

13.根据权利要求10所述的装置，

其中，所述扫描控制电路包括控制器，该控制器与所述第二总线相连接，并经由所述第二总线来控制对所述寄存器单元中的信息的设定。

14.根据权利要求10所述的装置，

其中，所述扫描控制电路布置在所述第一电路器件的外部，并且所述扫描控制电路与所述第一电路器件经由所述第一总线而连接。

15.根据权利要求10所述的装置，

其中，所述扫描控制电路布置在所述第一电路器件中，并且所述第一电路器件与所述第一总线及所述第二总线相连接。