CN103138579A - 相位补偿电路、具有该电路的半导体集成电路和功率供应电路 - Google Patents

Abstract

在功率供应电路中，误差放大器（4，22）基于根据输出电压的探测电压和对应于所述输出电压的目标值的参考电压来控制主晶体管（T1，T31，T41，T51，T61，T71，T81），使得所述输出电压与所述目标值一致。用于功率供应电路的相位补偿电路（5，24）包括电平移动电路（9）和相位补偿电容器（C2）。电平移动电路通过将所述输出电压的dc分量朝向地电位移动预定电压来生成移动电压，并从电平移动电路的输出端子（N2）输出移动电压。相位补偿电容器布置在所述电平移动电路的输出端子与所述误差放大器的放大器电路（4，23）的输入端子之间的路线上。

Description

相位补偿电路、具有该电路的半导体集成电路和功率供应电路

技术领域

本发明涉及用于从输入电压生成恒定输出电压的功率供应电路的相位补偿电路和具有该相位补偿电路的半导体集成电路。

背景技术

关于将输出电压调节至恒定目标值的稳定功率供应电路，诸如线性调节器和开关调节器，已经广泛知道采样相位补偿电路来确保功率供应电路的稳定。例如，在JP2003-058260A和对应于US2007/0174017A1的JP2006-109421A中描述了该技术。相位补偿电路安置于控制输出电压的误差放大器的内节点与输出输出电压的输出节点之间。

以上描述的相位补偿电路需要具有对应于输出电压的耐受电压的电容元件（电容器）。因此，随着输出电压的目标值的增大，必需增大电容元件的耐受电压。

在通常的单片工艺中，必需增大电容元件的电极之间的氧化膜的厚度，以增大耐受电压。然而，每单位面积的电容值随氧化膜的厚度的增大而减小。因此，当相位补偿电路集成到半导体集成电路（IC）中时，电路面积随电容元件的耐受电压的增大而增大。还有，在由分离部件提供电容元件的情况下，部件的尺寸随耐受电压的增大而增大。因此，引起了类似的缺点。

为了处理上述缺点，例如JP2003-058260A和JP2006-109421A描述了通过使用有源元件来使相位补偿电路的电容元件的表观电容（apparentcapacitance）值加倍的技术。然而，该技术需要具有等于或大于表现为电容量的频率的频率带宽的放大器电路。因此，电路结构是复杂的，并且消耗电流增大。

发明内容

本公开的目的是提供相位补偿电路和具有该相位补偿电路的半导体集成电路，该相位补偿电路能够甚至在功率供应电路的输出电压的目标值相对高时也执行功率供应电路的相位补偿，而不增大电路面积和消耗电流。

功率供应电路根据通过功率供应输入端子输入至所述功率供应电路的输入电压来生成恒定输出电压，并且从功率供应输出端子输出所述输出电压。所述功率供应电路包括主晶体管和误差放大器，所述主晶体管控制从所述功率供应输入端子至所述功率供应输出端子的功率供应，所述误差放大器基于根据所述输出电压的探测电压和根据所述输出电压的目标值的参考电压来控制所述主晶体管的操作，使得所述输出电压与所述目标值一致。

根据本公开的一方面，用于功率供应电路的相位补偿电路包括电平移动电路和相位补偿电容器。电平移动电路接收所述输出电压，并将所述输出电压的dc分量朝向地电位移动预定电压，以生成移动电压。相位补偿电容器布置在所述电平移动电路的输出端子与所述误差放大器的所述放大器电路的输入端子之间的路线上。

在具有上述结构的相位补偿电路中，通过移动输出电压的dc分量来生成移动电压。因此，移动电压具有等于输出电压的ac分量。从电平移动电路输出的移动电压通过补偿电容器施加于误差放大器的放大器电路的输入端子。即，输出电压的ac分量通过相位补偿电容器反馈至放大电路的输入端子。以此方式，具有上述结构的相位补偿电路执行功率供应电路的相位补偿，并且功率供应电路的稳定性得到了提高。

相位补偿电容器的端子施加有移动电压和放大器电路的输入端子的电压。即，施加于相位补偿电容器的端子之间的电压比施加于常规相位补偿电路的电容器的端子之间的电压低由电平移动电路移动的预定电压。因此，通过使用耐受电压比输出电压的目标值低的相位补偿电容器实现了相位补偿。因此，甚至在功率供应电路的输出电压的目标值相对高时，相位补偿电路也使得能够进行功率供应电路的相位补偿，而不会大大增大电路面即和消耗电流。

例如，相位补偿电路集成到半导体电路中。在该情况下，相位补偿电容器由定义在布线图案与半导体基底之间的电容器和定义在布线图案之间的电容器之一提供；并且与布线图案相邻的相位补偿电容器的电极耦合至放大器电路的输入端子。

附图说明

根据参照附图作出的以下详细描述，本公开的以上和其它目的、特征和优点将变得更明显，其中，类似的部件由类似的参考数字标记，并且其中：

图1是具有根据本公开的第一实施例的相位补偿电路的串联调节器功率供应电路的示意性电路图；

图2A是当功率供应电路配置为集成电路时，根据第一实施例的相位补偿电路的相位补偿电容器的范例的示意图；

图2B是图2A中所示的相位补偿电容器的示意性电路图；

图3是根据本公开的第二实施例的串联调节器功率供应电路的示意性电路图；

图4是根据本公开的第三实施例的串联调节器功率供应电路的示意性电路图；

图5是根据本公开的第四实施例的串联调节器功率供应电路的示意性电路图；

图6是根据本公开的第五实施例的串联调节器功率供应电路的示意性电路图；

图7是根据本公开的第六实施例的并联调节器功率供应电路的示意性电路图；

图8是根据本公开的第七实施例的降压开关调节器功率供应电路的示意性电路图；

图9是根据本公开的第八实施例的升压开关调节器功率供应电路的示意性电路图；

图10A至10F是相位补偿电路的电平移动电路的变形的示意性电路图；以及

图11是根据另一实施例的相位补偿电路的相位补偿电容器的示意图。

具体实施方式

（第一实施例）

以下将参照图1、2A和2B描述本公开的第一实施例。图1是执行反馈控制以将输出电压调节为恒定目标值的功率供应电路1的示意性电路图。例如，功率供应电路1是串联调节器功率供应电路。

功率供应电路1包括主晶体管T1、参考电压生成电路2、电压探测电路3、误差放大器4、以及相位补偿电路5。例如，功率供应电路1可以配置为半导体集成电路（IC）。即，功率供应电路1的组成元件（componentelement）可以集成到半导体集成电路中。作为另一范例，功率供应电路1的除主晶体管T1外的组成元件可以集成到半导体集成电路中。

功率供应电路1通过功率供应输入端子P1和接地端子P2从外部dc电源6供应有电源电压VB。电源电压VB对应于输入电压。例如，电源电压VB的稳态值约为＋12V。功率供应输入端子P1耦合至功率供应电路1内的功率供应线7，并且接地端子P2耦合至功率供应电路1内的地线8。

主晶体管T1是P沟道功率MOSFET。主晶体管T1的源耦合至功率供应线7，并且主晶体管T1的漏极耦合至功率供应输出端子P3。即，主晶体管T1布置于功率供应输入端子P1与功率供应输出端子P3之间的功率供应路线上。

功率供应电路1借助于主晶体管T1将电源电压VB减小至预定输出电压Vout，并且通过功率供应输出端子P3和接地端子P4将输出电压Vout输出给负载电路作为功率供应的目标。接地端子P4耦合至功率供应电路1内的地线8。

电容器C1耦合在功率供应端子P3与接地端子P4之间。电容器C1是用于减小输出电压Vout的波动的平滑电容器。电容器C1布置于功率供应电路1之外。

参考电压生成电路2是例如带隙参考电压电路。参考电压生成电路2生成用于指示输出电压Vout的目标值（例如，＋5V）的参考电压Vref（例如，＋1.2V）。从参考电压生成电路2生成的参考电压Vref施加于误差放大器4的反相输入端子。

电压探测电路3包括电阻器R1和电阻器R2的串联电路。串联电路耦合在主晶体管T1的漏极与地线8之间。电阻器R1与电阻器R2之间的连接点处的电压定义为探测电压Vdet。通过以电阻器R1和电阻器R2对输出电压Vout进行分压来提供探测电压Vdet。探测电压Vdet施加于误差放大器4的非反相输入端子。电阻器R1和电阻器R2中的每一个的电阻值确定为使得在输出电压Vout具有目标值时，探测电压Vdet与参考电压Vref一致。

误差放大器4操作为通过功率供应线7和地线8供应有电源电压VB。误差放大器4根据探测电压Vdet与参考电压Vref之间的差生成误差放大器信号Sd。误差放大器信号Sd提供给主晶体管T1的栅极。因此，根据误差放大器信号Sd来控制主晶体管T1的操作。即，误差放大器4基于探测电压Vdet和参考电压Vref来执行主晶体管T1的反馈控制，使得输出电压Vout与目标值一致。

相位补偿电路5补偿频率性质，使得功率供应电路1在整个操作区域中执行负反馈操作。即，相位补偿电路5执行相位补偿。

相位补偿电路5包括电平移动电路9和相位补偿部分10。电平移动电路9包括齐纳二极管D1和电阻器R3。电平移动电路9接收输出电压Vout，并将输出电压Vout的dc分量朝向地电位移动预定电压，即移动至预定电平。地电位对应于地线8的电位并且等于0V。

齐纳二极管D1具有对应于预定电压的齐纳电压。齐纳二极管D1的阴极耦合至功率供应输出端子P3。齐纳二极管D1的阳极通过电阻器R3耦合至地线。即，齐纳二极管D1反向布置于功率供应输出端子P3与地线8之间。电阻器R3限制齐纳二极管D1中的电流流动。电阻器R3的电阻值确定为使得进行击穿操作所需的电流能够施加于齐纳二极管D1。在此配置中，移动电压Vs从节点N2（即齐纳二极管D1的阳极）输出，节点N2定义为齐纳二极管D1与电阻器R3之间的连接点。

相位补偿部分10包括作为相位补偿电容器的电容器C2。相位补偿电容器C2的第一端子（第一电极）a1耦合至误差放大器4的非反相输入端子。相位补偿电容器C2的第二端子（第二电极）b1耦合至节点N2。换句话说，相位补偿电容器C2布置于节点N2与放大器电路（差分放大器电路）的输入端子之间，该放大器电路是构成误差放大器4的放大器电路（未示出）之一并布置于误差放大器4的输入级处。在相位补偿电容器C2的第二端子b1与地线8之间存在寄生电容C3。因为功率供应电路1包括上述相位补偿电路5，所以振荡受到限制，并且反馈控制得到稳定。

图2A是示例形成于半导体集成电路中的相位补偿电容器C2的范例的示意性横截面视图的图。图2B是示例相位补偿电容器C2的等效电路的图。

如图2A中所示，相位补偿电容器C2形成于半导体基底（p基底）11与布线图案（多晶Si）之间。氧化膜13（例如SiO₂）布置于半导体基底11与布线图案12之间（即，电极之间）。布线图案12耦合至相位补偿电容器C2的第一端子a1。半导体基底11耦合至相位补偿电容器C2的第二端子b1。如图2A和2B中所示，在第二端子b1与地线8之间存在由p-n节（反偏）引起的寄生电容C3，地电位施加于地线8。

接下来，将描述功率供应电路的操作和有益效果。

在功率供应电路1中，误差放大器4基于探测电压Vdet和参考电压Vref来控制主晶体管T1的操作。例如，在探测电压Vdet比参考电压Vref高的时段期间，即在输出电压Vout比目标值高的时段期间，误差放大器4以高电平（例如，功率供应线7的电位，＋12V）输出误差放大信号Sd。结果，主晶体管T1关断，并且输出电压Vout降低。

在探测电压Vdet比参考电压Vref低的时段期间，即在输出电压Vout比目标值低的时段期间，误差放大器4以低电平（例如，地线8的电位，0V）输出误差放大信号Sd。结果，主晶体管T1开通，并且输出电压Vout升高。以此方式，误差放大器4控制主晶体管T1以将输出电压Vout调节至＋5V的目标值。

在执行上述恒定电压控制时，相位补偿电路5执行功率供应电路1的相位补偿。关于相位补偿，从电平移动电路9输出的移动电压（shift voltage）Vs通过相位补偿电容器C2施加于误差放大器4的非反向输入端子。通过将输出电压Vout的dc分量移动至预定电平来产生移动电压Vs。从而，移动电压Vs的ac分量等于输出电压Vout的ac分量。即，输出电压Vout的ac分量通过相位补偿电容器C2反馈至误差放大器4的非反相输入端子。以此方式，相位补偿电路5执行功率供应电路1的相位补偿以提高功率供应电路1的稳定性。

相位补偿电容器C2的端子a1、b1之间为对应于移动电压Vs与施加于误差放大器4的非反相输入端子处的电压之间的差的电压。即，施加于相位补偿电容器C2的端子a1、b1之间的电压比常规相位补偿电路的电容器的端子之间施加的电压低由电平移动电路9移动的预定电压。因此，作为本实施例的相位补偿电容器C2，能够使用耐受电压比输出电压Vout的目标值低的电容器。

因为相位补偿电路5包括电平移动电路9，所以功率供应电路1的消耗电流增大对应于供应至齐纳二极管D1的电流的量。然而，消耗电流的增大相对小。因此，即使在输出电压Vout具有相对高的目标值的高电压功率供应电路中采用包括电平移动电路9的相位补偿电路5，相位补偿电路5也启用功率供应电路的相位补偿，而不会很大地增大电路面积和消耗电流。

因为电平移动电路9由齐纳二极管D1和电阻器R3构成，所以简化了相位补偿电路5的结构。电平移动电路9移动的预定电压（预定电平）基本等于齐纳二极管D1的齐纳电压。因此，能够由使用的齐纳二极管D1的齐纳电压来容易地设定电平移动电路9移动的预定电压。

在相位补偿电路5集成到半导体集成电路中的情况下，伴有寄生电容C3的相位补偿电容器C2的第二端子b1耦合至具有高阻抗的节点，节点将视为归因于低频率的地电位。结果，将减小相位补偿的影响。因此，在相位补偿电路5集成到半导体集成电路中的情况下，伴有寄生电容C3的相位补偿电容器C2的第二端子b1优选地耦合至具有低阻抗的节点。

因此，在本实施例中，第一端子a1耦合至误差放大器4的非反相输入端子，且相位补偿电容器C2的第二端子b1耦合至节点N2。由于布置于功率供应电路1之外的电容器C1的影响，功率供应输出端子P3的阻抗非常低。还有，认为ac分量在功率供应输出电路P3与节点N2之间是短路的。因此，认为相位补偿电容器C2的第二端子b1所耦合至的节点N2的阻抗非常低。从而，在本实施例的结构中，相对于相位补偿电容器C2的相位补偿的影响，能够减小寄生电容C3的影响。

（第二实施例）

将参照图3描述本公开的第二实施例。在第二实施例的功率供应电路21中，相位补偿电容器C2的耦合位置不同于第一实施例的相位补偿电容器C2的耦合位置。以下，类似的部件标记有类似的参考数字，并且将不重复其描述。将主要描述与第一实施例不同的点。

图3是第二实施例的功率供应电路21的示意性电路图。图3中，未示例伴随相位补偿电容器C2的寄生电容C3和布置于功率供应电路21之外的平滑电容器C1。

功率供应电路21包括与图1中所示的误差放大器4类似的误差放大器22。图3中，详细示例了构成误差放大器22的输出级的放大器电路23。放大器电路23执行相对于作为参考电位的地线8的电位（地电位）的放大操作。放大器电路23包括晶体管T21和晶体管T22。例如，晶体管T21是N沟道MOSFET，并且晶体管T22是P沟道MOSFET。

晶体管T21的栅极施加有从布置在误差放大器22的较早级的放大器电路（未示出）输出的信号。晶体管T21的源极耦合至地线8。晶体管T21的漏极通过晶体管T22耦合至功率供应线7。晶体管T22的漏极耦合至主晶体管T1的漏极。晶体管T22的源极耦合至功率供应线7。晶体管T22的栅极耦合至主晶体管T1的栅极。晶体管T22的栅极和晶体管T22的漏极共同耦合。在此结构中，晶体管T22的栅极用作误差放大器22的输出端子，以输出误差放大器信号Sd。

相位补偿电路24包括相位补偿部分25和电平移动电路9。在相位补偿部分25中，相位补偿电容器C2的耦合位置不同于图1中所示的相位补偿部分10的相位补偿器C2的耦合位置。具体地，相位补偿部分25的相位补偿电容器C2耦合在对应于电平移动电路9的输出端子的节点N2与构成误差放大器22的放大器电路23的晶体管T21的栅极之间。换句话说，相位补偿电容器C2布置在节点N2与放大器电路23的输入端子之间的路线上。

还有，在其中相位补偿电容器C2耦合在与第一实施例不同的位置处的相位补偿电路24中，执行功率供应电路21的相位补偿，并且提高了功率供应电路21的稳定性。

对应于移动电压Vs与放大器电路23的输入端子的电压之间的差的电压施加于相位补偿电容器C2的端子之间。即，施加于相位补偿电容器C2的端子之间的电压比施加于常规相位补偿电路的电容器的端子之间的电压低电平移动电路9移动的预定电压。因此，在本实施例的结构中，也将实现与第一实施例类似的有益效果。

与放大器电路23相邻的相位补偿电容器C2的端子施加有在接地端子（0V）与晶体管T21的栅极-源极电压之间的范围中的电压。即，与放大器电路23相邻的相位补偿电容器C2的端子施加有近似为地电位的电压。在本实施例中，输出电压Vout朝向地电位移动了电平移动电路9移动的预定电压。因此，适当地降低了施加于相位补偿电容器C2的端子之间的电压。此外，相位补偿部分25将相对于作为参考电位的地电位输出的输出电压Vout的ac分量反馈给放大器电路23的输入端子。从而，在本实施例中，充分实现了相位补偿的影响。

（第三实施例）

将参照图4描述本公开的第三实施例。第三实施例的功率供应电路31具有与第一实施例的主晶体管T1不同的主晶体管T31。以下，将主要描述与第一实施例不同的点。

图4中，未示例伴随相位补偿电容器C2的寄生电容C3和布置于功率供应电路31之外的平滑电容器C1。

如图4中所示，功率供应电路31是NMOS输出型串联调节器功率供应电路。即，主晶体管T31是N沟道功率MOSFET。主晶体管T31的漏极耦合至功率供应线7。主晶体管T31的源极耦合至功率供应输出端子P3。

误差放大器4的非反相输入端子施加有参考电压Vref。误差放大器4的反相输入端子施加有探测电压Vdet。相位补偿电容器C2布置于节点N2与误差放大器4的反相输入端子之间。

还有，在NMOS输出型串联调节器功率供应电路31中，将实现与第一实施例类似的有益效果。以此方式，将本公开的相位补偿电路适用于NMOS输出型串联调节器功率供应电路。

（第四实施例）

将参照图5描述本公开的第四实施例。第四实施例的功率供应电路41具有与第一实施例的主晶体管T1不同的主晶体管T41。以下，将主要描述与第一实施例不同的点。图5中，未示例伴随相位补偿电容器C2的寄生电容C3和布置于功率供应电路41之外的平滑电容器C1。

如图5中所示，功率供应电路41是NPN输出型串联调节器功率供应电路。即，主晶体管T41是NPN型双极晶体管。主晶体管T41的集电极耦合至功率供应线7。主晶体管的发射极耦合至功率供应输出端子P3。主晶体管T41的基极施加有误差放大信号Sd。

误差放大器4的非反相输入端子施加有参考电压Vref。误差放大器4的反相输入端子施加有探测电压Vdet。相位补偿电容器C2布置于节点N2与误差放大器4的反向输入端子之间。

还有，在NPN输出型串联调节器功率供应电路41中，将实现与第一实施例类似的有益效果。以此方式，本公开的相位补偿电路适用于NPN输出型串联调节器功率供应电路。

（第五实施例）

将参照图6描述本公开的第五实施例。第五实施例的功率供应电路51具有与第一实施例的主晶体管T1不同的主晶体管T51。因此，以下将主要描述与第一实施例不同的点。图6中，未示例伴随相位补偿电容器C2的寄生电容C3和布置于功率供应电路51之外的平滑电容器C1。

图6中所示的功率供应电路51是PNP输出型串联调节器功率供应电路。即，主晶体管T51是PNP型双极晶体管。主晶体管T51的发射极耦合至功率供应线7。主晶体管T51的集电极耦合至功率供应输出端子P3。主晶体管T51的基极施加有误差放大信号Sd。误差放大器4的非反相输入端子施加有探测电压Vdet。误差放大器4的反相输入端子施加有参考电压Vref。电容器C2布置于节点N2与误差放大器4的非反向输入端子之间。

还有，在PNP输出型串联调节器功率供应电路51中，将实现与第一实施例类似的有益效果。以此方式，本公开的相位补偿电路适用于PNP输出型串联调节器功率供应电路。即，如第三至第四实施例中描述的，本公开的相位补偿电路适用于任何串联调节器功率供应电路，而不管主晶体管的类型。

（第六实施例）

以下将参照图7描述第六实施例。以下，将主要描述与第一实施例不同的点。如图7中所示，第六实施例的功率供应电路61是并联调节器功率供应电路。功率供应电路61包括电阻器R61、主晶体管T61、参考电压生成电路2、电压探测电路3、误差放大器4、以及相位补偿电路5。

主晶体管T61是NPN型双极晶体管。主晶体管T61的集电极耦合至电源输出端子P3。主晶体管T61的发射极耦合至地线8。主晶体管T61的基极施加有误差放大信号Sd。电阻器R61耦合于功率供应输入端子P1和功率供应输出端子P3之间。

从参考电压生成电路2输出的参考电压Vref施加于误差放大器4的反相输入端子。从电压探测电路3输出的探测电压Vdet施加于误差放大器4的非反相输入端子。相位补偿电路5的相位补偿电容器C2耦合在节点N2与误差放大器4的非反相输入端子之间。图7中，未示例伴随相位补偿电容器C2的寄生电容C3。

误差放大器4基于探测电压Vdet和参考电压Vref来控制主晶体管T61的操作，使得输出电压Vout与目标值一致。具体地，在探测电压Vdet比参考电压Vref高的时段中，即在输出电压Vout比目标值高的时段中，误差放大器4以高电平输出误差放大信号Sd。结果，主晶体管T61开通，且输出电压Vout降低。

在探测电压Vdet比参考电压Vref低的时段中，即在输出电压Vout比目标值低的时段中，误差放大器4以低电平输出误差放大信号Sd。结果，主晶体管T61关断，并且输出电压Vout升高。以此方式，误差放大器4控制主晶体管T61，以将输出电压Vout调节为目标值。

还有，在并联调节器功率供应电路61中，将实现与第一实施例类似的有益效果。在功率供应电路61中，主晶体管T61不限于NPN型双极晶体管，而可以是任何晶体管，诸如功率MOSFET，以及NPN型双极晶体管。即，本公开的相位补偿电路适用于任何线性调节器功率供应电路，诸如串联调节器功率供应电路和并联调节器功率供应电路。

（第七实施例）

将参照图8描述第七实施例。以下，将主要描述与第一实施例不同的点。

如图8中所示，第七实施例的功率供应电路71是降压开关调节器功率供应电路。功率供应电路71包括主晶体管T71、参考电压生成电路2、电压探测电路3、误差放大器4、控制电路72、续流二极管（free-wheeling diode）D71、感应器L71、平滑电容器C71、以及相位补偿电路5。功率供应电路71的除二极管D71、感应器L71和电容器C71外的组成元件集成到半导体集成电路73中。

主晶体管T71是P沟道功率MOSFET。主晶体管T71的源极耦合至功率供应线7。主晶体管T71的漏极通过感应器L71耦合至功率供应输出端子P3。主晶体管T71的栅极施加有从控制电路72输出的栅极驱动信号Sg。二极管D71耦合在主晶体管T71的漏极与地线8之间，使得二极管D71的阳极耦合至地线8。电容器C71耦合在功率供应输出端子P3与接地端子P4之间。

从参考电压生成电路2输出的参考电压Vref施加于误差放大器4的非反相输入端子。从电压探测电路3输出的探测电压Vdet施加于误差放大器4的反相输入端子。相位补偿电路5的相位补偿电容器C2耦合在节点N2与误差放大器4的反相输入端子之间。图8中，未示例伴随相位补偿电容器C2的寄生电容C3。

误差放大器4将根据探测电压Vdet与参考电压Vref之间的差的误差放大信号Sd输出至控制电路72。控制电路72基于误差放大信号Sd来控制主晶体管T71的操作，使得输出电压Vout与目标值一致。具体地，通过基于误差放大信号Sd来改变栅极驱动信号Sg的占空比或频率，控制电路72执行反馈控制，使得输出电压Vout具有恒定值（目标值）。

还有，在上述降压开关调节器功率供应电路71中，将实现与第一实施例类似的有益效果。在功率供应电路71中，主晶体管T71不限于P沟道功率MOSFET，而可以是任何晶体管，诸如N沟道功率MOSFET以及双极晶体管。即，本公开的相位补偿电路适用于任何降压开关调节器功率供应电路。

（第八实施例）

以下将参照图9描述本公开的第八实施例。以下，将主要描述与第一实施例不同的点。

如图9中所示，第八实施例的功率供应电路81是升压（增压）开关调节器功率供应电路。功率供应电路81包括主晶体管T81、参考电压生成电路2、电压探测电路3、误差放大器4、控制电路82、续流二极管D81、感应器L81、平滑电容器C81、以及相位补偿电路5。功率供应电路81的除主晶体管T81、二极管D81、感应器L81和电容器C81外的组成元件集成到半导体集成电路83中。

主晶体管T81是N沟道功率MOSFET。主晶体管T81的漏极通过感应器L81耦合至功率供应线7。主晶体管T81的源极耦合至地线8。主晶体管T81的栅极施加有从控制电路82输出的栅极驱动信号Sg。二极管D81耦合在主晶体管T81的漏极与功率供应输出端子P3之间，使得二极管D81的阳极耦合至主晶体管T81的漏极。电容器C81耦合在功率供应输出端子P3与接地端子P4之间。

从参考电压生成电路2输出的参考电压Vref施加于误差放大器4的非反相输入端子。从电压探测电路3输出的探测电压Vdet施加于误差放大器4的反相输入端子。相位补偿电路5的相位补偿电容器C2耦合在移动电平电路9的节点N2与误差放大器4的反相输入端子之间。图9中，未示例伴随相位补偿电容器C2的寄生电容。

误差放大器4将根据探测电压Vdet与参考电压Vref之间的差的误差放大信号Sd输出至控制电路82。控制电路82基于误差放大信号Sd来控制主晶体管T81的操作，使得输出电压Vout与目标值一致。具体地，通过基于误差放大信号Sd来改变栅极驱动信号Sg的占空比或频率，控制电路82执行反馈控制，使得输出电压Vout具有恒定值（目标值）。

还有，在升压开关调节器功率供应电路81中，将实现与第一实施例类似的有益效果。在功率供应电路81中，主晶体管T81不限于N沟道功率MOSFET，而可以是任何晶体管，诸如NPN双极晶体管。即，本公开的相位补偿电路可以适用于任何升压开关调节器功率供应电路。

（其它实施例）

本公开不限于以上参照附图描述的实施例，而可以以以下方式进行修改或扩展。

电平移动电路9可以具有任何结构，只要其接收输出电压Vout并通过将输出电压Vout的dc分量朝向地电位移动预定电压而生成移动电压Vs就行。例如，电平移动电路9可以如图10A-10F中所示地配置。

图10A中所示的电平移动电路包括二极管Da和电阻器R3。二极管Da的阳极耦合至功率供应输出端子P3，并且二极管Da的阴极通过电阻器R3耦合至地线8。即，二极管Da正向布置在功率供应输出端子P3与地线8之间。在此结构中，移动电压Vs从节点N2（即二极管Da的阴极）输出，节点N2由二极管Da与电阻器R3之间的连接点定义。在图10A的电平移动电路中，移动的预定电压等于二极管Da的正向电压。

可以将图10A的电平移动电路修改成图10D中所示的结构。在图10D的范例中，三个二极管Da串联耦合。即，电平移动电路可以具有串联耦合的两个或更多二极管Da。在该情况下，预定电压等于通过将正向电压VF乘以使用的二极管Da的数目而获得的电压。

图10B中所示的电平移动电路包括晶体管Tb和电阻器R3。晶体管Tb是N沟道MOSFET。晶体管Tb是饱和连接的，使得漏极和栅极彼此耦合。晶体管Tb的漏极耦合至功率供应输出端子P3，并且晶体管Tb的源极通过电阻器R3耦合至地线8。在此结构中，移动电压Vs从晶体管Tb的源极和电阻器R3的连接点定义的节点N2输出。在图10B的移动电平电路中，移动的预定电压等于晶体管Tb的阈值电压。

可以将图10B的电平移动电路修改成图10E中所示的结构。在图10E中所示的范例中，均饱和连接的三个晶体管Tb串联耦合。即，图10B的电平移动电路可以具有串联耦合的两个或更多晶体管Tb。在此情况下，移动的预定电压等于通过将阈值电压乘以使用的晶体管Tb的数目而获得的电压。晶体管Tb可以是P沟道MOSFET或双极晶体管。

图10C中所示的电平移动电路包括晶体管Tc和电阻器R3。晶体管Tc是N沟道MOSFET。晶体管Tc提供有寄生二极管Dc。晶体管Tc的源极和栅极彼此耦合。晶体管Tc的源极耦合至功率供应输出端子P3，并且晶体管Tc的漏极通过电阻器R3耦合至地线8。在此结构中，移动电压Vs从晶体管Tc的漏极与电阻器R3之间的连接点定义的节点N2输出。在图10C的电平移动电路中，预定电压等于寄生二极管Dc的正向电压VF。

可以将图10C的电平移动电路修改成图10F中所示的结构。在图10F中所示的范例中，三个晶体管Tc串联耦合。以此方式，图10C的电平移动电路可以具有串联耦合的两个或更多晶体管Tc。在此情况下，移动的预定电压等于通过将正向电压VF乘以使用的晶体管Tc的数目而获得的电压。晶体管Tc可以是P沟道MOSFET。

在电平移动电路9中，齐纳二极管D1至少反向布置在功率供应输出端子P3与地线8之间。因此，电阻器元件可以在齐纳二极管D1的阴极与功率供应输出端子P3之间的位置处，或在齐纳二极管D1的阳极与节点N2之间的位置处串联耦合至齐纳二极管D1。在该情况下，电平移动电路9移动的预定电压等于通过将在电阻器元件处的电压降增加至齐纳二极管D1的齐纳电压而获得的电压。

在图10A中所示的电平移动电路中，二极管Da至少正向布置在功率供应输出端子P3与地线8之间。因此，电阻器元件可以在二极管Da的阳极与功率供应输出端子P3之间的位置处，或在二极管Da的阴极与节点N2之间的位置处串联耦合至二极管Da。在该情况下，电平移动电路移动的预定电压等于通过将在电阻器元件处的电压降增加至二极管Da的正向电压VF而获得的电压。还有，在图10B和10C中所示的电平移动电路中，可以施加与接合图10A的电平移动电路描述的类似的修改。

相位补偿部分10具有至少一个电容器（电容元件）。即，相位补偿部分10可以具有串联耦合的多个电容器，或并联耦合的多个电容器。此外，相位补偿部分10可以具有至少一个电容器和至少一个电阻元件的串联电路。此外，可以通过以任何方式组合这些结构来配置相位补偿部分10。

相位补偿电容器C2的耦合位置不限于实施例中描述的位置。即，相位补偿电容器C2至少布置在对应于电平移动电路9的输出端子的节点N2与误差放大器4的放大器电路的输入端子之间的路线上。误差放大器4包括至少一个放大器电路。例如，相位补偿电容器C2可以布置在图1的位置处和图3的位置处。即，一个相位补偿电容器C2可以布置在节点N2与误差放大器4的非反相输入端子之间的位置处，而另一相位补偿电容器C2可以布置于节点N2与放大器电路23的输入端子之间的位置处。

在相位补偿电路配置为半导体集成电路的情况下，相位补偿电容器C2可以由形成于布线图案（例如多晶Si）和布线图案（例如多晶Si）之间的电容提供。图11示例配置为半导体集成电路的相位补偿电路的范例。如图11中所示，相位补偿电容器C2可以由布线图案（例如Al）12与布线图案（例如Al）12之间形成的电容提供。在图11中，数字14表示硼磷硅酸盐玻璃（BPSG）膜。在此情况下，两个布线图案12之一的电极可以耦合至误差放大器的放大电路的输入端子。如图1中所示的寄生电容C3不存在于相位补偿电容器C2的任何电极中。因此，在该结构中，有利地实现了相位补偿电容器C2进行的相位补偿的效果。

在上述实施例中，包括本公开的相位补偿电路的功率供应电路示范性地集成到半导体集成电路中。然而，相位补偿电路可以由分离组件构成。此外，包括相位补偿电路的功率供应电路可以由分离组件构成。还有，在该结构中，可以实现具有输出电压Vout的相对高的目标值的功率供应电路的相位补偿，无需大大增大电路面积和消耗电流。

虽然仅选择所选的范例实施例来示例本公开，但是根据此公开对本领域技术人员明显的是，其中能够不脱离所附权利要求限定的公开的范围进行各种改变和修改。此外，仅为示例目的提供根据本公开的范例实施例的前述描述，并且其目的不是限定如所附权利要求及其等同物所限定的公开。

Claims (8)

1.一种用于功率供应电路（1，21，31，41，51，61，71，81）的相位补偿电路，所述功率供应电路根据通过功率供应输入端子（P1）输入至所述功率供应电路的输入电压来生成恒定输出电压，并且从功率供应输出端子（P3）输出所述输出电压，所述功率供应电路包括主晶体管（T1，T31，T41，T51，T61，T71，T81）和误差放大器（4，22），所述主晶体管控制从所述功率供应输入端子至所述功率供应输出端子的功率供应，所述误差放大器（4，22）基于根据所述输出电压的探测电压和根据所述输出电压的目标值的参考电压来控制所述主晶体管的操作，使得所述输出电压与所述目标值一致，所述误差放大器包括至少一个放大器电路（4，23），所述相位补偿电路包括：

电平移动电路（9），配置为接收所述输出电压，并将所述输出电压的dc分量朝向地电位移动预定电压，以生成移动电压；以及

相位补偿电容器（C2），布置在所述电平移动电路的输出端子与所述误差放大器的所述放大器电路的输入端子之间的路线上。

2.根据权利要求1所述的相位补偿电路，其中，所述相位补偿电容器（C2）布置在所述电平移动电路（9）的所述输出端子与相对于作为参考的所述地电位执行放大操作的所述放大器电路（4，23）的所述输入端子之间的所述路线上。

3.根据权利要求1或2所述的相位补偿电路，其中，所述功率供应电路是开关调节器（71，81）。

4.根据权利要求1或2所述的相位补偿电路，其中，所述功率供应电路是线性调节器（1，21，31，41，51，61）。

5.根据权利要求1或2所述的相位补偿电路，其中，

所述电平移动电路（9）包括齐纳二极管（D1）和电阻器（R3）；

所述齐纳二极管反向布置在所述功率供应电路的所述功率供应输出端子（P3）与所述功率供应电路的具有所述地电位的地线（8）之间；

所述电阻器（R3）布置在所述齐纳二极管（D1）的阳极与所述地线之间；并且

用以输出所述移动电压的所述电平移动电路的所述输出端子定义在所述齐纳二极管的所述阳极处。

6.根据权利要求1或2所述的相位补偿电路，其中，

所述电平移动电路（9）包括二极管（Da）和电阻器（R3）；

所述二极管（Da）正向布置在所述功率供应电路的所述功率供应输出端子（P3）与所述功率供应电路的具有所述地电位的地线（8）之间；

所述电阻器（R3）布置在所述二极管的阴极与所述地线之间；并且

用以输出所述移动电压的所述电平移动电路的所述输出端子定义在所述二极管的所述阴极处。

7.一种包括根据权利要求1或2所述的相位补偿电路的半导体集成电路，其中，

所述相位补偿电容器（C2）由定义在布线图案（12）与半导体基底（11）之间的电容器和定义在布线图案之间的电容器之一提供；并且

耦合至所述布线图案（12）的所述相位补偿电容器的电极（a1）耦合至所述放大器电路的所述输入端子。

8.一种功率供应电路，用于根据通过功率供应输入端子输入至所述功率供应电路的输入电压来生成恒定输出电压并且从功率供应输出端子输出所述输出电压，所述功率供应电路包括：

主晶体管（T1，T31，T41，T51，T61，T71，T81），所述主晶体管（T1，T31，T41，T51，T61，T71，T81）控制从所述功率供应输入端子至所述功率供应输出端子的功率供应；

误差放大器（4，22），所述误差放大器（4，22）基于根据所述输出电压的探测电压和对应于所述输出电压的目标值的参考电压来控制所述主晶体管的操作，使得所述输出电压与所述目标值一致，所述误差放大器包括至少一个放大器电路（4，23）；以及

相位补偿电路（5，24），所述相位补偿电路（5，24）包括电平移动电路（9）和相位补偿电容器（C2），其中，

所述电平移动电路（9）配置为接收所述输出电压，并将所述输出电压的dc分量向下移动预定电压，以生成移动电压；并且

所述相位补偿电容器布置在所述电平移动电路的输出端子（N2）与所述误差放大器的所述放大器电路的输入端子之间的路线上。

Images