CN101212180A - 开关控制电路 - Google Patents

开关控制电路 Download PDF

Info

Publication number
CN101212180A
CN101212180A CNA2007103070773A CN200710307077A CN101212180A CN 101212180 A CN101212180 A CN 101212180A CN A2007103070773 A CNA2007103070773 A CN A2007103070773A CN 200710307077 A CN200710307077 A CN 200710307077A CN 101212180 A CN101212180 A CN 101212180A
Authority
CN
China
Prior art keywords
voltage
circuit
mentioned
output
level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007103070773A
Other languages
English (en)
Other versions
CN101212180B (zh
Inventor
伊藤龙生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
System Solutions Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Sanyo Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd, Sanyo Semiconductor Co Ltd filed Critical Sanyo Electric Co Ltd
Publication of CN101212180A publication Critical patent/CN101212180A/zh
Application granted granted Critical
Publication of CN101212180B publication Critical patent/CN101212180B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/28—Modifications for introducing a time delay before switching
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/165—Modifications for eliminating interference voltages or currents in field-effect transistor switches by feedback from the output circuit to the control circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/28—Modifications for introducing a time delay before switching
    • H03K17/284—Modifications for introducing a time delay before switching in field effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
    • H03K17/6872—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor using complementary field-effect transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)

Abstract

目的在于提供能够与噪声的产生无关地从输入电压生成目标电平的输出电压的开关控制电路。一种对根据输入电压生成目标电平的输出电压的电压生成电路的晶体管的导通截止进行控制的开关控制电路的特征在于，具备：误差放大电路，根据输出电压和第1电压输出误差电压；第1比较电路，根据误差电压和第2电压输出用于使晶体管导通截止的控制电压；充放电电路，将电容器进行充放电；第2比较电路，当误差电压高于第3电压时输出充电用电压，当误差电压低于第3电压时输出放电用电压；第3比较电路，比较电容器的充电电压和第4电压；控制电路，当电容器的充电电压高于第4电压时的比较结果持续了规定期间时，输出用于使晶体管截止的控制电压。

Description

开关控制电路
技术领域
本发明涉及一种开关控制电路。
背景技术
在各种电子仪器中，使用了根据输入电压生成目标电平的输出电压的电压生成电路。下面，参照图7、图8说明例如降压型电压生成电路100。电压生成电路100包括P型MOSFET(MetalOxide Semiconductor Field Effect Transistor：金属氧化物半导体场效应晶体管)101、二极管102、感应器(inductor)103、电容器104。对P型MOSFET 101的源电极施加输入电压Vin。并且，当P型MOSFET101导通时，对感应器103施加约输入电压Vin，电容器104被充电，输出电压Vout上升。另外，当P型MOSFET 101截止时，由于蓄积在感应器103中的能量，在由二极管102、感应器103、电容器104构成的环中流过电流，电容器104被放电，输出电压Vout下降。这样，电压生成电路100通过以合适的定时使P型MOSFET 101导通以及截止，进行控制使得输出电压Vout成为目标电平。
并且，为了控制P型MOSFET 101的开关，电压生成电路100除了上述结构之外还包括开关控制电路105、电阻106、107。另外，开关控制电路105包括误差放大电路111、电源112、比较电路113、三角波生成器114、切换电路124、P型MOSFET 115、N型MOSFET 116。
关于误差放大电路111，一个极性(+)的输入端子(下面称为+输入端子)被施加来自电源112的与目标电平相应的基准电压Vrcf1，另一个极性(-)的输入端子(下面称为-输入端子)被施加将输出电压Vout以电阻106、107的电阻比进行分压得到的反馈电压Va。误差放大电路111输出将基准电压Vref1和反馈电压Va之间的误差进行放大得到的误差电压Vb(图8的Vb)。关于比较电路113，+输入端子被施加误差电压Vb，-输入端子被施加由三角波生成器114生成的以规定频率变化的三角波状的电压Vt(图8的Vt)。比较电路113在误差电压Vb高于电压Vt的期间输出H电平的电压Vc，在误差电压Vb低于电压Vt的期间输出L电平的电压Vc(图8的Vc)。此外，H电平是指足以使N型MOSFET116导通的电压，是足以使P型MOSFET 115截止的电压。另外，L电平是指足以使P型MOSFET 115导通的电压，是足以使N型MOSFET 116截止的电压。切换电路124在后述的比较电路121输出H电平的电压Ve的期间，切换到比较电路113侧。因此，根据H电平的电压Vc，P型MOSFET 115截止，N型MOSFET 116导通，P型MOSFET 101导通，从而使输出电压Vout上升。另一方面，根据L电平的电压Vc，P型MOSFET 115导通，N型MOSFET116截止，P型MOSFET 101截止，从而使输出电压Vout下降。即，随着反馈电压Va和基准电压Vref1的误差变大，误差电压Vb上升，比较电路113输出H电平的电压Vc的期间变长，输出电压Vout上升。另外，随着反馈电压Va和基准电压Vref1的误差变小，误差电压Vb下降，比较电路113输出L电平的电压Vc的期间变长，输出电压Vout下降。这样，在开关控制电路105中，比较电路113的输出电压Vc被进行所谓PWM(Phase Width Modulation：脉宽调制)控制，使得反馈电压Va与基准电压Vref1一致。
另外，由于尘埃、焊锡等附着在施加输出电压Vout的电源线109上，因此有时电源线109短路从而使输出电压Vout例如成为接地电平。在这种情况下，基准电压Vref1和反馈电压Va之间的误差变大，导致持续P型MOSFET 101的导通状态，继续向P型MOSFET 101、感应器103、电容器104提供电流。其结果，有可能导致破坏P型MOSFET 101等。因此，为了在电源线109短路的情况下使P型MOSFET 101截止，电压生成电路100具备电容器108。并且，开关控制电路105具备比较电路117、电源118、N型MOSFET 119、电流源120、比较电路121、电源122、锁存电路123。
关于比较电路117，+输入端子被施加基准电压Vref2(图8的Vref2)，-输入端子被施加误差电压Vb。基准电压Vref2是低于电源线109短路的情况下的误差电压Vb(图8的t105～t106期间)的电压，是比在输出电压Vout是目标电平的情况下的误差电压Vb(例如到t101为止的直线状误差电压Vb)高的电压。此外，在图8的t101～t102期间、t103～t104期间所示的误差电压Vb，表示在从电源线109、电阻106、107等或电阻106和电阻107的连接点起到误差放大电路111的-输入端子为止的连接线上重叠了噪声的情况、在以比电容器108的充电电压达到基准电压Vref3为止的期间T(图8的t105～t106期间)短的期间解除了电源线109的短路状态的情况下(下面称为噪声等的产生)的误差电压Vb。比较电路117在误差电压Vb低于基准电压Vref2的期间输出H电平，在误差电压Vb高于基准电压Vref2的期间输出L电平。此外，H电平是指足以使N型MOSFET 119导通的电压，L电平是指足以使N型MOSFET 119截止的电压。即，比较电路117在由于电源线109的短路以及噪声等的产生而使误差电压Vb高于基准电压Vref2的期间输出L电平。并且，通过基于L电平使N型MOSFET119截止，将来自电流源120的电流提供给电容器108，对电容器108进行充电。关于比较电路121，+输入端子被施加基准电压Vref3(图8的Vref3)，-输入端子被施加连接线110的电压Vd(图8的电压Vd)。此外，向连接线110施加电容器108的充电电压。
另外，基准电压Vref3是例如比电容器108充满电时的充电电压低规定电平的电压。比较电路121在施加到-输入端子上的电压Vd低于基准电压Vref3的期间输出H电平的电压Ve，在施加到-输入端子上的电压Vd高于基准电压Vref3的期间输出L电平的电压Ve(图8的Ve)。在此，如图8所示的t101～t102期间、t103～t104期间那样，由于产生噪声等而使误差电压Vb高于基准电压Vref2的期间比电容器108的充电电压达到基准电压Vref3为止的期间T短的情况下，比较电路121的输出依旧成为L电平的电压Ve。并且，通过使锁存电路123根据H电平的电压Ve而输出H电平，保持向切换电路124的比较电路113侧的切换状态。即，即使在误差电压Vb由于产生噪声等而暂时高于基准电压Vref2的情况下，也根据比较电路113的输出电压Vc来控制P型MOSFET 101的导通以及截止。另一方面，如t105～t106期间那样，在由于电源线109的短路而使误差电压Vb高于基准电压Vref2的期间达到使电容器108的充电电压成为基准电压Vref3为止的期间T的情况下，比较电路121的输出变成L电平的电压Ve。并且，根据L电平的电压Ve，使锁存电路123锁存L电平并进行输出，从而使切换电路124切换到锁存电路123侧。因此，根据经由切换电路124的L电平，P型MOSFET 115导通，N型MOSFET 116截止，P型MOSFET 101保持截止状态。其结果，切断经由P型MOSFET101的向感应器103、电容器104的电流提供，从而能够防止破坏P型MOSFET 101等。即，在误差电压Vb高于基准电压Vref2的期间持续到电容器108的充电电压达到基准电压Vref3的期间T为止时，锁存电路123锁存L电平，P型MOSFET 101保持截止状态。
专利文献1：日本特开2002-171749号公报
发明内容
发明要解决的问题
然而，在对于连接线110、电容器108产生了使如图9的t107所示的电压Vd高于基准电压Vref3的噪声的情况下，比较电路121输出L电平的电压Ve，P型MOSFET 101保持截止状态。即，在现有的电压生成电路100中，对于向电源线109等产生临时的噪声等，通过设置电容器108、比较电路121等来防止P型MOSFET 101保持截止状态，但是对于向该电容器108、连接线110产生临时的噪声，没有实施防止P型MOSFET 101保持截止状态的措施。其结果，在高于基准电压Vref3的电压Vd被施加到比较电路121的-输入端子上的情况下，尽管电源线109没有短路，P型MOSFET 101也保持截止状态，有可能从输入电压Vin无法生成目标电平的输出电压Vout。因此，本发明的目的在于提供一种能够解决上述问题的开关控制电路。
用于解决问题的方案
用于解决上述问题的发明是开关控制电路，其通过使被施加输入电压的晶体管导通以及截止，对根据上述输入电压生成目标电平的输出电压的电压生成电路的、上述晶体管的导通以及截止进行控制，该开关控制电路的特征在于，具备：误差放大电路，其输出将与上述输出电压相应的电压和与上述目标电平相应的第1基准电压之间的误差进行放大得到的误差电压；第1比较电路，其将上述误差电压和以规定频率变化的第2基准电压进行比较，输出用于使上述晶体管导通以及截止的第1控制电压；充放电电路，其对电容器进行充放电；第2比较电路，其将上述误差电压和第3基准电压进行比较，当上述误差电压比上述第3基准电压高时将用于使上述电容器充电的电压输出到上述充放电电路，当上述误差电压比上述第3基准电压低时将用于使上述电容器放电的电压输出到上述充放电电路；第3比较电路，其将上述电容器的充电电压和与上述电容器的容量相应的第4基准电压进行比较；以及控制电路，当上述电容器的充电电压比上述第4基准电压高时的上述第3比较电路的比较结果持续了规定期间时，输出与上述第1控制电压无关地用于使上述晶体管截止的第2控制电压。
发明的效果
根据本发明，例如能够与噪声的产生无关地根据输入电压生成目标电平的输出电压。
附图说明
图1是表示应用了与本发明有关的开关控制电路的电压生成电路结构的图。
图2是表示锁存电路结构的一例的图。
图3是表示应用了与本发明有关的开关控制电路的电压生成电路动作的时序图。
图4是表示与本发明有关的开关控制电路的其它方式的图。
图5是表示延迟电路结构的一例的图。
图6是表示应用了图4所示开关控制电路的电压生成电路动作的时序图。
图7是表示现有电压生成电路结构的图。
图8是表示现有电压生成电路动作的时序图。
图9是用于说明现有电压生成电路问题的时序图。
附图标记说明
1、100：电压生成电路；2、16、101、115：P型MOSFET；3、102：二极管；4、103：感应器；5、9、104、108：电容器；6、60、105：开关控制电路；7、8、106、107：电阻；10、110：连接线；11、111：误差放大电路；12、19、23、112、118、122：电源；13、18、22、113、117、121：比较电路；14、114：三角波生成器；15、124：切换电路；17、20、116、119：N型MOSFET；21、120：电流源；24、25：D-FF电路；26：三角波变换电路；27、65A、65B、65C、65D：倒相器；28、123：锁存电路；31A、31B：NAND电路；50、109：电源线；61：延迟电路；62：OR电路。
具体实施方式
通过本说明书以及附图的记载，至少可明确下面的事项。
电压生成电路1的结构
下面，参照图1、图2说明应用了与本发明有关的开关控制电路6的电压生成电路1的结构。图1是表示具备与本发明有关的开关控制电路6的电压生成电路1结构的一例的图。图2是表示图1所示锁存电路28结构的一例的图。此外，开关控制电路6作为集成电路(IC(Integrated Circuit))来进行说明。
<<电压生成电路1的结构>>
电压生成电路1具备P型MOSFET(晶体管)、二极管3、感应器4、电容器5、开关控制电路6、电阻7、8、电容器9。
关于P型MOSFET 2，栅电极与开关控制电路6的A端子连接，源电极被施加输入电压Vin，漏电极与感应器4的一端以及二极管3的阴极连接。P型MOSFET 2通过经由A端子的栅电极被施加L电平而被导通，通过被施加H电平而截止。
二极管3的阳极接地。感应器4的另一端与电容器5的一端以及电阻7的一端连接。电容器5的另一端接地。此外，存在感应器4的另一端和电容器5的一端之间的连接点的电源线50的电压、即电容器5的充电电压变成输出电压Vout。
电阻7、8串联连接在电源线50和接地之间。电阻7和电阻8之间的连接点连接在开关控制电路6的B端子上。因此，在开关控制电路6的B端子上施加有将输出电压Vout以电阻7、8的电阻比进行分压得到的反馈电压Va。
电容器9的一端与开关控制电路6的C端子连接，另一端接地。电容器9具有成为后述的电源2 3所产生的基准电压Vref3的基础的容量。
<<开关控制电路6的结构>>
开关控制电路6具备：误差放大电路11、电源12、比较电路13(第1比较电路)、三角波生成器14、切换电路15、P型MOSFET16、N型MOSFET 17、比较电路18(第2比较电路)、电源19、N型MOSFET 20、电流源21、比较电路22(第3比较电路)、电源23、D-FF(Delay Flip Flop：延迟触发器)电路24、25、三角波变换电路26(生成电路)、倒相器27、锁存电路28(保持电路)、A～D端子。此外，三角波生成器14、D-FF电路24、25、倒相器27构成控制电路。N型MOSFET 20、电流源21构成充放电电路。D-FF电路24、25、倒相器27构成输出电路。
关于误差放大电路11，+输入端子被施加与来自电源12的目标电平相应的基准电压Vref1(第1基准电压)，-输入端子与B端子连接，输出端子连接在比较电路13的+输入端子以及比较电路18的-输入端子上。例如在电阻7、8的电阻比是1∶1的情况下，以目标电平的输出电压Vout的1/2的电压来设定基准电压Vref1。而且，误差放大电路11输出将基准电压Vref1和经由B端子的反馈电压Va之间的误差进行放大得到的误差电压Vb。
三角波生成器14生成以规定频率变化的三角波状的电压Vt(第2基准电压)，输出到比较电路13的-输入端子以及三角波变换电路26。
比较电路13的输出端子与切换电路15连接。比较电路13在误差电压Vb比电压Vt高的期间输出H电平的电压Vc(第1控制电压)，在误差电压Vb比电压Vt低的期间输出L电平的电压Vc(第1控制电压)。此外，H电平是指足以使N型MOSFET 17导通的电压，是足以使P型MOSFET 16截止的电压。另外，L电平是指足以使P型MOSFET 16导通的电压，是足以使N型MOSFET 17截止的电压。
切换电路15在被输入来自锁存电路28的H电平的期间切换到比较电路13侧，将比较电路13的输出端子与P型MOSFET 16及N型MOSFET 17的各栅电极进行连接，向P型MOSFET 16以及N型MOSFET 17的各栅电极施加电压Vc。另外，切换电路15在被输入来自锁存电路28的L电平的期间切换到锁存电路28侧，将锁存电路28与P型MOSFET 16及N型MOSFET 17的各栅电极进行连接，向P型MOSFET 16以及N型MOSFET 17的各栅电极施加该L电平。
D端子被施加输入电压Vin。P型MOSFET 16、N型MOSFET17构成CMOS(Complementary Metal Oxide Semiconductor：互补金属氧化物半导体)倒相器电路。P型MOSFET 16的源电极与D端子连接，漏电极连接在N型MOSFET17的漏电极及A端子上。P型MOSFET 16通过栅电极被施加L电平而导通，漏电极变成H电平。此外，P型MOSFET 16的漏电极的H电平是足以使P型MOSFET 2截止的电压。另外，P型MOSFET 16通过栅电极被施加H电平而截止。N型MOSFET 17的源电极接地。N型MOSFET17通过栅电极被施加H电平而导通，漏电极变成L电平。此外，N型MOSFET 17的漏电极的L电平是足以使P型MOSFET 2导通的电压。另外，N型MOSFET 17通过栅电极被施加L电平而截止。
关于输出电路18，+输入端子被施加来自电源19的基准电压Vref2(第3基准电压)，输出端子连接在N型MOSFET 20的栅电极上。基准电压Vref2是比电源线50短路的情况下的误差电压Vb(参照图3的t7～t11期间)低的电压，是比电压Vt的最大值高的电压。比较电路18在误差电压Vb比基准电压Vref2低的期间输出H电平(用于使电容器放电的电压)，在误差电压Vb比基准电压Vref2高的期间输出L电平(用于使电容器充电的电压)。此外，H电平是足以使N型MOSFET 20导通的电压，L电平是足以使N型MOSFET 20截止的电压。
关于N型MOSFET 20，漏电极连接在电流源21、比较电路22的-输入端子以及C端子上，源电极接地。N型MOSFET 20通过栅电极被施加H电平而导通，从电流源21流出的电流从漏电极流向源电极，电容器9被放电。另外，N型MOSFET 20通过栅电极被施加L电平而截止，从电流源21流出的电流被提供给电容器9，电容器9被充电。
关于比较电路22，+输入端子被施加来自电源23的基准电压Vref3(第4基准电压)，输出端子连接在D-FF电路24、25的复位(R)端子上。该基准电压Vref3是与例如电容器9为充满电时的充电电压相比低规定电平的电压。比较电路22在施加到-输入端子上的C端子的电压Vd比基准电压Vref3低的期间输出H电平的电压Ve。另外，比较电路22在C端子的电压Vd比基准电压Vref3高的期间输出L电平的电压Ve。此外，C端子被施加电容器9的充电电压。
三角波变换电路26根据电压Vt生成以规定频率变化的矩形波状的电压Vf(二值信号，参照图3的Vf)，输出到D-FF电路24、25的时钟(Cp1、Cp2)端子。此外，本实施方式中的三角波变换电路26，例如生成在三角波状的电压Vt的最大值处下降、在电压Vt的最小值处上升的电压Vf电。
关于D-FF电路24，输入(D1)端子被施加H电平，输出(Q1)端子连接在D-FF电路2 5的输入(D2)端子上。关于D～FF电路24，在R端子被施加H电平的电压Ve的期间变成复位状态，与向D1端子施加H电平、向Cp1端子施加电压Vf无关地从Q1端子输出L电平。另外，D-FF电路24在R端子被施加L电平的电压Ve的期间复位状态被解除，Cp1端子的电压Vf的例如上升沿处变成锁存状态，锁存此时输入到D1端子中的H电平并从Q1端子输出。
D-FF电路25的输出(Q2)端子连接在倒相器27的输入端子上。D-FF电路25在R端子被输入H电平的电压Ve的期间变成复位状态，与向D2端子施加来自Q1端子的输出电压、向Cp2端子施加电压Vf无关地，从Q2端子输出L电平。另外，D-FF电路25在R端子被施加L电平的电压Ve的期间解除复位状态，Cp2端子的电压Vf的例如上升沿处变成锁存状态，锁存此时施加到D2端子上的Q1端子的输出端子而从Q2端子输出。即，关于来自Q2端子的H电平的输出，以各R端子被施加R电平的电压Ve的状态，在D-FF电路24在电压Vf的上升沿锁存H电平后经过下一电压Vf的上升沿后输出。
倒相器27的输出端子连接在锁存电路28上。倒相器27输出将施加到输入端子上的L电平进行反转得到的H电平。另外，倒相器27输出将施加到输入端子上的H电平进行反转得到的L电平(第2控制电压)。
例如如图2所示，锁存电路28由NAND电路31A、31B构成。关于NAND电路31A，例如在开关控制电路6起动的同时NAND电路31A的一个输入端子被施加H电平，NAND电路31A的另一输入端子连接在NAND电路31B的输出端子上，NAND电路31A的输出端子连接在NAND电路31B的一个输入端子以及切换电路15上。NAND电路31A在一个以及另一个输入端子的任何一个都被施加H电平时输出L电平，除此之外的情况下输出H电平。此外，H电平是指能够将切换电路15切换到比较电路13侧的电压，L电平是指能够将切换电路15切换到锁存电路28侧的电压，并且是足以使P型MOSFET 16导通、N型MOSFET 17截止的电压。NAND电路31B的另一输入端子连接在倒相器27的输出端子上。NAND电路31B在一个以及另一输入端子中的任何一个都被施加H电平时输出L电平，除此之外的情况下输出H电平。即，利用上述结构的锁存电路28，如果倒相器27一旦输出L电平时，则与之后的倒相器27的输出电压无关地继续输出L电平。
电压生成电路1的动作
下面，适当使用图1、图2并参照图3说明应用了与本发明有关的开关控制电路6的电压生成电路1的动作。图3是表示与本发明有关的开关控制电路6的动作的一例的时序图。
<<用于输出目标电平的输出电压Vout的动作>>
首先，说明应用了与本发明有关的开关控制电路6的电压生成电路1的、用于输出`目标电平的输出电压Vout的动作。
例如，当开关控制电路6根据输入电压Vin起动时，比较电路22输出H电平。D-FF电路24、25在R端子被施加H电平的期间变成复位状态，从D-FF电路25的Q2端子输出L电平。倒相器27输出将L电平进行反转得到的H电平。该H电平被施加到NAND电路31B的另一输入端子上。另外，与开关控制电路6起动一起，NAND电路31A的一个输入端子被施加H电平。因此，NAND电路31A输出H电平，切换电路15切换到比较电路13侧。因而，比较电路13的输出端子和P型MOSFET 16以及N型MOSFET 17的各栅电极连接。
误差放大电路11的-输入端子通过B端子被施加电阻7、8的连接点的反馈电压Va。然后，误差放大电路11输出将施加到+输入端子上的基准电压Vref1和施加到-输入端子上的反馈电压Va之间的误差进行放大得到的误差电压Vb。比较电路13在施加到+输入端子上的误差电压Vb比施加到-输入端子上的电压Vt高的期间输出H电平。根据该H电平，P型MOSFET 16截止，N型MOSFET 17导通。并且，N型MOSFET 17的漏电极的L电平通过A端子被施加到P型MOSFET 2的栅电极上，P型MOSFET 2导通。因此，感应器4被施加约输入电压Vin，电容器5被充电，输出电压Vout上升。另一方面，比较电路13在施加到+输入端子上的误差电压Vb比施加到-输入端子上的电压Vt低的期间输出L电平。根据该L电平，P型MOSFET 16导通，N型MOSFET 17截止。并且，P型MOSFET 16的漏电极的H电平通过A端子被施加到P型MOSFET 2的栅电极上，P型MOSFET 2截止。因此，由于蓄积在感应器4中的能量，在由二极管3、感应器4、电容器5构成的环中流过电流，电容器5被放电从而使输出电压Vout下降。这样，开关控制电路6根据基准电压Vref1和反馈电压Va之间的误差来控制P型MOSFET 2的导通以及截止，由此从输入电压Vin生成目标电平的输出电压Vout。
<<电源线50等上产生临时噪声等的情况下的动作>>
下面说明应用了与本发明有关的开关控制电路6的电压生成电路1的、在电源线50等上产生临时噪声等的情况下的动作。此外，由于产生噪声等而使误差电压Vb比基准电压Vref2高的期间，如图3的t1～t2期间、t3～t4期间所示，是比电容器9的充电电压达到基准电压Vref3为止的期间T(t7～t8期间)短的期间。
误差放大电路11的-输入端子通过B端子被施加与电源线50等上产生噪声等的情况下的输出电压Vout相应的反馈电压Va。该反馈电压Va与没有产生噪声等的情况下的反馈电压Va相比，成为低(或者高)的电压。并且，误差放大电路11输出将施加到+输入端子上的基准电压Vref1和施加到-输入端子上的反馈电压Va之间的误差进行放大得到的误差电压Vb。比较电路18在误差电压Vb比基准电压Vref2高的期间输出L电平。N型MOSFET 20根据该L电平截止，来自电流源21的电流被提供给电容器9，从而电容器9被充电。并且，电容器9的充电电压被施加到开关控制电路6的C端子上，C端子的电压Vd被施加到比较电路22的-输入端子上。比较电路22在电压Vd比基准电压Vref3低的期间输出H电平。此时误差电压Vb高于基准电压Vref2的期间，是如上所述比电容器9的充电电压达到基准电压Vref3为止的期间T短的期间，因此比较电路22的输出不反转，而仍旧为H电平的电压Ve。因此，D-FF电路24、25的复位状态被保持，切换到切换电路15的比较电路13侧的状态被保持。因而，即使是在电源线50等上产生临时噪声等的情况下，也继续控制基于基准电压Vref1和反馈电压Va之间的误差的P型MOSFET 2的导通以及截止，根据输入电压Vin生成目标电平的输出电压Vout。
<<C端子等上产生噪声的情况下的动作>>
下面说明C端子、应用了与本发明有关的开关控制电路6的电压生成电路1的电容器9或者连接线10(下面称为C端子等)上产生噪声的情况下的动作。此外，由于C端子等上产生的噪声，如图3的t5～t6期间所示，C端子的电压Vd高于基准电压Vref3。
比较电路22在施加到-输入端子上的电压Vd比基准电压Vref3高的期间输出L电平的电压Ve。D-FF电路24、25在各R端子被施加L电平的电压Ve的期间解除复位状态。三角波变换电路26生成在电压Vr的最大值处下降、在最小值处上升的矩形波状的电压Vf，输出到D-FF电路24、25的Cp1端子、Cp2端子。在此，在本实施方式中，由于C端子等中产生的噪声引起的电压Vd的从上升到下降为止的期间(t5～t6)，比从该电压Vd的上升到电压Vf的上升为止的期间T1短。因而，D-FF电路24、25在复位状态被解除的期间(＝t5～t6期间)内不会成为锁存状态，施加到D1端子上的H电平不会被锁存。因此，D-FF电路25的Q2端子的L电平输出状态被保持。而且，切换到切换电路15的比较电路13侧的切换状态被保持。因而，即使在C端子等上产生了噪声的情况下，也继续控制基于基准电压Vref1和反馈电压Va之间的误差的P型MQSFET 2的导通以及截止，根据输入端子Vin生成目标电平的输出电压Vout。
此外，在本实施方式中，电压Vd的从上升到下降为止的期间比从该电压Vd的上升到电压Vf的第二个上升为止的期间T2(规定期间)短的情况下，来自D-FF电路25的Q2端子的L电平的输出状态被保持。如果详细叙述，例如在电压Vd的从上升到上升为止的期间为T1以上且比T2短的情况下，D-FF电路24在施加到Cp1端子上的电压Vf的上升处变成锁存状态，锁存此时施加到D1端子上的H电平并从Q1端子输出。在同样的定时，D-FF电路25在施加到Cp2端子上的电压Vf的上升处变成锁存状态，锁存此时施加到D2端子上的Q1端子的输出电压(L电平)并从Q2端子输出。即，如果电压Vd的从上升到下降为止的期间小于T2，则来自D-FF电路25的Q2端子的L电平的输出状态被保持。此外，在电压Vd的从上升到下降为止的期间在T2以上的情况下，例如以与该期间相应的数量来设置D-FF电路，  由此即使在C端子等上产生了噪声的情况下，也能够继续控制基于基准电压Vref1和反馈电压Va之间的误差的P型MOSFET 2的导通以及截止。
<<电源线50短路的情况下的动作>>
下面说明应用了与本发明有关的开关控制电路6的电压生成电路1的、电源线50短路的情况下的动作。此外，由于电源线50短路而引起的误差电压Vb高于基准电压Vref2的期间，如图3的t7～t11期间所示，是比电容器9的充电电压达到基准电压Vref3的期间T(t7～t8期间)长的期间。
误差放大电路11的-输入端子通过B端子被施加与电源线50短路的情况下的输出电压Vout相应的反馈电压Va。该反馈电压Va与电源线50没有短路的情况下的反馈电压Va相比，变成低(或者高)的电压。并且，误差放大电路11输出将施加到+输入端子上的基准电压Vref1和施加到-输入端子上的反馈电压Va之间的误差进行放大得到的误差电压Vb。比较电路18在误差电压Vb比基准电压Vref2高的期间输出L电平。N型MOSFET 20根据该L电平截止，来自电流源21的电流被提供给电容器9，电容器9被充电。并且，电容器9的充电电压被施加到开关控制电路6的C端子上，C端子的电压Vd被施加到比较电路22的-输入端子上。并且，由于电源线50的短路而继续对电容器9充电，当电容器9的充电电压达到基准电压Vref3时(t8)，比较电路22在施加到-输入端子上的电压Vd比基准电压Vref3高的期间输出L电平的电压Ve。D-FF电路24、25在各R端子被施加L电平的电压Ve的期间，解除复位状态。三角波变换电路26生成在电压Vt的最大值处下降、在最小值处上升的矩形波状的电压Vf，输出到D-FF电路24、25的Cp1端子、Cp2端子。并且，D-FF电路24在Cp1端子的电压Vf的上升处变成锁存状态，锁存此时施加在D1端子上的H电平并从Q1端子输出(t9)。以同样的定时，D-FF电路25在Cp2端子的电压Vf的上升处变成锁存状态，锁存此时施加到D2端子上的Q1端子的输出电压(L电平)并从Q2端子输出。之后也由于D-FF电路24、25的各R端子被施加L电平的电压Ve，因此继续解除复位状态，D-FF电路24在Cp1端子的电压Vf的上升处再次变成锁存状态，锁存此时施加在D1端子上的H电平并从Q1端子输出(t10)。以同样的定时，D-FF电路25在Cp2端子的电压Vf的上升处再次变成锁存状态，锁存此时施加到D2端子上的Q2端子的输出电压(H电平)并从Q2端子输出。即，在电容器9的充电电压达到基准电压Vref3后，在施加到D-FF24、25的Cp1、Cp2端子上的电压Vf上升2次时开始，从D-FF25的Q2端子输出H电平。倒相器27输出将H电平进行反转得到的L电平。该L电平被施加到NAND电路31B的另一输入端子上，NAND电路31B输出H电平。关于NAND电路31A，通过向一方以及另一方输入端子中的任何一方都施加H电平，从而输出L电平。此外，锁存电路28与之后的倒相器27的输出电压无关地继续输出L电平。并且，切换电路15根据L电平切换到锁存电路28侧，向P型MOSFET 16以及N型MOSFET 17的各栅电极施加L电平。因此，P型MOSFET16导通，N型MOSFET 17截止，P型MOSFET 16的漏电极的H电平通过A端子被施加到P型MOSFET 2的栅电极上。因而，P型MOSFET 2截止，进而通过保持该P型MOSFET 2的截止状态，阻断经由P型MOSFET 2的向感应器4、电容器5的电流提供，防止P型MOSFET 2等的破坏。
根据上述实施方式，当比较电路22的L电平的电压Ve至少从电压Vf的上升继续到下一上升为止时，使P型MOSFET 2截止。即，电容器9的充电电压(电压Vd)高于基准电压Vref3，并且不使P型MOSFET 2截止，当该状态持续规定期间(至少从电压Vf的上升到下一上升为止)时，能够使P型MOSFET 2截止。因而，能够与向C端子等产生噪声无关地从输入端子Vin生成输出电压Vout。
另外，能够使用现有开关控制电路105具备的三角波生成器114的输出电压Vt来生成电压Vf。因而，能够防止与本发明所涉及的开关控制电路6有关的成本上升、防止电路布线的烦杂化等。
其它实施方式
以上说明了与本发明有关的开关控制电路，但是上述说明是为了容易理解本发明，并非用来限定本发明。本发明不超出其精神能够进行变更、改进。
<<使用延迟电路等的开关控制电路的方式>>
根据上述实施方式，将具备三角波变换电路26、D-FF电路24、25、倒相器27的开关控制电路6应用于电压生成电路1，在C端子等上产生噪声的情况下防止P型MOSFET 2截止，但是并不限定于此。例如也可以将具备图4所示延迟电路61、OR电路62(输出电路)的开关控制电路60应用于电压生成电路1。下面说明应用了图4所示开关控制电路60的电压生成电路1。此外，图4所示的结构中对与图1所示的结构相同的部分标记相同符号并省略说明。
例如图5所示，延迟电路61由4个倒相器65A～65D构成。倒相器65A～65D串联连接在比较电路22的输出端子与OR电路62的一个输入端子之间。倒相器65A输出将H电平进行反转得到的L电平，输出将L电平进行反转得到的H电平。倒相器65B输出将L电平进行反转得到的H电平，输出将H电平进行反转得到的L电平。倒相器65C输出将H电平进行反转得到的L电平，输出将L电平进行反转得到的H电平。倒相器65D输出将L电平进行反转得到的H电平的电压Vx，输出将H电平进行反转得到的L电平的电压Vx。即，倒相器65A～65D通过进行上述反转动作，相对于倒相器65A的输入端子被施加电压Ve时的定时，延迟从倒相器65D的输出端子输出电压时的定时。
关于OR电路62，一个输入端子连接在倒相器65D的输出端子上，另一个输入端子连接在比较电路22的输出端子上，输出端子连接在锁存电路28的NAND电路31B的另一个输入端子上。OR电路62在一方以及另一方的输入端子的任一方都被施加H电平时输出H电平的电压Vy，在除此之外的情况下输出L电平的电压Vy。
下面参照图6说明C端子等上产生噪声时的应用了图4所示的开关控制电路60的电压生成电路1的动作。此外，由于C端子等上产生的噪声，如图6的t21～t22期间所示，C端子的电压Vd高于基准电压Vref3。
比较电路22在施加到一输入端子上的电压Vd比基准电压Vref3高的期间输出L电平的电压Ve。在此，在本实施方式中，由于C端子等上产生的噪声而引起的电压Vd的从上升到下降为止的期间(t21～t22)，比从向倒相器65A的输入端子施加L电平的电压Ve起到从倒相器65的输出端子输出L电平的电压Vx为止的期间T5(t21～t23)短。即，在C端子等上产生了噪声的情况下，延迟电路61通过倒相器65A～65D的反转动作进行延迟，使得L电平不被同时输入到OR电路62的各输入端子。其结果，OR电路62在t21～t22期间，根据来自延迟电路61的H电平的电压Vx，输出H电平的电压Vy。另外，OR电路62在t23～t24期间，根据来自比较电路22的H电平的电压Ve，输出H电平的电压Vy。即，OR电路62的H电平的电压Vx的输出状态被保持。因而，即使在C端子等上产生了噪声的情况下，也继续控制基于基准电压Vrefl和反馈电压Va之间误差的P型MOSFET 2的导通以及截止，从输入电压Vin生成目标电平的输出电压Vout。
下面，说明电源线50短路的情况下的应用了图4所示的开关控制电路60的电压生成电路1的动作。此外，由于电源线50的短路引起的误差电压Vb高于基准电压Vref2的期间，如图6的t25～t28期间所示，是比电容器9的充电电压达到基准电压Vref3的期间T(t25～t26期间)长的期间。
误差放大电路11的-输入端子通过B端子被施加与电源线50短路的情况下的输出电压Vout相应的反馈电压Va。该反馈电压Va与电源线50没有短路的情况下的反馈电压Va相比，变成低(或者高)的电压。并且，误差放大电路11输出将施加到+输入端子上的基准电压Vref1和施加到-输入端子上的反馈电压Va之间的误差进行放大得到的误差电压Vb。比较电路18在误差电压Vb比基准电压Vref2高的期间输出L电平。根据该L电平，N型MOSFET20截止，来自电流源21的电流被提供给电容器9，电容器9被充电。并且，电容器9的充电电压被施加到开关控制电路6的C端子上，C端子的电压Vd被施加到比较电路22的-输入端子上。并且，由于电源线50的短路继续对电容器9充电，当电容器9的充电电压达到基准电压Vref3时(t26)，比较电路22在施加到-输入端子上的电压Vd高于基准电压Vref3的期间输出L电平的电压Ve。并且，比较电路22在通过延迟电路61进行延迟的期间、即经过了由于上述倒相器65A～65D的反转动作而延迟的期间T5时也继续输出L电平的电压Ve的情况下，OR电路62的一个输入端子被施加L电平的电压Vx，另一输入端子被施加L电平的电压Ve(t27)。因而，OR电路62输出L电平的电压Vy。该L电平的电压Vy被施加到NAND电路31B的另一输入端子上，NAND电路31B输出H电平。NAND电路31A通过向一方以及另一方输入端子中的任一个都施加H电平，从而输出L电平。此外，锁存电路28与之后的OR电路62的输出电压Vy无关地继续输出L电平。并且，切换电路15根据L电平切换到锁存电路28侧，向P型MOSFET 16以及N型MOSFET 17的各栅电极施加L电平。因此，P型MOSFET 16导通，N型MOSFET 17截止，P型MOSFET 16的漏电极的H电平通过A端子被施加到P型MOSFET 2的栅电极上。因而，P型MOSFET 2截止，进而通过保持该P型MOSFET 2的截止状态，阻断经由P型MOSFET 2的向感应器4、电容器5的电流提供，防止破坏P型MOSFET 2等。
此外，在上述其它实施方式中，由4个倒相器65A～65D构成延迟电路61，但是并不限于此。根据在C端子等上产生噪声的情况下的误差电压Vb的从上升到下降为止的期间，能够使用合适的偶数个倒相器。
另外，在本实施方式及其它实施方式中，在降压型的电压生成电路1中应用了开关控制电路6(60)，但是并不限于此，还能够利用于未图示的升压型电压生成电路。
根据上述其它实施方式，  当来自延迟电路61的L电平的电压Vx的输出和来自比较电路22的L电平的电压Ve的输出一致时，使P型MOSFET 2截止。即，不是使电容器9的充电电压(电压Vd)高于基准电压Vref3并且使P型MOSFET 2截止，而是当达到规定期间(延迟电路61延迟的期间T5)时，能够使P型MOSFET2截止。因而，能够与向C端子等产生噪声无关地从输入电压Vin生成输出电压Vout。
另外，根据上述实施方式及其它实施方式，在锁存电路28中能够保持L电平，能够保持P型MOSFET 2的截止状态。因而，即使倒相器27、OR电路62的输出电压发生了变化，也能够与电源线50为短路状态无关地防止P型MOSFET 2导通。
另外，通过使基准电压Vref2高于电压Vt的最大值，能够防止N型MOSFET 20频繁导通以及截止。因而，能够防止电容器9被频繁重复充放电。

Claims (5)

1.一种开关控制电路，通过使被施加输入电压的晶体管导通以及截止，对根据上述输入电压生成目标电平的输出电压的电压生成电路的、上述晶体管的导通以及截止进行控制，该开关控制电路的特征在于，具备：
误差放大电路，其输出将与上述输出电压相应的电压和与上述目标电平相应的第1基准电压之间的误差进行放大得到的误差电压；
第1比较电路，其将上述误差电压和以规定频率变化的第2基准电压进行比较，输出用于使上述晶体管导通以及截止的第1控制电压；
充放电电路，其对电容器进行充放电；
第2比较电路，其将上述误差电压和第3基准电压进行比较，当上述误差电压比上述第3基准电压高时将用于使上述电容器充电的电压输出到上述充放电电路，当上述误差电压比上述第3基准电压低时将用于使上述电容器放电的电压输出到上述充放电电路；
第3比较电路，其将上述电容器的充电电压和与上述电容器的容量相应的第4基准电压进行比较；以及
控制电路，当上述电容器的充电电压比上述第4基准电压高时的上述第3比较电路的比较结果持续了规定期间时，输出与上述第1控制电压无关地用于使上述晶体管截止的第2控制电压。
2.根据权利要求1所述的开关控制电路，其特征在于，
上述控制电路具备：
生成电路，其根据上述第2基准电压生成二值信号；以及
输出电路，当上述第3比较电路的上述比较结果基于上述二值信号持续了上述规定期间时，输出上述第2控制电压。
3.根据权利要求1所述的开关控制电路，其特征在于，
上述控制电路具备：
延迟电路，其使上述第3比较电路的比较结果延迟上述规定期间并进行输出；以及
输出电路，其根据上述延迟电路的输出和上述第3比较电路的比较结果，输出上述第2控制电压。
4.根据权利要求1至权利要求3中的任一项所述的开关控制电路，其特征在于，
还具备保持电路，该保持电路保持上述第2控制电压，
上述晶体管根据上述保持电路所保持的上述第2控制电压进行截止。
5.根据权利要求1至权利要求4中的任一项所述的开关控制电路，其特征在于，
上述第3基准电压比上述第2基准电压的最大值高。
CN2007103070773A 2006-12-27 2007-12-27 开关控制电路 Expired - Fee Related CN101212180B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006-353097 2006-12-27
JP2006353097A JP4938439B2 (ja) 2006-12-27 2006-12-27 スイッチング制御回路
JP2006353097 2006-12-27

Publications (2)

Publication Number Publication Date
CN101212180A true CN101212180A (zh) 2008-07-02
CN101212180B CN101212180B (zh) 2010-12-01

Family

ID=39583011

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007103070773A Expired - Fee Related CN101212180B (zh) 2006-12-27 2007-12-27 开关控制电路

Country Status (3)

Country Link
US (1) US7535284B2 (zh)
JP (1) JP4938439B2 (zh)
CN (1) CN101212180B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102739051A (zh) * 2011-03-29 2012-10-17 雅马哈株式会社 电压生成电路
CN103053104A (zh) * 2010-07-30 2013-04-17 三菱电机株式会社 Dc/dc转换器
CN103138579A (zh) * 2011-11-28 2013-06-05 株式会社电装 相位补偿电路、具有该电路的半导体集成电路和功率供应电路

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5112846B2 (ja) * 2007-12-27 2013-01-09 セイコーインスツル株式会社 電源切替回路
US8975948B2 (en) * 2012-11-15 2015-03-10 Texas Instruments Incorporated Wide common mode range transmission gate
US9146263B2 (en) * 2013-03-07 2015-09-29 Texas Instruments Incorporated Electronic device and method for tracking energy consumption
US9735614B2 (en) 2014-05-18 2017-08-15 Nxp Usa, Inc. Supply-switching system
US9323272B2 (en) 2014-06-30 2016-04-26 Freescale Semiconductor, Inc. Integrated circuit with internal and external voltage regulators
US9348346B2 (en) 2014-08-12 2016-05-24 Freescale Semiconductor, Inc. Voltage regulation subsystem
US10263519B2 (en) 2015-07-23 2019-04-16 International Business Machines Corporation Resonant virtual supply booster for synchronous digital circuits having a predictable evaluate time

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5373226A (en) * 1991-11-15 1994-12-13 Nec Corporation Constant voltage circuit formed of FETs and reference voltage generating circuit to be used therefor
JPH05328711A (ja) * 1992-05-15 1993-12-10 Fuji Electric Co Ltd Ｄｃ−ｄｃコンバ−タの短絡保護回路
JP3516556B2 (ja) * 1996-08-02 2004-04-05 沖電気工業株式会社 内部電源回路
JPH11231954A (ja) * 1998-02-16 1999-08-27 Mitsubishi Electric Corp 内部電源電圧発生回路
JP4066303B2 (ja) * 2000-11-29 2008-03-26 株式会社リコー 過電流保護機能を有するスイッチングレギュレータおよびそれを用いた電子機器
JP2003168290A (ja) * 2001-11-29 2003-06-13 Fujitsu Ltd 電源回路及び半導体装置
KR100688539B1 (ko) * 2005-03-23 2007-03-02 삼성전자주식회사 내부전압 발생기
US7221213B2 (en) * 2005-08-08 2007-05-22 Aimtron Technology Corp. Voltage regulator with prevention from overvoltage at load transients

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103053104A (zh) * 2010-07-30 2013-04-17 三菱电机株式会社 Dc/dc转换器
CN103053104B (zh) * 2010-07-30 2015-04-08 三菱电机株式会社 Dc/dc转换器
CN102739051A (zh) * 2011-03-29 2012-10-17 雅马哈株式会社 电压生成电路
CN102739051B (zh) * 2011-03-29 2014-11-05 雅马哈株式会社 电压生成电路
CN103138579A (zh) * 2011-11-28 2013-06-05 株式会社电装 相位补偿电路、具有该电路的半导体集成电路和功率供应电路
CN103138579B (zh) * 2011-11-28 2015-08-26 株式会社电装 相位补偿电路、具有该电路的半导体集成电路和功率供应电路

Also Published As

Publication number Publication date
US7535284B2 (en) 2009-05-19
US20080157849A1 (en) 2008-07-03
JP4938439B2 (ja) 2012-05-23
CN101212180B (zh) 2010-12-01
JP2008167556A (ja) 2008-07-17

Similar Documents

Publication Publication Date Title
CN101212180B (zh) 开关控制电路
CN101304209B (zh) 半导体装置
JP5945629B2 (ja) レベルシフト回路
KR101178819B1 (ko) 클래스-ｄ 증폭기 및 그 방법
JP2004215458A (ja) 半導体スイッチング素子の駆動回路
US9379695B2 (en) Circuit and method for operating a half-bridge
TW201533719A (zh) 電荷泵浦電路
JP5423477B2 (ja) パルス幅変調回路
JP3620766B2 (ja) 増幅器用電圧供給回路
JP5713543B2 (ja) パルス幅変調回路及びそれを用いたスイッチングアンプ
CN102067424A (zh) 升压电路及升压电路装置
US8604845B2 (en) Triangular wave generator and method generating triangular wave thereof
KR100386864B1 (ko) 승압 회로
JP2011061399A (ja) パルス幅変調回路およびスイッチングアンプ
JPS63305755A (ja) スイッチング電源制御回路
CN111030662B (zh) 一种igbt栅极驱动电路
EP4326038A1 (en) Energy recovery driver for pzt actuators
US20220263478A1 (en) Maximum power detection and automatic gain control for capacitive class-d amplifiers
JP4281360B2 (ja) チャージポンプ回路
JP4622085B2 (ja) 台形波出力回路
JP4973891B2 (ja) パルス幅変調回路及びそれを用いたスイッチングアンプ
JP2014207774A (ja) スイッチング電源装置
JP2010004641A (ja) 昇圧回路
JP2013115672A (ja) パルス幅変調回路およびスイッチングアンプ
JP2010245906A (ja) 三角波生成回路、集積回路装置および電子機器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20101201

Termination date: 20121227