CN102739051B - 电压生成电路 - Google Patents

Abstract

本发明提供一种电压生成电路，即使负载变轻，也能够抑制电源噪声的发生。电压生成电路(100)通过供给驱动脉冲(PDR1)使与直流电源连接的晶体管(TR1)导通而生成输出电压(VOUT)。比较电路(50)生成仅在与误差信号(Err)的大小对应的期间有效的控制信号(CTL)。驱动部(80)基于控制信号(CTL)的有效期间和基准时间(Tref)，控制P沟道晶体管(TR1)以及N沟道晶体管(TR2)的导通或截止。复位信号生成电路(60)在从下限频率(fmin)到上限频率(fmax)的范围内对控制信号(CTL)的频率进行控制。

Description

电压生成电路

技术领域

本发明涉及生成给定电压的技术。

背景技术

以往，提出了通过与直流电源连接的晶体管的控制来生成给定电压而向驱动负载供给的技术(DC-DC转换器)。例如在专利文献1中提出了以下的技术，即，在低负载时和高负载时改变控制晶体管的导通/截止的周期。具体而言，并行地生成给定频率的基准时钟信号和与负载对应的可变频率的控制时钟信号两个系统，在高负载时按照基准时钟信号控制晶体管，另一方面，在低负载时按照控制时钟信号控制晶体管。采用以上的构成，能够在低负载时降低电力消耗。

现有技术文献

专利文献

专利文献1：日本特开2008-236822号公报

发明内容

发明要解决的课题

但是，在专利文献1的技术中，低负载时，若负载越小，则控制时钟信号的频率越低，因此存在晶体管的工作频率进入到可听频带的情况。在将DC-DC转换器产生的电压用作电源电压时，与晶体管的工作频率同步的脉动成分叠加到该电源电压中。若将以往的DC-DC转换器用作处理可听频带信号的电路的电源电压，则会导致噪声叠加到信号中的问题。

考虑到上述情况，本发明课题在于即使负载变低也能够避免产生电源噪声。

用于解决课题的手段

对为了解决上述课题而本发明所采用的手段进行说明。此外，为了使本发明易于理解，在以下说明中，用括号标记本发明的要素和后述实施方式的要素的对应，但是本发明的范围并不限于实施方式的例示。另外，以下说明不是用于限定本发明的。

本发明的电压生成电路，其特征在于，具备：串联连接在高电位电源和低电位电源之间的第一开关元件(TR1)、输出节点(N)以及第二开关元件(TR2)；误差信号生成部(30)，生成与上述输出节点的电压对应的检测电压(V1)和基准电压(V2)的差分即误差信号(Err)；控制信号生成部(50)，生成仅在与上述误差信号的大小对应的期间成为有效的控制信号(CTL)；第一驱动部(81)，在上述控制信号的有效期间长于基准时间(Tref)的情况下，在自上述有效期间的开始到经过上述基准时间为止的第一期间内使上述第一开关元件导通，在上述控制信号的有效期间短于上述基准时间的情况下，在上述有效期间内使上述第一开关元件导通；第二驱动部(82～84)，控制上述第二开关元件使其导通或截止；以及频率控制部(60)，将上述控制信号的频率在从下限频率(fmin)到上限频率(fmax)为止的范围内进行控制，以便在上述控制信号的有效期间短于上述基准时间的情况下，上述控制信号的频率为下限频率，在上述控制信号的有效期间长于上述基准时间的情况下，上述有效期间和上述基准时间的差的时间越长，上述控制信号的频率越高。

根据本发明，在第一开关元件以及第二开关元件与控制信号同步地动作时，控制信号的频率不会低于下限频率。因此，从输出节点输出的电压不包含低于下限频率的频率成分。因此，在将输出节点的电压进行平滑化而用作电源的情况下，能够使后级电路的电源脉动的频率成分为下限频率以上。

具体而言，上述下限频率优选为高于可听频带的频率。在此情况下，即使后级的电路为对可听频带内的信号进行处理的电路，也能够防止因电源脉动而噪声进入到可听频带。

在上述电压生成电路中，上述第二驱动部，在上述第一开关元件从导通切换到截止时，使上述第二开关元件导通；在自上述第一开关元件导通经过上述基准时间的基准时刻之前，若上述输出节点的电位低于上述低电位电源，则在上述基准时刻使上述第二开关元件截止；在上述基准时刻以后，若上述输出节点的电位低于上述低电位电源，则在上述输出节点的电位低于上述低电位电源的时刻使上述第二开关元件截止。

根据本发明，第二开关元件在第一开关元件截止时导通，在输出节点的电位低于低电位电源时截止。但是，在基准时刻之前若输出节点的电位低于低电位电源，则即使输出节点的电位低于低电位电源，也会维持第二开关元件的导通，在基准时刻使第二开关元件截止。因此，无论负载多轻，都必然使第二开关元件和第一开关元件仅在基准时间内动作。因此，能够设定叠加于输出节点的电压中的脉动成分的下限频率。

并且，在输出节点的电位低于低电位电源的情况下，如果使第二开关元件动，则电力消耗增加，而随着负载增大，无效电力的消耗减少。因此，与使用泄漏电阻而对晶体管的工作频率设定下限频率的情况相比能够削减电力消耗。

在上述电压生成电路中，优选，上述频率控制部具备：电容元件(65)；比较部(68)，比较上述电容元件的电压和给定电压；供给部(61、62、64)，对上述电容元件供给电流；以及放电部(63)，使充电于上述电容元件的电荷进行放电，上述供给部，在上述控制信号的有效期间短于上述基准时间的情况下，对上述电容元件供给给定值的电流；在上述控制信号的有效期间长于上述基准时间的情况下，在该有效期间和上述基准时间的差的时间内对上述电容元件供给大于上述给定值的电流，在其他时间内对上述电容元件供给上述给定值的电流，基于来自上述比较部的第一输出信号生成控制上述放电部的复位信号(RES)，将该复位信号向上述控制信号生成部供给，上述控制信号生成部与上述复位信号同步而生成上述控制信号。

根据本发明，如果电容元件的电压达到给定电压，则生成复位信号，根据该复位信号使充电于电容元件的电荷进行放电，因此频率控制部作为振荡电路发挥功能。并且，向电容元件的充电电流，在控制信号的有效期间长于基准时间的情况下，控制成仅在有效期间和基准时间的差的时间内增大，因此复位信号的周期变短。即，当负载增大到某种程度以上时，能够根据负载的大小进行控制而使控制信号的频率提高。

在上述电压生成电路中，优选，具备基准信号生成部(70)，该基准信号生成部生成将在自上述控制信号的有效期间的开始到经过上述基准时间为止的期间成为有效的信号进行了翻转的基准信号(72a)，上述第二驱动部具备：检测信号生成部(82)，检测上述输出节点的电位低于上述低电位电源的电位的期间而生成检测信号(82a)；逻辑电路(83)，运算上述检测信号和上述基准信号的逻辑与；SR触发器(84)，控制上述第一开关元件的导通或截止的信号供给至置位端子，来自上述逻辑电路的第二输出信号(83a)供给至复位端子，生成第三输出信号(DR2)而供给至上述第二开关元件的栅极。

根据本发明，检测信号的上升通过逻辑电路被基准信号屏蔽，因此自第一开关元件导通到经过基准时间为止即使发生检测信号的上升也能够对其进行屏蔽，从而第二开关元件的导通持续，在自第一开关元件导通经过基准时间的时刻，能够使第二开关元件截止。由此，必然能够使第二开关元件和第一开关元件仅在基准时间内动作。因此，能够设定叠加于输出节点的电压中的脉动成分的下限频率。

附图说明

图1为本发明实施方式涉及的电压生成电路的框图。

图2为各信号的时序图。

图3为表示复位信号的频率和负载的关系的坐标图。

图4为第一区域中的节点的电压和各种信号的关系的时序图。

图5为用于说明第一区域中的节点的电压和P沟道晶体管以及N沟道晶体管的导通时间的关系的说明图。

附图标记说明

100：电压生成电路；14：输出端子；TR1、TR2：晶体管；L：扼流线圈；C：平滑电容；30：误差信号生成电路；40：三角波信号生成电路；50：比较电路；60：复位信号生成电路；Z：差分时间信号；61：第一电流源；62：第二电流源；65：电容元件；70：差分时间信号生成电路；71：脉冲生成电路；80：驱动部；82：比较器；81：“与非”电路；82：比较器；83：“与”电路；84：SR触发器；DR1、DR2：驱动信号；Err：误差信号；RES：复位信号；Vramp：三角波信号；CTL：控制信号；71a：MaxPon信号

具体实施方式

图1为本发明实施方式涉及的电压生成电路100的框图，图2为其时序图。电压生成电路100是生成与直流电源产生的输入电压VIN对应的输出电压VOUT而向输出端子14供给的电源电路(DC-DC转换器)。输出端子14与驱动负载(未图示)连接。如图1所示，电压生成电路100包含P沟道晶体管TR1、N沟道晶体管TR2、扼流线圈L、平滑电容C。

晶体管TR1(开关元件)和晶体管TR2(开关元件)串联连接在电源间。具体而言，晶体管TR1的漏极和晶体管TR2的漏极在输出节点N相互连接，向晶体管TR1的源极供给输入电压VIN，并且晶体管TR2的源极接地。扼流线圈L设置在晶体管TR1以及晶体管TR2的连接点N与输出端子14(驱动负载)之间。平滑电容C与输出端子14连接而将输出电压VOUT进行平滑化。

误差信号生成电路30生成与输出端子14上发生的电压VOUT对应的误差信号Err。如图1所示，误差信号生成电路30构成为包括：电阻元件322、电阻元件324、电压源34、放大器(误差放大器)36。电阻元件322以及电阻元件324通过从输出端子14反馈的输出电压VOUT的分压来生成反馈电压V1。电压源34是生成给定的比较电压V2的直流电源。反馈电压V1供给至放大器36的非翻转输入端子，比较电压V2供给至放大器36的翻转输入端子。放大器36放大反馈电压V1和比较电压V2的差电压而生成误差信号Err。具体而言，输出电压VOUT相对于比较电压V2越高则误差信号Err越上升，输出电压VOUT相对于比较电压V2越低则误差信号Err越下降。

图1的三角波信号生成电路40生成电平按照复位信号RES的周期变化的三角波信号Vramp(参照图2)。三角波信号生成电路40具有电流源42、晶体管44、电容元件46。电容元件46的两端间的电压作为三角波信号Vramp供给至比较电路50。电流源42是生成给定电流而向电容元件46供给的恒流源。晶体管44是设置在电容元件46的两端间的开关。晶体管44为截止状态的期间，电容元件46通过恒定电流被充电，因此节点45的电位直线地上升。另一方面，向晶体管44的栅极供给脉冲状的复位信号RES。在复位信号RES的有效期间晶体管44为导通状态，充电于电容元件46中的电荷进行放电。由此，能够获得三角波信号Vramp。

图1的比较电路50由包含翻转输入端子和非翻转输入端子的运算放大器构成。误差信号生成电路30生成的误差信号Err供给至比较电路50的非翻转输入端子，三角波信号Vramp供给至比较电路50的翻转输入端子。比较电路50对误差信号Err和三角波信号Vramp进行比较而生成与比较结果对应的控制信号CTL。具体而言，如图2所示，在误差信号Err超过三角波信号Vramp的情况下，将控制信号CTL设定为高电平，在误差信号Err低于三角波信号Vramp的情况下，将控制信号CTL设定为低电平。

如上所述，越是轻负载时，误差信号Err的电平越是下降，随着负载的增加，各控制脉冲PX的脉冲宽度WX变长(越是低负载时脉冲宽度越是变短)。从以上说明可以理解，比较电路50起到脉冲宽度调制电路的作用，该脉冲宽度调制电路生成配置有与误差信号Err(输出电压VOUT)对应的脉冲宽度WX的脉冲PX的控制信号CTL。

在控制信号CTL的有效期间(高电平)短于预先设定的基准时间Tref的情况下，图1的复位信号生成电路60生成恒定周期的复位信号RES，在控制信号CTL的有效期间长于基准时间Tref的情况下，生成基准时间Tref与有效期间的差的时间越长则周期越短的复位信号RES。

节点66连接晶体管63以及64、电容元件65、第一电流源61和比较器68。复位信号生成电路60具有：输出第一电流i1的第一电流源61以及输出第二电流i2的第二电流源62、晶体管63以及64、电容元件65。在差分时间信号Z为非有效(高电平)的情况下，晶体管64截止，电容元件65通过第一电流i1进行充电，而在差分信号Z为有效(低电平)时，晶体管64导通，电容元件65通过第一电流i1以及第二电流i2被充电。

比较器68的非翻转输入端子与节点66连接，另一方面，从电压源67向其翻转输入端子供给比较电压V3。当节点66的电压超过比较电压V3时，比较器68的输出信号成为高电平。波形整形电路69与比较器68的输出信号的上升沿同步而生成仅在给定周期为高电平的复位信号RES。复位信号RES供给至晶体管63的栅极。若复位信号RES变成高电平，则晶体管63成为导通状态，储存在电容元件65中的电荷进行放电。即，复位信号RES的周期是自通过电容元件65的放电而节点66的电压接地到成为电压源67的电压V3为止的时间。流入到电容元件65中的电流在晶体管64成为导通状态时较大。因此，差分时间信号Z的有效期间越长，则复位信号RES的周期越短。复位信号RES反馈到晶体管63的栅极，因此复位信号生成电路60作为振荡电路发挥作用。此外，在本实施方式中，第一电流i1和第二电流i2的大小相等。并且，复位信号RES供给至三角波信号生成电路40、差分时间信号生成电路70。三角波信号生成电路40和差分时间信号生成电路70与复位信号RES同步而进行动作。因此，如图2所示，三角波信号Vramp、控制信号CTL以及MaxPon信号71a与复位信号RES同步。因此，复位信号生成电路60起到控制控制信号CTL频率的频率控制部的作用。

差分时间信号生成电路70具有：生成自复位信号RES有效起仅在基准时间Tref为高电平的MaxPon信号71a的脉冲生成电路71、反相器72、“与非”电路73。MaxPon信号71a的高电平期间表示P沟道晶体管TR1为导通状态的最大时间。即，P沟道晶体管TR1不会超过基准时间Tref而成为导通状态。

并且，MaxPon信号71a通过反相器72被翻转，在“与非”电路73中运算翻转MaxPon信号71a而得到的信号72a、和控制信号CTL的逻辑与的翻转。其结果是，如图2所示在控制信号CTL的高电平期间长于基准时间Tref的情况下，差分时间信号Z成为有效(低电平)。如上所述，若差分时间信号Z成为有效，则晶体管64导通，因此，如图2所示，在差分时间信号Z为有效的期间Tx，节点66的电压Y的倾斜变得陡峭。

图1的驱动部80具有“与非”电路81(第一驱动部)，该“与非”电路81将运算控制信号CTL和MaxPon信号71a的逻辑与的翻转而获得的驱动信号DR1向P沟道晶体管TR1供给。在驱动信号DR1为低电平的期间，晶体管TR1成为导通状态。MaxPon信号71a规定晶体管TR1导通的最大时间。并且，驱动部80具有比较器82、“与”电路83以及SR触发器84。这些构成作为生成控制N沟道型的晶体管TR2的导通或截止的驱动信号DR2的第二驱动部而发挥功能。

SR触发器84的输出信号成为驱动信号DR2。驱动信号DR1供给至SR触发器84的置位端子。因此，当驱动信号DR1从低电平迁移到高电平而晶体管TR1从导通切换到截止时，驱动信号DR2从低电平迁移到高电平。

驱动信号DR2从高电平迁移到低电平的时机是通过供给给置位端子的“与”电路83的输出信号83a所确定。“与”电路83运算翻转MaxPon信号71a而得到的信号72a、和比较器82的输出信号82a的逻辑与而输出信号83a。

节点N(晶体管TR2的漏极)的电压供给至比较器82的翻转输入端子，另一方面，晶体管TR2的源极的电压供给至其非翻转输入端子。因此，在晶体管TR2的源极电压(接地电压)高于晶体管TR2的漏极电压的情况下，比较器82的输出信号82a为高电平。

P沟道晶体管TR1为导通的时间是驱动信号DR1为有效(低电平)的时间，若负载增大则逐渐变长，若达到基准时间Tref则恒定。另一方面，N沟道晶体管TR2为导通的时间是驱动信号DR2为有效(高电平)的时间。驱动信号DR1供给至SR触发器的置位端子，因此，若P沟道晶体管TR1从导通切换到截止，则N沟道晶体管TR2成为导通。

接着，N沟道晶体管TR2从导通切换到截止的时机是由向复位端子供给的信号83a规定。生成输出信号83a的“与”电路83作为使用将MaxPon信号71a翻转而得到的信号72a来屏蔽比较器82的输出信号82a的屏蔽手段发挥功能。即，在自驱动信号DR1有效起经过基准时间Tref为止的期间发生的输出信号83a的上升被信号72a所屏蔽。其结果，N沟道晶体管TR2从导通切换到截止的定时是从驱动信号DR1为有效起经过基准时间Tref的时刻。另一方面，在自驱动信号DR1有效起经过基准时间Tref的时刻之后发生比较器82的输出信号82a的上升的情况下，在该时刻N沟道晶体管TR2从导通切换到截止。

如上所述，通过控制N沟道晶体管TR2从导通切换到截止的时机，来能够使P沟道晶体管TR1和N沟道晶体管TR2动作的时间不短于基准时间Tref。

在以上构成中，复位信号RES的频率如图3所示地变化。其中，在与轻负载对应的第一区域X1以及与中负载对应的第二区域X2执行PFM控制，在与重负载对应的第三区域执行在上限频率fmax上动作的PWM控制。

首先，在与轻负载对应的第一区域X1中负载的大小不足R1。这是控制信号CTL的有效期间短于基准时间Tr的情况。此时，差分时间信号Z为非有效，因此晶体管64截止。因此，第二电流i2不会流入到节点66。因此，复位信号RES的频率仅由第一电流i1确定，因此该频率为恒定的下限频率fmin。

另外，本实施方式的电压生成电路100用作处理可听频带信号的电路的电源。从节点N输出的信号通过线圈L或平滑电容C积分而成为输出电压VOUT，但是无法完全除去节点N的电压变化。若叠加在输出电压VOUT中的脉动成分进入到可听频带时，则电源脉动在后级的电路中成为信号噪声。因此，在本实施方式中，将下限频率fmin设定为高于可听频带的频率。

图4示出第一区域X1中的节点N的电压VN。在第一区域X1中，在控制信号CTL的有效期间驱动信号DR1为有效而P沟道晶体管TR1为导通。在P沟道晶体管TR1的导通期间，输出电流IL从节点N输出，从而电压VN升高。

接着，从控制信号CTL的非有效期间的开始起到MaxPon信号71a有效期间结束为止驱动信号DR2为有效，N沟道晶体管TR2为导通。在N沟道晶体管TR2的导通期间，输出电流IL流入节点N而电压VN下降。

在第一区域X1中，即使电压VN成为负值，N沟道晶体管TR2的导通期间也会持续。供给给负载的实际的电力是从正的电压VN的面积S 1减去负的电压VN的面积S2的部分。即，负的电压VN的部分成为不向负载供给的无效的电力。但是，即使在负载减轻的情况下，通过使P沟道晶体管TR1和N沟道晶体管TR2动作，也能够规定PFM控制中的下限频率fmin。

接着，参照图5对第一区域X1中的节点N的电压VN和P沟道晶体管以及N沟道晶体管的导通时间的关系进行说明。该图的(A)表示误差信号Err为零的情况。此时，面积S 1与面积S2相等。其结果是，不向负载供给电力，造成与面积S2相当的电力浪费。从该状态起，若负载稍微增大，则如图5的(B)所示，S1-S2＞0。此时，与面积S 1和面积S2的差分相当的电力供给给负载。并且，若负载增大，则最终如该图的(C)所示成为S2＝0。此时，节点N的电压不为负，电力不会浪费。

如上所述，在本实施方式中，即使在负载中不消耗电力的情况下，也会消耗电力，但是无效的电力随着负载增大而减少。在以往采用PFM控制的DC-DC转换器中，在设定下限频率时，可以考虑与负载并联地设置泄漏电阻。其理由在于，通过在泄漏电阻中始终消耗电力，来避免工作频率低于下限频率。此时，即使负载增大，也会始终被于泄漏电阻消耗电力。与此相对，在本实施方式中，负载增大时，无效的电力减少，能够改善效率。

此外，也可以将在上述实施方式中说明的电压生成电路适用于例如数字放大器。另外，可以将上述实施方式中说明的电压生成电路例如嵌入到LSI(Large-Scale integrated Circuit：大规模集成电路)等而适用于Codec等设备。这种数字数字放大器等也可以适用于例如智能电话等便携电话中。

另外，在上述实施方式中，作为例子，输入电压VIN可以处于2.5V～4.5V的范围，进而例如可以是4.2V。并且，输出电压VOUT例如可以是1.8V。并且，基准时间Tref例如可以是100ns。另外，可听频带的频率为一般公知，但是也可以设定为例如20～20000Hz的范围。

另外，关于上述实施方式的fmin，根据需要也可以是高于可听音的数值。

Claims (6)

1.一种电压生成电路，其特征在于，

具备：

串联连接在高电位电源和低电位电源之间的第一开关元件、输出节点以及第二开关元件；

误差信号生成部，生成与上述输出节点的电压对应的检测电压和基准电压的差分即误差信号；

控制信号生成部，生成仅在与上述误差信号的大小对应的期间成为有效的控制信号；

第一驱动部，在上述控制信号的有效期间长于基准时间的情况下，在自上述有效期间的开始到经过上述基准时间为止的第一期间内使上述第一开关元件导通，在上述控制信号的有效期间短于上述基准时间的情况下，在上述有效期间内使上述第一开关元件导通；

第二驱动部，控制上述第二开关元件使其导通或截止；以及

频率控制部，将上述控制信号的频率在从下限频率到上限频率为止的范围内进行控制，以便在上述控制信号的有效期间短于上述基准时间的情况下，上述控制信号的频率为下限频率，在上述控制信号的有效期间长于上述基准时间的情况下，上述有效期间和上述基准时间的差的时间越长，上述控制信号的频率越高，

上述频率控制部具备：

电容元件；

比较部，比较上述电容元件的电压和给定电压；

供给部，对上述电容元件供给电流；以及

放电部，使充电于上述电容元件的电荷进行放电，

上述供给部，

在上述控制信号的有效期间短于上述基准时间的情况下，对上述电容元件供给给定值的电流；

在上述控制信号的有效期间长于上述基准时间的情况下，在该有效期间和上述基准时间的差的时间对上述电容元件供给大于上述给定值的电流，在其他时间对上述电容元件供给上述给定值的电流，

基于来自上述比较部的第一输出信号生成控制上述放电部的复位信号，将该复位信号向上述控制信号生成部供给，

上述控制信号生成部与上述复位信号同步而生成上述控制信号。

2.根据权利要求1所述的电压生成电路，其特征在于，

上述下限频率为高于可听频带的频率。

3.根据权利要求1或2所述的电压生成电路，其特征在于，

上述第二驱动部，

在上述第一开关元件从导通切换到截止时，使上述第二开关元件导通，

在自上述第一开关元件导通经过上述基准时间的基准时刻之前，若上述输出节点的电位低于上述低电位电源，则在上述基准时刻使上述第二开关元件截止，

在上述基准时刻以后，若上述输出节点的电位低于上述低电位电源，则在上述输出节点的电位低于上述低电位电源的时刻使上述第二开关元件截止。

4.根据权利要求1或2所述的电压生成电路，其特征在于，

上述电压生成电路还具备基准信号生成部，该基准信号生成部生成将在自上述控制信号的有效期间的开始到经过上述基准时间为止的期间成为有效的信号进行了翻转的基准信号，

上述第二驱动部具备：

检测信号生成部，检测上述输出节点的电位低于上述低电位电源的电位的期间而生成检测信号；

逻辑电路，运算上述检测信号和上述基准信号的逻辑与；

SR触发器，控制上述第一开关元件的导通或截止的信号供给至置位端子，来自上述逻辑电路的第二输出信号供给至复位端子，生成第三输出信号而供给至上述第二开关元件的栅极。

5.根据权利要求1的电压生成电路，其特征在于，

上述第一开关元件为P沟道晶体管，上述第二开关元件为N沟道晶体管。

6.一种数字放大器，其特征在于，

具备权利要求1所述的电压生成电路。