CN103117275A - 一种芯片封装结构及芯片封装方法 - Google Patents

一种芯片封装结构及芯片封装方法 Download PDF

Info

Publication number
CN103117275A
CN103117275A CN2013100390046A CN201310039004A CN103117275A CN 103117275 A CN103117275 A CN 103117275A CN 2013100390046 A CN2013100390046 A CN 2013100390046A CN 201310039004 A CN201310039004 A CN 201310039004A CN 103117275 A CN103117275 A CN 103117275A
Authority
CN
China
Prior art keywords
chip
dissipating cover
support plate
master chip
heat conduction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2013100390046A
Other languages
English (en)
Other versions
CN103117275B (zh
Inventor
刘伟锋
丁丽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Priority to CN201310039004.6A priority Critical patent/CN103117275B/zh
Publication of CN103117275A publication Critical patent/CN103117275A/zh
Priority to EP13830196.5A priority patent/EP2784810B1/en
Priority to PCT/CN2013/081054 priority patent/WO2014117495A1/zh
Priority to US14/457,935 priority patent/US9466597B2/en
Application granted granted Critical
Publication of CN103117275B publication Critical patent/CN103117275B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4882—Assembly of heatsink parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap

Abstract

本发明的实施例公开了一种芯片封装结构及芯片封装方法，涉及电子技术领域，既能够保护芯片，又能够对芯片进行有效的散热。该芯片封装结构包括：载板、芯片和散热盖，其中：该芯片包括：至少一个设置在载板上的主芯片和至少一个设置在载板上的从芯片；散热盖通过导热材料粘接在从芯片上，该散热盖覆盖至少一个从芯片；该散热盖上对应至少一个主芯片的位置上包括散热窗口。本发明的实施例应用于多芯片封装。

Description

一种芯片封装结构及芯片封装方法
技术领域
本发明涉及电子技术领域，尤其涉及一种芯片封装结构及芯片封装方法。
背景技术
现今，芯片散热已经成为芯片设计的瓶颈之一，对于芯片散热，除了利用硬件(散热器)实现芯片散热外，芯片本身的设计也会对散热产生明显影响。而芯片本身产生的热量，除了少部分通过底部载板以及焊点向外散热，其主要热量是通过芯片表面散热的。因此，现今芯片封装设计一般是在芯片上面加散热盖，这种散热盖通常有两种设计，一种是将散热盖通过导热材料粘结在芯片和载板上，形成密封封装结构；一种是直接将散热盖用导热材料粘接在芯片上，不和载板接触。此外，除了在芯片上面加散热盖对芯片进行散热，还可以直接将芯片裸露在外面，散热器直接通过导热材料和芯片接触进行散热。
但是，在多芯片封装设计中，由于芯片中既包含主芯片又包含从芯片，而这些芯片的功能又不同使得响应的功耗也不同。其中，由于主芯片主要是逻辑运算芯片，功耗较高，则相对的对散热的要求比较高，而从芯片一般是存储芯片，功耗较低，则相应的对散热的要求较低，因此，加散热盖的芯片封装结构不能有效的对芯片进行散热，而不加散热盖的芯片封装结构中的芯片破裂风险很高，芯片容易破裂。
发明内容
本发明的实施例提供一种芯片封装结构及芯片封装方法，既能够保护芯片，又能够对芯片进行有效的散热。
为达到上述目的，本发明的实施例采用如下技术方案：
第一方面，提供一种芯片封装结构，包括：载板、芯片和散热盖，其中：
所述芯片包括：至少一个设置在所述载板上的主芯片和至少一个设置在所述载板上的从芯片；
所述散热盖通过导热材料粘接在所述从芯片上，所述散热盖覆盖所述至少一个从芯片；所述散热盖上对应至少一个所述主芯片的位置上包括散热窗口。
在第一种可能的实现方式中，根据第一方面，所述芯片封装结构还包括：散热器，其中：
所述散热器通过所述散热窗口处每个所述主芯片上的导热材料与所述至少一个主芯片粘接，通过所述散热盖上的导热材料与所述散热盖粘接。
在第二种可能的实现方式中，根据第一方面，所述散热盖包括位于所述散热盖四周的边缘且设置在所述载板侧的第一封装条，所述第一封装条通过粘结材料与所述载板粘接。
在第三种可能的实现方式中，根据第二种可能的实现方式，所述散热盖还包括：
位于所述至少一个主芯片四周且设置在所述载板侧的第二封装条，所述第二封装条通过粘结材料与所述载板粘接。
在第四种可能的实现方式中，结合第一方面或第一种可能的实现方式或第二种可能的实现方式或第三种可能的实现方式，所述散热器还包括：位于每个所述主芯片位置对应的散热窗口内部的凸台结构，每个所述凸台结构分别通过每个所述主芯片上的导热材料与对应的所述主芯片粘接。
在第五种可能的实现方式中，结合第一方面或第一种可能的实现方式或第二种可能的实现方式或第三种可能的实现方式，所述芯片封装结构还包括位于所述散热器和每个所述主芯片之间散热窗口处的传热片，每个所述传热片通过与所述散热器之间的导热材料与所述散热器粘接，每个所述传热片通过与对应的所述主芯片之间的导热材料与对应的所述主芯片粘接。
在第六种可能的实现方式中，结合第一方面或第一种可能的实现方式或第二种可能的实现方式或第三种可能的实现方式或第四种可能的实现方式或第五种可能的实现方式，所述散热窗口的面积大于或等于对应的所述主芯片的上表面积。
在第七种可能的实现方式中，根据第六种可能的实现方式中，所述导热材料为散热界面材料。
第二方面，提供一种芯片封装方法，包括：
在载板的至少一个从芯片上涂覆一层导热材料，将散热盖粘接在所述至少一个从芯片上。
在第一种可能的实现方式中，根据第二方面，所述封装方法还包括：
在所述散热盖和所述载板的至少一个主芯片上涂覆一层导热材料，将所述散热器粘接在所述载板的至少一个主芯片上，将所述散热器粘接在所述散热盖上。
在第二种可能的实现方式中，根据第二方面，若所述散热盖包括位于所述散热盖四周的边缘且设置在所述载板侧的第一封装条时，所述封装方法还包括：
在所述载板上所述第一封装条对应的位置上涂覆一层粘结材料，将所述散热盖上的第一封装条粘接在所述载板上。
在第三种可能的实现方式中，根据第二种可能的实现方式中，若所述散热盖还包括位于所述至少一个主芯片四周且设置在所述载板侧的第二封装条时，所述封装方法还包括：
在所述载板上所述第二封装条对应的位置上涂覆一层粘结材料，将所述散热盖上的第二封装条粘接在所述载板上。
在第四种可能的实现方式中，结合第二方面或第一种可能的实现方式或第二种可能的实现方式或第三种可能的实现方式，若所述芯片封装结构还包括位于所述散热器和每个所述主芯片之间散热窗口处的传热片时，所述封装方法还包括：
在载板的每个主芯片上涂覆一层导热材料，将所述传热片粘接在每个所述主芯片上；
在每个所述传热片上涂覆一层导热材料，将所述散热器粘接在每个所述传热片上。
本发明实施例提供的芯片封装结构及封装方法，在从芯片上通过导热材料粘接散热盖，并在每个主芯片对应散热盖的位置上开个散热窗口，将散热器通过散热窗口处每个主芯片和散热盖上的导热材料相互粘接，从而既能够保护芯片，又能够对芯片进行有效的散热。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明的实施例提供的一种芯片封装结构的剖面结构示意图；
图2a为本发明的实施例提供的一种芯片封装结构封装过程中的俯视结构示意图；
图2b为图2a所示的芯片封装结构封装过程中的MM’剖面结构示意图；
图3a为本发明的实施例提供的另一种芯片封装结构封装过程中的结构示意图；
图3b为图3a所示的芯片封装结构封装过程中的SS’剖面结构示意图；
图4为本发明的实施例提供的一种芯片封装结构封装过程中的俯视的结构示意图；
图5为本发明的实施例提供的一种散热盖结构的剖面结构示意图；
图6为本发明的实施例提供的另一种散热盖结构的剖面结构示意图；
图7为本发明的实施例提供的另一种芯片封装结构的剖面结构示意图；
图8为本发明的实施例提供的再一种芯片封装结构的剖面结构示意图；
图9为本发明的实施例提供的一种芯片封装方法流程示意图；
图10为本发明的实施例提供的另一种芯片封装方法流程示意图；
图11为本发明的另一实施例提供的一种芯片封装方法流程示意图；
图12为本发明的另一实施例提供的另一种芯片封装方法流程示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
现有的多芯片封装设计，如系统集成封装(System In a Package，简称SIP)，一般是将电子系统所需要的多个芯片或者器件集成在一个封装内，而典型的多芯片SIP结构是一个主芯片周围分布至少一个从芯片，对于这些芯片来说，功能不同使得其响应的功耗也不同。其中，主芯片主要是逻辑运算芯片，功耗较高，因此相对的对散热的要求比较高，而从芯片一般是存储芯片，功耗较低，因此相应的对散热的要求较低。因此，现有的在芯片上加散热盖的设计都不适合这些芯片封装结构。而本发明的实施例提供一种芯片封装结构，能够根据芯片的不同，对散热盖有不同的设计。如图1所示，本发明提供的芯片封装结构包括：载板1、芯片2和散热盖3，其中：
上述芯片2包括：至少一个设置在载板上的主芯片21和至少一个设置在载板上的从芯片22。
其中，如图2a、2b、3a、3b所示，芯片1在载板上的安置结构主要包括两种：对称结构和非对称结构，对称结构一般是将主芯片21放置在载板1的中间位置，其他从芯片22平铺在主芯片21周围；非对称结构一般载板1上只有一个主芯片21和一个从芯片22，从芯片22是通过TSV(硅通孔)技术堆叠在一起的存储芯片，对于这种将存储芯片堆叠在一起的结构功耗更小，但相对应的这种结构更脆弱，需要散热盖提供相应的保护。
散热盖3通过导热材料5粘接在从芯片21上，该散热盖3覆盖至少一个从芯片21；该散热盖3上对应至少一个主芯片22的位置包括散热窗口31(即可以将该散热盖3上对应所有主芯片22的位置都开有散热窗口31，也可以选择其中一个或几个主芯片22对应的散热盖3位置开散热窗口31)。
可选的，该散热窗口31的面积大于或等于对应的主芯片21的上表面积。这样在散热盖3上开散热窗口31，即能够有效提高高功耗的主芯片21的散热效率，又能够对低功耗的从芯片22提供保护，避免从芯片22的破裂。
进一步可选的，上述的散热盖3包括位于散热盖3四周的边缘且设置在载板1侧的第一封装条32，该第一封装条32通过粘结材料6与载板2粘接。
进一步可选的，散热盖3还包括：位于至少一个主芯片21四周且设置在载板1侧的第二封装条33，该第二封装条33通过粘结材料6与载板1粘接。
具体的，参照图1、4、5、6所示，散热盖3的结构包括以下三种：一种是在从芯片22上通过导热材料5直接在上表面上加的一层散热盖结构；一种是在从芯片22上通过导热材料5直接在上表面上加的一层散热盖3及位于散热盖3四周的边缘且设置在载板1侧的第一封装条32组成的散热盖结构；一种是在从芯片22上通过导热材料5直接在上表面上加的一层散热盖3及位于散热盖3四周的边缘且设置在载板1侧的第一封装条32及位于至少一个主芯片四周且设置在载板1侧的第二封装条33组成的散热盖结构。
进一步可选的，如图7、8所示，该芯片封装结构还包括：散热器4，其中：
散热器4通过散热窗口处31每个主芯片21上的导热材料5与至少一个主芯片21粘接，通过散热盖3上的导热材料5与散热盖3粘接。
进一步可选的，如图7所示，该散热器4还包括：位于每个主芯片21位置对应的散热窗口31内部的凸台结构41，每个凸台结构41分别通过每个主芯片21上的导热材料5与对应的主芯片21粘接。
进一步可选的，如图8所示，芯片封装结构还包括位于散热器4和每个主芯片21之间散热窗口31处的传热片42，每个传热片42通过与散热器4之间的导热材料5与散热器4粘接，每个传热片42通过与对应的主芯片21之间的导热材料5与对应的主芯片21粘接。
其中，上述的凸台结构和传热片都是为了避免由于主芯片与散热盖有高度落差，在安装散热器时，而使得散热器与主芯片之间存在空隙，使得空气进入，而空气又是热量的不良导体，会阻碍热量从主芯片向散热器的传递。因此，在主芯片与散热器中间加上凸台结构或散热片消除主芯片与散热盖之间的高度落差。
具体的，参照图7、8所示，当散热器4还包括位于每个主芯片21位置对应的散热窗口31内部的凸台结构41时，直接通过每个主芯片21上的导热材料5与对应的主芯片21粘接；当散热器4不包括上述的凸台结构41时，参照图9所示，该芯片封装结构还包括位于散热器4和每个主芯片21之间散热窗口31处的传热片42，该传热片42通过与对应的主芯片21之间的导热材料5与对应的主芯片21粘接，并通过与散热器4之间的导热材料5与散热器4粘接。
可选的，本发明的实施例中提到的导热材料5为散热界面材料。该散热界面材料一般为导热硅胶。这种散热界面材料不仅能够减少热源表面与散热器件接触面之间产生的接触热阻，还能很好的填充接触面之间的空隙，将空气挤出接触面，避免由于接触面之间的空气(空气是热的不良导体)，阻碍热量在接触面之间的传递。而且有了散热界面材料的补充还可以使接触面之间的接触更充分，真正做到面对面的接触。除此之外，该散热界面材料一般还作为粘合剂，起到器件之间的粘合作用。
本发明实施例提供的芯片封装结构，在从芯片上通过导热材料粘接散热盖，并在每个主芯片对应散热盖的位置上开个散热窗口，将散热器通过散热窗口处每个主芯片和散热盖上的导热材料相互粘接，从而既能够保护芯片，又能够对芯片进行有效的散热。
本发明的实施例具体的描述了一种芯片封装方法，如图9所示，该封装方法包括如下步骤：
101、在载板的至少一个从芯片上涂覆一层导热材料，将散热盖粘接在至少一个从芯片上.
具体的粘接过程为：首先将导热材料涂覆或者放置在至少一个从芯片上，并在导热材料上根据取向粘接散热盖，粘接好散热盖之后就需要固化导热材料，且一般固化温度在150C左右，固化时间一般在在三十分钟到两个小时。
其中，在进行步骤101之前要先制作出散热盖，再进行后续步骤101中的内容。在制作散热盖之前首先要确定散热盖制作的材料，该散热盖制作材料包括：铜、铜合金或AlSiC碳化硅铝，其中：当散热盖制作的材料为铜或铜合金时，转到步骤a1，当散热盖制作的材料为AlSiC碳化硅铝时，转到步骤b1。
具体的，散热盖的制作流程：
a1、取相应尺寸大小的铜块，将铜块铣成对应的散热盖的形状；
a2、在主芯片对应的不需要散热盖的位置铣出散热窗口；
a3、将铣好的散热盖在电镀池中镀上一层镍层，保护铜不被氧化。
或者，
采用浇铸的方法制作散热盖，具体步骤；
b1、根据散热盖的形状和尺寸制作出与散热盖相同的模具；
b2、将铝和SiC碳化硅的混合物在高温的环境下浇注再模具中，然后冷却到室温，取出散热盖。
进一步可选的，若步骤101中的散热盖还包括位于散热盖四周的边缘且设置在载板侧的第一封装条时，步骤101还包括：
101a、在载板上第一封装条对应的位置上涂覆一层粘结材料，将散热盖上的第一封装条粘接在载板上。
进一步可选的，若步骤101中的散热盖还包括位于至少一个主芯片四周且设置在载板侧的第二封装条时，步骤101还包括：
101b、在载板上第二封装条对应的位置上涂覆一层粘结材料，将散热盖上的第二封装条粘接在载板上。
其中，上述的粘结材料主要是用于将散热盖与载版粘结在一起，可以为环氧树脂粘结剂，低温玻璃等用于粘结的材料。
可选的，如图10所示，该芯片封装方法还包括：
102、在散热盖和载板的至少一个主芯片上涂覆一层导热材料，将散热器粘接在载板的至少一个主芯片上，将散热器粘接在散热盖上。
具体的，在安装散热器时不仅可以通过导热材料进行粘接，还可以通过机械固定的方式将散热器安装在散热盖上，如通过螺钉安装。
本发明实施例提供的芯片封装方法，在从芯片上通过导热材料粘接散热盖，并在每个主芯片对应散热盖的位置上开个散热窗口，将散热器通过散热窗口处每个主芯片和散热盖上的导热材料相互粘接，从而既能够保护芯片，又能够对芯片进行有效的散热。
本发明提供的另一种芯片封装方法，如图11所示，该封装方法步骤如下：
201、在载板的至少一个从芯片上涂覆一层导热材料，将散热盖粘接在至少一个从芯片上。
具体的粘接过程为：首先将导热材料涂覆或者放置在至少一个从芯片上，并在导热材料上根据取向粘接散热盖，粘接好散热盖之后就需要固化导热材料，且一般固化温度在150C左右，固化时间一般在在三十分钟到两个小时。且在进行步骤101之前首先要制先作出散热盖，而散热盖的制作方法如上述实施例所述，这里不再赘述。
进一步可选的，若步骤101中的散热盖还包括位于散热盖四周的边缘且设置在载板侧的第一封装条时，步骤201还包括：
201a、在载板上第一封装条对应的位置上涂覆一层粘结材料，将散热盖上的第一封装条粘接在载板上。
进一步可选的，若步骤201中的散热盖还包括位于至少一个主芯片四周且设置在载板侧的第二封装条时，步骤201还包括：
201b、在载板上第二封装条对应的位置上涂覆一层粘结材料，将散热盖上的第二封装条粘接在载板上。
其中，上述的粘结材料主要是用于将散热盖与载版粘结在一起，可以为环氧树脂粘结剂，低温玻璃等用于粘结的材料。
可选的，如图12所示，若芯片封装结构还包括位于散热器和每个主芯片之间散热窗口处的传热片时，该芯片封装方法还包括步骤202和步骤203，其中：
202、在载板的每个主芯片上涂覆一层导热材料，将传热片粘接在每个主芯片上。
此外，由于主芯片与散热盖之间有散热窗口，因此步骤201与步骤202并没有先后顺序，即可以先进行传热片的粘接，也可以先进行散热盖的粘接。
203、在每个传热片上和散热盖上涂覆一层导热材料，将散热器粘接在每个传热片和散热盖。
本发明实施例提供的芯片封装方法，在从芯片上通过导热材料粘接散热盖，并在每个主芯片对应散热盖的位置上开个散热窗口，将散热器通过散热窗口处每个主芯片和散热盖上的导热材料相互粘接，从而既能够保护芯片，又能够对芯片进行有效的散热。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应所述以权利要求的保护范围为准。

Claims (13)

1.一种芯片封装结构，其特征在于，包括：载板、芯片和散热盖，其中：
所述芯片包括：至少一个设置在所述载板上的主芯片和至少一个设置在所述载板上的从芯片；
所述散热盖通过导热材料粘接在所述从芯片上，所述散热盖覆盖所述至少一个从芯片；所述散热盖上对应至少一个所述主芯片的位置上包括散热窗口。
2.根据权利要求1所述的芯片封装结构，其特征在于，所述芯片封装结构还包括：散热器，其中：
所述散热器通过所述散热窗口处每个所述主芯片上的导热材料与所述至少一个主芯片粘接，通过所述散热盖上的导热材料与所述散热盖粘接。
3.根据权利要求1所述的芯片封装结构，其特征在于，所述散热盖包括位于所述散热盖四周的边缘且设置在所述载板侧的第一封装条，所述第一封装条通过粘结材料与所述载板粘接。
4.根据权利要求3所述的芯片封装结构，其特征在于，所述散热盖还包括：
位于所述至少一个主芯片四周且设置在所述载板侧的第二封装条，所述第二封装条通过粘结材料与所述载板粘接。
5.根据权利要求1～4任一项所述的芯片封装结构，其特征在于，所述散热器还包括：位于每个所述主芯片位置对应的散热窗口内部的凸台结构，每个所述凸台结构分别通过每个所述主芯片上的导热材料与对应的所述主芯片粘接。
6.根据权利要求1～4任一项所述的芯片封装结构，其特征在于，所述芯片封装结构还包括位于所述散热器和每个所述主芯片之间散热窗口处的传热片，每个所述传热片通过与所述散热器之间的导热材料与所述散热器粘接，每个所述传热片通过与对应的所述主芯片之间的导热材料与对应的所述主芯片粘接。
7.根据权利要求1～6任一项所述的芯片封装结构，其特征在于，所述散热窗口的面积大于或等于对应的所述主芯片的上表面积。
8.根据权利要求7所述的芯片封装结构，其特征在于，所述导热材料为散热界面材料。
9.一种芯片封装方法，其特征在于，包括：
在载板的至少一个从芯片上涂覆一层导热材料，将散热盖粘接在所述至少一个从芯片上。
10.根据权利要求9所述的芯片封装方法，其特征在于，所述封装方法还包括：
在所述散热盖和所述载板的至少一个主芯片上涂覆一层导热材料，将所述散热器粘接在所述载板的至少一个主芯片上，将所述散热器粘接在所述散热盖上。
11.根据权利要求9所述的芯片封装方法，其特征在于，若所述散热盖包括位于所述散热盖四周的边缘且设置在所述载板侧的第一封装条时，所述封装方法还包括：
在所述载板上所述第一封装条对应的位置上涂覆一层粘结材料，将所述散热盖上的第一封装条粘接在所述载板上。
12.根据权利要求11所述的芯片封装方法，其特征在于，若所述散热盖还包括位于所述至少一个主芯片四周且设置在所述载板侧的第二封装条时，所述封装方法还包括：
在所述载板上所述第二封装条对应的位置上涂覆一层粘结材料，将所述散热盖上的第二封装条粘接在所述载板上。
13.根据权利要求9～12任一项所述的芯片封装方法，其特征在于，若所述芯片封装结构还包括位于所述散热器和每个所述主芯片之间散热窗口处的传热片时，所述封装方法还包括：
在载板的每个主芯片上涂覆一层导热材料，将所述传热片粘接在每个所述主芯片上；
在每个所述传热片上涂覆一层导热材料，将所述散热器粘接在每个所述传热片上。
CN201310039004.6A 2013-01-31 2013-01-31 一种芯片封装结构及芯片封装方法 Active CN103117275B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201310039004.6A CN103117275B (zh) 2013-01-31 2013-01-31 一种芯片封装结构及芯片封装方法
EP13830196.5A EP2784810B1 (en) 2013-01-31 2013-08-08 Chip packaging structure and chip packaging method
PCT/CN2013/081054 WO2014117495A1 (zh) 2013-01-31 2013-08-08 一种芯片封装结构及芯片封装方法
US14/457,935 US9466597B2 (en) 2013-01-31 2014-08-12 Chip package structure and chip packaging method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310039004.6A CN103117275B (zh) 2013-01-31 2013-01-31 一种芯片封装结构及芯片封装方法

Publications (2)

Publication Number Publication Date
CN103117275A true CN103117275A (zh) 2013-05-22
CN103117275B CN103117275B (zh) 2015-08-19

Family

ID=48415606

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310039004.6A Active CN103117275B (zh) 2013-01-31 2013-01-31 一种芯片封装结构及芯片封装方法

Country Status (4)

Country Link
US (1) US9466597B2 (zh)
EP (1) EP2784810B1 (zh)
CN (1) CN103117275B (zh)
WO (1) WO2014117495A1 (zh)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014117495A1 (zh) * 2013-01-31 2014-08-07 华为技术有限公司 一种芯片封装结构及芯片封装方法
WO2014187078A1 (zh) * 2013-05-24 2014-11-27 华为技术有限公司 光模块散热系统
CN108511404A (zh) * 2017-02-28 2018-09-07 华为技术有限公司 芯片封装系统
CN109830465A (zh) * 2018-12-12 2019-05-31 南方科技大学 一种芯片封装结构及芯片封装方法
CN110379781A (zh) * 2019-06-05 2019-10-25 苏州通富超威半导体有限公司 Bga产品的使用方法
WO2021195903A1 (zh) * 2020-03-31 2021-10-07 华为技术有限公司 系统级封装及电子设备
WO2021244304A1 (zh) * 2020-05-30 2021-12-09 华为技术有限公司 一种芯片封装结构及电子设备
CN114937660A (zh) * 2022-04-21 2022-08-23 盛合晶微半导体(江阴)有限公司 一种电子封装结构
CN115332187A (zh) * 2022-10-14 2022-11-11 北京华封集芯电子有限公司 一种基于中介层的封装

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016225413A (ja) * 2015-05-28 2016-12-28 株式会社ジェイテクト 半導体モジュール
US9831153B1 (en) * 2016-12-09 2017-11-28 Metal Industries Research & Development Centre Heat dissipating device
US10643920B1 (en) * 2017-03-24 2020-05-05 Juniper Networks, Inc. Lid for semiconductor electronic package
US10775576B2 (en) * 2018-03-01 2020-09-15 Ayar Labs, Inc. Thermal management system for multi-chip-module and associated methods
US20210321527A1 (en) * 2018-05-18 2021-10-14 Telefonaktiebolaget Lm Ericsson (Publ) Power Supply Device and Printed Circuit Board Device Comprising Same
CN108762442B (zh) * 2018-05-24 2020-04-28 华为技术有限公司 散热装置及其制造方法、服务器
KR20210108583A (ko) 2020-02-26 2021-09-03 삼성전자주식회사 반도체 패키지 및 그의 제조 방법
US11670563B2 (en) * 2021-06-24 2023-06-06 STATS ChipPAC Pte. Ltd. Thermally enhanced FCBGA package

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0694968A2 (en) * 1994-07-26 1996-01-31 Nec Corporation Multi-chip module semiconductor device
JP2012028484A (ja) * 2010-07-22 2012-02-09 Panasonic Corp モジュールと、その製造方法
CN102956584A (zh) * 2011-08-18 2013-03-06 新光电气工业株式会社 半导体装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5587882A (en) * 1995-08-30 1996-12-24 Hewlett-Packard Company Thermal interface for a heat sink and a plurality of integrated circuits mounted on a substrate
US6937473B2 (en) * 2003-06-30 2005-08-30 Intel Corporation Heatsink device and method
US7031162B2 (en) * 2003-09-26 2006-04-18 International Business Machines Corporation Method and structure for cooling a dual chip module with one high power chip
US7598958B1 (en) * 2004-11-17 2009-10-06 Nvidia Corporation Multi-chip graphics processing unit apparatus, system, and method
US7254034B2 (en) * 2004-12-15 2007-08-07 Lucent Technologies Inc. Thermal management for shielded circuit packs
WO2007096975A1 (ja) 2006-02-24 2007-08-30 Fujitsu Limited 半導体装置
CN101110397A (zh) * 2006-07-18 2008-01-23 日月光半导体制造股份有限公司 芯片封装结构
JP2008218669A (ja) * 2007-03-02 2008-09-18 Nec Electronics Corp 半導体装置
CN101276795B (zh) * 2008-04-21 2010-04-07 日月光半导体制造股份有限公司 半导体封装构造
CN103117275B (zh) * 2013-01-31 2015-08-19 华为技术有限公司 一种芯片封装结构及芯片封装方法
US9076754B2 (en) * 2013-08-02 2015-07-07 Taiwan Semiconductor Manufacturing Company, Ltd. 3DIC packages with heat sinks attached to heat dissipating rings
US9263394B2 (en) * 2013-11-22 2016-02-16 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9368479B2 (en) * 2014-03-07 2016-06-14 Invensas Corporation Thermal vias disposed in a substrate proximate to a well thereof
FR3023059B1 (fr) * 2014-06-25 2018-01-05 Commissariat A L'energie Atomique Et Aux Energies Alternatives Circuit integre comportant un dissipateur de chaleur

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0694968A2 (en) * 1994-07-26 1996-01-31 Nec Corporation Multi-chip module semiconductor device
JP2012028484A (ja) * 2010-07-22 2012-02-09 Panasonic Corp モジュールと、その製造方法
CN102956584A (zh) * 2011-08-18 2013-03-06 新光电气工业株式会社 半导体装置

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9466597B2 (en) 2013-01-31 2016-10-11 Huawei Technologies Co., Ltd. Chip package structure and chip packaging method
WO2014117495A1 (zh) * 2013-01-31 2014-08-07 华为技术有限公司 一种芯片封装结构及芯片封装方法
WO2014187078A1 (zh) * 2013-05-24 2014-11-27 华为技术有限公司 光模块散热系统
US9660414B2 (en) 2013-05-24 2017-05-23 Huawei Technologies Co., Ltd. Heat dissipation system for optical module
CN108511404B (zh) * 2017-02-28 2020-03-10 华为技术有限公司 芯片封装系统
CN108511404A (zh) * 2017-02-28 2018-09-07 华为技术有限公司 芯片封装系统
WO2018157598A1 (zh) * 2017-02-28 2018-09-07 华为技术有限公司 芯片封装系统
CN109830465A (zh) * 2018-12-12 2019-05-31 南方科技大学 一种芯片封装结构及芯片封装方法
CN110379781A (zh) * 2019-06-05 2019-10-25 苏州通富超威半导体有限公司 Bga产品的使用方法
CN110379781B (zh) * 2019-06-05 2021-05-11 苏州通富超威半导体有限公司 Bga产品的使用方法
WO2021195903A1 (zh) * 2020-03-31 2021-10-07 华为技术有限公司 系统级封装及电子设备
WO2021244304A1 (zh) * 2020-05-30 2021-12-09 华为技术有限公司 一种芯片封装结构及电子设备
CN114937660A (zh) * 2022-04-21 2022-08-23 盛合晶微半导体(江阴)有限公司 一种电子封装结构
CN115332187A (zh) * 2022-10-14 2022-11-11 北京华封集芯电子有限公司 一种基于中介层的封装

Also Published As

Publication number Publication date
CN103117275B (zh) 2015-08-19
US9466597B2 (en) 2016-10-11
WO2014117495A1 (zh) 2014-08-07
EP2784810A1 (en) 2014-10-01
EP2784810A4 (en) 2015-05-27
US20140346661A1 (en) 2014-11-27
EP2784810B1 (en) 2019-04-10

Similar Documents

Publication Publication Date Title
CN103117275A (zh) 一种芯片封装结构及芯片封装方法
US10297523B2 (en) Power module and method for manufacturing the same
US20080180014A1 (en) LED heat sink
EP3529833A1 (en) Stacked semiconductor die assemblies with high efficiency thermal paths and molded underfill
CN104882422A (zh) 堆叠封装结构
US20170238446A1 (en) Display panel and display device
US20030011053A1 (en) Semiconductor device
CN113454774A (zh) 封装芯片及封装芯片的制作方法
EP3101332A1 (en) Novel led lighting apparatus
CN103050455A (zh) 堆叠封装结构
JP2011238643A (ja) パワー半導体モジュール
CN103199068A (zh) 一体化电路集成结构
CN202905029U (zh) 一种led全彩色显示屏
US8217506B2 (en) Semiconductor packaging structure having conductive gel to package semiconductor device
CN104134633A (zh) 大功率芯片柔性基板封装结构及封装工艺
CN209861447U (zh) 电机控制器的散热结构
EP3101337A1 (en) Led lighting apparatus
CN205900594U (zh) 一种高导热高绝缘的led光引擎封装结构
KR20160131447A (ko) Led 광원, 백라이트 및 액정 디스플레이 장치
CN202709005U (zh) 一种新型cob光源模块
CN218827096U (zh) 一种封装结构
CN210073206U (zh) 一种简易散热的小间距led显示屏
CN216015349U (zh) 一种散热性好的半导体结构
CN206312888U (zh) 半导体芯片封装用的高强度超薄陶瓷基功能型复合模块
CN210403721U (zh) 一种低压铝栅双层芯片结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant