CN103108503B - 多层布线基板的制造方法 - Google Patents

多层布线基板的制造方法 Download PDF

Info

Publication number
CN103108503B
CN103108503B CN201210448528.6A CN201210448528A CN103108503B CN 103108503 B CN103108503 B CN 103108503B CN 201210448528 A CN201210448528 A CN 201210448528A CN 103108503 B CN103108503 B CN 103108503B
Authority
CN
China
Prior art keywords
lit
layer
core substrate
par
mentioned
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201210448528.6A
Other languages
English (en)
Other versions
CN103108503A (zh
Inventor
前田真之介
铃木哲夫
半户琢也
杉本笃彦
平野训
齐木一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Niterra Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Publication of CN103108503A publication Critical patent/CN103108503A/zh
Application granted granted Critical
Publication of CN103108503B publication Critical patent/CN103108503B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0097Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01Tools for processing; Objects used during processing
    • H05K2203/0147Carriers and holders
    • H05K2203/0156Temporary polymeric carrier or foil, e.g. for processing or transferring
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06Lamination
    • H05K2203/061Lamination of previously made multilayered subassemblies
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15Position of the PCB during processing
    • H05K2203/1536Temporarily stacked PCBs
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • H05K3/0026Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0035Etching of the substrate by chemical or physical means by laser ablation of organic insulating material of blind holes, i.e. having a metal layer at the bottom
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明提供多层布线基板的制造方法,针对在芯基板的两个面具有由至少1层导体层和至少1层树脂绝缘层交替层叠而成的层叠构造体的多层布线基板,该制造方法能够在不降低制造成品率的前提下减薄芯基板且能够使该多层布线基板小型化。该多层布线基板的制造方法的特征在于包括:在支承基板形成包含至少1层导体层和至少1层树脂绝缘层的第1层叠构造体的第1层叠构造体形成工序;将在上侧主表面配设有金属层的芯基板以该芯基板的下侧主表面与上述第1层叠构造体接触的方式层叠于上述第1层叠构造体的芯基板形成工序;以及在上述芯基板上以覆盖上述金属层的方式形成包含至少1层导体层和至少1层树脂绝缘层的第2层叠构造体的第2层叠构造体形成工序。

Description

多层布线基板的制造方法
技术领域
本发明涉及一种多层布线基板的制造方法。
背景技术
作为搭载电子部件的封装体,通常使用在芯基板的两侧交替层叠树脂绝缘层和导体层而形成有积层的多层布线基板(专利文献1)。在多层布线基板中,芯基板由例如含有玻璃纤维的树脂形成,具有利用较高的刚性来加强积层的作用。但是,由于芯基板形成得较厚,因此会妨碍多层布线基板小型化。因而,近年来,通过减薄芯基板来使多层布线基板小型化。
另一方面,在减薄芯基板时,包含芯基板在内的制造过程中的组件(应成为多层布线基板的制造过程中的基板)的强度降低,无法水平地输送芯基板或者组件,在输送时,芯基板或者组件会与输送设备接触,存在芯基板或者组件损伤这样的问题。另外,在各制造工序中,在固定芯基板或者组件后供给至预定的制造工序时,存在芯基板或者组件挠曲、例如难以准确地进行镀层处理等处理这样的问题。结果,在包含芯基板的多层布线基板中,当减小芯基板的厚度时,存在其制造成品率降低这样的问题。
从这样的方面考虑,提出了所谓的无芯多层布线基板(专利文献2、专利文献3),其具有在不设置芯基板的前提下适合于小型化、且能够提高高频信号的传送性能的构造。此类无芯多层布线基板例如通过如下方法得到:将积层形成于在表面设有通过将能够剥离的两个金属膜层叠而形成的剥离片的支承基板,之后在上述剥离片的剥离界面上进行分离,从而将积层自支承体分离,得到作为目标的多层布线基板。
但是,上述的无芯多层布线基板因在内部不具有芯层而强度较弱,存在处理时需要留意、并且用途受到限定这样的问题。
专利文献1:日本特开平11-233937号公报
专利文献2:日本特开2009-289848号公报
专利文献3:日本特开2007-214427号公报
发明内容
本发明的目的在于,针对在芯基板的两个面具有由至少1层导体层和至少1层树脂绝缘层交替层叠而得到的层叠构造体的多层布线基板,提供一种以不会降低其制造成品率为前提、能够减薄芯基板且能够使该多层布线基板小型化的制造方法。
为了达到上述目的,本发明涉及一种多层布线基板的制造方法,其特征在于,该多层布线基板的制造方法包括:
第1层叠构造体形成工序,在支承基板上形成包含至少1层导体层和至少1层树脂绝缘层的第1层叠构造体;
芯基板形成工序,将在上侧主表面配设有金属层的芯基板以该芯基板的下侧主表面与上述第1层叠构造体接触的方式层叠在上述第1层叠构造体上;以及
第2层叠构造体形成工序,在上述芯基板上形成包含至少1层导体层和至少1层树脂绝缘层的第2层叠构造体。
采用本发明,在支承基板上形成层叠有至少1层导体层和至少1层树脂绝缘层的层叠构造体的、所谓的无芯多层布线基板的制造方法中,将芯基板也与上述层叠构造体一同层叠,进而在芯基板上层叠同样结构的追加的层叠构造体。在无芯多层布线基板的制造方法中,在如上所述那样将层叠构造体形成在支承基板上之后去除该支承基板,因此,最终留下利用由至少1层导体层和至少1层树脂绝缘层构成的层叠构造体夹持芯基板的结构、即具有芯基板的多层布线基板。
在本发明中,在制造具有厚度为200μm以下的芯基板的多层布线基板时,以上述方式利用无芯多层布线基板的制造方法,因此,在该制造过程中,层叠构造体、芯基板形成于支承基板。因而,即使在减小芯基板的厚度的情况下,通过充分增大支承基板的厚度,制造过程中的组件强度也不会降低。
因而,能够在制造过程中水平地输送组件,从而能够避免在输送时组件会与输送设备接触导致芯基板或者组件损伤的问题。另外,也能够避免在各制造工序中对组件进行固定并供给至预定的制造工序时组件发生挠曲,从而导致例如难以准确地进行镀层处理等处理的问题。因此,能够以较高的成品率得到具有较薄的芯基板的多层布线基板,从而能够使该具有芯基板的多层布线基板小型化。
上述本发明的方法并不限定于制造芯基板较薄、在普通的制造方法中芯基板或者处于制造过程中的组件发生挠曲而导致制造成品率降低的构造的含芯基板的多层布线基板,也可以在芯基板较厚、利用普通的制造方法也能够以较高的成品率制造含芯基板的多层布线基板的情况下应用。
在本发明的一例中,芯基板形成工序可以包括如下工序:在将上述芯基板层叠在上述第1层叠构造体上之后,在芯基板中形成通孔,通过镀层处理来埋设该通孔。在这种情况下,埋设在通孔中的镀金属发挥将形成在芯基板的两个面的层叠构造体电连接的层间连接体(通路)的功能,因此,能够缩短用于将这些层叠构造体电连接的布线长度,从而能够防止高频信号的传送性能劣化等。
另外,在以往的具有芯基板的多层布线基板的制造方法中,为了将形成在芯基板的两个面的层叠构造体电连接,需要在芯基板中设置通路导体。因此,将层叠构造体电连接的布线长度必然变长,有可能导致高频信号的传送性能劣化。
并且,在本发明的一例中,在芯基板形成工序中,能够在将上述芯基板层叠在上述第1层叠构造体上之后在芯基板中形成通孔,在将镀层形成于该通孔的内壁之后使用树脂绝缘材料来形成上述树脂绝缘层,并且,能够利用绝缘体来埋设通孔。在这种情况下,能够省略以往的含芯基板的多层布线基板中的、对芯基板进行的通孔镀层处理、通过填充树脂来埋设通孔以及填充树脂的研磨工序等复杂的工序。即,能够简化多层布线基板的制造工序。
另外,在本发明的一例中,芯基板形成工序可以包括在芯基板的用于形成通孔的位置局部去除形成在芯基板的上侧主表面的金属层的工序。在这种情况下,由于在应当形成通孔的位置不存在最初的金属层,因此,例如在通过照射激光来形成通孔的情况下,能够降低激光的照射能量,从而能够降低含芯基板的多层布线基板的制造成本。
另外,在本发明的一例中,芯基板形成工序可以包括如下工序:在树脂绝缘层的玻璃化转变温度以上的温度状态下,将芯基板以压接的方式层叠在该第1层叠构造体上。在这种情况下,当在第1层叠构造体上形成芯基板时,能够改善第1层叠构造体的翘曲,从而能够改善含芯基板的多层布线基板中的、至少芯基板下的翘曲。因而,能够改善含芯基板的多层布线基板整体的翘曲。
如以上说明的那样,采用本发明,对于在芯基板的两个面具有由至少1层导体层和至少1层树脂绝缘层交替层叠而成的层叠构造体的多层布线基板,能够提供一种在不降低其制造成品率的前提下减薄芯基板且能够使该多层布线基板小型化的制造方法。
附图说明
图1是第1实施方式的多层布线基板的俯视图。
图2是第1实施方式的多层布线基板的俯视图。
图3是放大表示沿着I-I切开图1和图2所示的多层布线基板时的截面的一部分的图。
图4是第1实施方式的多层布线基板的制造方法的一个工序图。
图5是第1实施方式的多层布线基板的制造方法的一个工序图。
图6是第1实施方式的多层布线基板的制造方法的一个工序图。
图7是第1实施方式的多层布线基板的制造方法的一个工序图。
图8是第1实施方式的多层布线基板的制造方法的一个工序图。
图9是第1实施方式的多层布线基板的制造方法的一个工序图。
图10是第1实施方式的多层布线基板的制造方法的一个工序图。
图11是第1实施方式的多层布线基板的制造方法的一个工序图。
图12是第1实施方式的多层布线基板的制造方法的一个工序图。
图13是第1实施方式的多层布线基板的制造方法的一个工序图。
图14是第1实施方式的多层布线基板的制造方法的一个工序图。
图15是第1实施方式的多层布线基板的制造方法的一个工序图。
图16是第1实施方式的多层布线基板的制造方法的一个工序图。
图17是放大表示第2实施方式的多层布线基板的截面的一部分的图。
图18是第2实施方式的多层布线基板的制造方法的一个工序图。
图19是第2实施方式的多层布线基板的制造方法的一个工序图。
图20是第2实施方式的多层布线基板的制造方法的一个工序图。
图21是第2实施方式的多层布线基板的制造方法的一个工序图。
具体实施方式
下面,参照附图说明本发明的实施方式。
(第1实施方式)
(多层布线基板)
首先,对使用本发明的方法制造的多层布线基板的一例进行说明。图1和图2是本实施方式的多层布线基板的俯视图,图1表示从上侧观察多层布线基板时的状态,图2表示从下侧观察多层布线基板时的状态。另外,图3是将沿着I-I切开图1和图2所示的多层布线基板时的截面的一部分放大表示的图。
但是,以下所示的多层布线基板是用于明确本发明的特征的例示,只要具有利用交替层叠而成的包含至少1层导体层和至少1层树脂绝缘层的第1层叠构造体和第2层叠构造体夹持芯基板这样的结构,就不特别限定。
图1~图3所示的多层布线基板10由第1导体层11~第7导体层17和第1树脂绝缘层21~第6树脂绝缘层26交替层叠而成。
具体地讲,在第1导体层11上层叠第1树脂绝缘层21,在第1树脂绝缘层21上层叠第2导体层12,在第2导体层12上层叠第2树脂绝缘层22,在第2树脂绝缘层22上层叠第3导体层13。另外,在第3导体层13上层叠第3树脂绝缘层23,在第3树脂绝缘层23上层叠第4导体层14,在第4导体层14上层叠第4树脂绝缘层24,在第4树脂绝缘层24上层叠第5导体层15。并且,在第5导体层15上层叠第5树脂绝缘层25,在第5树脂绝缘层25上层叠第6导体层16,在第6导体层16上层叠第6树脂绝缘层26,在第6树脂绝缘层26上层叠第7导体层17。
另外,第1导体层11~第7导体层17由铜等电性能良好的导体形成,第1树脂绝缘层21、第2树脂绝缘层22和第4树脂绝缘层24~第6树脂绝缘层26根据需要由包含二氧化硅填料等的热固性树脂组成物形成,第3树脂绝缘层23构成由耐热性树脂板(例如双马来酰亚胺三嗪树脂板)、纤维强化树脂板(例如玻璃纤维强化环氧树脂)等构成的板状的芯基板。
另外,在第1导体层11上,以该第1导体层11局部暴露的方式形成第1保护层41,在第7导体层17上,以该第7导体层17局部暴露的方式形成第2保护层42。
第1导体层11的自第1保护层41暴露的部分发挥用于将多层布线基板10连接于母板的背面连接盘(LGA焊盘)的功能,在多层布线基板10的背面以矩形形状排列。第7导体层17的自第2保护层42暴露的部分发挥用于将未图示的半导体元件等倒装连接于多层布线基板10的焊盘(FC焊盘)的功能,且该部分构成半导体元件搭载区域,在多层布线基板10的表面的大致中心部以矩形形状排列。
在第1树脂绝缘层21中形成第1通路导体31,利用该第1通路导体31将第1导体层11和第2导体层12电连接,在第2树脂绝缘层22中形成第2通路导体32,利用该第2通路导体32将第2导体层12和第3导体层13电连接。同样,在第3树脂绝缘层23中形成第3通路导体33,利用该第3通路导体33将第3导体层13和第4导体层14电连接,在第4树脂绝缘层24中形成第4通路导体34,利用该第4通路导体34将第4导体层14和第5导体层15电连接。另外,在第5树脂绝缘层25中形成第5通路导体35,利用该第5通路导体35将第5导体层15和第6导体层16电连接,在第6树脂绝缘层26中形成第6通路导体36,利用该第6通路导体36将第6导体层16和第7导体层17电连接。
在本实施方式中,第1导体层11~第3导体层13、第1树脂绝缘层21和第2树脂绝缘层22、以及第1通路导体31和第2通路导体32构成第1层叠构造体20A,第4导体层14~第7导体层17、第4树脂绝缘层24~第6树脂绝缘层26、以及第4通路导体34~第6通路导体36构成第2层叠构造体20B。
另外,虽未特别标注附图标记,但第1导体层11~第7导体层17的、与第1通路导体31~第6通路导体36相连接的部分构成通路连接盘(通路焊盘),第1导体层11~第7导体层17的、未与第1通路导体31~第6通路导体36相连接的部分构成布线层。
另外,多层布线基板10的大小可以形成为例如200mm×200mm×0.4mm的大小。
(多层布线基板的制造方法)
接着,说明图1~图3所示的多层布线基板10的制造方法。图4~图16是本实施方式的多层布线基板10的制造方法的工序图。另外,图4~图16所示的工序图对应于图3所示的多层布线基板10的剖视图。
另外,在本发明的制造方法中,实际上在支承基板的两侧形成多层布线基板10,但在本实施方式中,为了明确本发明的制造方法的特征,对仅在支承基板的一侧形成多层布线基板10的情况进行说明。
首先,如图4所示,准备在两个面粘贴有铜箔51的支承基板S。支承基板S可以由例如耐热性树脂板(例如双马来酰亚胺三嗪树脂板)、纤维强化树脂板(例如玻璃纤维强化环氧树脂)等构成。另外,如以下详细说明的那样,为了抑制处于制造过程中的组件的挠曲,支承基板S的厚度可以设为例如0.4mm~1.0mm。接着,在形成于支承基板S的两个面的铜箔51上,通过例如真空热冲压隔着作为粘接层的预浸层52以压接的方式形成剥离片53。
剥离片53构成为由例如第1金属膜53a和第2金属膜53b构成,在这些膜之间实施Cr镀层等,且能够利用外部张力互相剥离。另外,第1金属膜53a和第2金属膜53b可以由铜箔构成。
接着,如图5所示,通过在形成于支承基板S的两侧的剥离片53上分别层叠感光性的干膜并进行曝光和显影,从而形成掩模图案54。在掩模图案54中分别形成有相当于对准标记形成部Pa和外周部划分部Po的开口部。
接着,如图6所示,在支承基板S上隔着掩模图案54对剥离片53进行蚀刻处理,在剥离片53的相当于上述开口部的位置形成对准标记形成部Pa和外周部划分部Po。另外,在形成对准标记形成部Pa和外周部划分部Po之后,通过蚀刻去除掩模图案54。
此外,优选对去除掩模图案54之后暴露的剥离片53的表面实施蚀刻处理,将其表面粗糙化。由此,能够提高剥离片53与后述的树脂绝缘层之间的密合性。
接着,如图7所示,在剥离片53上层叠树脂膜,并在真空条件下加压、加热使其固化,形成第1树脂绝缘层21。由此,剥离片53的表面被第1树脂绝缘层21覆盖,并且,构成对准标记形成部Pa的开口部和构成外周部划分部Po的切口处于填充有第1树脂绝缘层21的状态。由此,在对准标记形成部Pa的部分形成对准标记的构造。
另外,由于外周部划分部Po也被第1树脂绝缘层21覆盖,因此,在借助以下所示的剥离片53进行的剥离工序中,能够排除剥离片53的端面例如从预浸层52剥离而翘起,从而无法良好地进行剥离工序,进而无法制造作为目标的多层布线基板10的不利情况。
接着,从例如CO2气体激光器、YAG激光器向第1树脂绝缘层21照射预定强度的激光而形成导通孔,在酌情对该导通孔实施表面沾污去除处理和轮廓蚀刻之后,对包含导通孔的第1树脂绝缘层21实施粗糙化处理。
在第1树脂绝缘层21包含填料的情况下,由于当实施粗糙化处理时,填料会游离而残留在第1树脂绝缘层21上,因此适当地进行水洗。
另外,能够在上述水洗之后进行送风。由此,即使在没有利用上述水洗完全去除游离的填料的情况下,也能够在送风过程中补充完成填料的去除。
之后,对第1树脂绝缘层21进行图案镀层,形成第2导体层12和第1通路导体31。第2导体层12和第1通路导体31通过半添加法以如下方式形成。首先,在第1树脂绝缘层21上形成无电解镀膜之后,在该无电解镀膜上形成保护层,对不形成该保护层的部分进行电解铜镀层,从而形成第2导体层12和第1通路导体31。在形成第2导体层12和第1通路导体31之后,利用KOH等剥离去除保护层,利用蚀刻去除因去除保护层而暴露的无电解镀膜。
接着,在对第2导体层12实施粗糙化处理之后,覆盖第2导体层12,在第1树脂绝缘层21上形成树脂膜,并在真空条件下加压、加热而使其固化,形成第2树脂绝缘层22。之后,与第1树脂绝缘层21的情况同样,在第2树脂绝缘层22中形成导通孔,接着进行图案镀层,从而形成第3导体层13和第2通路导体32。另外,形成第3导体层13和第2通路导体32时的详细条件与形成第2导体层12和第1通路导体31的情况同样。
以上,经过图4~图7所示的工序,构成包含(之后成为第1导体层11的)第1金属膜54a、第2导体层12和第3导体层13、第1树脂绝缘层21和第2树脂绝缘层22、以及第1通路导体31和第2通路导体32的第1层叠构造体20A。
接着,如图8所示,在第2树脂绝缘层22上覆盖第3导体层13,将在上侧主表面配设有金属层55的预浸体23X以该预浸体23X的下侧主表面接触于第2树脂绝缘层22的方式层叠,通过进行真空热冲压使其压接于第2树脂绝缘层22并且固化。由于预浸体23X含有玻璃纤维等强化纤维,因此,通过对预浸体23X加热使其固化而得到的第3树脂绝缘层23构成芯基板。
另外,通过在构成第1层叠构造体20A的第1树脂绝缘层21和第2树脂绝缘层22的玻璃化转变温度以上的温度下进行上述真空热冲压,由此当在第1层叠构造体20A上形成由金属层55和第3树脂绝缘层23构成的芯基板时,能够改善第1层叠构造体20A的翘曲,从而能够改善最终得到的多层布线基板10中的、至少第3树脂绝缘层(芯基板)23下的翘曲。因而,能够改善多层布线基板10整体的翘曲。
构成芯基板的第3树脂绝缘层23的厚度例如可以设为0.05mm~0.2mm,金属层55的厚度可以设为0.001mm~0.035mm。另外,金属层55可以由与第1导体层11~第7导体层17相同的金属材料、例如铜等电性能良好的导体构成。
接着,如图9所示,在通过蚀刻局部去除金属层55并形成开口部55H之后,如图10所示,通过开口部55H向第3树脂绝缘层23照射激光,通过使第3导体层13暴露而形成通孔23H。在这种情况下,利用图9所示的工序,由于在金属层55中,且是在第3树脂绝缘层(芯基板)23的、应当形成通孔23H的位置预先形成开口部55H,因此,上述激光不通过金属层55而直接照射于第3树脂绝缘层23。
因而,由于当使用激光在构成芯基板的第3树脂绝缘层23形成通孔23H时,可以省略利用激光在金属层55形成开口部的工序,因此,能够降低在形成通孔23H时所需要的激光照射能量,从而能够降低多层布线基板10的制造成本。
其中,也可以省略图9所示的工序。但是,在这种情况下,必须与利用激光在第3树脂绝缘层23中形成通孔23H同时在金属层55中形成开口部55H,因此,形成通孔23H所需要的激光照射能量增大。因此,多层布线基板10的制造成本增大。
接着,通过在酌情对通孔23H实施表面沾污去除处理和轮廓蚀刻之后实施无电解镀,从而在通孔23H的内壁面形成了未图示的基底镀层,之后如图11所示,进行所谓的填孔镀层处理,通过电镀来埋设通孔23H。在这种情况下,由于镀层金属作为用于将形成在第3树脂绝缘层23的下表面侧的第1层叠构造体20A和形成在第3树脂绝缘层23的上表面侧的第2层叠构造体20B电连接的第3通路导体33而发挥功能,因此,用于将这些层叠构造体电连接的布线长度变短,能够防止高频信号的传送性能的劣化等。
另外,在以往的具有芯基板的多层布线基板的制造方法中,为了将形成在芯基板的两个面的层叠构造体电连接,需要在芯基板中设置通路导体。因此,将层叠构造体电连接的布线长度必然变长,有可能导致高频信号的传送性能劣化。
另外,由于通过进行上述填孔镀层处理,在金属层55上也形成镀层56,因此,用附图标记57表示在金属层55上层叠有镀层56的金属层叠体。如上所述,金属层55可以由铜构成,镀层56也可以由铜构成,因此,镀层56实现与金属层55相同的功能,金属层叠体57可以设成单一的金属层。
接着,如图12所示,在金属层叠体(金属层)57上形成抗蚀图案(resistpattern)58,接着,如图13所示,隔着抗蚀图案58对金属层叠体(金属层)57进行蚀刻,之后去除抗蚀图案58,从而在第3树脂绝缘层23上形成第4导体层14。
在采用铜箔作为金属层55的情况下,图3所示的多层布线基板10的第4导体层14由金属层叠体57、即金属层55和镀层56这两层构成。
接着,在对第4导体层14实施粗糙化处理之后,如图14所示,以覆盖第4导体层14的方式在第3树脂绝缘层23上层叠树脂膜,并在真空条件下加压加热从而使其固化,形成第4树脂绝缘层24。之后,与第1树脂绝缘层21的情况同样,在第4树脂绝缘层24中形成导通孔,接着进行图案镀层,从而形成第5导体层15和第4通路导体34。另外,形成第5导体层15和第4通路导体34时的详细条件与形成第2导体层12和第1通路导体31的情况同样。
另外,如图14所示,与第4树脂绝缘层24同样地依次形成第5树脂绝缘层25和第6树脂绝缘层26,进而与第5导体层15和第4通路导体34同样,在第5树脂绝缘层25中形成第6导体层16和第5通路导体35,在第6树脂绝缘层26中形成第7导体层17和第6通路导体36。之后,以第7导体层17局部暴露的方式形成第2保护层42。
第4导体层14~第7导体层17、第4树脂绝缘层24~第6树脂绝缘层26、以及第4通路导体34~第5通路导体35构成第2层叠构造体20B。
接着,如图15所示,沿着设定在比外周部划分部Po略靠内侧的切断线切断包含经过上述工序得到的第1层叠构造体20A、第3树脂绝缘层23和第2层叠构造体20B的层叠体,去除无用的外周部。
接着,如图16所示,在经过图15所示的工序得到的多层布线层叠体的、构成剥离片53的第1金属膜53a和第2金属膜53b的剥离界面上进行剥离,自上述多层布线层叠体去除支承基板S。
接着,对在图16中得到的多层布线层叠体的、残留在下方的剥离片53的第1金属膜53a实施蚀刻,形成第1导体层11。之后,通过以第1导体层11局部暴露的方式形成第1保护层41,得到图3所示的多层布线基板10。
另外,采用本实施方式的制造方法,图3所示的多层布线基板10具有其所有的通路导体(第1通路导体31~第6通路导体36)朝向上方、即朝向同一个方向扩大直径的特征。
在本实施方式中,在支承基板上形成层叠有至少1层导体层和至少1层树脂绝缘层的层叠构造体的、所谓的无芯多层布线基板的制造方法中,将芯基板也与上述层叠构造体一同层叠,进而在芯基板上层叠同样结构的追加的层叠构造体。在无芯多层布线基板的制造方法中,在如上所述那样将层叠构造体形成于支承基板之后去除该支承基板,因此,最终剩下利用由至少1层导体层和至少1层树脂绝缘层构成的层叠构造体夹持芯基板的结构、即具有芯基板的多层布线基板。
在本实施方式中,在制造具有芯基板(第3树脂绝缘层23和金属层55)的多层布线基板10时,利用无芯多层布线基板的制造方法,因此,在该制造过程中,第1层叠构造体20A、第2层叠构造体20B、芯基板形成于支承基板S。因而,即使在减小芯基板23的厚度的情况下,通过充分增大支承基板S的厚度,制造过程中的组件的强度也不会降低。
因而,能够在制造过程中水平地输送组件,从而能够避免在输送时组件与输送设备接触导致芯基板或者组件损伤这样的问题。另外,也能够避免在各制造工序中对组件进行固定并供给至预定的制造工序时发生组件挠曲,从而例如难以准确地进行镀层处理等处理的问题。因此,能够以较高的成品率得到具有较薄的芯基板的多层布线基板10,从而能够使该具有芯基板的多层布线基板10小型化。
本实施方式的方法并不限定于制造芯基板较薄、在普通的制造方法中芯基板或者处于制造过程中的组件挠曲而导致制造成品率降低的构造的含芯基板的多层布线基板,也可以在芯基板较厚、利用普通的制造方法也能够以较高的成品率制造含芯基板的多层布线基板的情况下应用。
另外,在本实施方式中,虽利用所谓的金属面腐蚀法(subtractive)形成第4导体层14,但也可以替代利用该金属面腐蚀法而利用半添加法形成。
(第2实施方式)
(多层布线基板)
图17是放大表示本实施方式的多层布线基板的截面的一部分的图,相当于第1实施方式的图3。另外,在本实施方式的附图中,对与第1实施方式的多层布线基板10的构成要素类似或者相同的构成要素使用相同的附图标记。
图17所示的多层布线基板10’与第1实施方式所示的多层布线基板10的不同之处在于,在形成于构成芯基板的第3树脂绝缘层23的通孔23H的壁面上,以与形成在第3树脂绝缘层23上的第4导体层14相连接的方式形成镀层23M,且利用树脂绝缘层23I埋设通孔23H,除此之外多层布线基板10’与多层布线基板10采用相同的结构。另外,之所以采用此类结构起因于以下所说明的制造方法。
(多层布线基板的制造方法)
图18~图21是本实施方式的多层布线基板10’的制造方法的工序图。另外,图18~图21所示的工序图对应于图17所示的多层布线基板10’的剖视图。
另外,在本发明的制造方法中,实际上在支承基板的两侧形成多层布线基板10’,但在本实施方式中,为了明确本发明的制造方法的特征,对仅在支承基板的一侧形成多层布线基板10’的情况进行说明。
首先,遵照第1实施方式中的图4~图7所示的工序,构成包含(之后成为第1导体层11的)第1金属膜54a、第2导体层12和第3导体层13、第1树脂绝缘层21和第2树脂绝缘层22、以及第1通路导体31和第2通路导体32的第1层叠构造体20A。
接着,如图8所示,在第2树脂绝缘层22上覆盖第3导体层13,将在上侧主表面配设有金属层55的预浸体23X以该预浸体23X的下侧主表面接触于第2树脂绝缘层22的方式层叠,并进行真空热冲压,从而使其压接于第2树脂绝缘层22并固化。由于预浸体23X含有玻璃纤维等强化纤维,因此,通过使预浸体23X加热固化而得到的第3树脂绝缘层23构成芯基板。
另外,通过在构成第1层叠构造体20A的第1树脂绝缘层21和第2树脂绝缘层22的玻璃化转变温度以上的温度下进行上述真空热冲压,由此当在第1层叠构造体20A上形成第3树脂绝缘层23时,能够改善第1层叠构造体20A的翘曲,从而能够改善最终得到的多层布线基板10中的、至少第3树脂绝缘层23下的翘曲。因而,能够改善多层布线基板10整体的翘曲。
接着,如图9所示,在通过蚀刻局部去除金属层55而形成开口部55H之后,如图10所示,通过开口部55H向第3树脂绝缘层23照射激光,以第3导体层13暴露的方式形成通孔23H。在这种情况下,利用图9所示的工序在金属层55中,且是在第3树脂绝缘层23的、应形成通孔23H的位置预先形成开口部55H,因此,上述激光不通过金属层55而直接照射于第3树脂绝缘层23。
因而,当利用激光在第3树脂绝缘层23中形成通孔23H时,可以省略利用激光在金属层55中形成开口部这样的工序,因此,能够降低在形成通孔23H时所需要的激光照射能量,从而能够降低多层布线基板10’的制造成本。
接着,如图18所示,通过在酌情对通孔23H实施表面沾污去除处理和轮廓蚀刻之后实施所谓的通孔镀层处理,由此在通孔23H的内壁面上以与金属层55相连接的方式形成镀层23M。
另外,通过进行上述通孔镀层处理,在金属层55上也形成镀层23M。如上所述,金属层55可以由铜构成,镀层23M也可以由铜构成,因此,镀层23M发挥与金属层55相同的功能,可以设为单一的金属层。
接着,如图19所示,在金属层55上通过封堵通孔23H而形成抗蚀图案58,接着,如图20所示,隔着抗蚀图案58对金属层55进行蚀刻,之后去除抗蚀图案58,从而在第3树脂绝缘层23上形成第4导体层14。
接着,在对第4导体层14实施粗糙化处理之后,如图21所示,覆盖第4导体层14,在第3树脂绝缘层23上以埋设通孔23H的方式层叠树脂膜(树枝绝缘材料),并在真空条件下进行加压、加热而使其固化,形成第4树脂绝缘层24,并且形成用于埋设通孔23H的树脂绝缘体23I。
之后,进行与第1实施方式的图14~图16所示的工序同样的处理,得到图17所示的多层布线基板10’。
另外,采用本实施方式的制造方法,图17所示的多层布线基板10’具有形成于芯基板23的所有的通路导体(第1通路导体~第6通路导体)和通孔23H的内壁面上的镀层23M朝向上方、即朝向同一个方向扩大直径的特征。另外,在采用铜箔作为金属层55的情况下,第4导体层14由金属层55和镀层23M这两层构成。
在本实施方式中,在图18~图21所示的工序中,在芯基板23中形成通孔23H,在该通孔23H的内壁上形成镀层23M之后,使用用于形成第4树脂绝缘层24的树脂片借助绝缘体23I埋设通孔23H。在这种情况下,能够省略以往的含芯基板的多层布线基板中的、对芯基板进行的通孔镀层处理、通过填充树脂而埋设通孔以及填充树脂的研磨工序等复杂的工序。即,能够简化多层布线基板10’的制造工序。
在本实施方式中,在支承基板上形成层叠有至少1层导体层和至少1层树脂绝缘层的层叠构造体的、所谓的无芯多层布线基板的制造方法中,将芯基板也与上述层叠构造体一同层叠,进而在芯基板上层叠同样结构的追加的层叠构造体。因此,在去除了支承基板之后,留下利用由至少1层导体层和至少1层树脂绝缘层构成的层叠构造体夹持芯基板的结构。
在本实施方式中,在制造具有芯基板(第3树脂绝缘层23和金属层55)的多层布线基板10’时,利用无芯多层布线基板的制造方法,因此,在该制造过程中,在支承基板S上形成第1层叠构造体20A和第2层叠构造体20B、芯基板23。因而,即使在减小芯基板23的厚度的情况下,通过充分增大支承基板S的厚度,制造过程中的组件强度也不会降低。
因而,能够在制造过程中水平地输送组件,从而能够避免在输送时组件会与输送设备接触导致组件损伤这样的问题。另外,也能够避免在各制造工序中对组件进行固定并供给至预定的制造工序时组件发生挠曲,从而例如难以准确地进行镀层处理等处理这样的问题。因此,能够以较高的成品率得到具有较薄的芯基板的多层布线基板10’,从而能够使该具有芯基板的多层布线基板10小型化。
本实施方式的方法并不限定于制造芯基板23较薄、在普通的制造方法中芯基板或者处于制造过程中的组件发生挠曲而导致制造成品率降低的构造的含芯基板的多层布线基板,也可以在芯基板较厚、利用普通的制造方法也能够以较高的成品率制造含芯基板的多层布线基板的情况下应用。
以上,列举具体例子详细说明了本发明,但本发明并不限定于上述内容,只要不脱离本发明的范畴,就能够进行各种变形、变更。
在上述实施方式中,对在去除支承基板S之后通过形成第1保护层41和第2保护层42而得到的多层布线基板10、10’的多层布线基板的制造方法进行了说明,但在谋求进一步多层化的情况下,也可以具有去除支承基板S之后在第1层叠构造体20A和第2层叠构造体20B表面进一步层叠导体层和树脂绝缘层的工序。
在上述实施方式中,虽对从作为用于与母板相连接的背面连接盘而发挥功能的导体层侧朝向作为用于倒装连接半导体元件等的焊盘(FC焊盘)而发挥功能的导体层侧依次层叠导体层和树脂绝缘层的多层布线基板的制造方法进行了说明,但层叠的顺序并没有特别的限定,也可以从发挥FC焊盘的功能的导体层侧朝向发挥背面连接盘的功能的导体层侧层叠导体层和树脂绝缘层。
附图标记说明
10、10’、多层布线基板;11、第1导体层;12、第2导体层;13、第3导体层;14、第4导体层;15、第5导体层;16、第6导体层;17、第7导体层;21、第1树脂绝缘层;22、第2树脂绝缘层;23、第3树脂绝缘层;24、第4树脂绝缘层;25、第5树脂绝缘层;26、第6树脂绝缘层;31、第1通路导体;32、第2通路导体;33、第3通路导体;34、第4通路导体;35、第5通路导体;36、第6通路导体;41、第1保护层;42、第2保护层。

Claims (6)

1.一种多层布线基板的制造方法,其特征在于,
该多层布线基板的制造方法包括:
第1层叠构造体形成工序,在该工序中,在支承基板(S)上形成包含至少1层导体层(11、12、13)和至少1层树脂绝缘层(21、22)的第1层叠构造体(20A);
芯基板形成工序,在该工序中,将在上侧主表面配设有金属层(55)的芯基板以该芯基板的下侧主表面与上述第1层叠构造体接触的方式层叠在上述第1层叠构造体上;以及
第2层叠构造体形成工序,在该工序中,在上述芯基板上形成包含至少1层导体层(14、15、16、17)和至少1层树脂绝缘层(24、25、26)的第2层叠构造体(20B),
上述芯基板形成工序包括如下工序:
在将上述芯基板层叠在上述第1层叠构造体上之后,在上述芯基板中形成通孔(23H),并通过镀层处理来埋设该通孔。
2.根据权利要求1所述的多层布线基板的制造方法,其特征在于,
上述芯基板形成工序包括在上述芯基板的用于形成上述通孔的位置局部去除上述金属层的工序;
通过照射激光来形成上述通孔。
3.根据权利要求1或2所述的多层布线基板的制造方法,其特征在于,
上述芯基板形成工序包括如下工序:
在上述树脂绝缘层的玻璃化转变温度以上的温度状态下,将上述芯基板以压接的方式层叠于该第1层叠构造体。
4.一种多层布线基板的制造方法,其特征在于,
该多层布线基板的制造方法包括:
第1层叠构造体形成工序,在该工序中,在支承基板(S)上形成包含至少1层导体层(11、12、13)和至少1层树脂绝缘层(21、22)的第1层叠构造体(20A);
芯基板形成工序,在该工序中,将在上侧主表面配设有金属层(55)的芯基板以该芯基板的下侧主表面与上述第1层叠构造体接触的方式层叠在上述第1层叠构造体上;以及
第2层叠构造体形成工序,在该工序中,在上述芯基板上形成包含至少1层导体层(14、15、16、17)和至少1层树脂绝缘层(24、25、26)的第2层叠构造体(20B),
上述芯基板形成工序包括如下工序:
在将上述芯基板层叠在上述第1层叠构造体上之后,在上述芯基板中形成通孔(23H),并在该通孔的内壁形成镀层(23M),之后,使用树脂绝缘材料形成上述树脂绝缘层,并且利用绝缘体来埋设上述通孔。
5.根据权利要求4所述的多层布线基板的制造方法,其特征在于,
上述芯基板形成工序包括在上述芯基板的用于形成上述通孔的位置局部去除上述金属层的工序;
通过照射激光来形成上述通孔。
6.根据权利要求4或5所述的多层布线基板的制造方法,其特征在于,
上述芯基板形成工序包括如下工序:
在上述树脂绝缘层的玻璃化转变温度以上的温度状态下,将上述芯基板以压接的方式层叠于该第1层叠构造体。
CN201210448528.6A 2011-11-09 2012-11-09 多层布线基板的制造方法 Expired - Fee Related CN103108503B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2011245558 2011-11-09
JP2011-245558 2011-11-09
JP2012198437A JP2013123035A (ja) 2011-11-09 2012-09-10 多層配線基板の製造方法
JP2012-198437 2012-09-10

Publications (2)

Publication Number Publication Date
CN103108503A CN103108503A (zh) 2013-05-15
CN103108503B true CN103108503B (zh) 2016-01-20

Family

ID=48222714

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210448528.6A Expired - Fee Related CN103108503B (zh) 2011-11-09 2012-11-09 多层布线基板的制造方法

Country Status (5)

Country Link
US (1) US20130111746A1 (zh)
JP (1) JP2013123035A (zh)
KR (1) KR101505248B1 (zh)
CN (1) CN103108503B (zh)
TW (1) TWI492689B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI452802B (zh) * 2010-05-17 2014-09-11 Hon Hai Prec Ind Co Ltd 太陽能儲能系統及其驅動方法
US9275925B2 (en) 2013-03-12 2016-03-01 Taiwan Semiconductor Manufacturing Company, Ltd. System and method for an improved interconnect structure
CN104219876A (zh) * 2013-05-31 2014-12-17 宏启胜精密电子(秦皇岛)有限公司 电路板及其制作方法
FR3007403B1 (fr) * 2013-06-20 2016-08-05 Commissariat Energie Atomique Procede de realisation d'un dispositif microelectronique mecaniquement autonome
JP2016025306A (ja) * 2014-07-24 2016-02-08 日立化成株式会社 配線基板の製造方法
KR20190012485A (ko) * 2017-07-27 2019-02-11 삼성전기주식회사 인쇄회로기판 및 그 제조 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102111968A (zh) * 2009-12-28 2011-06-29 日本特殊陶业株式会社 多层布线基板的制造方法及多层布线基板

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000031640A (ja) * 1998-07-08 2000-01-28 Ibiden Co Ltd プリント配線板及びその製造方法
KR100333627B1 (ko) * 2000-04-11 2002-04-22 구자홍 다층 인쇄회로기판 및 그 제조방법
US6504111B2 (en) * 2001-05-29 2003-01-07 International Business Machines Corporation Solid via layer to layer interconnect
JP2003249764A (ja) * 2002-02-25 2003-09-05 Mitsubishi Gas Chem Co Inc アディティブ用基材入りbステージ樹脂組成物シートの製造方法。
JP4383219B2 (ja) * 2003-04-01 2009-12-16 日本シイエムケイ株式会社 プリント配線板の製造方法
JP2005109108A (ja) * 2003-09-30 2005-04-21 Ibiden Co Ltd ビルドアッププリント配線板及びその製造方法
JP4342366B2 (ja) * 2004-04-09 2009-10-14 日本特殊陶業株式会社 配線基板の製造方法
JP2006203114A (ja) * 2005-01-24 2006-08-03 Mitsubishi Plastics Ind Ltd 多層プリント配線基板
JP4072176B2 (ja) * 2005-08-29 2008-04-09 新光電気工業株式会社 多層配線基板の製造方法
JP2008078683A (ja) * 2005-08-29 2008-04-03 Shinko Electric Ind Co Ltd 多層配線基板
US8713769B2 (en) * 2007-03-10 2014-05-06 Sanmina-Sci Corporation Embedded capacitive stack
JP2009060076A (ja) * 2007-08-31 2009-03-19 Samsung Electro Mech Co Ltd 多層プリント基板の製造方法
US8263878B2 (en) * 2008-03-25 2012-09-11 Ibiden Co., Ltd. Printed wiring board
TWI382724B (zh) * 2008-11-11 2013-01-11 Chunghwa Telecom Co Ltd 用戶端設備自動供裝系統與方法
KR101109344B1 (ko) * 2009-10-20 2012-01-31 삼성전기주식회사 인쇄회로기판 및 그 제조방법
JP2012104557A (ja) * 2010-11-08 2012-05-31 Ngk Spark Plug Co Ltd 電子部品付き配線基板及びその製造方法
JP2013187255A (ja) * 2012-03-06 2013-09-19 Ngk Spark Plug Co Ltd 配線基板の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102111968A (zh) * 2009-12-28 2011-06-29 日本特殊陶业株式会社 多层布线基板的制造方法及多层布线基板

Also Published As

Publication number Publication date
US20130111746A1 (en) 2013-05-09
TW201328467A (zh) 2013-07-01
TWI492689B (zh) 2015-07-11
KR101505248B1 (ko) 2015-03-23
JP2013123035A (ja) 2013-06-20
KR20130051424A (ko) 2013-05-20
CN103108503A (zh) 2013-05-15

Similar Documents

Publication Publication Date Title
CN103108503B (zh) 多层布线基板的制造方法
CN1882224B (zh) 配线基板及其制造方法
JP4874305B2 (ja) 電気・電子部品内蔵回路基板とその製造方法
US7768116B2 (en) Semiconductor package substrate having different thicknesses between wire bonding pad and ball pad and method for fabricating the same
US9320137B2 (en) Printed circuit board and method for manufacturing the same
US20130232784A1 (en) Method of manufacturing wiring substrate
JP2007142403A (ja) プリント基板及びその製造方法
TW201334647A (zh) 多層配線基板及其製造方法
KR101470706B1 (ko) 다층 배선기판의 제조방법
JP2006269979A (ja) フレックスリジッドプリント配線板およびフレックスリジッドプリント配線板の製造方法
JP2015035496A (ja) 電子部品内蔵配線板の製造方法
US20090289030A1 (en) Method of fabricating printed wiring board
KR100674295B1 (ko) 다층 인쇄회로기판의 제조방법
US20140209361A1 (en) Wiring board and method for manufacturing the same
CN102308679B (zh) 多层印刷布线板的制造方法
US20080084678A1 (en) Printed circuit board and a method for imbedding a battery in a printed circuit board
JP2013080823A (ja) プリント配線板及びその製造方法
CN110996560A (zh) 一种多层印刷线路板的加工方法
KR100797695B1 (ko) 리지드-플렉서블 인쇄회로기판의 제조방법
JP4736251B2 (ja) フィルムキャリア及びその製造方法
JP5409480B2 (ja) 配線基板の製造方法
CN117177481A (zh) 多层线路板及其制作方法
KR20130106632A (ko) 고밀도 패키지 기판 구조 및 제조방법
JP2004165576A (ja) 配線基板の製造方法
KR20100116931A (ko) 인쇄회로기판 및 그 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20160120

Termination date: 20181109

CF01 Termination of patent right due to non-payment of annual fee