CN103035535A - 大电流/高压二极管的制备方法 - Google Patents

大电流/高压二极管的制备方法 Download PDF

Info

Publication number
CN103035535A
CN103035535A CN201210573692XA CN201210573692A CN103035535A CN 103035535 A CN103035535 A CN 103035535A CN 201210573692X A CN201210573692X A CN 201210573692XA CN 201210573692 A CN201210573692 A CN 201210573692A CN 103035535 A CN103035535 A CN 103035535A
Authority
CN
China
Prior art keywords
controlled
scope
paster
pin
dao
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201210573692XA
Other languages
English (en)
Other versions
CN103035535B (zh
Inventor
徐青青
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changzhou Galaxy century microelectronics Limited by Share Ltd
Original Assignee
ZHANGZHOU YINHESHIJI MICRO-ELECTRONIC Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ZHANGZHOU YINHESHIJI MICRO-ELECTRONIC Co Ltd filed Critical ZHANGZHOU YINHESHIJI MICRO-ELECTRONIC Co Ltd
Priority to CN201210573692.XA priority Critical patent/CN103035535B/zh
Publication of CN103035535A publication Critical patent/CN103035535A/zh
Application granted granted Critical
Publication of CN103035535B publication Critical patent/CN103035535B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

本发明涉及一种大电流/高压二极管的制备方法，所述大电流/高压二极管；包括分开布置的第一引脚和第二引脚，二极管芯片以及塑封体；第一引脚有第一贴片基岛，而第一贴片基岛有与其互为一体的第一引线；第二引脚有第二贴片基岛，而第二贴片基岛有与其互为一体的第二引线；二极管芯片、第一贴片基岛和第二贴片基岛封装在塑封体内；二极管芯片的背面通过不导电胶层装在第一贴片基岛和第二贴片基岛上，二极管芯片表面的正极和负极分别通过金线与第一贴片基岛和第二贴片基岛电连接；而其：大电流/高压二极管的制备步骤依次是：圆形硅片贴膜、划片、装片、焊线、塑封、固化、去飞边、电镀和切筋成型。本发明具有工艺合理、制成品体积相对较小等优点。

Description

大电流/高压二极管的制备方法
技术领域
本发明涉及一种二极管的制备方法，具体涉及一种大电流/高压二极管的制备方法，属于电子元器件的技术领域。
背景技术
现有的大电流/高压二极管的结构与一般小电流/低压二极管的结构是相同的（仅只是四者所用的芯片不同），它们都包括了分开布置的第一引脚和第二引脚，二极管芯片（大电流/高压二极管所用的是大电流芯片/高压芯片，小电流/低压二极管所用的是小电流/低压芯片）以及塑封体；所述二极管芯片的背面贴装在所述第一引脚具有的第一贴片基岛上，且其表面通过导线与所述第二引脚具有的第二贴片基岛电连接，所述二极管芯片、第一贴片基岛和第二贴片基岛封装在塑封体内；而这种小电流二极管结构的小电流二极管芯片的体积为0.2~0.4*0.2~0.4*0.2~0.4mm3，工作电流也只是为2A以下的小电流，第一贴片基岛和第二贴片基岛的长度和宽度均是1.0mm，却无法与2A以上的大电流/高压二极管芯片相配装，那是因为，大电流的二极管芯片的长度为2.0~2.5mm，宽度为0.2~0.4mm，又由于电子线路板上的安装面积有限，无法更改与大电流/高压二极管芯片相匹配的贴片基岛，造成无法装片，存在装片区域小但是芯片面积又无法缩小的矛盾问题。已有的大电流/高压二极管制备方法并不能应用在不更改小电流二极管的小尺寸引脚尺寸前提下，将大电流/高压二极管芯片与小尺寸的引脚相配装的问题。
发明内容
本发明的目的是，提供一种工艺合理，制成品质量好，体积相对较小的大电流/高压二极管的制备方法，以克服现有技术的不足。
为了达到上述目的，本发明的技术方案是：一种大电流/高压二极管的制备方法，所述大电流/高压二极管；包括分开布置的第一引脚和第二引脚，二极管芯片以及塑封体；所述第一引脚有第一贴片基岛，而第一贴片基岛有与其互为一体的第一引线；所述第二引脚有第二贴片基岛，而第二贴片基岛有与其互为一体的第二引线；所述二极管芯片、第一贴片基岛和第二贴片基岛封装在塑封体内；所述二极管芯片的背面通过不导电胶层装在第一贴片基岛和第二贴片基岛上，二极管芯片表面的正极和负极分别通过金线与第一贴片基岛和第二贴片基岛电连接；而其：所述大电流/高压二极管的制备步骤依次是：
a、圆形硅片贴膜；所述圆形硅片贴膜是将圆形硅片的背面与不导电胶膜和紫外线敏感膜贴装，且不导电胶膜位于圆形硅片与紫外线敏感膜之间；
b、划片；所述划片是将经贴膜后的圆形硅片放入自动划片机内，并且按照二极管芯片图形的尺寸要求对圆形硅片进行切割，形成若干个方形粒状的二极管芯片，而不导电胶膜经划片后完全断裂，紫外线敏感膜未断裂，然后再用紫外线灯照射紫外线敏感膜，以降低紫外线敏感膜的粘度；照射时间控制在30s~60s范围内；
c、装片；所述装片是将经划片后的圆形硅片背面的不导电胶膜和紫外线敏感膜贴装先分离，然后用全自动装片机的真空吸嘴依次吸附二极管芯片，并与具有若干个引脚单元的引脚框架装配，即放置在引脚单元的分开布置的第一贴片基岛和第二贴片基岛上，接着令不导电胶膜经高温加热溶解并冷却固化，并令不导电胶膜形成不导电胶层，使得二极管芯片通过不导电胶层与引脚单元的第一贴片基岛和第二贴片基岛牢固结合；
d、焊线；所述焊线是将经装片处理后的二极管芯片的正负极分别通过焊线和引脚单元的第一贴片基岛和第二贴片基岛的剩余区域，采用超声焊接方式完成电性连接，保证焊线和二极管的正负极和引脚单元的第一贴片基岛和第二贴片基岛牢固结合，形成良好的欧姆接触；
e、塑封；所述塑封是将经焊线后的二极管芯片和引脚框架放入模具型腔内，并注入环氧树脂，使得环氧树脂包覆在二极管芯片，以及装有二极管芯片区域的引脚单元的外周，通过环氧树脂的高分子交联反应形成固化的塑封体；
f、固化；所述固化是将经塑封后的塑封体进行高温固化，使得交联反应更加彻底，而令二极管芯片和引脚框架与塑封体进一步粘结成一体；固化温度控制在170~180℃，固化时间控制在4h~5h范围内；
g、去飞边；所述去飞边是对固化后的塑封体产生的溢料和飞边通过电解方式，脱落引脚单元所具有的第一引脚和第二引脚上多余的塑封体，并用高压水冲洗干净；
h、电镀；所述电镀是将经去飞边后的引脚单元的第一引脚和第二引脚的剩余区域，通过锡球阳极电离方式进行镀锡，并形成锡镀层；
i，切筋成型；所述切筋成型是按产品外形设计要求对电镀后的工件进行冲切成型，即制得制成品所述大电流/高压二极管。
在上述技术方案中，所述划片步骤的自动划片机的划片刀轴主轴转速在34000~36000 rpm/min范围内，刀片进刀速度在45~55mm/s范围内，划片时所用的去离子水的电阻率＞8 MΩ·cm。
在上述技术方案中，所述装片步骤的全自动装片机的装片轨道用氢氮混合气体保护，气体流量大于3L/min，装片延时控制在30-40ms 范围内。
在上述技术方案中，所述焊线步骤的焊线为金线或铜线；若焊线是金线，则其第一焊点压力控制在20g~50g范围内，超声功率控制在70mw~100mw范围内，延时时间控制在8ms~10ms范围内，第二焊点压力控制在80g~140g范围内，超声功率控制在80mw~140mw范围内，延时时间控制在8ms~10ms范围内；若焊线是铜线，则其第一焊点压力控制在30g~80g范围内，超声功率控制在70mw~100mw范围内，延时时间控制在9ms~12ms范围内，第二焊点压力控制在100g~140g范围内，超声功率控制在100mw~150mw范围内，延时时间控制在9ms~12ms范围内。
在上述技术方案中，所述塑封步骤的预热温度控制在140~160℃范围内，模具温度控制在173~183℃范围内，合模压强控制在135~145kg/cm2范围内，注射压力控制在40~50kg/cm2范围内，注射时间控制在7~11s范围内，保压时间控制在100~120s范围内。
在上述技术方案中，所述去飞边步骤对固化后的塑封体产生的溢料和飞边，是用通电后的含氢氧化钾的碱性溶液进行电解去除的，碱性溶液的温度控制在60±10℃范围内，然后用自动去飞边机的高压水刀打磨，所用的高压水压力控制在28-30Mpa范围内，自动去飞边机的传动线速度控制在4~8m/min范围内。
在上述技术方案中，所述电镀步骤的电镀电流控制在90±5A范围内，电镀时间控制在17±2min范围内，镀层厚度控制在5-14um范围内。
本发明所具有的积极效果是： 由于本发明所述大电流/高压二极管的制备步骤依次是：圆形硅片贴膜、划片、装片、焊线、塑封、固化、去飞边、电镀和切筋成型；使得本发明在不改变已有的小尺寸引脚框架结构情况下，将大尺寸的二极管芯片与小尺寸引脚框架的引脚单元装配，与已有的大电流/高压二极管结构相比，结构更加紧凑，占用空间相对较小。实现了本发明的目的。
附图说明
图1是本发明的大电流二极管的结构示意图；
图2是图1的左视图；
图3是本发明的引脚框架的结构示意图，其中，7是引脚框架，7-1是连接杆；
图4是图3中的A部放大示意图，其中，1是第一引脚，2是第二引脚，1-1是第一贴片基岛，2-1是第二贴片基岛，1-2是第一引线，2-2是第二引线。
具体实施方式
以下结合附图以及给出的实施例，对本发明作进一步的说明，但并不局限于此。
如图1、2、3、4所示，一种大电流/高压二极管的制备方法，所述大电流/高压二极管；包括分开布置的第一引脚1和第二引脚2，二极管芯片3以及塑封体4；所述第一引脚1有第一贴片基岛1-1，而第一贴片基岛1-1有与其互为一体的第一引线1-2；所述第二引脚2有第二贴片基岛2-1，而第二贴片基岛2-1有与其互为一体的第二引线2-2；所述二极管芯片3、第一贴片基岛1-1和第二贴片基岛2-1封装在塑封体4内；所述二极管芯片3的背面通过不导电胶层5装在第一贴片基岛1-1和第二贴片基岛2-1上，二极管芯片3表面的正极和负极分别通过金线与第一贴片基岛1-1和第二贴片基岛2-1电连接；而其：所述大电流/高压二极管的制备步骤依次是：
a、圆形硅片贴膜；所述圆形硅片贴膜是将圆形硅片的背面与不导电胶膜和紫外线敏感膜贴装，且不导电胶膜位于圆形硅片与紫外线敏感膜之间，不能存在可见的气孔，防止在后续划片过程中导致圆形硅片脱落，影响划片的质量；
b、划片；所述划片是将经贴膜后的圆形硅片放入自动划片机内，并且按照二极管芯片图形的尺寸要求对圆形硅片进行切割，形成若干个方形粒状的二极管芯片，而不导电胶膜经划片后完全断裂，紫外线敏感膜未断裂，然后再用紫外线灯照射紫外线敏感膜，以降低紫外线敏感膜的粘度，便于紫外线敏感膜与不导电胶膜分离；照射时间控制在30s~60s范围内；在划片过程中要求，圆形硅片无硅屑沾污，也不能出现边缘崩边的情况发生；其中，紫外线敏感膜的粘度高达1.12N/25mm，用紫外线灯照射后紫外线敏感膜粘度降低至0.03N/25mm；  
c、装片；所述装片是将经划片后的圆形硅片背面的不导电胶膜和紫外线敏感膜贴装先分离，然后用全自动装片机的真空吸嘴依次吸附二极管芯片，并与具有若干个引脚单元的引脚框架装配，即放置在引脚单元的分开布置的第一贴片基岛和第二贴片基岛上，接着令不导电胶膜经高温加热溶解并冷却固化，并令不导电胶膜形成不导电胶层，使得二极管芯片通过不导电胶层与引脚单元的第一贴片基岛和第二贴片基岛牢固结合；
d、焊线；所述焊线是将经装片处理后的二极管芯片的正负极分别通过焊线和引脚单元的第一贴片基岛和第二贴片基岛的剩余区域，采用超声焊接方式完成电性连接，保证焊线和二极管的正负极和引脚单元的第一贴片基岛和第二贴片基岛牢固结合，形成良好的欧姆接触；
e、塑封；所述塑封是将经焊线后的二极管芯片和引脚框架放入模具型腔内，并注入环氧树脂，使得环氧树脂包覆在二极管芯片，以及装有二极管芯片区域的引脚单元的外周，通过环氧树脂的高分子交联反应形成固化的塑封体；
f、固化；所述固化是将经塑封后的塑封体进行高温固化，使得交联反应更加彻底，而令二极管芯片和引脚框架与塑封体进一步粘结成一体；固化温度控制在170~180℃，固化时间控制在4h~5h范围内；
g、去飞边；所述去飞边是对固化后的塑封体产生的溢料和飞边通过电解方式，脱落引脚单元所具有的第一引脚和第二引脚上多余的塑封体，并用高压水冲洗干净；
h、电镀；所述电镀是将经去飞边后的引脚单元的第一引脚和第二引脚的剩余区域，通过锡球阳极电离方式进行镀锡，并形成锡镀层；
i，切筋成型；所述切筋成型是按产品外形设计要求对电镀后的工件进行冲切成型，冲切引脚框架的连接杆后，即制得制成品所述大电流/高压二极管。
所述划片步骤的自动划片机的划片刀轴主轴转速在34000~36000 rpm/min范围内，刀片进刀速度在45~55mm/s范围内，划片时所用的去离子水的电阻率＞8 MΩ·cm。
所述装片步骤的全自动装片机的装片轨道用氢氮混合气体保护，气体流量大于3L/min，装片延时控制在30-40ms 范围内。氢氮混合气体用于保护引脚框架不被高温氧化，装片延时可保证二极管芯片贴装牢度达到1kg以上，同时也要保证生产效率不受影响。
所述焊线步骤的焊线为金线或铜线；若焊线是金线，则其第一焊点压力控制在20g~50g范围内，超声功率控制在70mw~100mw范围内，延时时间控制在8ms~10ms范围内，第二焊点压力控制在80g~140g范围内，超声功率控制在80mw~140mw范围内，延时时间控制在8ms~10ms范围内；若焊线是铜线，则其第一焊点压力控制在30g~80g范围内，超声功率控制在70mw~100mw范围内，延时时间控制在9ms~12ms范围内，第二焊点压力控制在100g~140g范围内，超声功率控制在100mw~150mw范围内，延时时间控制在9ms~12ms范围内。
所述塑封步骤的预热温度控制在140~160℃范围内，模具温度控制在173~183℃范围内，合模压强控制在135~145kg/cm2范围内，注射压力控制在40~50kg/cm2范围内，注射时间控制在7~11s范围内，保压时间控制在100~120s范围内。
所述去飞边步骤对固化后的塑封体产生的溢料和飞边，是用通电后的含氢氧化钾的碱性溶液进行电解去除的，碱性溶液的温度控制在60±10℃范围内，然后用自动去飞边机的高压水刀打磨，所用的高压水压力控制在28-30Mpa范围内，自动去飞边机的传动线速度控制在4~8m/min范围内。
所述电镀步骤的电镀电流控制在90±5A范围内，电镀时间控制在17±2min范围内，镀层厚度控制在5-14um范围内。
本发明小试效果显示，是十分令人满意的。
本发明所述方法并不局限于大电流/高压二极管的制备，也可适用于其它与本发明所述大电流/高压二极管相同结构的大尺寸二极管芯片与小尺寸引脚框架装配的制备，例如，制备集成二极管。所述的集成二极管是指具有多个PN结的大尺寸二极管芯片的集成二极管。

Claims (7)

1.一种大电流/高压二极管的制备方法，所述大电流/高压二极管；包括分开布置的第一引脚（1）和第二引脚（2），二极管芯片（3）以及塑封体（4）；所述第一引脚（1）有第一贴片基岛（1-1），而第一贴片基岛（1-1）有与其互为一体的第一引线（1-2）；所述第二引脚（2）有第二贴片基岛（2-1），而第二贴片基岛（2-1）有与其互为一体的第二引线（2-2）；所述二极管芯片（3）、第一贴片基岛（1-1）和第二贴片基岛（2-1）封装在塑封体（4）内；所述二极管芯片（3）的背面通过不导电胶层（5）装在第一贴片基岛（1-1）和第二贴片基岛（2-1）上，二极管芯片（3）表面的正极和负极分别通过金线与第一贴片基岛（1-1）和第二贴片基岛（2-1）电连接；其特征在于：所述大电流/高压二极管的制备步骤依次是：
a、圆形硅片贴膜；所述圆形硅片贴膜是将圆形硅片的背面与不导电胶膜和紫外线敏感膜贴装，且不导电胶膜位于圆形硅片与紫外线敏感膜之间；
b、划片；所述划片是将经贴膜后的圆形硅片放入自动划片机内，并且按照二极管芯片图形的尺寸要求对圆形硅片进行切割，形成若干个方形粒状的二极管芯片，而不导电胶膜经划片后完全断裂，紫外线敏感膜未断裂，然后再用紫外线灯照射紫外线敏感膜，以降低紫外线敏感膜的粘度；照射时间控制在30s~60s范围内；
c、装片；所述装片是将经划片后的圆形硅片背面的不导电胶膜和紫外线敏感膜贴装先分离，然后用全自动装片机的真空吸嘴依次吸附二极管芯片，并与具有若干个引脚单元的引脚框架装配，即放置在引脚单元的分开布置的第一贴片基岛和第二贴片基岛上，接着令不导电胶膜经高温加热溶解并冷却固化，并令不导电胶膜形成不导电胶层，使得二极管芯片通过不导电胶层与引脚单元的第一贴片基岛和第二贴片基岛牢固结合；
d、焊线；所述焊线是将经装片处理后的二极管芯片的正负极分别通过焊线和引脚单元的第一贴片基岛和第二贴片基岛的剩余区域，采用超声焊接方式完成电性连接，保证焊线和二极管的正负极和引脚单元的第一贴片基岛和第二贴片基岛牢固结合，形成良好的欧姆接触；
e、塑封；所述塑封是将经焊线后的二极管芯片和引脚框架放入模具型腔内，并注入环氧树脂，使得环氧树脂包覆在二极管芯片，以及装有二极管芯片区域的引脚单元的外周，通过环氧树脂的高分子交联反应形成固化的塑封体；
f、固化；所述固化是将经塑封后的塑封体进行高温固化，使得交联反应更加彻底，而令二极管芯片和引脚框架与塑封体进一步粘结成一体；固化温度控制在170~180℃，固化时间控制在4h~5h范围内；
g、去飞边；所述去飞边是对固化后的塑封体产生的溢料和飞边通过电解方式，脱落引脚单元所具有的第一引脚和第二引脚上多余的塑封体，并用高压水冲洗干净；
h、电镀；所述电镀是将经去飞边后的引脚单元的第一引脚和第二引脚的剩余区域，通过锡球阳极电离方式进行镀锡，并形成锡镀层；
i，切筋成型；所述切筋成型是按产品外形设计要求对电镀后的工件进行冲切成型，即制得制成品所述大电流/高压二极管。
2.根据权利要求1所述的大电流/高压二极管的制备方法，其特征在于：所述划片步骤的自动划片机的划片刀轴主轴转速在34000~36000 rpm/min范围内，刀片进刀速度在45~55mm/s范围内，划片时所用的去离子水的电阻率＞8 MΩ·cm。
3.根据权利要求1所述的大电流/高压二极管的制备方法，其特征在于：所述装片步骤的全自动装片机的装片轨道用氢氮混合气体保护，气体流量大于3L/min，装片延时控制在30-40ms 范围内。
4.根据权利要求1所述的大电流/高压二极管的制备方法，其特征在于：所述焊线步骤的焊线为金线或铜线；若焊线是金线，则其第一焊点压力控制在20g~50g范围内，超声功率控制在70mw~100mw范围内，延时时间控制在8ms~10ms范围内，第二焊点压力控制在80g~140g范围内，超声功率控制在80mw~140mw范围内，延时时间控制在8ms~10ms范围内；若焊线是铜线，则其第一焊点压力控制在30g~80g范围内，超声功率控制在70mw~100mw范围内，延时时间控制在9ms~12ms范围内，第二焊点压力控制在100g~140g范围内，超声功率控制在100mw~150mw范围内，延时时间控制在9ms~12ms范围内。
5.根据权利要求1所述的大电流/高压二极管的制备方法，其特征在于：所述塑封步骤的预热温度控制在140~160℃范围内，模具温度控制在173~183℃范围内，合模压强控制在135~145kg/cm2范围内，注射压力控制在40~50kg/cm2范围内，注射时间控制在7~11s范围内，保压时间控制在100~120s范围内。
6.根据权利要求1所述的大电流/高压二极管的制备方法，其特征在于：所述去飞边步骤对固化后的塑封体产生的溢料和飞边，是用通电后的含氢氧化钾的碱性溶液进行电解去除的，碱性溶液的温度控制在60±10℃范围内，然后用自动去飞边机的高压水刀打磨，所用的高压水压力控制在28-30Mpa范围内，自动去飞边机的传动线速度控制在4~8m/min范围内。
7.根据权利要求1所述的大电流/高压二极管的制备方法，其特征在于：所述电镀步骤的电镀电流控制在90±5A范围内，电镀时间控制在17±2min范围内，镀层厚度控制在5-14um范围内。
CN201210573692.XA 2012-12-26 2012-12-26 大电流/高压二极管的制备方法 Active CN103035535B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210573692.XA CN103035535B (zh) 2012-12-26 2012-12-26 大电流/高压二极管的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210573692.XA CN103035535B (zh) 2012-12-26 2012-12-26 大电流/高压二极管的制备方法

Publications (2)

Publication Number Publication Date
CN103035535A true CN103035535A (zh) 2013-04-10
CN103035535B CN103035535B (zh) 2015-03-04

Family

ID=48022316

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210573692.XA Active CN103035535B (zh) 2012-12-26 2012-12-26 大电流/高压二极管的制备方法

Country Status (1)

Country Link
CN (1) CN103035535B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106784237A (zh) * 2016-11-24 2017-05-31 中山市雄纳五金照明科技有限公司 一种制作led贴片灯的改进工艺
CN108231612A (zh) * 2017-12-30 2018-06-29 无锡固电半导体股份有限公司 一种硅npn型功率晶体管的封装制作方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5895849A (ja) * 1981-12-01 1983-06-07 Nec Corp 半導体装置
JPS6042853A (ja) * 1983-08-18 1985-03-07 Nec Corp 半導体装置
JPS6049657A (ja) * 1983-08-29 1985-03-18 Nec Corp 半導体装置
CN2911961Y (zh) * 2006-06-13 2007-06-13 天水华天科技股份有限公司 芯片倒装型封装件
CN100376021C (zh) * 2005-07-18 2008-03-19 江苏长电科技股份有限公司 适用于集成电路或分立元件的平面凸点式封装工艺
CN201838591U (zh) * 2010-09-30 2011-05-18 常州银河世纪微电子有限公司 防静电保护二极管结构
CN201838583U (zh) * 2010-09-30 2011-05-18 常州银河世纪微电子有限公司 贴片式引线副
CN202487575U (zh) * 2012-02-10 2012-10-10 常州银河世纪微电子有限公司 一种复合二极管结构

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5895849A (ja) * 1981-12-01 1983-06-07 Nec Corp 半導体装置
JPS6042853A (ja) * 1983-08-18 1985-03-07 Nec Corp 半導体装置
JPS6049657A (ja) * 1983-08-29 1985-03-18 Nec Corp 半導体装置
CN100376021C (zh) * 2005-07-18 2008-03-19 江苏长电科技股份有限公司 适用于集成电路或分立元件的平面凸点式封装工艺
CN2911961Y (zh) * 2006-06-13 2007-06-13 天水华天科技股份有限公司 芯片倒装型封装件
CN201838591U (zh) * 2010-09-30 2011-05-18 常州银河世纪微电子有限公司 防静电保护二极管结构
CN201838583U (zh) * 2010-09-30 2011-05-18 常州银河世纪微电子有限公司 贴片式引线副
CN202487575U (zh) * 2012-02-10 2012-10-10 常州银河世纪微电子有限公司 一种复合二极管结构

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106784237A (zh) * 2016-11-24 2017-05-31 中山市雄纳五金照明科技有限公司 一种制作led贴片灯的改进工艺
CN108231612A (zh) * 2017-12-30 2018-06-29 无锡固电半导体股份有限公司 一种硅npn型功率晶体管的封装制作方法
CN108231612B (zh) * 2017-12-30 2020-05-12 无锡固电半导体股份有限公司 一种硅npn型功率晶体管的封装制作方法

Also Published As

Publication number Publication date
CN103035535B (zh) 2015-03-04

Similar Documents

Publication Publication Date Title
CN101442035B (zh) 一种扁平无引线封装件及其生产方法
CN102074541B (zh) 一种无载体无引脚栅格阵列ic芯片封装件及其生产方法
CN101697348B (zh) 一种小载体四面扁平无引脚封装件及其制备方法
TW201537712A (zh) 半導體裝置之製造方法及半導體裝置
CN100409418C (zh) Qfn芯片封装工艺
CN103337483B (zh) 一种超薄型vsop封装件及其生产方法
CN102044517B (zh) 一种超大功率ic芯片封装件的生产方法
CN101562191A (zh) 带腔体的光电封装件及其生产方法
CN104617051A (zh) 一种预置胶膜的芯片及其实现方法
CN103035535B (zh) 大电流/高压二极管的制备方法
CN101226890A (zh) 冲裁式无外引脚封装构造及其制造方法
CN107148151A (zh) 一种图形后树脂塞孔的方法
CN101533786A (zh) 半导体封装的芯片粘着胶层气泡排除方法
CN101562160A (zh) 一种ic卡封装件及其生产方法
CN209232777U (zh) 一种引线框架及其led驱动存储电路sot33-6l封装件
CN103500713A (zh) 预包封引线框架的制造方法
CN104752386B (zh) 高可靠性sop封装引线框架及封装件生产方法
CN102263077A (zh) 一种双扁平无载体无引脚的ic芯片封装件
CN105470232A (zh) 一种预包封引线框架的制造方法
CN105225972B (zh) 一种半导体封装结构的制作方法
CN105932006A (zh) 预包封侧边可浸润引线框架结构及其制造方法
CN210722996U (zh) 一种无需焊线的半导体芯片封装结构
CN104617052A (zh) 一种采用预置胶膜工艺封装的智能卡模块及其封装方法
CN104636793A (zh) 一种智能卡及其制作方法
CN109599346B (zh) 一种智能功率模组加工工艺及功率模组

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee
CP01 Change in the name or title of a patent holder

Address after: 213022 Changzhou, North New District, Jiangsu Yangtze River Road, No. 19

Patentee after: Changzhou Galaxy century microelectronics Limited by Share Ltd

Address before: 213022 Changzhou, North New District, Jiangsu Yangtze River Road, No. 19

Patentee before: Changzhou Galaxy Century Micro-Electronics Co., Ltd.