CN103035501A - 一种避免空洞的多晶硅沟槽栅极的制备方法 - Google Patents

一种避免空洞的多晶硅沟槽栅极的制备方法 Download PDF

Info

Publication number
CN103035501A
CN103035501A CN2012103516925A CN201210351692A CN103035501A CN 103035501 A CN103035501 A CN 103035501A CN 2012103516925 A CN2012103516925 A CN 2012103516925A CN 201210351692 A CN201210351692 A CN 201210351692A CN 103035501 A CN103035501 A CN 103035501A
Authority
CN
China
Prior art keywords
etching
polysilicon
cavity
gas flow
polycrystalline silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012103516925A
Other languages
English (en)
Other versions
CN103035501B (zh
Inventor
孙娟
郁新举
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Hua Hong NEC Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Hua Hong NEC Electronics Co Ltd filed Critical Shanghai Hua Hong NEC Electronics Co Ltd
Priority to CN201210351692.5A priority Critical patent/CN103035501B/zh
Publication of CN103035501A publication Critical patent/CN103035501A/zh
Application granted granted Critical
Publication of CN103035501B publication Critical patent/CN103035501B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Drying Of Semiconductors (AREA)

Abstract

本发明公开了一种避免空洞的多晶硅沟槽栅极的制备方法，包括如下步骤：1)用等离子干法刻蚀在硅衬底上定义出深沟槽；2）在全硅片上生长栅极氧化膜；3）在栅极氧化膜上沉积多晶硅；4）利用深沟槽刻蚀版图涂布光刻胶及曝光；5）再利用一步产生高副产聚合物的干法刻蚀步骤，刻蚀深沟槽中的多晶硅，使空洞暴露并形成倾斜形貌；6）去除光刻胶；7）干法回刻刻蚀多晶硅，使深沟槽内多晶硅形貌形成V型形貌；8）再次沉积多晶硅，以填充深沟槽。该方法可以改善多晶硅沟道栅极填充能力，避免深沟槽填充多晶硅时形成空洞,进而可以提高器件可靠性。

Description

一种避免空洞的多晶硅沟槽栅极的制备方法
技术领域
本发明属于半导体集成电路制造工艺，涉及一种多晶硅沟槽栅极的制备方法，尤其涉及一种避免空洞的多晶硅沟槽栅极的制备方法。
背景技术
如图1所示，在传统的多晶硅沟槽栅极制备流程中，通常第一步先用等离子刻蚀定义出深沟槽4，第二步生长栅极氧化膜2，第三步沉积多晶硅3。由于沟槽高宽比高，在多晶硅填充工艺中容易在深沟槽4顶部出现空洞5。这些空洞的出现会对器件的后续可靠性产生影响。
为了去除空洞对器件的可靠性的影响，传统的做法是，通过再加一步干法回刻步骤，暴露出空洞，接着再沉积一次多晶硅把空洞填充。但由于未形成V型开口形貌，空洞有未填满的风险。
发明内容
本发明要解决的技术问题是提供一种新型多晶硅沟槽栅极的制备方法，该方法可以改善多晶硅沟道栅极填充能力，避免深沟槽填充多晶硅时形成空洞,进而可以提高器件可靠性。
为解决上述技术问题，本发明提供一种避免空洞的多晶硅沟槽栅极的制备方法，包括如下步骤：
1)用等离子干法刻蚀在硅衬底上定义出深沟槽；
2）在全硅片上生长栅极氧化膜；
3）在栅极氧化膜上沉积多晶硅；
4）利用深沟槽刻蚀版图涂布光刻胶及曝光；
5）再利用一步产生高副产聚合物的干法刻蚀步骤，刻蚀深沟槽中的多晶硅，使空洞暴露并形成倾斜形貌；
6）去除光刻胶；
7）干法回刻刻蚀多晶硅，使深沟槽内多晶硅形貌形成V型形貌；
8）再次沉积多晶硅，以填充深沟槽。
进一步的，步骤5）中，所述刻蚀采用双功率源刻蚀设备，包含上部电源功率和偏转功率，所述一步干法刻蚀的刻蚀参数为：刻蚀腔体压力为10～60毫托，上部电源功率为300～550W，偏转功率为50～150W，氯气气体流量为50～250sccm，氧气气体流量为10~20sccm。
进一步的，步骤5）中，所述刻蚀深沟槽中的多晶硅，刻蚀深度要求使空洞暴露至1/3~1/2空洞高度。
进一步的，步骤7）中，所述刻蚀采用双功率源刻蚀设备，包含上部电源功率和偏转功率，所述干法刻蚀的刻蚀参数为：刻蚀腔体压力为5～20毫托，上部电源功率为300～550W，偏转功率为50～150W，氯气气体流量为50～250sccm，氧气气体流量为10~20sccm；六氟化硫气体流量为10～80sccm，溴化氢气体流量为100～200sccm，四氟化碳气体流量为50～150sccm。
和现有技术相比，本发明具有以下有益效果：本发明提供了一种新型多晶硅沟槽栅极制备方法。此制备方法可以改善多晶硅沟道栅极填充能力，其制备流程主要是在传统的制备流程中的干法回刻步骤之前，利用深沟槽光刻版，加入一步高副产聚合物等离子干法刻蚀步骤刻蚀深沟槽中的多晶硅，使空洞暴露且形成倾斜形貌,去完光刻胶之后接着再干法回刻使其沟槽内的多晶硅形成V型形貌结构。此形貌大大有利于回刻后的沉积多晶硅的填充，避免深沟槽填充多晶硅时形成空洞,进而降低了空洞对器件可靠性的影响，可以提高器件可靠性。
附图说明
图1是按传统方法制备的多晶硅沟槽栅极的剖面结构示意图；
图2（a）-图2（e）是本发明的避免空洞的多晶硅沟槽栅极的制备方法的工艺流程图；其中，图2(a)是本发明方法的步骤4)完成后的示意图；图2(b)是本发明方法的步骤5)完成后的示意图；图2(c)是本发明方法的步骤6)完成后的示意图；图2(d)是本发明方法的步骤7)完成后的示意图；图2(e)是本发明方法的步骤8)完成后的示意图。
图中附图标记说明如下：
1—硅衬底，2-栅极氧化膜，3-多晶硅,4-深沟槽，5-空洞。
具体实施方式
下面结合附图和实施例对本发明作进一步详细的说明。
如图1、图2（a）-图2（e）所示，本发明提供了一种多晶硅沟槽栅极的制备方法。此制备方法可以改善多晶硅沟道栅极填充能力，制备流程如下：
1)用等离子干法刻蚀在硅衬底1上定义出深沟槽4；
2）在全硅片上炉管生长栅极氧化膜2；
3）在栅极氧化膜2上沉积多晶硅3，由于沟槽高宽比高，在多晶硅填充工艺中容易在深沟槽4顶部出现空洞5，形成如图1所示多晶硅沟槽栅极；
4）利用步骤1）使用的深沟槽刻蚀版图涂布光刻胶6及曝光，见图2（a）；
5）再利用一步产生高副产聚合物Polymer的干法刻蚀步骤，刻蚀深沟槽4中的多晶硅3，使空洞暴露并形成倾斜形貌（刻蚀深度要求使空洞暴露至1/3~1/2空洞高度），见图2（b）；所述刻蚀采用双功率源刻蚀设备，包含上部电源功率和偏转功率，所述一步干法刻蚀的刻蚀参数：刻蚀腔体压力为10～60毫托，上部电源功率为300～550W，偏转功率为50～150W，氯气气体流量为50～250sccm，氧气气体流量为10~20sccm；
6）采用本领域常规方法去除光刻胶6，见图2（c）；
7）干法回刻刻蚀多晶硅3，使深沟槽4内多晶硅形貌形成V型形貌，并使栅极氧化膜2上无多晶硅3，见图2（d）；该V型形貌大大有利于后续多晶硅的填充，避免形成空洞；所述刻蚀采用双功率源刻蚀设备，包含上部电源功率和偏转功率，所述干法刻蚀的刻蚀参数：刻蚀腔体压力为5～20毫托，上部电源功率为300～550W，偏转功率为50～150W，氯气气体流量为50～250sccm，氧气气体流量为10~20sccm；六氟化硫气体流量为10～80sccm，溴化氢气体流量为100～200sccm，四氟化碳气体流量为50～150sccm；
8）再次沉积多晶硅3，以填充深沟槽4，深沟槽4内填充的多晶硅3无空洞，见图2（e）。本发明通过加入一次高副产聚合物的干法刻蚀步骤先刻蚀开空洞，在干法回刻步骤中形成V型开口形貌,大大有利于回刻后的沉积多晶硅的填充，避免深沟槽填充多晶硅时形成空洞。

Claims (4)

1.一种避免空洞的多晶硅沟槽栅极的制备方法，其特征在于：包括如下步骤：
1)用等离子干法刻蚀在硅衬底上定义出深沟槽；
2）在全硅片上生长栅极氧化膜；
3）在栅极氧化膜上沉积多晶硅；
4）利用深沟槽刻蚀版图涂布光刻胶及曝光；
5）再利用一步产生高副产聚合物的干法刻蚀步骤，刻蚀深沟槽中的多晶硅，使空洞暴露并形成倾斜形貌；
6）去除光刻胶；
7）干法回刻刻蚀多晶硅，使深沟槽内多晶硅形貌形成V型形貌；
8）再次沉积多晶硅，以填充深沟槽。
2.按权利要求1所述的方法，其特征在于：步骤5）中，所述刻蚀采用双功率源刻蚀设备，包含上部电源功率和偏转功率，所述一步干法刻蚀的刻蚀参数为：刻蚀腔体压力为10～60毫托，上部电源功率为300～550W，偏转功率为50～150W，氯气气体流量为50～250sccm，氧气气体流量为10~20sccm。
3.按权利要求1或2所述的方法，其特征在于：步骤5）中，所述刻蚀深沟槽中的多晶硅，刻蚀深度要求使空洞暴露至1/3~1/2空洞高度。
4.按权利要求1所述的方法，其特征在于：步骤7）中，所述刻蚀采用双功率源刻蚀设备，包含上部电源功率和偏转功率，所述干法刻蚀的刻蚀参数为：刻蚀腔体压力为5～20毫托，上部电源功率为300～550W，偏转功率为50～150W，氯气气体流量为50～250sccm，氧气气体流量为10~20sccm；六氟化硫气体流量为10～80sccm，溴化氢气体流量为100～200sccm，四氟化碳气体流量为50～150sccm。
CN201210351692.5A 2012-09-19 2012-09-19 一种避免空洞的多晶硅沟槽栅极的制备方法 Active CN103035501B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210351692.5A CN103035501B (zh) 2012-09-19 2012-09-19 一种避免空洞的多晶硅沟槽栅极的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210351692.5A CN103035501B (zh) 2012-09-19 2012-09-19 一种避免空洞的多晶硅沟槽栅极的制备方法

Publications (2)

Publication Number Publication Date
CN103035501A true CN103035501A (zh) 2013-04-10
CN103035501B CN103035501B (zh) 2015-10-14

Family

ID=48022287

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210351692.5A Active CN103035501B (zh) 2012-09-19 2012-09-19 一种避免空洞的多晶硅沟槽栅极的制备方法

Country Status (1)

Country Link
CN (1) CN103035501B (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109148276A (zh) * 2018-08-20 2019-01-04 上海华虹宏力半导体制造有限公司 提高深沟槽填充能力的方法
CN109920760A (zh) * 2017-12-12 2019-06-21 联华电子股份有限公司 半导体装置的形成方法
CN111180340A (zh) * 2020-01-02 2020-05-19 杭州士兰微电子股份有限公司 沟槽栅mosfet功率半导体器件及其多晶硅填充方法和制造方法
CN111192925A (zh) * 2020-01-07 2020-05-22 杭州士兰微电子股份有限公司 沟槽栅mosfet功率半导体器件及其多晶硅填充方法和制造方法
CN111403282A (zh) * 2020-01-02 2020-07-10 杭州士兰微电子股份有限公司 沟槽栅mosfet功率半导体器件及其多晶硅填充方法和制造方法
CN111785629A (zh) * 2020-06-28 2020-10-16 上海华虹宏力半导体制造有限公司 沟槽栅igbt器件的制作方法
CN112951715A (zh) * 2019-12-10 2021-06-11 芯恩（青岛）集成电路有限公司 沟槽栅结构及沟槽型场效应晶体管结构的制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101106110A (zh) * 2006-07-10 2008-01-16 中芯国际集成电路制造(上海)有限公司 闪存器件分离栅极的制造方法
US20080035988A1 (en) * 2006-08-08 2008-02-14 Force-Mos Technology Corp., Ltd. Trenched MOSFET device with trenched contacts
US20100044785A1 (en) * 2008-01-15 2010-02-25 Murphy James J High aspect ratio trench structures with void-free fill material

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101106110A (zh) * 2006-07-10 2008-01-16 中芯国际集成电路制造(上海)有限公司 闪存器件分离栅极的制造方法
US20080035988A1 (en) * 2006-08-08 2008-02-14 Force-Mos Technology Corp., Ltd. Trenched MOSFET device with trenched contacts
US20100044785A1 (en) * 2008-01-15 2010-02-25 Murphy James J High aspect ratio trench structures with void-free fill material

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109920760B (zh) * 2017-12-12 2021-01-12 联华电子股份有限公司 半导体装置的形成方法
CN109920760A (zh) * 2017-12-12 2019-06-21 联华电子股份有限公司 半导体装置的形成方法
US11770924B2 (en) 2017-12-12 2023-09-26 United Microelectronics Corp. Semiconductor device
US11631679B2 (en) 2017-12-12 2023-04-18 United Microelectronics Corp. Semiconductor device
US11393826B2 (en) 2017-12-12 2022-07-19 United Microelectronics Corp. Semiconductor device and method of forming the same
CN109148276A (zh) * 2018-08-20 2019-01-04 上海华虹宏力半导体制造有限公司 提高深沟槽填充能力的方法
CN112951715A (zh) * 2019-12-10 2021-06-11 芯恩（青岛）集成电路有限公司 沟槽栅结构及沟槽型场效应晶体管结构的制备方法
CN112951715B (zh) * 2019-12-10 2022-11-22 芯恩（青岛）集成电路有限公司 沟槽栅结构及沟槽型场效应晶体管结构的制备方法
CN111180340B (zh) * 2020-01-02 2021-02-02 杭州士兰微电子股份有限公司 沟槽栅mosfet功率半导体器件及其多晶硅填充方法和制造方法
WO2021134889A1 (zh) * 2020-01-02 2021-07-08 杭州士兰微电子股份有限公司 沟槽栅mosfet功率半导体器件及其多晶硅填充方法和制造方法
CN111403282B (zh) * 2020-01-02 2022-01-04 杭州士兰微电子股份有限公司 沟槽栅mosfet功率半导体器件及其多晶硅填充方法和制造方法
CN111403282A (zh) * 2020-01-02 2020-07-10 杭州士兰微电子股份有限公司 沟槽栅mosfet功率半导体器件及其多晶硅填充方法和制造方法
CN111180340A (zh) * 2020-01-02 2020-05-19 杭州士兰微电子股份有限公司 沟槽栅mosfet功率半导体器件及其多晶硅填充方法和制造方法
CN111192925B (zh) * 2020-01-07 2021-12-31 杭州士兰微电子股份有限公司 沟槽栅mosfet功率半导体器件及其多晶硅填充方法和制造方法
CN111192925A (zh) * 2020-01-07 2020-05-22 杭州士兰微电子股份有限公司 沟槽栅mosfet功率半导体器件及其多晶硅填充方法和制造方法
CN111785629A (zh) * 2020-06-28 2020-10-16 上海华虹宏力半导体制造有限公司 沟槽栅igbt器件的制作方法

Also Published As

Publication number Publication date
CN103035501B (zh) 2015-10-14

Similar Documents

Publication Publication Date Title
CN103035501A (zh) 一种避免空洞的多晶硅沟槽栅极的制备方法
CN104752351B (zh) 半导体器件的形成方法
KR100853485B1 (ko) 리세스 게이트를 갖는 반도체 소자의 제조 방법
WO2013049173A3 (en) Improved intrench profile
CN102398887B (zh) 一种深孔硅刻蚀方法
WO2015074621A1 (zh) 控制浅沟槽深度微负载效应的刻蚀方法
CN103632949B (zh) 沟槽型双层栅mos的多晶硅间的热氧介质层的形成方法
CN103915330A (zh) 基片刻蚀方法
CN103094087B (zh) 刻蚀沟槽多晶硅栅的方法
CN101202229A (zh) 超大规模集成电路逻辑器件中斜肩式侧墙的刻蚀方法
CN107331620A (zh) 低压超结mosfet栅极漏电改善方法
CN104347375B (zh) 使用氧化膜做阻挡层对栅极多晶硅进行刻蚀的方法
CN102468128A (zh) 深沟槽多晶硅形成方法
CN109326519B (zh) 一种倾角硅槽刻蚀工艺
CN103681235A (zh) 一种有效填充深沟槽的解决方法
CN102064130B (zh) 利于金属填充的sdmos接触孔形状的形成方法
CN103474335A (zh) 小线宽沟槽式功率mos晶体管的制备方法
CN103137485B (zh) 平面型超级结制备方法
CN103000519B (zh) 去除超级结高压器件外延沉积过程中产生的硅脊的方法
CN104319255B (zh) 低温度系数多晶硅电阻的制造方法
CN102376619B (zh) 以ono作为硬质掩膜层形成浅沟槽结构的方法
CN101800193B (zh) 沟渠式金氧半导体元件的制作方法
CN102437186B (zh) 一种有助于消除倒u形镍硅化物的器件结构及其制备工艺
CN104733377B (zh) 实现沟槽场效应晶体管源极接触槽自对准结构的方法
CN203325911U (zh) 台面保护门极-阴极pn结的可控硅芯片结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI

Effective date: 20140122

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI

TA01 Transfer of patent application right

Effective date of registration: 20140122

Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399

Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge

Applicant before: Shanghai Huahong NEC Electronics Co., Ltd.

C14 Grant of patent or utility model
GR01 Patent grant