CN203325911U - 台面保护门极-阴极pn结的可控硅芯片结构 - Google Patents
台面保护门极-阴极pn结的可控硅芯片结构 Download PDFInfo
- Publication number
- CN203325911U CN203325911U CN2013202727882U CN201320272788U CN203325911U CN 203325911 U CN203325911 U CN 203325911U CN 2013202727882 U CN2013202727882 U CN 2013202727882U CN 201320272788 U CN201320272788 U CN 201320272788U CN 203325911 U CN203325911 U CN 203325911U
- Authority
- CN
- China
- Prior art keywords
- silicon
- area
- controlled rectifier
- chip
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Thyristors (AREA)
Abstract
台面保护门极-阴极PN结的可控硅芯片结构，属于可控硅芯片设计技术领域。包括硅衬底片，其特征是，所述硅衬底片上设有氧化层、玻璃钝化台面槽和门极引线孔、阴极引线孔，玻璃钝化台面槽内设有钝化玻璃层。所述硅衬底片为在N-单晶硅片上有完成隔离P+区、阳极P区和门极P区扩散以及阴极N+区。所述阴极N+区与门极P区间周边表面PN结设置在所述玻璃钝化台面槽内。本实用新型的效果是通过新的可控硅器件芯片结构设计，解决了芯片的IGT、VGT等参数的问题，提高了成品率以及后道封装的适应性和可靠性，增加了通态电流，降低了通态压降。同时采用这样的结构，可减小芯片面积，提高硅片的利用率，降低芯片生产成本。
Description
技术领域
本发明专利涉及一种可控硅芯片结构，具体来说是台面保护门极-阴极PN结的可控硅芯片结构，属于可控硅芯片设计技术领域。
背景技术
目前，可控硅器件的生产中台面技术是主流技术，所述台面技术是指对影响器件击穿特性的pn结的周界设置于充填有熔融后的玻璃粉的台面槽壁的保护技术。台面技术不仅可以改善PN结的保护，而且可用于所需要的隔离。
生产过程中，由于台面槽的存在，引线孔光刻时常常造成在台面槽附近表面的光刻胶匀胶不良，表现为光刻胶变薄或覆盖不完全，以致在腐蚀引线孔时容易造成表面氧化层钻蚀，导致阴极与门极之间PN结裸露而受到沾污、产生漏电，影响器件的IGT、VGT参数以及芯片的合格率和兑档率，而且，在芯片后道封装中参数容易变化，可靠性差。
本新型结构出现前原有的芯片结构如图1所示，其工艺实现过程如下：
步骤一、硅衬底片的准备：对在N-单晶硅片上完成隔离P+区、阳极P区和门极P区扩散的硅片进行阴极区光刻，然后进行阴极N+区扩散，并在表面形成一定厚度的氧化层完成硅衬底片的制作；
步骤二、刻蚀二氧化硅形成台面槽的腐蚀窗口：采用匀胶、光刻、腐蚀的方法在硅衬底片的表面氧化层设定的位置刻蚀除去二氧化硅，形成台面槽的腐蚀窗口；
步骤三、腐蚀硅形成台面槽：在二氧化硅腐蚀窗口内腐蚀一定深度的硅，形成台面槽；
步骤四、在台面槽内形成玻璃层：在台面槽内采用刮涂法填充玻璃粉，将台面槽内填充有玻璃粉的硅片进行预烧后再复烧，在台面槽内形成一定厚度的玻璃层；
步骤五、刻蚀引线孔：采用匀胶、光刻、腐蚀的方法在硅片表面刻出门极引线孔及阴极引线孔。
我们仔细分析一下图1中芯片制作的过程与结构图形。在图1中，我们把门极P区和阴极N+区之间PN结面与表面的交线在剖面图上的投影表示为点A；供台面腐蚀过程腐蚀掉的二氧化硅、即被腐蚀成窗口的二氧化硅部分是点B与点C之间的区域，其中B为近芯片中心的内侧点，C为近芯片边缘的外侧点，这时A点在CB的延长线上，成为比点B更接近芯片中心的点。经过步骤三，腐蚀硅形成台面槽后的原二氧化硅窗口边缘部分的点B及点C点附近的二氧化硅经腐蚀已消失掉，表面二氧化硅区被腐蚀后扩展形成新的表面边缘点D、和E，其中D为原B点向点A方向扩张的内侧点，E为点C向外扩张的外侧点。对于制作较好的情况是点D仍然处在点B与点A之间，点E在点C的外侧。
正是在步骤五刻蚀引线孔工艺中，常常由于芯片表面靠台面槽附近光刻胶覆盖不良，光刻腐蚀时容易造成AD之间包括扩展到A点近芯片中心侧即内侧的氧化层钻蚀，使覆盖在门极与阴极间PN结上的氧化层变薄或缺失，该处PN结表面极易受沾污，造成门极与阴极PN结漏电，影响芯片的IGT、VGT等参数。当AD的距离越近，上述问题出现的几率就更大，因此，AD的距离不能太近，而必须加大，但加大AD距离势必要增加管芯面积，又相应产生增加管芯成本的问题。
实用新型内容
本实用新型就是针对以上现有技术存在的问题，提供一种结构合理简单、生产制造容易、使用方便的台面保护门极-阴极PN结的可控硅芯片结构。
台面保护门极-阴极PN结的可控硅芯片结构，包括硅衬底片，其特征是，所述硅衬底片上设有氧化层、玻璃钝化台面槽和门极引线孔、阴极引线孔，玻璃钝化台面槽内设有钝化玻璃层。
所述硅衬底片为在N-单晶硅片上有完成隔离P+区、阳极P区和门极P区扩散以及阴极N+区。
所述阴极N+区与门极P区间周边表面PN结设置在所述玻璃钝化台面槽内。
本实用新型结构合理简单、生产制造容易、使用方便。通过本实用新型，阴极N+区与门极P区间周边表面PN结大部分设置在玻璃钝化台面槽内，并采用玻璃钝化层保护。这种结构解决了引线孔光刻钻蚀带来的芯片IGT、VGT等参数变化对芯片的合格率、兑档率、可靠性的影响，提高芯片成品率以及芯片后道封装的适应性和可靠性；增加通态电流，降低通态压降。本结构可采用本领域技术人员已知的台面工艺进行生产，不增加生产工序及成本。
本实用新型的效果是通过新的可控硅器件芯片结构设计，解决了芯片的IGT、VGT等参数的问题，提高了成品率以及后道封装的适应性和可靠性，增加了通态电流，降低了通态压降。同时采用这样的结构，可减小芯片面积，提高硅片的利用率，降低芯片生产成本。
附图说明
图1为现有技术生产的芯片结构示意图。
图2为本实用新型的结构示意图。
图中：1P+区、2门极P区、3阴极N+区、4氧化层、5台面槽、6门极引线孔、7阴极引线孔、8N-单晶硅片、9阳极P区。
具体实施方式
下面结合附图及其附图说明对本实用新型作进一步的说明。
台面保护门极-阴极PN结的可控硅芯片结构，在N-单晶硅片8上有完成隔离P+区9、阳极P区10和门极P区2扩散以及阴极N+区3构成硅衬底片，在硅衬底片上设置氧化层4、玻璃钝化台面槽5和门极引线孔6、阴极引线孔7，在玻璃钝化台面槽5内设置钝化玻璃层。本实用新型中，阴极N+区3与门极P区2间周边表面PN结设置在所述玻璃钝化台面槽5内。
本实用新型具体工艺过程如下:
步骤一、对在N-单晶硅片8上完成隔离P+区1、阳极P区9和门极P区2扩散以及进行阴极N+区3光刻扩散构成硅衬底片，并在硅衬底片表面形成一定厚度的氧化层4完成衬底片的制作；
步骤二、采用匀胶、光刻、腐蚀的方法在衬底片表面刻出二氧化硅腐蚀窗口；
步骤三、在二氧化硅腐蚀窗口内腐蚀一定深度的硅，形成台面槽5；
步骤四、在台面槽5内采用刮涂法填充玻璃粉，对台面槽5玻璃粉进行预烧后再复烧，在台面槽5内形成一定厚度的玻璃层，完成玻璃钝化台面槽5钝化工艺；
步骤五. 采用匀胶、光刻、腐蚀的方法在衬底片表面刻出门极引线孔6及阴极引线孔7。
本实用新型中，阴极N+区3与门极P区2间周边表面PN结设置在玻璃钝化台面槽5内，并采用玻璃钝化层保护。
Claims (3)
1.台面保护门极-阴极PN结的可控硅芯片结构，包括硅衬底片，其特征是，所述硅衬底片上设有氧化层（4）、玻璃钝化台面槽（5）和门极引线孔（6）、阴极引线孔（7），玻璃钝化台面槽（5）内设有钝化玻璃层。
2.根据权利要求1所述的台面保护门极-阴极PN结的可控硅芯片结构，其特征是，所述硅衬底片为在N-单晶硅片（8）上有完成隔离P+区（9）、阳极P区（10）和门极P区（2）扩散以及阴极N+区（3）。
3.根据权利要求2所述的台面保护门极-阴极PN结的可控硅芯片结构，其特征是，所述阴极N+区（3）与门极P区（2）间周边表面PN结设置在所述玻璃钝化台面槽（5）内。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2013202727882U CN203325911U (zh) | 2013-05-20 | 2013-05-20 | 台面保护门极-阴极pn结的可控硅芯片结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2013202727882U CN203325911U (zh) | 2013-05-20 | 2013-05-20 | 台面保护门极-阴极pn结的可控硅芯片结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN203325911U true CN203325911U (zh) | 2013-12-04 |
Family
ID=49665219
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2013202727882U Expired - Lifetime CN203325911U (zh) | 2013-05-20 | 2013-05-20 | 台面保护门极-阴极pn结的可控硅芯片结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN203325911U (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105679817A (zh) * | 2016-02-24 | 2016-06-15 | 江苏捷捷微电子股份有限公司 | 一种门极和阳极共面的单向可控硅芯片及其制造方法 |
-
2013
- 2013-05-20 CN CN2013202727882U patent/CN203325911U/zh not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105679817A (zh) * | 2016-02-24 | 2016-06-15 | 江苏捷捷微电子股份有限公司 | 一种门极和阳极共面的单向可控硅芯片及其制造方法 |
| CN105679817B (zh) * | 2016-02-24 | 2017-02-22 | 江苏捷捷微电子股份有限公司 | 一种门极和阳极共面的单向可控硅芯片及其制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103632949B (zh) | 沟槽型双层栅mos的多晶硅间的热氧介质层的形成方法 | |
| CN201383498Y (zh) | 一种半导体二极管芯片 | |
| RU2013105449A (ru) | Солнечная батарея и способ ее изготовления | |
| CN104103523A (zh) | 一种带u形沟槽的功率器件的制造方法 | |
| CN104051260A (zh) | 沟槽型肖特基二极管的结构及制作方法 | |
| CN105448741A (zh) | 屏蔽栅沟槽型mosfet工艺方法 | |
| KR101812440B1 (ko) | 스플릿 게이트 출력소자의 제조방법 | |
| CN205159322U (zh) | 一种mosfet器件 | |
| CN101924059A (zh) | 一种场氧化隔离制造方法 | |
| CN104916544A (zh) | 一种沟槽式分栅功率器件的制造方法 | |
| CN105742237B (zh) | 双结构接触孔同步刻蚀工艺 | |
| CN203325911U (zh) | 台面保护门极-阴极pn结的可控硅芯片结构 | |
| CN103035506B (zh) | Rfldmos隔离介质层深沟槽的刻蚀方法 | |
| CN102479699B (zh) | 超级结半导体器件结构的制作方法 | |
| CN106098549A (zh) | 使用表面掩膜结构进行硅刻蚀的方法 | |
| CN105655385B (zh) | 沟槽型超级结器件的制造方法 | |
| CN102468128A (zh) | 深沟槽多晶硅形成方法 | |
| CN106328718A (zh) | 一种台面二极管 | |
| CN204596796U (zh) | 双向tvs器件结构 | |
| CN206134689U (zh) | 高集成度的低压沟槽栅dmos器件 | |
| CN104616986A (zh) | 一种快恢复二极管的制备方法 | |
| CN204558471U (zh) | 单向tvs器件结构 | |
| CN113782433A (zh) | 一种解决sgt-mosfet场氧化层横向过腐问题的制备方法 | |
| CN201796900U (zh) | 用于太阳能电池表面rie制绒的硅片 | |
| CN103187356B (zh) | 一种半导体芯片以及金属间介质层的制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CX01 | Expiry of patent term | ||
| CX01 | Expiry of patent term |
Granted publication date: 20131204 |