CN102956616A - 半导体芯片、封装体以及制造半导体芯片和封装体的方法 - Google Patents

半导体芯片、封装体以及制造半导体芯片和封装体的方法 Download PDF

Info

Publication number
CN102956616A
CN102956616A CN2012103951175A CN201210395117A CN102956616A CN 102956616 A CN102956616 A CN 102956616A CN 2012103951175 A CN2012103951175 A CN 2012103951175A CN 201210395117 A CN201210395117 A CN 201210395117A CN 102956616 A CN102956616 A CN 102956616A
Authority
CN
China
Prior art keywords
semiconductor chip
basal surface
substrate
active layer
penetrating electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2012103951175A
Other languages
English (en)
Inventor
黄仁哲
金载勉
金承知
李赈洙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN102956616A publication Critical patent/CN102956616A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16146—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/1718—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/17181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80003—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/80006—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80009—Pre-treatment of the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80009—Pre-treatment of the bonding area
    • H01L2224/8001—Cleaning the bonding area, e.g. oxide removal step, desmearing
    • H01L2224/80013—Plasma cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80053—Bonding environment
    • H01L2224/80095—Temperature settings
    • H01L2224/80099—Ambient temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80896—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically insulating surfaces, e.g. oxide or nitride layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/9202—Forming additional connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06558—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having passive surfaces facing each other, i.e. in a back-to-back arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06565—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having the same size and there being no auxiliary carrier between the devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开了半导体芯片、封装体以及制造半导体芯片和封装体的方法。半导体芯片包括第一半导体芯片和接合到第一半导体芯片的第二半导体芯片。第一半导体芯片包括具有第一底表面的第一基板。第二半导体芯片包括具有第二底表面的第二基板。第一底表面直接接触第二底表面。

Description

半导体芯片、封装体以及制造半导体芯片和封装体的方法
技术领域
本公开的实施例涉及半导体器件及其制造方法，更具体地涉及具有双层结构的半导体芯片、具有芯片的封装体以及制造半导体芯片和封装体的方法。
背景技术
近来，包括半导体芯片的电子系统的竞争可能依赖于高性能、更小和更轻的电子系统的发展。由于半导体芯片变得更高度的集成，故半导体芯片的尺寸逐步减小而半导体芯片的输入/输出(I/O)衬垫的数量可能增加。因此，使用已知的装配工艺实现高性能半导体封装体可能有一些限制。此外，可能难于发展更小和更轻的电子系统。因此，根据更小和更轻的电子产品的趋势，封装技术发展为制造更小、更薄和更轻的半导体封装体。
提出了一种晶片级封装工艺来制造紧凑的半导体封装体。晶片级封装工艺可包括在晶片上形成多个半导体芯片，封装晶片上的多个半导体芯片，以及切锯芯片以使封装的半导体芯片彼此分离。
此外，由于多芯片封装体可通过垂直堆叠多个晶片级封装体而实现，所以作为增加封装体密度的备选，多芯片封装体可能是非常有吸引力的。然而，根据晶片级封装工艺，封装体尺寸可能接近于半导体芯片尺寸。因此，如果多芯片封装体包括多个堆叠的晶片级封装体，那么在堆叠的晶片级封装体之间实现电连接可能有一些限制和/或困难。近来，提出了例如贯穿每个堆叠的半导体芯片的贯穿硅通路(TSV)的贯穿电极以解决上述限制。
通过形成贯穿半导体芯片的通路孔并用金属填充通路孔，可以形成贯穿硅通路。此外，在贯穿硅通路的端部可附加形成突起，且半导体芯片的除了突起之外的表面可由绝缘层覆盖。具有贯穿硅通路的多个半导体芯片可垂直堆叠以使贯穿硅通路彼此电连接。因此，与使用引线接合技术制造的多芯片封装体相比，半导体芯片之间的互联长度显著减小。
然而，即使使用贯穿硅通路将多个半导体芯片彼此电连接，但是在减小半导体芯片尺寸上仍可能存在一些限制。例如，可能减小半导体芯片的厚度以增加垂直堆叠的半导体芯片的数量。然而，当半导体芯片的厚度减小时，减薄的半导体芯片的物理耐用性可能降低，这可能导致诸如在堆叠减薄的半导体芯片时减薄的半导体芯片中可能发生破裂。此外，晶片级封装体可能需要用于形成突起和将单个半导体芯片绝缘的附加工艺。
发明内容
实施例涉及具有双层结构的半导体芯片、具有芯片的封装体以及制造半导体芯片和封装体的方法。
在一实施例中，双层结构半导体芯片包括包含第一半导体芯片和第二半导体芯片的半导体芯片，第二半导体芯片接合到第一半导体芯片。第一半导体芯片包括具有第一底表面的第一基板。第二半导体芯片包括具有第二底表面的第二基板。第一底表面直接接触第二底表面。
在一实施例中，第一基板和第二基板的每个可包括硅基板。
在一实施例中，半导体芯片还可包括穿透第一半导体芯片和第二半导体芯片的贯穿电极。贯穿电极可将第一半导体芯片电连接到第二半导体芯片。
在这种情况下，半导体芯片还可包括设置在第一有源层的第一突起设置在第二有源层上的第二突起，第一有源层设置在第一半导体芯片的第一顶表面上，第一突起覆盖贯穿电极的第一端，第二有源层设置在第二半导体芯片的第二顶表面上，第二突起覆盖贯穿电极的第二端。
半导体芯片还可包括设置在第一有源层和第二有源层中的至少一个有源层上且连接到贯穿电极的再分布层，以及设置在再分布层上的突起。
半导体芯片还可包括设置在第一有源层和第二有源层中的至少一个有源层上且连接到贯穿电极的再分布层，以及设置在再分布层上的衬垫。
在一实施例中，第一半导体芯片和第二半导体芯片的每个可以是晶片级芯片。
在另一实施例中，制造半导体芯片的方法包括提供第一半导体芯片，第一半导体芯片包括第一基板和第一有源层，第一基板具有彼此相反的第一顶表面和第一底表面，第一有源层设置在第一顶表面上；提供第二半导体芯片，第二半导体芯片包括第二基板和第二有源层，第二基板具有彼此相反的第二顶表面和第二底表面，第二有源层设置在第二顶表面上；将第一半导体芯片接合到第二半导体芯片使得第一底表面直接接触第二底表面，且将第一半导体芯片电连接到第二半导体芯片。
在一实施例中，将第一半导体芯片接合到第二半导体芯片可包括活化第一底表面和第二底表面，并将活化的第一底表面贴附到活化的第二底表面。
活化第一底表面和第二底表面可包括辐射等离子体到第一底表面和第二底表面上。
活化第一底表面和第二底表面可包括对第一底表面和第二底表面施加离子碰撞。
活化第一底表面和第二底表面可包括辐射自由基到第一底表面和第二底表面上。
在一实施例中，将第一半导体芯片接合到第二半导体芯片可在室温执行。
在一实施例中，将第一半导体芯片电连接到第二半导体芯片可包括形成穿透第一半导体芯片和第二半导体芯片的贯穿电极。
穿透第二半导体芯片的贯穿电极可在执行贴附工艺之后形成。
该方法还可包括在形成贯穿电极之后，在第一底表面和第二底表面上分别形成第一突起和第二突起。第一突起可形成为覆盖贯穿电极的第一端，并且第二突起可形成为覆盖贯穿电极的第二端。
在形成贯穿电极之后，该方法还可包括在第一有源层和第二有源层中的一个有源层上形成再分布层，以及在第一有源层和第二有源层中的另一有源层上形成突起。再分布层可连接到贯穿电极，且突起可连接到贯穿电极。
该方法还可包括在第一有源层和第二有源层中的至少一个有源层上形成再分布层，以及在再分布层上形成衬垫。再分布层可连接到贯穿电极。
在又一实施例中，半导体封装体包括基板和基板上的双层结构半导体芯片。双层结构半导体芯片包括第一半导体芯片和第二半导体芯片，第一半导体芯片包括第一基板和第一有源层，第一基板具有彼此相反的第一顶表面和第一底表面，第一有源层设置在第一顶表面上，第二半导体芯片包括第二基板和第二有源层，第二基板具有彼此相反的第二顶表面和第二底表面，第二有源层设置在第二顶表面上。第一底表面直接接触第二底表面，且第一顶表面面向基板。
在又一实施例中，制造半导体封装体的方法包括提供第一半导体芯片，第一半导体芯片包括第一基板和第一有源层，第一基板具有彼此相反的第一顶表面和第一底表面，第一有源层设置在第一顶表面上；提供第二半导体芯片，第二半导体芯片包括第二基板和第二有源层，第二基板具有彼此相反的第二顶表面和第二底表面，第二有源层设置在第二顶表面上；将第一半导体芯片接合到第二半导体芯片使得第一底表面直接接触第二底表面；将第一半导体芯片电连接到第二半导体芯片以形成双层结构半导体芯片；以及在基板上安装双层结构半导体芯片。
在又一实施例中，提供一种系统级封装体。该系统级封装体包括基板，基板上的第一芯片、以及具有双层结构的第二芯片，第二芯片与基板相反地设置在第一芯片上。第二芯片包括第一半导体芯片和第二半导体芯片，第一半导体芯片包括第一基板和第一有源层，第一基板具有彼此相反的第一顶表面和第一底表面，第一有源层设置在第一顶表面上，第二半导体芯片包括第二基板和第二有源层，第二基板具有彼此相反的第二顶表面和第二底表面，第二有源层设置在第二顶表面上。第一底表面直接接触第二底表面。
在另一实施例中，系统级封装体包括第一芯片和具有双层结构的第二芯片。第二芯片包括第一半导体芯片和第二半导体芯片，第一半导体芯片包括具有第一底表面的第一基板，第二半导体芯片包括具有第二底表面的第二基板。第一底表面直接接触第二底表面，其中第一芯片和第二芯片设置在基板的不同区域中，且第一芯片和第二芯片配置为电连接到基板。
在又一实施例中，提供一种嵌入封装体。嵌入封装体包括双层结构半导体芯片。双层结构半导体芯片进一步包括第一半导体芯片和第二半导体芯片，第一半导体芯片包括具有第一底表面的第一基板，第二半导体芯片包括具有第二底表面的第二基板。第一底表面直接接触第二底表面，且第一半导体芯片和第二半导体芯片的每个包括突起，突起配置为电连接到再分布层。
附图说明
从下面结合附图给出的详细描述中将更清楚地理解上述和其他的方面、特征以及其他优点，其中：
图1是示出根据一实施例的双层结构半导体芯片的截面图；
图2、3、4、5、6和7是示出根据一实施例的制造双层结构半导体芯片的方法的截面图；
图8、9、10、11、12、13、14和15是根据另一实施例的制造双层结构半导体芯片的方法的截面图；
图16是示出根据另一实施例的双层结构半导体芯片的截面图；
图17是示出根据又一实施例的双层结构半导体芯片的截面图；
图18是示出根据一实施例的包括双层结构半导体芯片的半导体封装体的截面图；
图19是示出根据另一实施例的包括多个双层结构半导体芯片的半导体封装体的截面图；
图20是示出根据一实施例的包括双层结构半导体芯片的系统级封装体的示例的截面图；
图21是示出根据一实施例的包括双层结构半导体芯片的系统级封装体的另一示例的截面图；以及
图22是示出根据一实施例的包括双层结构半导体芯片的嵌入封装体的示例的截面图。
具体实施方式
下文将参考附图详细描述示例实施例。在不脱离本公开的精神和教导下，许多不同的形式和实施例是可能的，且因此本公开不应被解释为局限于这里阐述的实施例。相反，提供这些实施例目的是使本公开透彻并向本领域技术人员传递本公开的范围。在附图中，为了清楚，层和区域的尺寸和相对尺寸可能被放大。相同的参考标号通篇指示相同的元件。
如本文使用的，术语“和/或”包括相关列举条目中的一个或多个的任何和所有的组合。
图1是示出根据一实施例的双层结构半导体芯片的截面图。参考图1，根据本实施例的双层结构半导体芯片100可配置为包括第一半导体芯片110和第二半导体芯片120。第一半导体芯片110和第二半导体芯片120可彼此贴附。具体地，第一半导体芯片110和第二半导体芯片120可彼此直接接触。通过设置在穿透第一半导体芯片110和第二半导体芯片120的通路孔130中的贯穿电极140，第一半导体芯片110和第二半导体芯片120可以彼此电连接。如图1所示，每个贯穿电极140可穿透第一半导体芯片110和第二半导体芯片120。第一突起(bump)151和第二突起152可分别设置在每个贯穿电极140的两端。在一实施例中，第一半导体芯片110和第二半导体芯片120的每个可以是晶片级芯片。
第一半导体芯片110可包括第一基板111和第一有源层112，第一基板111具有彼此相反的顶表面111a和底表面111b，第一有源层112设置在第一基板111的相反于底表面111b的顶表面111a上。在一实施例中，第一基板111可对应于硅基板。然而，第一基板111不局限于硅基板，也就是，在其它实施例中，第一基板111可包括不同于硅的材料。第一有源层112可以是其中形成有半导体元件的层。第一有源层112与第一基板111可以是单独的层。可替换地，第一有源层112可包括第一基板111的表面区域。半导体元件可对应于有源元件和/或无源元件。有源元件可包括晶体管，而无源元件可包括电容器、电感器和/或电阻器。
第二半导体芯片120可包括第二基板121和第二有源层122，第二基板121具有彼此相反的顶表面121a和底表面121b，第二有源层122设置在第二基板121的相反于底表面121b的顶表面121a上。在一实施例中，第二基板121可对应于硅基板。然而，第二基板121不局限于硅基板，也就是，在其它实施例中，第二基板121可包括不同于硅的材料。第二有源层122可以是其中形成有半导体元件的层。第二有源层122与第二基板121可以是单独的层。可替换地，第二有源层122可包括第二基板121的表面区域。半导体元件可对应于有源元件和/或无源元件。有源元件可包括晶体管，而无源元件可包括电容器、电感器和/或电阻器。
第一基板111的底表面111b可与第二基板121的底表面121b直接接触。也就是，在第一基板111的底表面111b和第二基板121的底表面121b之间不存在中间层。第一基板111的底表面111b和第二基板121的底表面121b可使用表面活化接合技术彼此接触。下文将详细描述表面活化接合技术。
图2至图7是示出根据一实施例的制造双层结构半导体芯片的方法的截面图。如图2所示，可提供贴附到第一载体210的第一半导体芯片110。可通过在晶片上形成半导体器件并形成第一贯穿电极141和第一突起151来制备第一半导体芯片110。具体地，半导体器件可形成在设置在第一基板111的顶表面(例如前表面)111a上的第一有源层112中。在本实施例中，第一基板111可以是硅晶片。第一有源层112和第一基板111可被刻蚀到预定厚度，由此形成穿透第一有源层112并延伸进入第一基板111的第一通路孔131。第一贯穿电极141可形成在各个第一通路孔131中。第一贯穿电极141可通过以电极材料填充第一通路孔131来形成。尽管在附图中未示出，在形成第一通路孔131后，可在第一通路孔131的侧壁上形成绝缘层以将第一贯穿电极141与第一基板111和第一有源层112电隔离。第一贯穿电极141在第一有源层112的顶表面处暴露，第一突起151可形成在第一贯穿电极141上。第一突起151可设置在第一有源层112的一侧，第一有源层112的该侧与第一有源层112的设置有第一基板111的一侧相反。然后第一有源层112的顶表面可贴附到第一载体210。使用研磨工艺可移除第一基板111的背侧部分(例如底侧部分)直至暴露出由虚线A表示的表面。结果，可减小第一基板111的厚度。研磨工艺后可接着进行化学机械抛光(CMP)工艺。
随后，如图3所示，可提供贴附到第二载体220的第二半导体芯片120。通过在晶片上形成半导体器件可制备第二半导体芯片120。也就是，通过在设置于第二基板121的顶表面(例如前表面)121a上的第二有源层122中形成半导体器件可制备第二半导体芯片120。在本实施例中，第二基板121可以是硅晶片。然后可将第二有源层122的与第二基板121相反的顶表面贴附到第二载体220上。然后可使用研磨工艺移除第二基板121的背侧部分(例如底侧部分)直至暴露由虚线B表示的表面。结果，可减小第二基板121的厚度。研磨工艺后可接着进行化学机械抛光(CMP)工艺。
如图4所示，可对第一半导体芯片110的第一基板111的底表面(例如背表面)111b和第二半导体芯片120的第二基板121的底表面(例如背表面)121b施加表面活化处理。在一实施例中，可通过辐射等离子体到第一基板111的底表面111b和第二基板121的底表面121b上来执行表面活化处理。在另一实施例中，可通过向第一基板111的底表面111b和第二基板121的底表面121b施加例如氩气的惰性气体的离子碰撞，或通过辐射自由基(radicals)到第一基板111的底表面111b和第二基板121的底表面121b上来执行表面活化处理。对第一基板111的底表面111b的表面活化处理和对第二基板121的底表面121b的表面活化处理可在相同的设备中同时或顺序执行。当执行表面活化处理时，接近底表面111b和121b的硅原子之间的共价键会断裂以产生多个悬键。这些悬键会导致第一基板111和第二基板121之间甚至在相对低的温度也容易接触和接合。
如图5所示，执行表面活化处理之后，可将第一基板111的底表面111b和第二基板121的底表面121b彼此接合。也就是，第一基板111的底表面111b和第二基板121的底表面121b可在其间没有任何中间材料的情况下彼此直接接触。由于第一基板111的底表面111b和第二基板121的底表面121b通过表面活化处理活化，因而甚至在相对低的温度以及甚至以低的压力都可成功执行第一基板111和第二基板121的接合工艺。在一实施例中，可在室温执行第一基板111和第二基板121的接合工艺。第一基板111和第二基板121彼此接合后，可去除贴附到第二芯片120的第二载体220。
如图6所示，第二通路孔132可形成为穿透第二有源层122和第二基板121。第二通路孔132可形成为延伸进入第一基板111。第二通路孔132可与各个第一通路孔131垂直对准。因而，第二通路孔132可形成为暴露第一贯穿电极141。
如图7所示，可用电极材料填充第二通路孔132以形成第二贯穿电极142。可用与第一贯穿电极141相同的材料来形成第二贯穿电极142。第一贯穿电极141和第二贯穿电极142可彼此电连接以构成贯穿电极140，并且贯穿电极140可将第一半导体芯片110电连接至第二半导体芯片120。也就是，贯穿电极140可用作第一半导体芯片110和第二半导体芯片120之间的电信号路径。形成第二贯穿电极142后，可在第二贯穿电极142上形成第二突起152以从第二有源层122的与第二基板121相反的表面突出。接着，可移除第一半导体芯片110上的第一载体210以形成双层结构半导体芯片100，如图1所示，该双层结构半导体芯片100包括彼此直接接触的第一半导体芯片110和第二半导体芯片120，其间没有任何中间材料。
图8至图15是示出根据另一实施例的制造双层结构半导体芯片的方法的截面图。如图8所示，可提供贴附到第一载体210’的第一半导体芯片110’。可通过在晶片上形成半导体器件以及形成第一贯穿电极141’和第一突起151’来制备第一半导体芯片110’。具体地，可在设置于第一基板111’的顶表面(例如前表面)111a’上的第一有源层112’中形成半导体器件。在本实施例中，第一基板111’可以是硅晶片。第一有源层112’和第一基板111’可被刻蚀到预定厚度，由此形成穿透第一有源层112’并延伸进入第一基板111’的第一通路孔131’。可用电极材料填充第一通路孔131’以形成第一贯穿电极141’。尽管附图中未示出，在形成第一通路孔131’后，可在第一通路孔131’的侧壁上形成绝缘层以将第一贯穿电极141’与第一基板111’和第一有源层112’电隔离。第一贯穿电极141’在第一有源层112’的与第一基板111’相反的顶表面暴露，第一突起151’可形成在第一贯穿电极141’上。然后可将第一有源层112’的顶表面贴附到第一载体210’上。
如图9所示，可提供贴附到第二载体220’的第二半导体芯片120’。通过在晶片上形成半导体器件可制备第二半导体芯片120’。也就是，通过在设置于第二基板121’的顶表面(例如前表面)121a’上的第二有源层122’中形成半导体器件可制备第二半导体芯片120’。在本实施例中，第二基板121’可以是硅晶片。然后可将第二有源层122’的与第二基板121’相反的顶表面贴附到第二载体220’上。
如图10所示，可使用研磨工艺移除第一基板111’的背侧部分(例如底侧部分)直至暴露由虚线(参考图8中的C)表示的表面。结果，可减小第一基板111’的厚度。研磨工艺后可接着进行化学机械抛光(CMP)工艺。在本实施例中，可优选执行充分减小第一半导体芯片110’的厚度的研磨工艺以暴露第一贯穿电极141’的末端。然后可在第一基板111’的底表面111b’上形成具有绝缘图案表面160b’的绝缘图案160’。绝缘图案160’可形成为暴露第一贯穿电极141’。因而，绝缘图案160’可形成为具有暴露各个第一贯穿电极141’的开口161’。绝缘图案160’可由绝缘材料形成，该绝缘材料具有在后续的表面活化处理期间没有任何损坏的耐受特性。在一实施例中，绝缘图案160’可由具有相对于第二基板121’的刻蚀选择性的绝缘材料形成。例如，绝缘图案160’可由氧化硅层形成。
如图11所示，然后可使用研磨工艺移除第二基板121’的背侧部分(例如底侧部分)直至暴露由虚线(参考图9中的D)表示的表面。结果，可减小第二基板121’的厚度。研磨工艺后可接着进行化学机械抛光(CMP)工艺。
如图12所示，可对第一半导体芯片110’的绝缘图案表面160b’和第二半导体芯片120’的第二基板121’的底表面(例如背表面)121b’施加表面活化处理。在一实施例中，可通过辐射等离子体到绝缘图案表面160b’和第二基板121’的底表面121b’上来执行表面活化处理。在另一实施例中，可通过对绝缘图案表面160b’和第二基板121’的底表面121b’施加例如氩气的惰性气体的离子碰撞或通过辐射自由基到第一基板111’的绝缘图案表面160b’和第二基板121’的底表面121b’上来执行表面活化处理。对第一基板111’的绝缘图案表面160b’的表面活化处理和对第二基板121’的底表面121b’的表面活化处理可在同一设备中同时或顺序执行。在执行表面活化处理时，接近绝缘图案表面160b’和底表面121b’的硅原子之间的共价键可能断裂以产生多个悬键。这些悬键会导致第一基板111’和第二基板121’甚至在相对低的温度也容易接触和接合。
如图13所示，在执行表面活化处理后，第一基板111’的绝缘图案表面160b’和第二基板121’的底表面121b’可彼此接合。也就是，第一基板111’的绝缘图案表面160b’和第二基板121’的底表面121b’可彼此接触，绝缘图案160’设置在第一基板111’与和第二基板121’之间。由于第一基板111’的绝缘图案表面160b’和第二基板表面121’的底表面121b’通过表面活化处理被活化，因而甚至在相对低的温度和甚至低的压力也可成功执行第一基板111’和第二基板121’的接合工艺。第一基板111’和第二基板121’彼此接合后，可去除贴附到第二半导体芯片120’的第二载体220’。
如图14所示，第二通路孔132’可形成为穿透第二有源层122’和第二基板121’。第二通路孔132’可与各个第一通路孔131’垂直对准。因而，第二通路孔132’可形成为暴露第一贯穿电极141’。根据本实施例，因为存在绝缘图案160’，即使第二通路孔132’在设计规则可允许的范围内不与各个第一通路孔131’对准，第二通路孔132’也不会暴露第一基板111’。也就是，即使第二通路孔132’不与各个第一通路孔131’对准，绝缘图案160’也可防止形成不希望的信号路径。
如图15所示，可用电极材料填充第二通路孔132’以形成第二贯穿电极142’。第二贯穿电极142’可由与第一贯穿电极141’相同的材料形成。第一贯穿电极141’和第二贯穿电极142’可彼此电连接以构成贯穿电极140’，并且贯穿电极140’可将第一半导体芯片110’电连接至第二半导体芯片120’。也就是，贯穿电极140’可用作第一半导体芯片110’和第二半导体芯片120’之间的电信号路径。形成第二贯穿电极142’之后，可在第二贯穿电极142’上形成第二突起152’以从第二有源层122’的与第二基板121’相反的表面突出。随后，可移除与第二半导体芯片120’相反的第一半导体芯片110’上的第一载体210’以形成双层结构半导体芯片100’。根据本实施例，可在第一半导体芯片111’和第二半导体芯片121’之间形成绝缘图案160’。绝缘图案160’可仅形成为即使第二通路孔132’不与第一通路孔131’对准也防止形成不希望的信号路径。因而，绝缘图案160’可形成为相对薄。
图16是示出根据另一实施例的双层结构半导体芯片的截面图。参考图16，根据本实施例的双层结构半导体芯片200可配置为包括第一半导体芯片210和第二半导体芯片220。第一半导体芯片210和第二半导体芯片220可彼此贴附。具体地，第一半导体芯片210和第二半导体芯片220可彼此直接接触。第一半导体芯片210和第二半导体芯片220可通过设置在通路孔230中的贯穿电极240彼此电连接，通路孔230穿透第一半导体芯片210和第二半导体芯片220。如图16所示，每个贯穿电极240可穿透第一半导体芯片210和第二半导体芯片220。第一突起251可与第二半导体芯片220相反地设置在第一半导体芯片210上。第一突起251可设置为覆盖贯穿电极240的第一端。再分布层223可与第一半导体芯片210相反地设置在第二半导体芯片220上，并且接合衬垫260可与第二半导体芯片220相反地设置在再分布层223上。尽管图16中未示出，再分布层223可包括绝缘层和再分布互连线，再分布互连线设置在绝缘层中以将贯穿电极240电连接至接合衬垫260。在一实施例中，第一半导体芯片210和第二半导体芯片220可以是晶片级芯片。
具体地，第一半导体芯片210可包括第一基板211和第一有源层212，第一基板211具有彼此相反的顶表面211a和底表面211b，第一有源层212设置在第一基板211的顶表面211a上。在一实施例中，第一基板211可对应于硅基板。然而，第一基板211不局限于硅基板。第一有源层212可以是其中形成有半导体元件的层。第一有源层212与第一基板211可以是单独的层。可替换地，第一有源层212可包括第一基板211的表面区域。半导体元件可对应于有源元件和/或无源元件。有源元件可包括晶体管，而无源元件可包括电容器、电感器和/或电阻器。
第二半导体芯片220可包括第二基板221以及第二有源层222，第二基板221具有彼此相反的顶表面221a和底表面221b，第二有源层222设置在第二基板221的顶表面221a上。再分布层223可设置在第二有源层222上。在一实施例中，第二基板221可以是硅基板。然而，第二基板221不局限于硅基板。第二有源层222可以是其中形成有半导体元件的层。第二有源层222与第二基板221可以是单独的层。可替换地，第二有源层222可包括第二基板221的表面区域。半导体元件可对应于有源元件和/或无源元件。有源元件可包括晶体管，而无源元件可包括电容器、电感器和/或电阻器。尽管图16中未示出，再分布层223可包括绝缘层和再分布互连线，再分布互连线设置在绝缘层中以将贯穿电极240电连接至接合衬垫260。
第一基板211的底表面211b可与第二基板221的底表面221b直接接触。也就是，在第一基板211的底表面211b和第二基板221的底表面221b之间不存在中间层。可使用表面活化接合技术(例如参考图4和5描述的表面活化处理)使第一基板211的底表面211b和第二基板221的底表面221b彼此接触。
图17是示出根据又一实施例的双层结构半导体芯片的截面图。参考图17，根据本实施例的双层结构半导体芯片300可包括第一半导体芯片310和第二半导体芯片320。第一半导体芯片310和第二半导体芯片320可彼此贴附。具体地，第一半导体芯片310和第二半导体芯片320可彼此直接接触。第一半导体芯片310和第二半导体芯片320可通过设置在通路孔330中的贯穿电极340而彼此电连接，通路孔330穿透第一半导体芯片310和第二半导体芯片320。如图17所示，每个贯穿电极340可穿透第一半导体芯片310和第二半导体芯片320。第一再分布层313可与第二半导体芯片320相反地设置在第一半导体芯片310上，并且用于引线接合的第一接合衬垫361可与第一半导体芯片310相反地设置在第一再分布层313上。类似地，第二再分布层323可与第一半导体芯片310相反地设置在第二半导体芯片320上，并且用于引线接合的第二接合衬垫362可与第二半导体芯片320相反地设置在第二再分布层323上。在一实施例中，第一半导体芯片310和第二半导体芯片320可以是晶片级芯片。
具体地，第一半导体芯片310可包括第一基板311和第一有源层312，第一基板311具有彼此相反的顶表面311a和底表面311b，第一有源层312设置在第一基板311的顶表面311a上。第一再分布层313可以与第一基板311相反地设置在第一有源层312上。在一实施例中，第一基板311可以是硅基板。然而，第一基板311不局限于硅基板。第一有源层312可以是其中形成有半导体元件的层。第一有源层312与第一基板311可以是单独的层。可替换地，第一有源层312可包括第一基板311的表面区域。半导体元件可对应于有源元件和/或无源元件。有源元件可包括晶体管，而无源元件可包括电容器、电感器和/或电阻器。虽未在图17中示出，第一再分布层313可包括绝缘层和再分布互连线，再分布互连线设置在绝缘层中以将贯穿电极340电连接至第一接合衬垫361。
第二半导体芯片320可包括第二基板321和第二有源层322，第二基板321具有彼此相反的顶表面321a和底表面321b，第二有源层322设置在第二基板321的与底表面321b相反的顶表面321a上。第二再分布层323可与第二基板321相反地设置在第二有源层322上。在一实施例中，第二基板321可以是硅基板。然而，第二基板321不局限于硅基板。第二有源层322可以是其中形成有半导体元件的层。第二有源层322与第二基板321可以是单独的层。可替换地，第二有源层322可包括第二基板321的表面区域。半导体元件可对应于有源元件和/或无源元件。有源元件可包括晶体管，而无源元件可包括电容器、电感器和/或电阻器。虽然图17中未示出，第二再分布层323可包括绝缘层和再分布互连线，再分布互连线设置在绝缘层中以将贯穿电极340电连接至第二接合衬垫362。
第一基板311的底表面311b可与第二基板321的底表面321b直接接触。也就是，在第一基板311的底表面311b和第二基板321的底表面321b之间不存在中间层。可使用表面活化接合技术(例如参考图4和5描述的表面活化处理)使第一基板311的底表面311b和第二基板321的底表面321b彼此接触。
图18是示出根据一实施例的包括双层结构半导体芯片的封装体的截面图。参考图18，根据本实施例的封装体410可配置为具有使得双层结构半导体芯片100贴附到基板400的结构。双层结构半导体芯片100可具有参考图1描述的相同结构。也就是，双层结构半导体芯片100可包括彼此直接接合的第一半导体芯片110和第二半导体芯片120。可通过设置在穿透第一半导体芯片110和第二半导体芯片120的通路孔130中的贯穿电极140，将第一半导体芯片110和第二半导体芯片120彼此电连接。第一突起151可设置在贯穿电极140的第一端上，且第二突起152可设置在贯穿电极140的第二端上。在图1和10中，相同参考标号通篇指示相同的构件。因而，将省略或简述对图1的实施例中描述的相同的部件的解释。
在一实施例中，基板400可以是包括覆铜箔层压板(copper clad laminate)的印刷电路板(PCB)。在另一实施例中，基板400可以是具有高可靠性(例如高绝缘性和高热阻性、高的薄膜弹性模量以及低的热膨胀系数)的封装基板。在又一实施例中，基板400可以是柔性印刷电路板(FPCB)。FPCB可适用于较小和密度较高的电子产品，例如移动电话、数码相机和笔记本电脑。这是因为FPCB具有对翘曲的耐受性。在又一实施例中，基板400可以高性能热辐射板，用于实现例如汽车和发光二极管中使用的电子系统的电子产品。在任何情况下，内部互连线(未示出)可设置在基板400中以将双层结构半导体芯片100电连接到外部系统。
尽管结合了作为示例的图1所示的半导体芯片100描述了本实施例，但是可用图8所示的半导体芯片200或图9所示的半导体芯片300来替代半导体芯片100。
图19是示出根据另一实施例的双层结构半导体芯片的半导体封装体的截面图。参考图19，根据本实施例的半导体封装体420可配置为具有使得第一双层结构半导体芯片5000和第二双层结构半导体芯片6000在基板4000上顺序并垂直堆叠的结构。尽管结合第一双层结构半导体芯片5000和第二双层结构半导体芯片6000描述了本实施例，但是可在基板4000上堆叠三个或更多个双层结构半导体芯片。第一双层结构半导体芯片5000和第二双层结构半导体芯片6000的每一个都可具有与图1所示的双层结构半导体芯片100相同的结构。可替换地，可用图16所示的半导体芯片200或图17所示的半导体芯片300来替代第一双层结构半导体芯片5000和第二双层结构半导体芯片6000的每一个。
具体地，第一双层结构半导体芯片5000可配置为具有第一半导体芯片5110和第二半导体芯片5120彼此接合以直接接触的结构。通过设置在穿透第一半导体芯片5110和第二半导体芯片5120的通路孔5130中的贯穿电极5140，可使第一半导体芯片5110和第二半导体芯片5120彼此电连接。第一突起5151可设置在贯穿电极5140的第一端上，且第二突起5152可设置在贯穿电极5140的第二端上。设置在第一半导体芯片5110的表面上的第一突起5151可贴附到基板4000上。第二双层结构半导体芯片6000可配置为具有第一半导体芯片6110和第二半导体芯片6120彼此接合以直接接触的结构。通过设置在穿透第一半导体芯片6110和第二半导体芯片6120的通路孔6130中的贯穿电极6140，可使第一半导体芯片6110和第二半导体芯片6120彼此电连接。第一突起6151可设置在贯穿电极6140的第一端上，且第二突起6152可设置在贯穿电极6140的第二端上。第二双层结构半导体芯片6000的第一突起6151可贴附到第一双层结构半导体芯片5000的第二突起5152上。
在一实施例中，基板4000可以是包括覆铜箔层压板的印刷电路板(PCB)。在另一实施例中，基板4000可以是具有高可靠性(例如高绝缘性和高热阻性、高的薄膜弹性模量以及低的热膨胀系数)的封装基板。在又一实施例中，基板4000可以是柔性印刷电路板(FPCB)。FPCB可适用于较小和密度较高的电子产品，例如移动电话、数码相机和笔记本电脑。这是因为FPCB具有对翘曲的耐受性。在又一实施例中，基板4000可以是高性能的热辐射板，用于实现例如汽车和发光二极管中使用的电子系统的电子产品。在任何情况下，内部互连线(未示出)可设置在基板4000中以将双层结构半导体芯片5000和6000电连接至外部系统。
图20是示出根据一实施例的包括双层结构半导体芯片的系统级封装体(system in package)的示例的截面图。参考图20，根据本实施例的系统级封装体500可包括第一芯片520和第二芯片100，第一芯片520设置在基板510上，第二芯片100在第一芯片520上与基板510相反。第二芯片100可具有双层结构。在一实施例中，基板510可以是嵌入芯片，其中安装有至少一个包括无源元件和/或有源元件的芯片。在一实施例中，第一芯片520可包括例如微处理器的逻辑器件，但不限于逻辑器件。也就是，第一芯片520可包括不同于逻辑器件的半导体器件。第一芯片520可包括半导体管芯521。第一芯片520还可包括穿透半导体管芯521的贯穿电极522、形成在贯穿电极522的第一端的突起523、以及形成在贯穿电极522的第二端的衬垫524。第一芯片520可通过突起523电连接到基板510并可通过衬垫524电连接到第二芯片100。第二芯片100可包括半导体存储器件，但不限于半导体存储器件。第二芯片100可对应于参考图1描述的双层结构半导体芯片100。因而，将省略对第二芯片100的详细描述。第一芯片520和第二芯片100可通过第一芯片520的衬垫524和第二芯片100的第一突起151而彼此电连接。
图21是示出根据一实施例的包括双层结构半导体芯片的系统级封装体的另一示例的截面图。参考图21，根据本实施例的系统级封装体600可包括设置在基板610的第一区域上的第一芯片621和设置在基板610的第二区域上的第二芯片100。第一芯片621可通过形成在穿透第一芯片621的贯穿电极622的两端的突起623和衬垫624而电连接至基板610。衬垫624可通过引线630电连接至基板610。第二芯片100可通过第二芯片100的第一突起151和基板610的衬垫(未示出)而电连接至基板610。不像图20所示的实施例，根据系统级封装体600，第二芯片100可以不堆叠在第一芯片621上。因而，在对第一芯片621没有任何影响的情况下，可在基板610上垂直堆叠具有相同结构的多个第二芯片100。
图22是示出根据一实施例的包括双层结构半导体芯片的嵌入封装体的示例的截面图。参考图22，根据本实施例的嵌入封装体700可配置为具有双层结构半导体芯片100安装在基板710中的结构。双层结构半导体芯片100可具有与参考图1描述的相同的结构。因此，在本实施例中将省略对双层结构半导体芯片100的描述。第一再分布层720可设置在基板710的顶表面上，且第二再分布层730可设置在基板710的底表面上。第一再分布层720可连接到设置在半导体芯片100的顶表面上的第一突起，而第二再分布层730可连接到设置在半导体芯片100的底表面上的第二突起。第一再分布层720可包括绝缘层和设置在绝缘层中的再分布互连线。类似地，第二再分布层730可包括绝缘层和设置在绝缘层中的再分布互连线。第一再分布层720中的再分布互连线可将半导体芯片100的第一突起电连接至设置在第一再分布层720上的衬垫740。类似地，第二再分布层730中的再分布互连线可将半导体芯片100的第二突起电连接至设置在第二再分布层730上的衬垫750。在一实施例中，可在基板710上安装至少一个附加的半导体芯片。附加的半导体芯片可包括根据实施例的双层结构半导体芯片之一。
根据上面阐述的实施例，一对半导体芯片彼此直接接合，由此形成双层结构半导体芯片。因而，当从平面图看时，双层结构半导体芯片可具有与包括一对垂直堆叠的单层结构半导体芯片的传统半导体芯片相同的封装密度。然而，双层结构半导体芯片可彼此直接接合而在其中没有任何中间材料层，而传统半导体芯片需要在单层结构半导体芯片对之间设置互连线。因而，与传统半导体芯片相比，可以减小双层结构半导体芯片的厚度。
为了说明的目的，上面已经公开了本发明构思的实施例。本领域的技术人员将理解，在不脱离如所附权利要求中公开的本发明构思的范围和精神的情况下，各种变型、增加和替换都是可能的。
本申请要求2011年8月8日提交韩国知识产权局的韩国申请底10-2011-0078757号的优先权，其全部内容引用结合于此。

Claims (37)

1.一种双层结构半导体芯片，该半导体芯片包括：
第一半导体芯片，包括具有第一底表面的第一基板；以及
第二半导体芯片，包括具有第二底表面的第二基板，
其中该第一底表面直接接触该第二底表面。
2.权利要求1的半导体芯片，其中该第一基板和该第二基板的每个包括硅基板。
3.权利要求1的半导体芯片，还包括穿透该第一半导体芯片和该第二半导体芯片的贯穿电极，
其中该贯穿电极将该第一半导体芯片电连接到该第二半导体芯片。
4.权利要求3的半导体芯片，还包括：
第一突起，设置在第一有源层上，该第一有源层设置在该第一半导体芯片的第一顶表面上，其中该第一突起覆盖该贯穿电极的第一端；以及
第二突起，设置在第二有源层上，该第二有源层设置在该第二半导体芯片的第二顶表面上，该第二突起覆盖该贯穿电极的第二端。
5.权利要求4的半导体芯片，还包括：
再分布层，设置在该第一有源层和该第二有源层中的一个有源层上并连接到该贯穿电极；以及
突起，设置在该第一有源层和该第二有源层中的另一有源层上并连接到该贯穿电极。
6.权利要求4的半导体芯片，还包括：
再分布层，设置在该第一有源层和该第二有源层中的至少一个有源层上并连接到该贯穿电极；以及
该再分布层上的衬垫。
7.权利要求1的半导体芯片，其中该第一半导体芯片和该第二半导体芯片的每个是晶片级芯片。
8.一种制造双层结构半导体芯片的方法，该方法包括：
提供第一半导体芯片，该第一半导体芯片包括第一基板和第一有源层，该第一基板具有彼此相反的第一顶表面和第一底表面，该第一有源层设置在该第一顶表面上；
提供第二半导体芯片，该第二半导体芯片包括第二基板和第二有源层，该第二基板具有彼此相反的第二顶表面和第二底表面的，该第二有源层设置在该第二顶表面上；
将该第一半导体芯片接合到该第二半导体芯片使得该第一底表面直接接触该第二底表面；以及
将该第一半导体芯片电连接到该第二半导体芯片。
9.权利要求8的方法，其中将该第一半导体芯片接合到该第二半导体芯片包括：
活化该第一底表面和该第二底表面；以及
将活化的第一底表面贴附到活化的第二底表面。
10.权利要求9的方法，其中活化该第一底表面和该第二底表面包括辐射等离子体到该第一底表面和该第二底表面上。
11.权利要求9的方法，其中活化该第一底表面和该第二底表面包括对该第一底表面和该第二底表面施加离子碰撞。
12.权利要求9的方法，其中活化该第一底表面和该第二底表面包括辐射自由基到该第一底表面和该第二底表面上。
13.权利要求8的方法，其中将该第一半导体芯片电连接到该第二半导体芯片包括形成穿透该第一半导体芯片和该第二半导体芯片的贯穿电极。
14.权利要求13的方法，其中在执行贴附工艺之后形成穿透该第二半导体芯片的该贯穿电极。
15.权利要求13的方法，还包括在形成该贯穿电极之后，在第一底表面和第二底表面上分别形成第一突起和第二突起，
其中该第一突起形成为覆盖该贯穿电极的第一端，且该第二突起形成为覆盖该贯穿电极的第二端。
16.权利要求14的方法，在形成贯穿电极之后，还包括：
在该第一有源层和该第二有源层中的一个有源层上形成再分布层，该再分布层连接到该贯穿电极；以及
在该第一有源层和该第二有源层中的另一有源层上形成突起，该突起连接到该贯穿电极。
17.权利要求14的方法，还包括：
在该第一有源层和该第二有源层中的至少一个有源层上形成再分布层，该再分布层连接到该贯穿电极；以及
在该再分布层上形成衬垫。
18.一种半导体封装体包括：
基板；以及
基板上的双层结构半导体芯片，
其中该双层结构半导体芯片包括：
第一半导体芯片，包括第一基板和第一有源层，该第一基板具有彼此相反的第一顶表面和第一底表面，该第一有源层设置在该第一顶表面上；以及
第二半导体芯片，包括第二基板和第二有源层，该第二基板具有彼此相反的第二顶表面和第二底表面，该第二有源层设置在该第二顶表面上，
其中该第一底表面直接接触该第二底表面，且该第一顶表面面向该基板。
19.权利要求18的半导体封装体，还包括至少一个附加双层结构半导体芯片，该至少一个附加双层结构半导体芯片与该基板相反地垂直堆叠在该双层结构半导体芯片上。
20.权利要求18的半导体封装体，其中该双层结构半导体芯片还包括穿透该第一半导体芯片和该第二半导体芯片的贯穿电极。
21.权利要求20的半导体封装体，其中该双层结构半导体芯片还包括：
第一突起，设置在该第一有源层上以覆盖该贯穿电极；以及
第二突起，设置在该第二有源层上以覆盖该贯穿电极，
其中该第一突起电连接到该基板。
22.权利要求20的半导体封装体，其中该双层结构半导体芯片还包括：
再分布层，设置在该第一有源层和该第二有源层中的至少一个有源层上并连接到该贯穿电极；以及
设置在该再分布层上的突起。
23.权利要求20的半导体封装体，其中该双层结构半导体芯片还包括：
再分布层，设置在该第一有源层和第二有源层中的至少一个有源层上并连接到该贯穿电极；以及
该再分布层上的衬垫。
24.一种制造半导体封装体的方法，该方法包括：
提供第一半导体芯片，该第一半导体芯片包括第一基板和第一有源层，该第一基板具有彼此相反的第一顶表面和第一底表面，该第一有源层设置在该第一顶表面上；
提供第二半导体芯片，该第二半导体芯片包括第二基板和第二有源层，该第二基板具有彼此相反的第二顶表面和第二底表面，该第二有源层设置在该第二顶表面上；
将该第一半导体芯片接合到该第二半导体芯片使得该第一底表面直接接触该第二底表面；
将该第一半导体芯片电连接到该第二半导体芯片以形成双层结构半导体芯片；以及
在基板上安装该双层结构半导体芯片。
25.权利要求24的方法，还包括在该双层结构半导体芯片上堆叠至少一个附加双层结构半导体芯片。
26.权利要求24的方法，其中将该第一半导体芯片接合到该第二半导体芯片包括：
活化该第一底表面和该第二底表面；以及
将活化的第一底表面贴附到活化的第二底表面。
27.权利要求26的方法，其中活化该第一底表面和该第二底表面包括辐射等离子体到该第一底表面和该第二底表面上。
28.权利要求26的方法，其中活化该第一底表面和该第二底表面包括对该第一底表面和该第二底表面施加离子碰撞。
29.权利要求26的方法，其中活化该第一底表面和该第二底表面包括辐射自由基到该第一底表面和该第二底表面上。
30.权利要求24的方法，其中将该第一半导体芯片电连接到该第二半导体芯片包括形成穿透该第一半导体芯片和该第二半导体芯片的该贯穿电极。
31.权利要求30的方法，其中在执行接合工艺之后形成穿透该第二半导体芯片的该贯穿电极。
32.权利要求31的方法，还包括在形成该贯穿电极之后，在该第一底表面和该第二底表面上分别形成第一突起和第二突起，
其中该第一突起形成为覆盖该贯穿电极的第一端，且该第二突起形成为覆盖该贯穿电极的第二端。
33.权利要求31的方法，在形成该贯穿电极之后，还包括：
在该第一有源层和该第二有源层中的一个有源层上形成再分布层，该再分布层连接到该贯穿电极；以及
在该第一有源层和该第二有源层中的另一有源层上形成突起，该突起连接到该贯穿电极。
34.权利要求31的方法，还包括：
在该第一有源层和该第二有源层中的至少一个有源层上形成再分布层，该再分布层连接到该贯穿电极；以及
在该再分布层上形成衬垫。
35.一种系统级封装体包括：
基板；
基板上的第一芯片；以及
具有双层结构的第二芯片，与该基板相反地设置在该第一芯片上，
其中该第二芯片包括：
第一半导体芯片，包括第一基板和第一有源层，该第一基板具有彼此相反的第一顶表面和第一底表面，该第一有源层设置在该第一顶表面上；以及
第二半导体芯片，包括第二基板和第二有源层，该第二基板具有彼此相反的第二顶表面和第二底表面，该第二有源层设置在第二顶表面上，
其中该第一底表面直接接触该第二底表面。
36.一种系统级封装体包括：
第一芯片；以及
具有双层结构的第二芯片，
其中该第二芯片包括：
第一半导体芯片，包括具有第一底表面的第一基板；以及
第二半导体芯片，包括具有第二底表面的第二基板，
其中该第一底表面直接接触该第二底表面，且其中该第一芯片和该第二芯片设置在基板的不同区域中，并且其中该第一芯片和该第二芯片配置为电连接到该基板。
37.一种嵌入封装体包括：
双层结构半导体芯片，包括：
第一半导体芯片，包括具有第一底表面的第一基板；以及
第二半导体芯片，包括具有第二底表面的第二基板，
其中该第一底表面直接接触该第二底表面且该第一半导体芯片和该第二半导体芯片的每个包括突起，该突起配置为电连接到再分布层。
CN2012103951175A 2011-08-08 2012-08-08 半导体芯片、封装体以及制造半导体芯片和封装体的方法 Pending CN102956616A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2011-0078757 2011-08-08
KR20110078757A KR20130016682A (ko) 2011-08-08 2011-08-08 듀얼 레이어 구조의 반도체칩과 듀얼 레이어 구조의 반도체칩을 갖는 패키지들 및 그 제조방법

Publications (1)

Publication Number Publication Date
CN102956616A true CN102956616A (zh) 2013-03-06

Family

ID=47677028

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2012103951175A Pending CN102956616A (zh) 2011-08-08 2012-08-08 半导体芯片、封装体以及制造半导体芯片和封装体的方法

Country Status (3)

Country Link
US (2) US9064862B2 (zh)
KR (1) KR20130016682A (zh)
CN (1) CN102956616A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104253056A (zh) * 2013-06-27 2014-12-31 三星电子株式会社 具有穿通电极的半导体封装及其制造方法
US20230060520A1 (en) * 2021-08-27 2023-03-02 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and semiconductor device

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9721872B1 (en) * 2011-02-18 2017-08-01 Amkor Technology, Inc. Methods and structures for increasing the allowable die size in TMV packages
KR101366461B1 (ko) 2012-11-20 2014-02-26 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
US9799592B2 (en) 2013-11-19 2017-10-24 Amkor Technology, Inc. Semicondutor device with through-silicon via-less deep wells
GB201311834D0 (en) * 2013-07-02 2013-08-14 Qinetiq Ltd Electronic hardware assembly
KR101607981B1 (ko) 2013-11-04 2016-03-31 앰코 테크놀로지 코리아 주식회사 반도체 패키지용 인터포저 및 이의 제조 방법, 제조된 인터포저를 이용한 반도체 패키지
SG11201603148VA (en) 2014-12-18 2016-07-28 Ev Group E Thallner Gmbh Method for bonding substrates
JP6165127B2 (ja) * 2014-12-22 2017-07-19 三菱重工工作機械株式会社 半導体装置及び半導体装置の製造方法
KR102389772B1 (ko) * 2015-12-03 2022-04-21 삼성전자주식회사 반도체 장치 및 이의 제조 방법
US9960328B2 (en) 2016-09-06 2018-05-01 Amkor Technology, Inc. Semiconductor device and manufacturing method thereof
KR20210007457A (ko) 2019-07-11 2021-01-20 삼성전자주식회사 반도체 패키지
KR20220120631A (ko) 2019-12-23 2022-08-30 인벤사스 본딩 테크놀로지스 인코포레이티드 결합형 구조체를 위한 전기적 리던던시
US11721653B2 (en) 2019-12-23 2023-08-08 Adeia Semiconductor Bonding Technologies Inc. Circuitry for electrical redundancy in bonded structures
CN112864148A (zh) * 2021-01-19 2021-05-28 深圳市洁简达创新科技有限公司 一种调整焊盘高度的led显示屏模块和封装方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1217323A (en) * 1967-01-28 1970-12-31 Emi Ltd A method of interconnecting integrated circuits and interconnected circuits so produced
US5479703A (en) * 1992-12-23 1996-01-02 International Business Machines Corporation Method of making a printed circuit board or card
WO2004105134A1 (en) * 2003-05-20 2004-12-02 Infineon Technologies Ag An integrated circuit package
WO2004112128A2 (en) * 2003-06-09 2004-12-23 Staktek Group, L.P. Low profile stacking system and method
US20070248801A1 (en) * 2005-07-01 2007-10-25 Murata Manufacturing Co., Ltd. Multilayer ceramic substrate, method for producing same, and composite green sheet for forming multilayer ceramic substrate
CN101687277A (zh) * 2007-06-18 2010-03-31 精工爱普生株式会社 硅基材的接合方法、液滴喷头、液滴喷出装置及电子器件
US20100140801A1 (en) * 2008-12-10 2010-06-10 Elpida Memory, Inc. Device
CN102047402A (zh) * 2008-06-02 2011-05-04 Nxp股份有限公司 一种电子器件制造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4866505A (en) * 1986-03-19 1989-09-12 Analog Devices, Inc. Aluminum-backed wafer and chip
US5090609A (en) * 1989-04-28 1992-02-25 Hitachi, Ltd. Method of bonding metals, and method and apparatus for producing semiconductor integrated circuit device using said method of bonding metals
FR2718571B1 (fr) * 1994-04-08 1996-05-15 Thomson Csf Composant hybride semiconducteur.
JP2000049184A (ja) * 1998-05-27 2000-02-18 Hitachi Ltd 半導体装置およびその製造方法
US6355980B1 (en) * 1999-07-15 2002-03-12 Nanoamp Solutions Inc. Dual die memory
KR100394808B1 (ko) * 2001-07-19 2003-08-14 삼성전자주식회사 웨이퍼 레벨 적층 칩 패키지 및 그 제조 방법
JP3660279B2 (ja) * 2001-07-23 2005-06-15 株式会社日立製作所 試料イオン化装置及び質量分析計
TWI344694B (en) * 2007-08-06 2011-07-01 Siliconware Precision Industries Co Ltd Sensor-type package and method for fabricating the same
US8044497B2 (en) * 2007-09-10 2011-10-25 Intel Corporation Stacked die package
US20100194674A1 (en) * 2007-12-14 2010-08-05 Yusuke Nishihara Liquid crystal display device
KR101026488B1 (ko) * 2009-08-10 2011-04-01 주식회사 하이닉스반도체 반도체 패키지

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1217323A (en) * 1967-01-28 1970-12-31 Emi Ltd A method of interconnecting integrated circuits and interconnected circuits so produced
US5479703A (en) * 1992-12-23 1996-01-02 International Business Machines Corporation Method of making a printed circuit board or card
WO2004105134A1 (en) * 2003-05-20 2004-12-02 Infineon Technologies Ag An integrated circuit package
WO2004112128A2 (en) * 2003-06-09 2004-12-23 Staktek Group, L.P. Low profile stacking system and method
US20070248801A1 (en) * 2005-07-01 2007-10-25 Murata Manufacturing Co., Ltd. Multilayer ceramic substrate, method for producing same, and composite green sheet for forming multilayer ceramic substrate
CN101687277A (zh) * 2007-06-18 2010-03-31 精工爱普生株式会社 硅基材的接合方法、液滴喷头、液滴喷出装置及电子器件
CN102047402A (zh) * 2008-06-02 2011-05-04 Nxp股份有限公司 一种电子器件制造方法
US20100140801A1 (en) * 2008-12-10 2010-06-10 Elpida Memory, Inc. Device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104253056A (zh) * 2013-06-27 2014-12-31 三星电子株式会社 具有穿通电极的半导体封装及其制造方法
US9853012B2 (en) 2013-06-27 2017-12-26 Samsung Electronics Co., Ltd. Semiconductor packages having through electrodes and methods of fabricating the same
CN104253056B (zh) * 2013-06-27 2018-01-30 三星电子株式会社 具有穿通电极的半导体封装及其制造方法
US20230060520A1 (en) * 2021-08-27 2023-03-02 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and semiconductor device

Also Published As

Publication number Publication date
US20130037942A1 (en) 2013-02-14
US20150249075A1 (en) 2015-09-03
KR20130016682A (ko) 2013-02-18
US9064862B2 (en) 2015-06-23

Similar Documents

Publication Publication Date Title
CN102956616A (zh) 半导体芯片、封装体以及制造半导体芯片和封装体的方法
KR100865125B1 (ko) 반도체 패키지 및 그 제조방법
CN105428337B (zh) 半导体封装及其制造方法
US9698080B2 (en) Conductor structure for three-dimensional semiconductor device
JP4742079B2 (ja) ウェハレベルのシステムインパッケージ及びその製造方法
US8143710B2 (en) Wafer-level chip-on-chip package, package on package, and methods of manufacturing the same
TWI543272B (zh) 具有基底穿孔（ｔｓｖ）中介層之半導體封裝以及製造該半導體封裝的方法
US20140319668A1 (en) High thermal performance 3d package on package structure
US20120193779A1 (en) Semiconductor device and method of fabricating the same
US11145637B2 (en) Semiconductor package including a substrate having two silicon layers formed on each other
CN103782381A (zh) 包括在衬底上的管芯以及在管芯上具有开窗的散热器的电子组件
US11658148B2 (en) Semiconductor package and a method for manufacturing the same
US20120146216A1 (en) Semiconductor package and fabrication method thereof
US11862571B2 (en) Semiconductor package
CN110828447B (zh) 半导体封装件及其制造方法
KR20170045789A (ko) 반도체 소자
CN112038305A (zh) 一种多芯片超薄扇出型封装结构及其封装方法
US11532591B2 (en) Semiconductor package and method of fabricating the same
CN103050455A (zh) 堆叠封装结构
KR101450761B1 (ko) 반도체 패키지, 적층형 반도체 패키지 및 반도체 패키지의 제조방법
KR100983471B1 (ko) 반도체 장치 및 그 제조 방법
JP2006229163A (ja) 積層型半導体装置
CN117855159A (zh) 堆叠封装结构及制造堆叠封装结构方法
JP2023183142A (ja) 半導体装置および半導体装置の製造方法
KR20160149733A (ko) 칩 내장형 인쇄회로기판 및 그 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20130306

WD01 Invention patent application deemed withdrawn after publication