JP2006229163A - 積層型半導体装置 - Google Patents
積層型半導体装置 Download PDFInfo
- Publication number
- JP2006229163A JP2006229163A JP2005044619A JP2005044619A JP2006229163A JP 2006229163 A JP2006229163 A JP 2006229163A JP 2005044619 A JP2005044619 A JP 2005044619A JP 2005044619 A JP2005044619 A JP 2005044619A JP 2006229163 A JP2006229163 A JP 2006229163A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- semiconductor element
- semiconductor elements
- stacked
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
【課題】 半導体素子を多段積層した構成において半導体素子からの放熱を良くする。
【解決手段】 各半導体素子1−a、1−b、1−cは、スルーホール7−a、7−b、7−cにより電気的に接続されている。また、各半導体素子は熱伝導性接着剤6を介し積層されている。回路基板4の半導体素子搭載面側は封止樹脂5で封止されている。また、上段の半導体素子1−cの回路面9−cとは反対側の面に熱伝導接着剤6を介して半導体素子投影面積より大きい金属製の放熱板8が搭載されている。
【選択図】 図2
【解決手段】 各半導体素子1−a、1−b、1−cは、スルーホール7−a、7−b、7−cにより電気的に接続されている。また、各半導体素子は熱伝導性接着剤6を介し積層されている。回路基板4の半導体素子搭載面側は封止樹脂5で封止されている。また、上段の半導体素子1−cの回路面9−cとは反対側の面に熱伝導接着剤6を介して半導体素子投影面積より大きい金属製の放熱板8が搭載されている。
【選択図】 図2
Description
本発明は、積層型半導体装置に関し、特に、自動車用電子制御装置で用いられる車載用積層型半導体装置に関する。
半導体装置、特に、自動車用電子制御装置では、高機能化・小型化が要求される。そのため、自動車用電子制御装置に搭載する半導体装置では、メモリやマイコンなどをワンパッケージ化して、付加価値を高めるとともに実装面積を縮小するシステム・イン・パッケージの開発が盛んになっている。さらに、多層回路基板に機能の異なる複数のチップを二次元的に(基板面内の異なるエリアに)配置するだけでなく、三次元的に(基板面の法線方向に)積層する構造も提案されている。
さらに、自動車用電子制御装置の高機能化・小型化に伴い、半導体装置の発熱量および発熱密度が大きくなっているため、放熱構造の高性能化に関する要求が高まっている。
例えば、第1の半導体素子と第2の半導体素子との2つの半導体素子が、これら半導体素子の回路面を多層回路基板の一面に対向するように配置され、これら第1及び第2の半導体素子の回路面とは反対側の面に、その回路面が対向するように第3の半導体素子が配置され、第3の半導体素子と多層回路基板とを電気的に接続する手段と、第3の半導体素子の回路面とは反対側の面に接触し、樹脂封止面から露出する放熱板を有する半導体装置が提案されている(特許文献1参照))。
しかしながら、さらに放熱構造の高効率化の要請が高まってきている。
本発明は、自動車用電子制御装置で用いられる小型軽量かつ高機能な積層型半導体装置における放熱構造の高効率化を目的とする。
本発明に係る車載用積層型半導体装置は、各半導体素子間をスルーホールにより電気的に接続する高密度実装構造と露出型の放熱板を用いる高放熱構造を有する積層型半導体装置を提供するものである。
すなわち、本発明の一観点によれば、それぞれの主面に回路と電極パッドとが形成されている複数の半導体素子と、該複数の半導体素子を前記主面の法線方向にある距離をあけて支持する支持部であって、前記複数の半導体素子間に充填される熱伝導性材料を含む支持部と、前記複数の半導体素子のうちの異なる半導体素子に形成されている電極パッド間に形成されるスルーホール及び該スルーホール内に充填される熱伝導性の電導プラグと、前記主面が向く側と反対方向であって積層された前記複数の半導体素子側に設けられた放熱板とを有する積層型半導体装置が提供される。
上記構成によれば、複数の半導体素子においてそれぞれ発生する熱をスルーホールを介して放熱板から外部に逃がす際の効率が良くなる。
本発明の積層型半導体装置により以下の効果が得られる。半導体素子および放熱板を熱伝導接着剤を介し積層することで、熱を効率良く拡散でき、半導体素子と回路基板間のはんだバンプ及び外部端子の熱疲労破壊を低減することができる。また、半導体素子の回路面は半導体素子周辺部よりも低い位置に形成されているため、半導体素子の回路面を傷付けることなく積層することが可能となる。さらに、回路基板にシリコン基板を用いることで、パターンを明細化することができ、より高密度実装が可能となる。さらに、シリコンは高放熱性であることから、パワー系の電子部品が実装可能となる。
本明細書において、半導体素子とは、一般的には半導体チップと称されており、1枚のチップ基板から構成されているものを指す。半導体装置における集積化の方法としては、基板面内方向に多数の機能を集積化するのが一般的であるが、本明細書における集積化の手法は、複数の半導体チップを縦積みしていく手法に関するものである。
本実施の形態による車載用積層型半導体装置においては、発熱量の大きな半導体素子が上部に配置されるように、例えば、第1、第2、第3の半導体素子を、熱伝導接着剤を介し積層配置する。第1、第2、第3の半導体素子と、回路基板とはスルーホールにより接続することを特徴とする。樹脂封止後、熱伝導接着剤を介し放熱板を搭載することにより、半導体素子の熱を半導体装置外部へ効率良く放熱させることができる。
以下、本発明の実施の形態により車載用積層型半導体装置について、図面を参照しつつ説明を行う。まず、本実施の形態による車載用積層型半導体装置の一例について説明する。図1は、本実施の形態による車載用積層型半導体装置の一例を示す機能ブロック図である。
図1に示すように、本実施の形態による車載用積層型半導体装置は、自動車における一般的なコントロールユニットの一構成例を示す図である。図1に示すように、コントロールユニット101は、マイコン(CPU)102と、EEPROM IC103と、電源回路104と、ドライバ回路105と、を含んで構成され、外部又は内蔵のセンサ106及び負荷107等を制御する。上記第1から第3までの半導体素子が、例えば、図1に示すマイコン102と、ドライバ回路105と、EEPROM103と、に対応する。
図2は、本発明の第1の実施の形態による車載用積層型半導体装置の断面構造を示す図である。図2に示すように、本実施の形態による車載用積層型積層半導体装置は、第1から第3までの半導体素子1−a、1−b、1−cを後述のように順次に積層するようにする。図2に示すように、本実施の形態による車載用積層型半導体装置は、基本的に、それぞれの主面に半導体集積回路や電極パッドなどが形成されている第1から第3までの半導体素子(チップ)1−a〜cまでを、ある距離を置いて縦方向に順次積層した積層構造を有している。これらの半導体素子1−a〜cまでのそれぞれの間は、熱伝導性の良好な接着剤が充填されている。さらに、上記積層構造の積層方向の一方側に、半導体素子の主面と略平行に回路基板4が配置され、積層方向の他方側に放熱板8が配置されている。さらに、積層構造の側面側には封止樹脂5が設けられている。
より詳細には、半導体素子1−aは、その主面に形成され図2では紙面下側(回路基板4側)に向けて配置されている電極パッド9−cに接して形成されているはんだバンプ3−aにより、回路基板4の下面側に形成される外部端子3-bと電気的に接続されている。
第1の半導体素子1−aと回路基板4との間には封止樹脂5が充填されている。第2の半導体素子1−bは、熱伝導性接着剤6を介して第1の半導体素子1−a上に搭載されている。半導体素子1−bはスルーホール7−aにより、半導体素子1−aと電気的に接続されている。第3の半導体素子1−cも、第2の半導体素子1−bと同様に、熱伝導接着剤6を介して第2の半導体素子1−b上に搭載されている。
ここで、第3の半導体素子1−cは、例えば、スルーホール7−b、7−c及びスルーホール7−b、7−cを充填する熱導電性も高い導電性プラグにより、それぞれ第1の半導体素子1−a、第2の半導体素子1−bと、の電極パッド同士が電気的に接続されている。
回路基板4の半導体素子搭載面側(紙面上側)は封止樹脂5で封止されており、第1から第3までの半導体素子1−a、1−b、1−cを保護している。また、第3の半導体素子1−cの回路面9−aとは反対側の面に熱伝導接着剤6を介して半導体素子投影面積より大きい面積を有する金属製の放熱板8を搭載し、略箱体上の一体構造を構成している。このような構造により、半導体素子に基づく機能を高集積化するとともに、コンパクトでありながら、第1から第3までの半導体素子1−a、1−b、1−cから発生する熱を効率良く外部へ放熱することができる。
尚、好適な例では、第1の半導体素子1−aはEEPROM IC103であり、第2の半導体素子1−bは電源回路104であり、第3の半導体素子1−cはCPU(マイコン)である。このように、発熱量の大きい半導体素子の方を上段(放熱板8)側に配置するのがより好ましい。また、回路基板4はシリコン基板であるのが一般的であるが、SOIやSiCなどでも良い。
図3は、本実施の形態による車載用積層型半導体装置の製造方法を示す図である。図3(A)に示すように、まず、第1から第3までのぞれぞれの半導体素子1−a、1−b、1−cを製造する。この際、図2(A)に示す例では、外周部に対して内側領域に半導体集積回路が形成され、その一部としてパッド電極9-a,b,cが形成される。
このようにして作成した半導体素子1−a、1−b、1−cを、パッド電極9-a,b,cを上側にして熱伝導接着剤6により接着する。この際、第3の半導体素子1−cと第2の半導体素子1−bとを接着する際には、第3の半導体素子1−cと第2の半導体素子1−bとの間のスルーホール又は第3の半導体素子1−cと第1の半導体素子1−aとの間のスルーホールを形成すべき箇所には、熱伝導性接着剤6により半導体素子を接着する前に予めスルーホールを形成し、導電性プラグにより電極パッド間を電気的に接続しておく。次いで、第2の半導体素子1−bと第1の半導体素子1−aとを接着した後、第2の半導体素子1−bと第1の半導体素子1−aとの間のスルーホールを形成すべき箇所に、熱伝導性接着剤6により半導体素子を接着した後にスルーホールを形成し、導電性プラグにより電極パッドを接続する。尚、スルーホールはエッチングなどにより、それぞれの半導体素子を貫通するように行われる。
次いで、図3(B)の状態から、上下を反転させて、半導体素子1−aの下面(集積回路が形成されている側の面)に、バンプ3−aを形成することにより図3(C)に示す状態となる。次いで、シリコン基板である回路基板4をバンプ3−aにより、図3(C)の第1の構造に接着させる。次に、図3(E)に示すように、図3(D)に示す第1の構造を収容できる容器X内に上記構造を収容した状態で、上記構造の側面と下面(バンプ3−a間の隙間)とに、封止樹脂5を形成する(図4参照)。図4は、図3(E)の状態を上方から見た図であり、第3の半導体素子1−cを含む第1の構造が容器X内に隙間を開けて収容され、この隙間内に封止樹脂5が充填される。次いで、容器Xから内部に形成された第2の構造を取り出す。
次いで、図2(F)に示すように、第2の構造の上面(第3の半導体素子側)に熱伝導性接着剤6を介して放熱板8を形成する。次いで、回路基板4の下面にバンプ3−bを形成する。
以上により、図2に示す構造を製造することができる。以上に説明したように、本実施の形態による車載用積層型半導体装置によれば、半導体素子1−a〜cまでと、放熱板8とを、熱伝導接着剤6を介して積層し、半導体素子間をスルーホール及びその中に埋められた導電性プラグにより伝達することができるため、半導体素子間における熱伝達がスムーズになり、半導体素子において発生した熱を外部に逃がしやすくなるという利点がある。すなわち、半導体素子1−a〜cから出る熱を効率良く拡散することができ、半導体素子1−a〜cと回路基板4間のはんだバンプ3−a及び外部端子の熱疲労破壊を低減することができる。
次に、本発明の第2の実施の形態による車載用積層半型導体装置について図面を参照しつつ説明を行う。図5は、本実施の形態による車載用積層型半導体装置の構成例を示す断面図である。図6は、本実施の形態による車載用積層型半導体装置の製造工程の一部を示す図である。図5に示す構成と図2に示す構成とは、以下の点で異なっている。すなわち、回路基板4の半導体素子搭載面側は封止樹脂5で封止されており、第1から第3までの半導体素子1−a、1−b、1−cを保護している。ここで、本実施の形態による車載用積層型半導体装置においては、第3の半導体素子1−cの放熱板8側の面よりも封止樹脂5の放熱板8側の面を高くしている点に特徴がある。かかる構造は、図6(A)に示すように、図3(E)に対応する工程において、容器Xの上面における高さを、第3の半導体素子1−cの放熱板8側の高さよりも高く配置しておく(積層構造(d)は図3の(D)に示す積層構造に相当する)。そして、例えば、dの高さの違いに相当する分の厚さを有する板体Yを設置した状態で封止樹脂5を充填する。その後に、板体Yを除去する。これにより、積層構造(d)の上を封止樹脂5の上面よりも低くすることができ、クリアランスを設けることができる。このように、第3の半導体素子1−cの上面よりも樹脂封止面を高くすることで、樹脂封止工程時の機械的圧力による半導体素子の破損を低減できる。次いで、図6(B)に示すように、第3の半導体素子1−cの回路面9−cとは反対側の面に熱伝導接着剤6を介して半導体素子投影面積より大きい金属製の放熱板8を搭載し、第1から第3までの半導体素子1−a、1−b、1−cの熱を外部へ放熱する。この際も、図5に示すように、積層されている第1から第3までの半導体素子1−a、1−b、1−cを縦方向に接続するスルーホールと導電性プラグとにより、半導体素子1−a、1−b、1−c間の熱を良く伝えることで、外部に熱を逃がしやすくすることができる。
尚、好適な実施形態では、発熱量の大きい半導体素子を上段に配置することがより好ましい。
上述した各実施の形態は例示であり、本発明の範囲をそれらの実施形態にのみ限定する趣旨ではない。当業者は、本発明の要旨を逸脱することなしに、他の様々な態様で本発明を実施することができる。
1−a 第1の半導体素子
1−b 第2の半導体素子
1−c 第3の半導体素子
2−a 接続パッド
2−b 接続パッド
3−a はんだバンプ
3−b 外部端子
4 回路基板
5 封止樹脂
6 熱伝導性接着剤
7−a スルーホール
7−b スルーホール
7−c スルーホール
8 放熱板
9−a 回路パターン
9−b 回路パターン
9−c 回路パターン
1−b 第2の半導体素子
1−c 第3の半導体素子
2−a 接続パッド
2−b 接続パッド
3−a はんだバンプ
3−b 外部端子
4 回路基板
5 封止樹脂
6 熱伝導性接着剤
7−a スルーホール
7−b スルーホール
7−c スルーホール
8 放熱板
9−a 回路パターン
9−b 回路パターン
9−c 回路パターン
Claims (6)
- それぞれの主面に回路と電極パッドとが形成されている複数の半導体素子と、
該複数の半導体素子を前記主面の法線方向にある距離をあけて支持する支持部であって、前記複数の半導体素子間に充填される熱伝導性材料を含む支持部と、
前記複数の半導体素子のうちの異なる半導体素子に形成されている電極パッド間に形成されるスルーホール及び該スルーホール内に充填される熱伝導性の電導プラグと、
前記主面が向く側と反対方向であって積層された前記複数の半導体素子側に設けられた放熱板と
を有する積層型半導体装置。 - 前記支持部は、積層された前記半導体素子の側面を支持する支持体を有することを特徴とする請求項1に記載の積層型半導体素子。
- 前記支持体の前記主面とは反対側の面の位置を前記複数の半導体素子の前記主面とは反対側の最上面よりも高くしたことを特徴とする請求項1又は2に記載の積層型半導体素子。
- さらに、前記主面側に設けられ前記複数の半導体素子の内の前記主面側の半導体素子と直接又は間接に接続され外部端子を有する回路基板を有することを特徴とする請求項1から3までのいずれか1項に記載の積層型半導体装置。
- 前記半導体素子において、回路面が形成されている面の周囲に凸状上部が形成されていることを特徴とする請求項1から4までのいずれか1項に記載の積層型半導体装置。
- 前記複数の半導体素子において、前記主面側からその反対側に向けて、消費電力の大きな半導体素子が配置されていることを特徴とする請求項1から5までのいずれか1項に記載の積層型半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005044619A JP2006229163A (ja) | 2005-02-21 | 2005-02-21 | 積層型半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005044619A JP2006229163A (ja) | 2005-02-21 | 2005-02-21 | 積層型半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006229163A true JP2006229163A (ja) | 2006-08-31 |
Family
ID=36990218
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005044619A Pending JP2006229163A (ja) | 2005-02-21 | 2005-02-21 | 積層型半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006229163A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100836642B1 (ko) * | 2007-03-07 | 2008-06-10 | 삼성전기주식회사 | 전자 패키지 및 그 제조방법 |
DE102008044986A1 (de) * | 2008-08-29 | 2010-03-04 | Advanced Micro Devices, Inc., Sunnyvale | Ein 3-D-integriertes Schaltungsbauelement mit einer internen Wärmeverteilungsfunktion |
US8816509B2 (en) | 2012-01-27 | 2014-08-26 | Samsung Electronics Co., Ltd. | Semiconductor package including underfill layers |
-
2005
- 2005-02-21 JP JP2005044619A patent/JP2006229163A/ja active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100836642B1 (ko) * | 2007-03-07 | 2008-06-10 | 삼성전기주식회사 | 전자 패키지 및 그 제조방법 |
DE102008044986A1 (de) * | 2008-08-29 | 2010-03-04 | Advanced Micro Devices, Inc., Sunnyvale | Ein 3-D-integriertes Schaltungsbauelement mit einer internen Wärmeverteilungsfunktion |
US8080866B2 (en) | 2008-08-29 | 2011-12-20 | Globalfoundries Inc. | 3-D integrated semiconductor device comprising intermediate heat spreading capabilities |
US9318468B2 (en) | 2008-08-29 | 2016-04-19 | Globalfoundries Inc. | 3-D integrated semiconductor device comprising intermediate heat spreading capabilities |
US10014279B2 (en) | 2008-08-29 | 2018-07-03 | Globalfoundries Inc. | Methods of forming 3-D integrated semiconductor devices having intermediate heat spreading capabilities |
US8816509B2 (en) | 2012-01-27 | 2014-08-26 | Samsung Electronics Co., Ltd. | Semiconductor package including underfill layers |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP3373331B1 (en) | Semiconductor package with stiffener ring | |
KR100865125B1 (ko) | 반도체 패키지 및 그 제조방법 | |
US8970029B2 (en) | Thermally enhanced heat spreader for flip chip packaging | |
JP3655242B2 (ja) | 半導体パッケージ及び半導体実装装置 | |
US7829995B2 (en) | Semiconductor device and method of fabrication | |
US9721868B2 (en) | Three dimensional integrated circuit (3DIC) having a thermally enhanced heat spreader embedded in a substrate | |
US7960843B2 (en) | Chip arrangement and method of manufacturing a chip arrangement | |
KR102005313B1 (ko) | 반도체 장치 | |
US7928590B2 (en) | Integrated circuit package with a heat dissipation device | |
TWI711351B (zh) | 印刷電路板以及包含該電路板的半導體封裝 | |
US20150221625A1 (en) | Semiconductor package having a dissipating plate | |
JP6550140B2 (ja) | アンダーフィル収容キャビティを伴う半導体デバイス・アセンブリ | |
CN104882422A (zh) | 堆叠封装结构 | |
JP2006210892A (ja) | 半導体装置 | |
CN102956616A (zh) | 半导体芯片、封装体以及制造半导体芯片和封装体的方法 | |
JP2005244143A (ja) | 半導体装置 | |
KR20080103660A (ko) | 웨이퍼 레벨 시스템 인 패키지 및 그 제조 방법 | |
JPWO2012107972A1 (ja) | 半導体装置 | |
US20100290193A1 (en) | Stacked-chip packaging structure and fabrication method thereof | |
CN106057747A (zh) | 包括散热器的半导体封装件及其制造方法 | |
JP2010073851A (ja) | 半導体装置 | |
KR20150125814A (ko) | 반도체 패키지 장치 | |
US20130068509A1 (en) | Method and apparatus for connecting inlaid chip into printed circuit board | |
JP2003324183A (ja) | 半導体装置 | |
JP3968703B2 (ja) | リードレスパッケージおよび半導体装置 |