JP2023183142A - 半導体装置および半導体装置の製造方法 - Google Patents

半導体装置および半導体装置の製造方法 Download PDF

Info

Publication number
JP2023183142A
JP2023183142A JP2022096612A JP2022096612A JP2023183142A JP 2023183142 A JP2023183142 A JP 2023183142A JP 2022096612 A JP2022096612 A JP 2022096612A JP 2022096612 A JP2022096612 A JP 2022096612A JP 2023183142 A JP2023183142 A JP 2023183142A
Authority
JP
Japan
Prior art keywords
semiconductor device
wiring board
chip
semiconductor
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022096612A
Other languages
English (en)
Inventor
雄一 佐野
Yuichi Sano
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Kioxia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kioxia Corp filed Critical Kioxia Corp
Priority to JP2022096612A priority Critical patent/JP2023183142A/ja
Priority to TW112105463A priority patent/TWI832703B/zh
Priority to CN202310161377.4A priority patent/CN117238911A/zh
Priority to US18/177,962 priority patent/US20230411239A1/en
Publication of JP2023183142A publication Critical patent/JP2023183142A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/165—Containers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B80/00—Assemblies of multiple devices comprising at least one memory device covered by this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08123—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting directly to at least two bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08151—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/08221—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/08225—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06506—Wire or wire-like electrical connections between devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06575—Auxiliary carrier between devices, the carrier having no electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H01L2225/06586—Housing with external bump or bump-like connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06589—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/182—Disposition

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】高い信頼性を有する半導体装置を提供する。【解決手段】半導体装置１００は、配線基板１と、配線基板の上方に設けられ、配線基板に電気的に接続された接続端子３１を有する表面３ａと、表面３ａの反対側の表面３ｂと、を有する第１の半導体チップ３と、配線基板の上方に設けられ、第２の半導体チップ２０を含むチップ積層体２と、第１の半導体チップ及びチップ積層体を覆い、樹脂を含有する封止絶縁体５と、封止絶縁体と表面３ｂとの間に設けられ、配線基板の面内方向にある第１方向に沿って延在する下板４１及び配線基板の面内方向と第１方向とに垂直な方向を第２方向としたとき、下板４１の第１方向側の端部から第２方向に沿って延在する側板４２を有し、樹脂の熱伝導率よりも高い熱伝導率を有する熱伝導体と、を具備する。【選択図】図２

Description

本発明の実施形態は、半導体装置に関する。
ＮＡＮＤ型フラッシュメモリ等の半導体装置は、配線基板上に積層された複数の半導体チップを具備する。
米国特許１０２７６５４４号明細書
実施形態において解決しようとする課題の一つは、高い信頼性を有する半導体装置を提供することである。
実施形態の半導体装置は、配線基板と、配線基板の上方に設けられ、配線基板に電気的に接続された接続端子を有する第１の表面と、第１の表面の反対側の第２の表面と、を有する第１の半導体チップと、配線基板の上方に設けられ、第２の半導体チップを含むチップ積層体と、第１の半導体チップおよびチップ積層体を覆い、樹脂を含有する封止絶縁体と、封止絶縁体と第２の表面との間に設けられ、配線基板の面内方向にある第１方向に沿って延在する第１の領域と、配線基板の面内方向と第１方向とに垂直な方向を第２方向としたとき、第１の領域の第１方向側の端部から第２方向に沿って延在する第２の領域と、を有し、樹脂の熱伝導率よりも高い熱伝導率を有する熱伝導体と、を具備する。
半導体装置の第１の構造例を示す模式図である。 半導体装置の第１の構造例を示す模式図である。 半導体装置の第１の構造例を示す模式図である。 半導体装置の第１の構造例を示す模式図である。 半導体装置の第２の構造例を説明するための模式図である。 半導体装置の第２の構造例を説明するための模式図である。 半導体装置の第２の構造例を説明するための模式図である。 半導体装置の第２の構造例を説明するための模式図である。 半導体装置の第１の構造例の変形例を示す模式図である。 半導体装置の第１の構造例の変形例を示す模式図である。 半導体装置の第２の構造例の変形例を説明するための模式図である。 半導体装置の第２の構造例の変形例を説明するための模式図である。 半導体装置の第１の構造例の別の変形例を示す模式図である。 半導体装置の第２の構造例の別の変形例を示す模式図である。 半導体装置の第２の構造例の別の変形例を示す模式図である。 半導体装置の第２の構造例の別の変形例を示す模式図である。 半導体装置の製造方法の例を説明するためのフローチャートである。 半導体チップ３形成工程Ｓ１を説明するための模式図である。 熱伝導体４形成工程Ｓ２を説明するための模式図である。 熱伝導体４形成工程Ｓ２を説明するための模式図である。 チップ積層体２形成工程Ｓ３を説明するための模式図である。 封止絶縁体５形成工程Ｓ４を説明するための模式図である。 封止絶縁体５形成工程Ｓ４を説明するための模式図である。 外部接続端子１１形成工程Ｓ５を説明するための模式図である。 研削工程Ｓ６を説明するための模式図である。 個片化工程Ｓ７を説明するための模式図である。 半導体装置の製造方法の変形例を説明するためのフローチャートである。 半導体チップ２０形成工程Ｓ８を説明するための模式図である。 断熱材７形成工程Ｓ９を説明するための模式図である。
以下、実施形態について、図面を参照して説明する。図面に記載された各構成要素の厚さと平面寸法との関係、各構成要素の厚さの比率等は現物と異なる場合がある。また、実施形態において、実質的に同一の構成要素には同一の符号を付し適宜説明を省略する。
本明細書において「接続する」とは、特に指定する場合を除き、物理的に接続することだけでなく、電気的または熱的に接続することも含む。
（第１の実施形態）
図１ないし図４は、半導体装置の第１の構造例を示す模式図である。図１ないし図４は、Ｘ軸と、Ｘ軸に垂直なＹ軸と、Ｘ軸およびＹ軸に垂直なＺ軸と、を示す。なお、Ｘ軸は、例えば配線基板１の表面１ｂに平行な方向であり、Ｙ軸は表面１ｂに平行であって且つＸ軸に垂直な方向であり、Ｚ軸は、表面１ｂに垂直な方向である。図１は、Ｚ軸方向から見た半導体装置の上面の一例を示す。図１は、便宜のため、一部の構成要素を図示しないまたは点線で図示する。図２は、Ｙ軸方向から見た半導体装置の側面の一例を示す。図３は、図１の線分Ａ１－Ａ２におけるＸ－Ｚ断面の一例を示す。図４は、図１の線分Ａ３－Ａ４におけるＹ－Ｚ断面の一例を示す。
半導体装置１００は、配線基板１と、チップ積層体２と、半導体チップ３と、熱伝導体４と、封止絶縁体５と、を具備する。
配線基板１は、表面１ａに設けられた複数の外部接続端子１１と、表面１ａの反対側の表面１ｂに設けられた複数の導電性パッド１２と、複数の導電性パッド１３と、を有する。配線基板１の例は、プリント配線板（ＰＷＢ）を含む。
外部接続端子１１は、例えば金、銅、はんだ等を用いて形成される。外部接続端子１１は、例えば、錫－銀系、錫－銀－銅系の鉛フリーはんだを用いて形成されてもよい。また、複数の金属材料の積層を用いて外部接続端子１１を形成してもよい。なお、図１は、導電性ボールを用いて形成された外部接続端子１１を図示している。
導電性パッド１２および導電性パッド１３は、配線基板１の内部配線を介して外部接続端子１１に接続される。導電性パッド１２および導電性パッド１３は、例えば銅、金、パラジウム、またはニッケル等の金属元素を含有する。例えば、電解めっき法または無電解めっき法等により上記材料を含むめっき膜を形成することにより導電性パッド１２および導電性パッド１３を形成してもよい。
チップ積層体２は、配線基板１の表面１ｂの上方に設けられる。チップ積層体２は、複数の半導体チップ２０を含む。半導体チップ２０の例は、メモリチップを含む。メモリチップとしては、不揮発性メモリチップまたは揮発性メモリチップを用いることができる。不揮発性メモリチップとしては、ＮＡＮＤメモリチップ、相変化メモリチップ、抵抗変化メモリチップ、強誘電体メモリチップ、磁気メモリチップ等を用いることができる。揮発性メモリチップとしては、ダイナミックランダムアクセスメモリ（ＤＲＡＭ）チップ等を用いることができる。
複数の半導体チップ２０は、接着層２１を介して配線基板１の表面１ｂの上方に順に積層される。接着層２１の例は、ダイアタッチフィルム（ＤＡＦ）を含む。図１ないし図４は、表面１ｂの上に互いに段々に積層された４つの半導体チップ２０を含む第１のチップ積層体と、第１のチップ積層体の上に互いに段々に積層された４つの半導体チップ２０を含む第２のチップ積層体と、表面１ｂの上に互いに段々に積層された４つの半導体チップ２０を含む第３のチップ積層体と、第３のチップ積層体の上に互いに段々に積層された４つの半導体チップ２０を含む第４のチップ積層体と、を示す。互いに段々に積層された複数の半導体チップ２０は、換言すると、互いに部分的に重畳する。なお、半導体チップ２０の数および積層構造は、図１ないし図４に示す数および積層構造に限定されない。
複数の半導体チップ２０のそれぞれは、図示しない複数の接続パッドを表面に有する。各接続パッドは、対応するボンディングワイヤ２２を介して各導電性パッド１２に接続される。ボンディングワイヤ２２は、例えば金、銀、銅、パラジウム等の金属元素を含有する。複数の半導体チップ２０の一つと他の一つは、例えば接着層２１を介して接着される。最下段の半導体チップ２０は、例えば接着層２１を介して表面１ｂまたはスペーサに接着されていてもよい。第２のチップ積層体および第４のチップ積層体の最下段の半導体チップ２０下の接着層２１は、他の接着層２１よりも厚く、第１のチップ積層体および第３のチップ積層体の最上段の半導体チップ２０に接続するボンディングワイヤ２２の一部が上記厚い接着層２１に埋め込まれている。なお、図２は、便宜のため、半導体チップ２０、接着層２１、およびボンディングワイヤ２２を点線で示す。
半導体チップ３は、配線基板１の表面１ｂの上方に設けられる。半導体装置の第１の構造例は、表面１ｂにおいて複数のチップ積層体２が半導体チップ３の周りに設けられる例を示す。半導体チップ３は、フリップチップボンディングにより配線基板１の導電性パッド１３に接合される。半導体チップ３は、接続端子３１を有する表面３ａと、表面３ａの反対側の表面３ｂと、を有する。接続端子３１は、配線基板１の導電性パッド１３に電気的に接続されている。
接続端子３１は、例えば金、銅、はんだ等を用いて形成される。接続端子３１は、例えば、錫－銀系、錫－銀－銅系の鉛フリーはんだを用いて形成されてもよい。また、複数の金属材料の積層を用いて接続端子３１を形成してもよい。なお、図１ないし図４では、導電性ボールを用いて接続端子３１を形成しているが、バンプを用いて接続端子３１を形成してもよい。
半導体チップ３の例は、メモリコントローラチップを含む。半導体チップ３は、配線基板１の表面１ｂに搭載され、配線基板１の内部配線を介して半導体チップ２０に電気的に接続される。半導体チップ３は、アンダーフィル樹脂３２を介して表面１ｂに設けられる。アンダーフィル樹脂３２の例は、エポキシ系熱硬化性樹脂である。半導体チップ２０がメモリチップであり、半導体チップ３がメモリコントローラチップである場合、半導体チップ３は、例えば半導体チップ２０に対するデータの書き込みおよびデータの読み出し等の動作を制御する。
熱伝導体４は、下板４１（第１の領域）と、側板４２（第２の領域）と、を有する。熱伝導体４は、接着層４４を介して半導体チップ３の表面３ｂに接着される。接着層４４の例は、ＤＡＦを含む。熱伝導体４は、チップ積層体２から離れて設けられる。熱伝導体４とチップ積層体２の間には封止絶縁体５のみが存在することが好ましいが、これに限定されない。Ｙ軸方向からみたとき、熱伝導体４の側板４２とチップ積層体２とが一部重なってもよい。図４は、下板４１の領域と側板４２の領域との界面を二点鎖線で示す。
下板４１は、Ｙ軸方向に沿って延在する略平板であり、封止絶縁体５と表面３ｂとの間に設けられ、下面が接着層４４に接する。下板４１のＹ軸方向（配線基板１の面内方向にある一方向に沿う方向）の端面（側面）４１ａは封止絶縁体５から露出している。側板４２は、下板４１のＹ軸方向の両端部において、Ｚ軸方向を向いた端面（上端面）４１ｂからＺ軸方向に沿って延在する平板である。すなわち、側板４２は、配線基板１の面内方向と下板４１のＹ軸方向に垂直な方向（Ｚ軸方向）に沿って延在する。したがって、側板４２は２枚存在する。ここで、下板４１のＹ軸方向の一方の端部の端面４１ｂのみから側板４２が延在してもよい。この場合、側板４２は１枚のみ存在する。側板４２は、Ｙ軸方向を向いた端面（側面）４２ａとＺ軸方向を向いた端面（上面）４２ｂとが封止絶縁体５から露出する。側板４２は、Ｚ軸方向の上側の端部において、図示しないヒートシンクに接していてもよい。下板４１のＹ軸方向に向いた端面４１ａは封止絶縁体５から露出していなくてもよい。側板４２のＹ軸方向の端面４２ａは封止絶縁体５から露出していなくてもよい。側板４２のＺ軸方向の端面４２ｂは封止絶縁体５から露出していなくてもよい。ヒートシンクは封止絶縁体５の上に形成されてもよい。封止絶縁体５の上面と側板４２の端面４２ｂとは略面一であってもよい。封止絶縁体５の側面と側板４２の端面４２ａとは略面一であってもよい。
熱伝導体４は、封止絶縁体５に含まれる樹脂の熱伝導率よりも高い熱伝導率を有する。熱伝導体４は、例えば銅等の金属を含有する材料を用いて形成される。熱伝導体４は、例えば予め所望の形状に加工された上記材料からなる部材を準備し、接着層４４を介して当該部材を半導体チップ３の表面３ｂに接着することにより形成できる。
熱伝導体４は、封止絶縁体５に接する酸化物表面または封止絶縁体に接する凹凸表面を有していてもよい。これにより、熱伝導体４と封止絶縁体５との密着性を高めることができる。
封止絶縁体５は、チップ積層体２および半導体チップ３を覆うように設けられ、チップ積層体２および半導体チップ３を封止する。封止絶縁体５は、酸化シリコン（ＳｉＯ２）等の無機充填材と、エポキシ系熱硬化性樹脂等の樹脂と、を含有し、例えば無機充填材を有機樹脂等と混合した封止樹脂を用いてトランスファモールド法、コンプレッションモールド法、インジェクションモールド法等のモールド法により形成される。なお、図１は、便宜のため、封止絶縁体５の図示を省略する。
半導体装置１００は、封止絶縁体５の表面に導電性シールドを有していてもよい。導電性シールドは、例えば配線基板１の側面の少なくとも一部と封止絶縁体５とを覆う。さらに、導電性シールドが熱伝導体４を覆っていてもよい。導電性シールドは例えば、スパッタリング等で成膜することで形成可能である。導電性シールドは、封止絶縁体５内の半導体チップ２０や配線基板１の内部配線から放射される不要電磁波の漏洩を防止する上で、電気抵抗率が低い金属層で形成することが好ましく、例えば銅、ＳＵＳ、ニッケル等からなる金属層が適用される。導電性シールドの厚さは、その電気抵抗率に基づいて設定することが好ましい。なお、配線基板１内のビアの一部を露出させて導電性シールドと接触させることにより、グランド端子等の外部接続端子１１に接続された配線に導電性シールドを接続してもよい。
本実施形態の半導体装置の構造は、第１の構造例に限定されない。図５ないし図８は、半導体装置の第２の構造例を説明するための模式図である。図５は、Ｚ軸方向から見た半導体装置の上面の一例を示す。図５は、便宜のため、一部の構成要素を図示しないまたは点線で図示する。図６は、Ｙ軸方向から見た半導体装置の側面の一例を示す。図７は、図５の線分Ａ１－Ａ２におけるＸ－Ｚ断面の一例を示す。図８は、図５の線分Ａ３－Ａ４におけるＹ－Ｚ断面の一例を示す。
半導体装置の第２の構造例は、第１の構造例と比較して、配線基板１とチップ積層体２との間に設けられたスペーサ６１と、スペーサ６１の上方および半導体チップ３の上方に設けられたスペーサ６２をさらに有し、半導体チップ３の上方にチップ積層体２を有する、換言すると配線基板１とチップ積層体２との間に半導体チップ３を有する点が異なる。ここでは、第１の構造例と異なる部分について説明し、その他の部分については、第１の構造例の説明を適宜援用できる。
スペーサ６１およびスペーサ６２は、配線基板１とチップ積層体２との間に半導体チップ３を搭載するための空間を形成するために設けられる。これによりチップ積層体２の下方に半導体チップ３を搭載できるため、半導体装置１００のサイズを小さくできる。
スペーサ６１は、配線基板１と最下段の半導体チップ２０との間に設けられる。スペーサ６２は、半導体チップ３と最下段の半導体チップ２０との間に設けられる。スペーサ６１は、接着層２１を介して配線基板１と接着される。スペーサ６１およびスペーサ６２は、例えばシリコンを含有する。
図５ないし図８は、表面１ｂの上に互いに段々に積層された４つの半導体チップ２０を含む第１のチップ積層体と、第１のチップ積層体の上に互いに段々に積層された４つの半導体チップ２０を含む第２のチップ積層体と、第３のチップ積層体の上に互いに段々に積層された４つの半導体チップ２０を含む第３のチップ積層体と、第３のチップ積層体の上に互いに段々に積層された４つの半導体チップ２０を含む第４のチップ積層体と、を示す。互いに段々に積層された複数の半導体チップ２０は、換言すると、互いに部分的に重畳する。図５ないし図８は、第１ないし第４のチップ積層体のそれぞれの最下段の半導体チップ２０が他の段の半導体チップ２０よりも厚い例を示すが、これに限定されず、例えば全ての半導体チップ２０の厚さが同じであってもよい。
第１の構造例および第２の構造例を例として挙げたように、本実施形態の半導体装置の構造例は、熱伝導体４を有する。これにより、半導体チップ３からの熱を熱伝導体４を介して半導体装置１００の外部に移動させやすくすることができる。
半導体装置１００の放熱性を高めるために半導体チップ３を厚くして封止絶縁体５から露出させる方法が考えられる。しかしながら、半導体チップ３を厚くすると、配線基板１の表面１ｂの中央部を半導体チップ３が占有してしまうため、半導体チップ２０のレイアウトの自由度が低下する。
これに対し、本実施形態の半導体装置では、熱伝導体４を形成することにより、半導体チップ２０のレイアウトの自由度の低下を抑制するとともに、半導体装置１００の放熱性を高めることができるため、半導体装置の信頼性を向上できる。
（第２の実施形態）
本実施形態は、第１の実施形態の半導体装置１００における熱伝導体４の変形例について説明する。ここでは、第１の実施形態と異なる部分について説明し、その他の部分については第１の実施形態の説明を適宜援用できる。
図９および図１０は、半導体装置の第１の構造例の変形例を示す模式図である。図９は、Ｚ軸方向から見た半導体装置の上面の一例を示す。図９は、便宜のため、一部の構成要素を図示しないまたは点線で図示する。図１０は、Ｙ軸方向から見た半導体装置の側面面の一例を示す。
図１１および図１２は、半導体装置の第２の構造例の変形例を説明するための模式図である。図１１は、Ｚ軸方向から見た半導体装置の上面の一例を示す。図１１は、便宜のため、一部の構成要素を図示しないまたは点線で図示する。図１２は、Ｙ軸方向から見た半導体装置の側面の一例を示す。
下板４１は、封止絶縁体５と表面３ｂとの間に設けられ、接着層４４に接する。側板４２は、封止絶縁体５から露出するとともに、Ｙ軸方向から見てチップ積層体２に重なるようにＸ軸方向およびＺ軸方向に延在する。上板４３（第３の領域）は、側板４２のＺ軸方向の端面４２ｂの上に形成され、Ｚ軸方向から見てチップ積層体２に重なるようにＸ軸方向およびＹ軸方向に延在する。上板４３のＺ軸方向を向いた端面４３ａは封止絶縁体５から露出する。側板４２のＹ軸方向の端面４２ｂと封止絶縁体５の側面とは面一でもよい。上板４３のＺ軸方向の端面４３ａと封止絶縁体５の上面とは面一でもよい。図１０および図１２は、側板４２の領域と上板４３の領域との界面を二点鎖線で示す。
側板４２のＸＺ方向の面積、および上板４３のＸＹ方向のそれぞれの面積は、下板４１のＹ軸方向の端面４１ａの面積よりも大きい。このように側板４２および上板４３の面積を大きくすることにより、半導体装置１００の放熱性を高めることができる。
熱伝導体４は、例えば下板４１および側板４２を有する第１の部材を準備し、接着層４４を介して当該部材を半導体チップ３の上面に接着し、チップ積層体２を形成した後に、上板４３を有する第２の部材を第１の部材に接着することにより形成できる。これに限定されず、例えば下板４１を有する第１の部材を準備し、接着層４４を介して当該部材を半導体チップ３の上面に接着し、チップ積層体２を形成した後に、側板４２および上板４３を有する第２の部材を第１の部材に接着することにより形成してもよい。したがって、下板４１と側板４２との間に接着層が介在してもよい。側板４２と上板４３との間に接着層が介在してもよい。
なお、本実施形態は、他の実施形態と適宜組み合わせることができる。
（第３の実施形態）
本実施形態は、第１の実施形態の半導体装置１００における半導体チップ３の側面に断熱材を形成する例について説明する。ここでは、第１の実施形態と異なる部分について説明し、その他の部分については第１の実施形態の説明を適宜援用できる。
図１３および図１４は、それぞれ半導体装置の第１の構造例、第２の構造例の別の変形例を示す模式図である。図１３および図１４は、Ｘ－Ｚ断面の一例を示す。
第３の実施形態の半導体装置１００は、第１の実施形態の半導体装置１００と比較して、断熱材７をさらに有する点が異なる。
断熱材７は、アンダーフィル樹脂３２の周りに設けられ、半導体チップ３の側面を覆う。断熱材７の材料は、エポキシ系熱硬化性樹脂が挙げられる。断熱材７の熱伝導率は、封止絶縁体５に含まれる樹脂の熱伝導率よりも低い。断熱材７の常温での熱伝導率は、例えば１Ｗ／ｍ・Ｋ未満である。
本実施形態では、断熱材７を形成することにより、半導体チップ３からの熱が半導体チップ３側面方向に移動することを抑制できる。よって、半導体装置１００の放熱効率を高めることができる。
なお、本実施形態は、他の実施形態と適宜組み合わせることができる。
（第４の実施形態）
本実施形態は、半導体装置１００の第２の構造例の変形例について説明する。ここでは、第１の実施形態と異なる部分について説明し、その他の部分については第１の実施形態の説明を適宜援用できる。
図１５および図１６は、半導体装置の第２の構造例の別の変形例を示す模式図である。図１５は、Ｚ軸方向から見た半導体装置の上面の一例を示す。図１６は、Ｙ－Ｚ断面の一例を示す。
図１５および図１６に示す半導体装置１００は、第１の実施形態の半導体装置１００の第２の構造例と比較して、スペーサ６２の構造が異なる点と、熱伝導体４の代わりに熱伝導体９を備える点が異なる。
熱伝導体９は、封止絶縁体５を覆うように設けられる。熱伝導体９は、導電性シールドとしての機能を有する。熱伝導体９の熱伝導率は、封止絶縁体５に含まれる樹脂の熱伝導率よりも高い。熱伝導体９は、例えば銅、ニッケル、ＳＵＳ等の材料を用いて形成される。熱伝導体９は、一部が配線基板１と接触していてもよいし、配線基板１の接地配線と接続していてもよい。熱伝導体９は、封止絶縁体５の側面と上面とを覆っていてもよい。
スペーサ６２は、熱伝導体６２１と断熱材６２２とを有する。熱伝導体６２１および断熱材６２２は、Ｙ軸方向に延在し、封止絶縁体５から露出して熱伝導体９に接する。
熱伝導体６２１の熱伝導率は、封止絶縁体５に含まれる樹脂の熱伝導率よりも高い。熱伝導体６２１は、例えばシリコンを用いて形成される。熱伝導体６２１は、熱伝導体４の側板４２や上板４３に相当する部材を有していてもよい。断熱材６２２は、熱伝導体４の側板４２や上板４３に相当する部材を有していてもよい。
断熱材６２２は、熱伝導体６２１とチップ積層体２との間に設けられる。断熱材６２２の熱伝導率は、封止絶縁体５に含まれる樹脂の熱伝導率よりも低いことが好ましい。断熱材６２２の熱伝導率は、例えば１Ｗ／ｍ・Ｋ未満である。断熱材６２２は、例えばポリイミドを用いて形成される。断熱材６２２により、半導体チップ３からの熱が半導体チップ２０に移動することを抑制できる。よって、半導体装置１００の放熱効率を高めることができる。
以上のように、本実施形態の半導体装置では、熱伝導体４の代わりに熱伝導体６２１および熱伝導体９を形成することにより、半導体チップ３からの熱を熱伝導体６２１および熱伝導体９を介して半導体装置１００の外部に移動させやすくすることができる。これにより、半導体装置１００の放熱性を高めることができるため、半導体装置の信頼性を向上できる。
なお、本実施形態は、他の実施形態と適宜組み合わせることができる。
（第５の実施形態）
本実施形態では、半導体装置の製造方法について説明する。ここでは、半導体装置の第１の構造例を例として説明するが、半導体装置の第２の構造例も同様の工程により製造可能である。
図１７は、半導体装置の製造方法の例を説明するためのフローチャートである。図１７に示すフローチャートは、半導体チップ３形成工程Ｓ１と、熱伝導体４形成工程Ｓ２と、チップ積層体２形成工程Ｓ３と、封止絶縁体５形成工程Ｓ４と、外部接続端子１１形成工程Ｓ５と、研削工程Ｓ６と、個片化工程Ｓ７と、を有する。
図１８は、半導体チップ３形成工程Ｓ１を説明するための模式図である。図１８はＸ－Ｚ断面の一例である。半導体チップ３形成工程Ｓ１により、図１８に示すように、配線基板１の表面１ｂの上方に半導体チップ３を形成し、接続端子３１と配線基板１とを電気的に接続する。半導体チップ３は、表面３ｂに接着層４４を形成し、接続端子３１が表面１ｂの導電性パッド１３に接するように搭載された後、アンダーフィル樹脂３２により表面３ａと表面１ｂとの間を封止することにより形成される。
図１９および図２０は、熱伝導体４形成工程Ｓ２を説明するための模式図である。図１９はＸ－Ｚ断面の一例である。図２０はＹ－Ｚ断面の一例である。熱伝導体４形成工程Ｓ２により、図１９および図２０に示すように、接着層４４を介して熱伝導体４と表面３ｂとを接着することにより、半導体チップ３を挟んで配線基板１の上方に熱伝導体４を形成する。
図２１は、チップ積層体２形成工程Ｓ３を説明するための模式図である。図２１は、Ｘ－Ｚ断面の一例である。チップ積層体２形成工程Ｓ３により、図２１に示すように、表面１ｂの上方に接着層２１を介して半導体チップ２０を積層し、ボンディングワイヤ２２を形成することにより、チップ積層体２を形成する。
図２２および図２３は、封止絶縁体５形成工程Ｓ４を説明するための模式図である。図２２は、Ｘ－Ｚ断面の一例である。図２３は、Ｙ－Ｚ断面の一例である。封止絶縁体５形成工程Ｓ４により、図２２および図２３に示すように、チップ積層体２、半導体チップ３、および熱伝導体４を覆うように封止絶縁体５を形成する。
図２４は、外部接続端子１１形成工程Ｓ５を説明するための模式図である。図２４は、Ｙ－Ｚ断面の一例である。外部接続端子１１形成工程Ｓ５により、図２４に示すように、表面１ａに外部接続端子１１を形成する。
図２５は、研削工程Ｓ６を説明するための模式図である。図２５は、Ｙ－Ｚ断面の一例である。研削工程Ｓ６により、図２５に示すように、封止絶縁体５を厚さ方向（Ｚ軸方向）に部分的に研削する加工を行うことにより、熱伝導体４の一部を露出させる。封止絶縁体５は、例えば化学機械研磨（ＣＭＰ）により研削可能である。
図２６は、個片化工程Ｓ７を説明するための模式図である。個片化工程Ｓ７により、図２６に示すように、半導体装置１００毎に配線基板１をダイシングすることにより半導体装置１００を個片化するとともに、熱伝導体４の他の一部を露出させる。例えば、熱伝導体４を厚さ方向に切断することにより、側板４２を露出させることができる。
以上の工程により半導体装置１００を形成することができる。
なお、本実施形態は、他の実施形態と適宜組み合わせることができる。
（第６の実施形態）
本実施形態では、第５の実施形態における半導体装置の製造方法の変形例について説明する。ここでは、半導体装置の第１の構造例を例として説明するが、半導体装置の第２の構造例も同様の工程により製造可能である。
図２７は、半導体装置の製造方法の変形例を説明するためのフローチャートである。図２７に示すフローチャートは、図１７に示すフローチャートと比較して、半導体チップ３形成工程Ｓ１と、チップ積層体２形成工程Ｓ３と、の間に半導体チップ２０形成工程Ｓ８と、断熱材７形成工程Ｓ９と、をさらに有する点が異なる。ここでは、第５の実施形態と異なる部分について説明し、その他の部分については第５の実施形態の説明を適宜援用できる。
図２８は、半導体チップ２０形成工程Ｓ８を説明するための模式図である。図２８は、Ｘ－Ｚ断面の一例である。半導体チップ２０形成工程Ｓ８により、図２８に示すように、表面１ｂの上方に、最下段の半導体チップ２０のみ形成する。
図２９は、断熱材７形成工程Ｓ９を説明するための模式図である。図２９は、Ｘ－Ｚ断面の一例である。断熱材７形成工程Ｓ９により、半導体チップ３の側面の少なくとも一部を覆う断熱材７を形成する。
本実施形態では、断熱材７を形成する前に最下段の半導体チップ２０を形成することにより、最下段の半導体チップ２０が隔壁として機能するため、断熱材７を形成するための樹脂が流れて広がることを抑制できる。
なお、本実施形態は、他の実施形態と適宜組み合わせることができる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１…配線基板、２…チップ積層体、３…半導体チップ、４…熱伝導体、５…封止絶縁体、７…断熱材、９…熱伝導体、１１…外部接続端子、１２…導電性パッド、１３…導電性パッド、２０…半導体チップ、２１…接着層、２２…ボンディングワイヤ、３１…接続端子、３２…アンダーフィル樹脂、４１…下板、４１ａ…端面、４１ｂ…上面、４２…側板、４２ａ…端面、４２ａ…端面、４２ｂ…端面、４３…上板、４３ａ…端面、４４…接着層、６１…スペーサ、６２…スペーサ、１００…半導体装置、６２１…熱伝導体、６２２…断熱材。

Claims (11)

  1. 配線基板と、
    前記配線基板の上方に設けられ、前記配線基板に電気的に接続された接続端子を有する第１の表面と、前記第１の表面の反対側の第２の表面と、を有する第１の半導体チップと、
    前記配線基板の上方に設けられ、第２の半導体チップを含むチップ積層体と、
    前記第１の半導体チップおよび前記チップ積層体を覆い、樹脂を含有する封止絶縁体と、
    前記封止絶縁体と前記第２の表面との間に設けられ、前記配線基板の面内方向にある第１方向に沿って延在する第１の領域と、前記配線基板の前記面内方向と前記第１方向とに垂直な方向を第２方向としたとき、前記第１の領域の前記第１方向側の端部から前記第２方向に沿って延在する第２の領域と、を有し、前記樹脂の熱伝導率よりも高い熱伝導率を有する熱伝導体と、
    を具備する、半導体装置。
  2. 前記第１の領域の前記第１方向側に向いた第１端面と、前記第２の領域の前記第１方向側に向いた第２端面とは、前記封止絶縁体から露出している請求項１に記載の半導体装置。
  3. 前記熱伝導体は、前記第２の領域の前記第２方向側の端部に設けられた前記第３の領域をさらに具備する、
    請求項１に記載の半導体装置。
  4. 前記第３の領域の前記第２方向側に向いた第３端面は、前記封止絶縁体から露出している請求項３に記載の半導体装置。
  5. 前記チップ積層体は、前記第１の半導体チップの上方に設けられ、
    前記熱伝導体は、前記チップ積層体から離れて設けられる、請求項１から請求項４のいずれか一項に記載の半導体装置。
  6. 前記熱伝導体は、前記封止絶縁体に接する酸化物表面または前記封止絶縁体に接する凹凸表面を有する、請求項１から請求項４のいずれか一項に記載の半導体装置。
  7. 前記第１の半導体チップの側面に設けられ、前記樹脂の熱伝導率よりも低い熱伝導率を有する第１の断熱材をさらに具備する、請求項１から請求項４のいずれか一項に記載の半導体装置。
  8. 前記熱伝導体と前記チップ積層体との間に前記樹脂の熱伝導率よりも低い熱伝導率を有する第２の断熱材をさらに具備する、請求項５に記載の半導体装置。
  9. 接続端子を有する第１の表面と前記第１の表面と反対側の第２の表面とを有する第１の半導体チップを配線基板の上方に形成し、前記接続端子と前記配線基板とを電気的に接続する工程と、
    熱伝導体を前記第１の半導体チップを挟んで前記配線基板の上方に形成する工程と、
    第２の半導体チップを有するチップ積層体を前記配線基板の上方に形成する工程と、
    前記第１の半導体チップ、前記チップ積層体、および前記熱伝導体を覆い、樹脂を含有する封止絶縁体を形成する工程と、を具備し、
    前記熱伝導体は、前記封止絶縁体と前記第２の表面との間に設けられ、前記配線基板の面内方向にある第１方向に沿って延在する第１の領域と、前記配線基板の前記面内方向と前記第１方向とに垂直な方向を第２方向としたとき、前記第１の領域の前記第１方向側の端部から前記第２方向に沿って延在する第２の領域と、を有し、前記樹脂の熱伝導率よりも高い熱伝導率を有する、半導体装置の製造方法。
  10. 前記第１の半導体チップの側面に前記樹脂の熱伝導率よりも低い熱伝導率を有する第１の断熱材を形成する工程をさらに具備し、
    前記第１の断熱材は、前記チップ積層体の最下段の前記第２の半導体チップを形成した後に形成される、請求項９に記載の半導体装置の製造方法。
  11. 前記封止絶縁体を加工して前記熱伝導体の一部を前記封止絶縁体から露出させる工程と、
    を具備する請求項９または請求項１０に記載の半導体装置の製造方法。
JP2022096612A 2022-06-15 2022-06-15 半導体装置および半導体装置の製造方法 Pending JP2023183142A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2022096612A JP2023183142A (ja) 2022-06-15 2022-06-15 半導体装置および半導体装置の製造方法
TW112105463A TWI832703B (zh) 2022-06-15 2023-02-16 半導體裝置以及半導體裝置的製造方法
CN202310161377.4A CN117238911A (zh) 2022-06-15 2023-02-24 半导体装置及半导体装置的制造方法
US18/177,962 US20230411239A1 (en) 2022-06-15 2023-03-03 Semiconductor device and method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2022096612A JP2023183142A (ja) 2022-06-15 2022-06-15 半導体装置および半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2023183142A true JP2023183142A (ja) 2023-12-27

Family

ID=89085036

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022096612A Pending JP2023183142A (ja) 2022-06-15 2022-06-15 半導体装置および半導体装置の製造方法

Country Status (4)

Country Link
US (1) US20230411239A1 (ja)
JP (1) JP2023183142A (ja)
CN (1) CN117238911A (ja)
TW (1) TWI832703B (ja)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6867243B2 (ja) * 2017-06-26 2021-04-28 新光電気工業株式会社 放熱板及びその製造方法と電子部品装置
KR20190047444A (ko) * 2017-10-27 2019-05-08 에스케이하이닉스 주식회사 단열벽을 포함하는 반도체 패키지
JP2021077698A (ja) * 2019-11-06 2021-05-20 キオクシア株式会社 半導体パッケージ

Also Published As

Publication number Publication date
TW202401721A (zh) 2024-01-01
CN117238911A (zh) 2023-12-15
TWI832703B (zh) 2024-02-11
US20230411239A1 (en) 2023-12-21

Similar Documents

Publication Publication Date Title
US20210225805A1 (en) Semiconductor device assemblies with molded support substrates
TWI681519B (zh) 半導體裝置
JP6122863B2 (ja) 複数の熱経路を備える積み重ねられた半導体ダイアセンブリ、ならびに関連するシステムおよび方法
JP6564565B2 (ja) 半導体パッケージ及びその製造方法
TWI469309B (zh) 積體電路封裝系統
US8729690B2 (en) Assembly having stacked die mounted on substrate
US20150130078A1 (en) Semiconductor chip and semiconductor package having same
TW201921625A (zh) 具有橫向偏移堆疊之半導體晶粒之半導體裝置
US20070222050A1 (en) Stack package utilizing through vias and re-distribution lines
JP2012160707A (ja) 積層半導体チップ、半導体装置およびこれらの製造方法
CN102569208A (zh) 半导体封装及其制造方法
JP2014512688A (ja) フリップチップ、フェイスアップおよびフェイスダウンセンターボンドメモリワイヤボンドアセンブリ
US11862571B2 (en) Semiconductor package
US20170069564A1 (en) Semiconductor package and method of manufacturing the same
US12040304B2 (en) Semiconductor package and method of fabricating the same
TW201611225A (zh) 半導體裝置
CN112466835A (zh) 半导体封装及其制造方法
KR20160047841A (ko) 반도체 패키지
US8581385B2 (en) Semiconductor chip to dissipate heat, semiconductor package including the same, and stack package using the same
KR100673379B1 (ko) 적층 패키지와 그 제조 방법
US11282818B2 (en) Semiconductor device
TWI832703B (zh) 半導體裝置以及半導體裝置的製造方法
TWI830314B (zh) 半導體裝置
CN111799234A (zh) 包括热传导网络结构的半导体封装件
US20240014166A1 (en) Semiconductor package