CN117238911A - 半导体装置及半导体装置的制造方法 - Google Patents

半导体装置及半导体装置的制造方法 Download PDF

Info

Publication number
CN117238911A
CN117238911A CN202310161377.4A CN202310161377A CN117238911A CN 117238911 A CN117238911 A CN 117238911A CN 202310161377 A CN202310161377 A CN 202310161377A CN 117238911 A CN117238911 A CN 117238911A
Authority
CN
China
Prior art keywords
semiconductor device
chip
semiconductor
semiconductor chip
sealing body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310161377.4A
Other languages
English (en)
Inventor
佐野雄一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Kioxia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kioxia Corp filed Critical Kioxia Corp
Publication of CN117238911A publication Critical patent/CN117238911A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/165—Containers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B80/00—Assemblies of multiple devices comprising at least one memory device covered by this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08123—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting directly to at least two bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08151—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/08221—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/08225—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06506—Wire or wire-like electrical connections between devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06575—Auxiliary carrier between devices, the carrier having no electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H01L2225/06586—Housing with external bump or bump-like connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06589—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/182—Disposition

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

半导体装置具备：布线基板；第一半导体芯片，设置于布线基板的上方，具有第一表面和第一表面的相反侧的第二表面，所述第一表面具有与布线基板电连接的连接端子；芯片层叠体，设置于布线基板的上方，包含第二半导体芯片；密封绝缘体，覆盖第一半导体芯片以及芯片层叠体，并含有树脂；以及导热体，设置于密封绝缘体与第二表面之间，具有第一区域和第二区域，所述第一区域沿着属于布线基板的面内方向的第一方向延伸，所述第二区域在将与布线基板的面内方向和第一方向垂直的方向设为第二方向时从第一区域的第一方向侧的端部沿着第二方向延伸，所述导热体具有比树脂的导热率高的导热率。

Description

半导体装置及半导体装置的制造方法
关联申请的引用
本申请以在2022年06月15日申请的在先日本专利申请第2022-096612号的优先权利益为基础，并要求该利益，其内容整体通过引用而包含在此。
技术领域
本发明的实施方式涉及半导体装置。
背景技术
NAND型闪存等半导体装置具备层叠在布线基板上的多个半导体芯片。
发明内容
一个实施方式提供一种具有高可靠性的半导体装置。
实施方式的半导体装置具备：布线基板；第一半导体芯片，设置于布线基板的上方，具有第一表面和第一表面的相反侧的第二表面，所述第一表面具有与布线基板电连接的连接端子；芯片层叠体，设置于布线基板的上方，包含第二半导体芯片；密封绝缘体，覆盖第一半导体芯片以及芯片层叠体，并含有树脂；以及导热体，设置于密封绝缘体与第二表面之间，具有第一区域和第二区域，所述第一区域沿着属于布线基板的面内方向的第一方向延伸，所述第二区域在将与布线基板的面内方向和第一方向垂直的方向设为第二方向时从第一区域的第一方向侧的端部沿着第二方向延伸，所述导热体具有比树脂的导热率高的导热率。
根据上述结构，能够提供具有高可靠性的半导体装置。
附图说明
图1是表示半导体装置的第一结构例的示意图。
图2是表示半导体装置的第一结构例的示意图。
图3是表示半导体装置的第一结构例的示意图。
图4是表示半导体装置的第一结构例的示意图。
图5是用于说明半导体装置的第二结构例的示意图。
图6是用于说明半导体装置的第二结构例的示意图。
图7是用于说明半导体装置的第二结构例的示意图。
图8是用于说明半导体装置的第二结构例的示意图。
图9是表示半导体装置的第一结构例的变形例的示意图。
图10是表示半导体装置的第一结构例的变形例的示意图。
图11是用于说明半导体装置的第二结构例的变形例的示意图。
图12是用于说明半导体装置的第二结构例的变形例的示意图。
图13是表示半导体装置的第一结构例的其他的变形例的示意图。
图14是表示半导体装置的第二结构例的其他的变形例的示意图。
图15是表示半导体装置的第二结构例的其他的变形例的示意图。
图16是表示半导体装置的第二结构例的其他的变形例的示意图。
图17是用于说明半导体装置的制造方法的例子的流程图。
图18是用于说明半导体芯片3形成工序S1的示意图。
图19是用于说明导热体4形成工序S2的示意图。
图20是用于说明导热体4形成工序S2的示意图。
图21是用于说明芯片层叠体2形成工序S3的示意图。
图22是用于说明密封绝缘体5形成工序S4的示意图。
图23是用于说明密封绝缘体5形成工序S4的示意图。
图24是用于说明外部连接端子11形成工序S5的示意图。
图25是用于说明磨削工序S6的示意图。
图26是用于说明单片化工序S7的示意图。
图27是用于说明半导体装置的制造方法的变形例的流程图。
图28是用于说明半导体芯片20形成工序S8的示意图。
图29是用于说明绝热材料7形成工序S9的示意图。
具体实施方式
以下，参照附图对实施方式进行说明。附图中记载的各构成要素的厚度与平面尺寸的关系、各构成要素的厚度的比率等有时与实物不同。另外，在实施方式中，对实质上相同的构成要素标注相同的附图标记并适当省略说明。
在本说明书中，所谓“连接”，除了特别指定的情况之外，不仅包括物理连接，还包括电连接或热连接。
(第一实施方式)
图1至图4是表示半导体装置的第一结构例的示意图。图1至图4表示X轴、与X轴垂直的Y轴、以及与X轴以及Y轴垂直的Z轴。另外，X轴例如是与布线基板1的表面1b平行的方向，Y轴是与表面1b平行且与X轴垂直的方向，Z轴是与表面1b垂直的方向。图1表示从Z轴方向观察的半导体装置的上表面的一例。为了便于说明，图1中将一部分的构成要素不图示或用虚线图示。图2表示从Y轴方向观察的半导体装置的侧面的一例。图3表示图1的线段A1-A2的X-Z截面的一例。图4表示图1的线段A3-A4的Y-Z截面的一例。
半导体装置100具备布线基板1、芯片层叠体2、半导体芯片3、导热体4和密封绝缘体5。
布线基板1具有设置于表面1a的多个外部连接端子11、设置于表面1a的相反侧的表面1b的多个导电性焊盘12和多个导电性焊盘13。布线基板1的例子包括印刷布线板(PWB)。
外部连接端子11例如使用金、铜、焊料等形成。外部连接端子11例如也可以使用锡-银类、锡-银-铜类的无铅焊料来形成。另外，也可以使用多个金属材料的层叠来形成外部连接端子11。另外，图1图示了使用导电性球形成的外部连接端子11。
导电性焊盘12及导电性焊盘13经由布线基板1的内部布线而连接到外部连接端子11。导电性焊盘12及导电性焊盘13例如含有铜、金、钯、或镍等金属元素。例如，也可以通过利用电解镀法或非电解镀法等形成包含上述材料的镀膜来形成导电性焊盘12及导电性焊盘13。
芯片层叠体2设置在布线基板1的表面1b的上方。芯片层叠体2包含多个半导体芯片20。半导体芯片20的例子包括存储器芯片。作为存储器芯片，可以使用非易失性存储器芯片或易失性存储器芯片。作为非易失性存储器芯片，可以使用NAND存储器芯片、相变存储器芯片、电阻变化存储器芯片、铁电存储器芯片、磁存储器芯片等。作为易失性存储器芯片，可以使用动态随机存取存储器(DRAM)芯片等。
多个半导体芯片20经由粘接层21依次层叠在布线基板1的表面1b的上方。粘接层21的例子包括晶片贴合膜(DAF)。图1至图4示出了：第一芯片层叠体，包含在表面1b之上相互阶梯地层叠的4个半导体芯片20；第二芯片层叠体，包含在第一芯片层叠体之上相互阶梯地层叠的4个半导体芯片20；第三芯片层叠体，包含在表面1b之上相互阶梯地层叠的4个半导体芯片20；以及第四芯片层叠体，包含在第三芯片层叠体之上相互阶梯地层叠的4个半导体芯片20。相互阶梯地层叠的多个半导体芯片20换言之相互局部重叠。此外，半导体芯片20的数量以及层叠结构并不限定于图1至图4所示的数量以及层叠结构。
多个半导体芯片20分别在表面具有未图示的多个连接焊盘。各连接焊盘经由对应的接合线22而与各导电性焊盘12连接。接合线22例如含有金、银、铜、钯等金属元素。多个半导体芯片20中的一个和另一个例如经由粘接层21粘接。最下级的半导体芯片20例如也可以经由粘接层21而与表面1b或间隔件粘接。第二芯片层叠体以及第四芯片层叠体的最下级的半导体芯片20下的粘接层21比其他粘接层21厚，与第一芯片层叠体以及第三芯片层叠体的最上级的半导体芯片20连接的接合线22的一部分被埋入上述厚的粘接层21。另外，为了方便起见，图2用虚线表示半导体芯片20、粘接层21以及接合线22。
半导体芯片3设置在布线基板1的表面1b的上方。半导体装置的第一结构例表示在表面1b将多个芯片层叠体2设置于半导体芯片3的周围的例子。半导体芯片3通过倒装芯片接合而与布线基板1的导电性焊盘13接合。半导体芯片3具有：具有连接端子31的表面3a和表面3a的相反侧的表面3b。连接端子31与布线基板1的导电性焊盘13电连接。
连接端子31例如使用金、铜、焊料等形成。连接端子31例如也可以使用锡-银类、锡-银-铜类的无铅焊料来形成。另外，也可以使用多个金属材料的层叠来形成连接端子31。另外，在图1至图4中，使用导电性球来形成连接端子31，但也可以使用凸块来形成连接端子31。
半导体芯片3的例子包括存储器控制器芯片。半导体芯片3搭载于布线基板1的表面1b，经由布线基板1的内部布线而与半导体芯片20电连接。半导体芯片3隔着底部填充树脂32设置于表面1b。底部填充树脂32的例子是环氧类热固化性树脂。在半导体芯片20是存储器芯片、半导体芯片3是存储器控制器芯片的情况下，半导体芯片3例如控制对半导体芯片20的数据写入以及数据读出等的动作。
导热体4具有下板41(第一区域)和侧板42(第二区域)。导热体4经由粘接层44而粘接于半导体芯片3的表面3b。粘接层44的例子包含DAF。导热体4与芯片层叠体2分离地设置。优选在导热体4与芯片层叠体2之间仅存在密封绝缘体5，但并不限定于此。从Y轴方向观察时，导热体4的侧板42与芯片层叠体2也可以局部重叠。图4用双点划线表示下板41的区域与侧板42的区域的界面。
下板41是沿Y轴方向延伸的大致平板，设置在密封绝缘体5与表面3b之间，下表面与粘接层44接相。下板41的Y轴方向(沿着位于布线基板1的面内方向的一个方向的方向)的端面(侧面)41a从密封绝缘体5露出。侧板42是在下板41的Y轴方向的两端部、从朝向Z轴方向的端面(上端面)41b沿着Z轴方向延伸的平板。即，侧板42沿着布线基板1的面内方向及与下板41的Y轴方向垂直的方向(Z轴方向)延伸。因此，存在2片侧板42。在此，侧板42也可以仅从下板41的Y轴方向的一个端部的端面41b延伸。在该情况下，侧板42仅存在1片。侧板42的朝向Y轴方向的端面(侧面)42a和朝向Z轴方向的端面(上表面)42b从密封绝缘体5露出。侧板42也可以在Z轴方向的上侧的端部与未图示的散热器相接。下板41的朝向Y轴方向的端面41a也可以不从密封绝缘体5露出。侧板42的Y轴方向的端面42a也可以不从密封绝缘体5露出。侧板42的Z轴方向的端面42b也可以不从密封绝缘体5露出。散热器也可以形成在密封绝缘体5之上。密封绝缘体5的上表面与侧板42的端面42b也可以是大致同一平面。密封绝缘体5的侧面与侧板42的端面42a也可以是大致同一平面。
导热体4具有比密封绝缘体5所包含的树脂的导热率高的导热率。导热体4具有比密封绝缘体5高的导热率。导热体4例如使用含有铜等金属的材料形成。导热体4例如能够通过预先准备加工成期望的形状的由上述材料构成的部件并经由粘接层44将该部件粘接于半导体芯片3的表面3b而形成。
导热体4也可以具有与密封绝缘体5相接的氧化物表面或与密封绝缘体相接的凹凸表面。由此，能够提高导热体4与密封绝缘体5的密接性。
密封绝缘体5以覆盖芯片层叠体2及半导体芯片3的方式设置，将芯片层叠体2及半导体芯片3密封。密封绝缘体5含有氧化硅(SiO2)等无机填充材料和环氧类热固化性树脂等树脂，例如使用将无机填充材料与有机树脂等混合而成的密封树脂，通过传递模塑法、压缩模塑法、注射模塑法等模塑法形成。另外，为了方便，图1省略密封绝缘体5的图示。
半导体装置100也可以在密封绝缘体5的表面具有导电性屏蔽件。导电性屏蔽件例如覆盖布线基板1的侧面的至少一部分和密封绝缘体5。进而，导电性屏蔽件也可以覆盖导热体4。导电性屏蔽件例如能够通过利用溅射等进行成膜而形成。导电性屏蔽件优选在防止从密封绝缘体5内的半导体芯片20、布线基板1的内部布线辐射的无用电磁波的泄漏的基础上，由电阻率低的金属层形成，例如应用由铜、SUS、镍等构成的金属层。导电性屏蔽件的厚度优选基于其电阻率来设定。此外，也可以通过使布线基板1内的通孔的一部分露出而与导电性屏蔽件接触，从而将导电性屏蔽件连接于与接地端子等外部连接端子11连接的布线。
本实施方式的半导体装置的结构不限定于第一结构例。图5至图8是用于说明半导体装置的第二结构例的示意图。图5表示从Z轴方向观察的半导体装置的上表面的一例。为了方便起见，图5中将一部分的构成要素不图示或者用虚线图示。图6表示从Y轴方向观察的半导体装置的侧面的一例。图7表示图5的线段A1-A2的X-Z截面的一例。图8表示图5的线段A3-A4的Y-Z截面的一例。
半导体装置的第二结构例与第一结构例相比，不同点在于：还具有设置在布线基板1与芯片层叠体2之间的间隔件61以及设置在间隔件61的上方及半导体芯片3的上方的间隔件62，在半导体芯片3的上方具有芯片层叠体2，换言之在布线基板1与芯片层叠体2之间具有半导体芯片3。在此，对与第一结构例不同的部分进行说明，对于其他部分，能够适当引用第一结构例的说明。
间隔件61及间隔件62是为了在布线基板1与芯片层叠体2之间形成用于搭载半导体芯片3的空间而设置的。由此，能够在芯片层叠体2的下方搭载半导体芯片3，因此能够减小半导体装置100的尺寸。
间隔件61设置在布线基板1与最下级的半导体芯片20之间。间隔件62设置在半导体芯片3与最下级的半导体芯片20之间。间隔件61经由粘接层21而与布线基板1粘接。间隔件61及间隔件62例如含有硅。
图5～图8中示出了：第一芯片层叠体，包含在表面1b之上相互阶梯地层叠的4个半导体芯片20；第二芯片层叠体，包含在第一芯片层叠体之上相互阶梯地层叠的4个半导体芯片20；第三芯片层叠体，包含在第三芯片层叠体之上相互阶梯地层叠的4个半导体芯片20；以及第四芯片层叠体，包含在第三芯片层叠体之上相互阶梯地层叠的4个半导体芯片20。相互阶梯地层叠的多个半导体芯片20换言之相互局部重叠。图5至图8示出了第一至第四芯片层叠体各自的最下级的半导体芯片20比其他级的半导体芯片20厚的例子，但并不限定于此，例如也可以全部的半导体芯片20的厚度相同。
如举出第一结构例及第二结构例作为例子那样，本实施方式的半导体装置的结构例具有导热体4。由此，能够容易地使来自半导体芯片3的热经由导热体4向半导体装置100的外部移动。
为了提高半导体装置100的散热性，考虑使半导体芯片3变厚并从密封绝缘体5露出的方法。但是，如果使半导体芯片3变厚，则由于半导体芯片3占据布线基板1的表面1b的中央部，因此半导体芯片20的布局的自由度降低。
与此相对，在本实施方式的半导体装置中，通过形成导热体4，能够抑制半导体芯片20的布局的自由度的降低，并且能够提高半导体装置100的散热性，因此能够提高半导体装置的可靠性。
(第二实施方式)
本实施方式对第一实施方式的半导体装置100中的导热体4的变形例进行说明。在此，对与第一实施方式不同的部分进行说明，对于其他部分，能够适当引用第一实施方式的说明。
图9及图10是表示半导体装置的第一结构例的变形例的示意图。图9表示从Z轴方向观察的半导体装置的上表面的一例。为了方便起见，图9将一部分的构成要素不图示或者用虚线图示。图10表示从Y轴方向观察的半导体装置的侧面的一例。
图11和图12是用于说明半导体装置的第二结构例的变形例的示意图。图11表示从Z轴方向观察的半导体装置的上表面的一例。为了方便起见，图11将一部分的构成要素不图示或者用虚线图示。图12表示从Y轴方向观察的半导体装置的侧面的一例。
下板41设置在密封绝缘体5与表面3b之间，与粘接层44相接。侧板42从密封绝缘体5露出，并且以从Y轴方向观察时与芯片层叠体2重叠的方式沿X轴方向及Z轴方向延伸。上板43(第三区域)形成于侧板42的Z轴方向的端面42b之上，以从Z轴方向观察时与芯片层叠体2重叠的方式沿X轴方向及Y轴方向延伸。上板43的朝向Z轴方向的端面43a从密封绝缘体5露出。侧板42的Y轴方向的端面42b与密封绝缘体5的侧面也可以是同一平面。上板43的Z轴方向的端面43a与密封绝缘体5的上表面也可以是同一平面。图10及图12用双点划线表示侧板42的区域与上板43的区域的界面。
侧板42的XZ方向的面积以及上板43的XY方向的各自的面积比下板41的Y轴方向的端面41a的面积大。这样，通过增大侧板42及上板43的面积，能够提高半导体装置100的散热性。
导热体4例如能够通过准备具有下板41和侧板42的第一部件、经由粘接层44将该部件粘接于半导体芯片3的上表面、并在形成芯片层叠体2之后将具有上板43的第二部件粘接于第一部件而形成。不限定于此，例如也可以准备具有下板41的第一部件，经由粘接层44将该部件粘接于半导体芯片3的上表面、并在形成芯片层叠体2之后将具有侧板42和上板43的第二部件粘接于第一部件而形成。因此，也可以在下板41与侧板42之间夹设粘接层。也可以在侧板42与上板43之间夹设粘接层。
另外，本实施方式能够与其他实施方式适当组合。
(第三实施方式)
本实施方式对在第一实施方式的半导体装置100中的半导体芯片3的侧面形成绝热材料的例子进行说明。在此，对与第一实施方式不同的部分进行说明，对于其他部分，能够适当引用第一实施方式的说明。
图13及图14分别是表示半导体装置的第一结构例、第二结构例的其他的变形例的示意图。图13及图14表示X-Z截面的一例。
第三实施方式的半导体装置100与第一实施方式的半导体装置100相比，不同点在于还具有绝热材料7。
绝热材料7设置在底部填充树脂32的周围，覆盖半导体芯片3的侧面。绝热材料7的材料可举出环氧类热固化性树脂。绝热材料7的导热率比密封绝缘体5所包含的树脂的导热率低。绝热材料7在常温下的导热率例如小于1W/m·K。
在本实施方式中，通过形成绝热材料7，能够抑制来自半导体芯片3的热向半导体芯片3侧面方向移动。因此，能够提高半导体装置100的散热效率。
另外，本实施方式能够与其他实施方式适当组合。
(第四实施方式)
本实施方式对半导体装置100的第二结构例的变形例进行说明。在此，对与第一实施方式不同的部分进行说明，对于其他部分，能够适当引用第一实施方式的说明。
图15及图16是表示半导体装置的第二结构例的其他的变形例的示意图。图15表示从Z轴方向观察的半导体装置的上表面的一例。图16表示Y-Z截面的一例。
图15及图16所示的半导体装置100与第一实施方式的半导体装置100的第二结构例相比，不同点在于：间隔件62的结构不同以及代替导热体4而具备导热体9。
导热体9以覆盖密封绝缘体5的方式设置。导热体9具有作为导电性屏蔽件的功能。导热体9的导热率比密封绝缘体5所包含的树脂的导热率高。导热体9例如使用铜、镍、SUS等材料形成。导热体9可以一部分与布线基板1接触，也可以与布线基板1的接地布线连接。导热体9也可以覆盖密封绝缘体5的侧面和上表面。
间隔件62具有导热体621和绝热材料622。导热体621和绝热材料622在Y轴方向上延伸，从密封绝缘体5露出并与导热体9相接。
导热体621的导热率比密封绝缘体5所包含的树脂的导热率高。导热体621例如使用硅形成。导热体621也可以具有相当于导热体4的侧板42、上板43的部件。绝热材料622也可以具有相当于导热体4的侧板42、上板43的部件。
绝热材料622设置在导热体621与芯片层叠体2之间。优选绝热材料622的导热率比密封绝缘体5所包含的树脂的导热率低。绝热材料622的导热率例如小于1W/m·K。绝热材料622例如使用聚酰亚胺形成。通过绝热材料622，能够抑制来自半导体芯片3的热量向半导体芯片20移动。因此，能够提高半导体装置100的散热效率。
如上所述，在本实施方式的半导体装置中，通过代替导热体4而形成导热体621以及导热体9，能够容易地使来自半导体芯片3的热经由导热体621以及导热体9向半导体装置100的外部移动。由此，能够提高半导体装置100的散热性，因此能够提高半导体装置的可靠性。
另外，本实施方式能够与其他实施方式适当组合。
(第五实施方式)
在本实施方式中，对半导体装置的制造方法进行说明。在此，以半导体装置的第一结构例为例进行说明，但半导体装置的第二结构例也能够通过同样的工序来制造。
图17是用于说明半导体装置的制造方法的例子的流程图。图17所示的流程图具有半导体芯片3形成工序S1、导热体4形成工序S2、芯片层叠体2形成工序S3、密封绝缘体5形成工序S4、外部连接端子11形成工序S5、磨削工序S6和单片化工序S7。
图18是用于说明半导体芯片3形成工序S1的示意图。图18是X-Z截面的一例。通过半导体芯片3形成工序S1，如图18所示，在布线基板1的表面1b的上方形成半导体芯片3，将连接端子31与布线基板1电连接。半导体芯片3通过如下方式形成：在表面3b形成粘接层44，在连接端子31以与表面1b的导电性焊盘13接触的方式被搭载后，利用底部填充树脂32将表面3a与表面1b之间密封。
图19及图20是用于说明导热体4形成工序S2的示意图。图19是X-Z截面的一例。图20是Y-Z截面的一例。通过导热体4形成工序S2，如图19及图20所示，通过经由粘接层44将导热体4与表面3b粘接，从而隔着半导体芯片3而在布线基板1的上方形成导热体4。
图21是用于说明芯片层叠体2形成工序S3的示意图。图21是X-Z截面的一例。通过芯片层叠体2形成工序S3，如图21所示，在表面1b的上方经由粘接层21层叠半导体芯片20，并形成接合线22，由此形成芯片层叠体2。
图22及图23是用于说明密封绝缘体5形成工序S4的示意图。图22是X-Z截面的一例。图23是Y-Z截面的一例。通过密封绝缘体5形成工序S4，如图22及图23所示，以覆盖芯片层叠体2、半导体芯片3及导热体4的方式形成密封绝缘体5。
图24是用于说明外部连接端子11形成工序S5的示意图。图24是Y-Z截面的一例。通过外部连接端子11形成工序S5，如图24所示，在表面1a形成外部连接端子11。
图25是用于说明磨削工序S6的示意图。图25是Y-Z截面的一例。通过磨削工序S6，如图25所示，通过进行在厚度方向(Z轴方向)上部分地将密封绝缘体5磨削的加工，从而使导热体4的一部分露出。密封绝缘体5例如能够通过化学机械研磨(CMP)进行磨削。
图26是用于说明单片化工序S7的示意图。通过单片化工序S7，如图26所示，按每个半导体装置100切割布线基板1，由此将半导体装置100单片化，并且使导热体4的另一部分露出。例如，通过沿厚度方向切断导热体4，能够使侧板42露出。
通过以上的工序能够形成半导体装置100。
另外，本实施方式能够与其他实施方式适当组合。
(第六实施方式)
在本实施方式中，对第五实施方式中的半导体装置的制造方法的变形例进行说明。在此，以半导体装置的第一结构例为例进行说明，但半导体装置的第二结构例也能够通过同样的工序来制造。
图27是用于说明半导体装置的制造方法的变形例的流程图。图27所示的流程图与图17所示的流程图相比，不同点在于：在半导体芯片3形成工序S1与芯片层叠体2形成工序S3之间还具有半导体芯片20形成工序S8和绝热材料7形成工序S9。在此，对与第五实施方式不同的部分进行说明，对于其他部分，能够适当引用第五实施方式的说明。
图28是用于说明半导体芯片20形成工序S8的示意图。图28是X-Z截面的一例。通过半导体芯片20形成工序S8，如图28所示，在表面1b的上方仅形成最下级的半导体芯片20。
图29是用于说明绝热材料7形成工序S9的示意图。图29是X-Z截面的一例。通过绝热材料7形成工序S9，形成覆盖半导体芯片3的侧面的至少一部分的绝热材料7。
在本实施方式中，通过在形成绝热材料7之前形成最下级的半导体芯片20，从而最下级的半导体芯片20作为隔壁发挥功能，因此能够抑制用于形成绝热材料7的树脂流动而扩展的情况。
另外，本实施方式能够与其他实施方式适当组合。
以上，说明了本发明的几个实施方式，但这些实施方式是作为例子而提出的，并不意图限定发明的范围。这些新的实施方式能够以其他各种方式实施，在不脱离发明的主旨的范围内，能够进行各种省略、置换、变更等。这些实施方式及其变形包含在发明的范围或主旨内，并且包含在权利要求书所记载的发明及其均等的范围内。

Claims (12)

1.一种半导体装置，具备：
布线基板；
第一半导体芯片，设置于所述布线基板，具有第一表面以及所述第一表面的相反侧的第二表面，所述第一表面具有与所述布线基板电连接的连接端子；
芯片层叠体，设置于所述布线基板，包含第二半导体芯片；
密封体，覆盖所述第一半导体芯片及所述芯片层叠体；以及
第一部件，设置在所述密封体与所述第二表面之间，具有：第一区域，沿着属于所述布线基板的面内方向的第一方向延伸；以及第二区域，在将与所述第一方向垂直的方向作为第二方向时从所述第一区域的所述第一方向侧的端部沿着所述第二方向延伸，所述第一部件具有比所述密封体的导热率高的导热率。
2.根据权利要求1所述的半导体装置，
所述第二区域的朝向所述第一方向侧的面从所述密封体露出。
3.根据权利要求1所述的半导体装置，
所述第二区域的朝向所述第二方向侧的面从所述密封体露出。
4.根据权利要求1至3中任一项所述的半导体装置，
所述芯片层叠体设置在所述第一半导体芯片的上方，
所述第一部件与所述芯片层叠体分离而被设置。
5.根据权利要求1至3中任一项所述的半导体装置，
所述第一部件具有与所述密封体接触的氧化物表面或与所述密封体接触的凹凸表面。
6.根据权利要求1至3中任一项所述的半导体装置，
还具备第二部件，该第二部件设置于所述第一半导体芯片的侧面，具有比所述密封体的导热率低的导热率。
7.根据权利要求1至3中任一项所述的半导体装置，
还具备第三部件，该第三部件设置于所述第一部件与所述芯片层叠体之间，具有比所述密封体的导热率低的导热率。
8.根据权利要求1至3中任一项所述的半导体装置，
在沿着所述第一方向观察时，所述芯片层叠体的至少一部分与所述第一部件重叠。
9.根据权利要求1至3中任一项所述的半导体装置，
在沿着所述第一方向观察时，所述芯片层叠体整体与所述第一部件重叠。
10.一种半导体装置的制造方法，具备如下工序：
将具有带有连接端子的第一表面和所述第一表面的相反侧的第二表面的第一半导体芯片设置在布线基板的上方，将所述连接端子与所述布线基板电连接；
将第一部件设置在所述第一半导体芯片的上方；
将具有第二半导体芯片的芯片层叠体设置于所述布线基板；以及
形成覆盖所述第一半导体芯片、所述芯片层叠体以及所述第一部件的密封体，
所述第一部件设置在所述密封体与所述第二表面之间，具有：第一区域，沿着属于所述布线基板的面内方向的第一方向延伸；以及第二区域，在将与所述第一方向垂直的方向作为第二方向时从所述第一区域的所述第一方向侧的端部沿着所述第二方向延伸，所述第一部件具有比所述密封体的导热率高的导热率。
11.根据权利要求10所述的半导体装置的制造方法，包括：
在所述第一半导体芯片的侧面形成具有比所述密封体的导热率低的导热率的第二部件。
12.根据权利要求10或11所述的半导体装置的制造方法，包括：
删除所述密封体的一部分而使所述第一部件的一部分从所述密封体露出。
CN202310161377.4A 2022-06-15 2023-02-24 半导体装置及半导体装置的制造方法 Pending CN117238911A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022096612A JP2023183142A (ja) 2022-06-15 2022-06-15 半導体装置および半導体装置の製造方法
JP2022-096612 2022-06-15

Publications (1)

Publication Number Publication Date
CN117238911A true CN117238911A (zh) 2023-12-15

Family

ID=89085036

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310161377.4A Pending CN117238911A (zh) 2022-06-15 2023-02-24 半导体装置及半导体装置的制造方法

Country Status (4)

Country Link
US (1) US20230411239A1 (zh)
JP (1) JP2023183142A (zh)
CN (1) CN117238911A (zh)
TW (1) TWI832703B (zh)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6867243B2 (ja) * 2017-06-26 2021-04-28 新光電気工業株式会社 放熱板及びその製造方法と電子部品装置
KR20190047444A (ko) * 2017-10-27 2019-05-08 에스케이하이닉스 주식회사 단열벽을 포함하는 반도체 패키지
JP2021077698A (ja) * 2019-11-06 2021-05-20 キオクシア株式会社 半導体パッケージ

Also Published As

Publication number Publication date
JP2023183142A (ja) 2023-12-27
TW202401721A (zh) 2024-01-01
TWI832703B (zh) 2024-02-11
US20230411239A1 (en) 2023-12-21

Similar Documents

Publication Publication Date Title
TWI260058B (en) Semiconductor device and the method
JP6564565B2 (ja) 半導体パッケージ及びその製造方法
US8780600B2 (en) Systems and methods for stacked semiconductor memory devices
TWI681519B (zh) 半導體裝置
CN102623441B (zh) 半导体装置及其制造方法
US8829686B2 (en) Package-on-package assembly including adhesive containment element
US20200075542A1 (en) Stack packages including bridge dies
US20120306095A1 (en) Semiconductor package and fabrication method of the same
CN111279474B (zh) 具有分层保护机制的半导体装置及相关系统、装置及方法
CN111799230A (zh) 半导体封装件
US12040304B2 (en) Semiconductor package and method of fabricating the same
CN112466835B (zh) 半导体封装及其制造方法
CN110970444A (zh) 半导体装置及半导体装置的制造方法
US9087883B2 (en) Method and apparatus for stacked semiconductor chips
CN111725186A (zh) 半导体装置
TWI832703B (zh) 半導體裝置以及半導體裝置的製造方法
US11282818B2 (en) Semiconductor device
US20230282616A1 (en) Semiconductor device
CN111696945B (zh) 半导体装置
CN110634880B (zh) 半导体装置及其制造方法
US20240321823A1 (en) Semiconductor package and method of manufacturing the same
CN115700908A (zh) 半导体装置及半导体装置的制造方法
CN117320459A (zh) 堆叠式半导体封装

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination