CN102918624B - 电子倍增部以及包含其的光电倍增管 - Google Patents

电子倍增部以及包含其的光电倍增管 Download PDF

Info

Publication number
CN102918624B
CN102918624B CN201280001327XA CN201280001327A CN102918624B CN 102918624 B CN102918624 B CN 102918624B CN 201280001327X A CN201280001327X A CN 201280001327XA CN 201280001327 A CN201280001327 A CN 201280001327A CN 102918624 B CN102918624 B CN 102918624B
Authority
CN
China
Prior art keywords
cylindrical portion
dynode
face
section
frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201280001327XA
Other languages
English (en)
Other versions
CN102918624A (zh
Inventor
下井英树
久嶋浩之
井上圭祐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hamamatsu Photonics KK
Original Assignee
Hamamatsu Photonics KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hamamatsu Photonics KK filed Critical Hamamatsu Photonics KK
Publication of CN102918624A publication Critical patent/CN102918624A/zh
Application granted granted Critical
Publication of CN102918624B publication Critical patent/CN102918624B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J43/00Secondary-emission tubes; Electron-multiplier tubes
    • H01J43/04Electron multipliers
    • H01J43/06Electrode arrangements
    • H01J43/10Dynodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J43/00Secondary-emission tubes; Electron-multiplier tubes
    • H01J43/04Electron multipliers
    • H01J43/06Electrode arrangements
    • H01J43/18Electrode arrangements using essentially more than one dynode
    • H01J43/22Dynodes consisting of electron-permeable material, e.g. foil, grid, tube, venetian blind

Abstract

本发明涉及即使在小型化了的情况下也有效地抑制发光噪声的电子倍增部等,各级的倍增极具备分别具有物理分离的外周面的多个柱状部,各个柱状部被加工成平行于配置有电子倍增部的设置面的截面的面积或者外周长在该柱状部的外周面上的任意一个的位置上成为最小的形状。

Description

电子倍增部以及包含其的光电倍增管
技术领域
本发明涉及检测来自于外部的入射光的光电倍增管、以及能够应用于包含该光电倍增管的各种传感器装置中的电子倍增部。 
背景技术
一直以来,利用细微加工技术的小型光电倍增管的开发正在进行。众所周知的是例如将光电面、倍增极以及阳极配置于透光性的绝缘基板上的平面型的光电倍增管(参照专利文献1)。由这样的构造,实现了微弱光的检测,并且也谋求了装置的小型化。 
现有技术文献 
专利文献 
专利文献1:美国专利第5,264,693号 
发明内容
发明所要解决的问题 
发明人对上述现有的光电倍增管进行了探讨,其结果发现了如以下所述那样的问题。 
即,在现有的光电倍增管中,在绝缘基板上电位不同的构造物靠近配置。因此,在光电倍增管小型化了的情况下,通过将生成的二次电子入射到绝缘基板上,从而产生了不要的发光,这成为噪声源。 
本发明是为了解决如上所述那样的问题而完成的发明,其目的在于,提供一种即使在小型化了的情况下也具备用于有效地抑制发光噪声的倍增极构造的电子倍增部、以及包含其的光电倍增管。 
解决问题的技术手段 
本发明所涉及的电子倍增部,具备沿着规定的设置面上的第1方向依次配置于该设置面上且级联倍增(cascade increase)沿着与第1方向相平行的方向行进的电子的多级倍增极。另外,多级倍增极分别具 备在设置面上沿着与第1方向相垂直的第2方向延伸的共同的基座部、通过在各自仅间隔规定距离的状态下被设置于基座部从而通过基座部而电连接的多个柱状部。还有,各个柱状部沿着垂直于设置面的第3方向延伸而且具有由物理分离的外周面规定的侧壁形状。 
作为具备如以上所述那样的构造的电子倍增部的第1方式,优选在多级倍增极的各个,多个柱状部中的至少任意一个柱状部具有以垂直于第3方向的截面的面积或者外周长在该柱状部的外周面的任意一个位置上成为最小的方式被加工的形状。 
作为具备如以上所述那样的构造的电子倍增部的第2方式,优选在多级倍增极的各个,多个柱状部中的至少任意一个柱状部的外周面中形成有单一的二次电子放出面的区域的表面形状在由包含第1以及第3方向的双方的平面规定的截面上由包含朝着该柱状部的内部突出的1个或者1个以上的凹陷形状的线段规定。 
再有,作为具备如以上所述那样的构造的电子倍增部的第3方式,优选在多级倍增极的各个,多个柱状部中的至少任意一个柱状部在由包含第1以及第3方向的双方的平面规定的截面上具有以由沿着第1方向的长度规定的该柱状部的宽度在该柱状部的外周面的任意一个位置上成为最小的方式被加工的截面形状。 
还有,上述第1~第3方式的各个即使单独也能够实施,另外,第1~第3方式中的2个以上的组合也能够实施。这些第1~第3方式即使单独或者由其组合,也能够实现具有形成有二次电子放出面的区域中间变细的构造的倍增极、特别是柱状部。 
作为能够应用于上述第1~第3方式中的至少任意一个方式的第4方式,优选在多级倍增极的各个,多个柱状部中至少任意一个柱状部的外周面中形成有单一的二次电子放出面的区域的表面形状为由1个或1个以上的曲面、1个或1个以上的平面、或者这些面的组合而构成。 
再有,作为第5方式,本发明所涉及的光电倍增管具备外围器、光电面、电子倍增部、以及阳极。外围器是将内部维持为减压状态的外围器,至少其一部分由基板所构成,该基板具有设置面且由绝缘性材料形成。光电面被容纳于外围器的内部空间,并对应于通过外围器取入的光而将光电子放出至该外围器的内部。电子倍增部在被容纳于 外围器的内部空间的状态下被配置于设置面上。另外,对于第5方式所涉及的光电倍增管的电子倍增部而言,能够应用上述第1~第4方式中至少任意一个方式所涉及的电子倍增部。阳极在被容纳于外围器的内部空间的状态下被配置于设置面上,且是用于将在电子倍增部被级联倍增的电子中到达的电子作为信号进行取出的电极。 
作为能够应用于上述第5方式的第6方式,作为在邻接的倍增极之间的彼此面对面的区域的关系,一方的倍增极中的柱状部的外周面中形成有单一的二次电子放出面的区域与另一方的倍增极中的柱状部的外周面中形成有单一的二次电子放出面的区域优选在由包含所述第1以及第3方向的双方的平面规定的截面上具有在彼此远离的方向上凹陷的表面形状。 
作为能够应用于上述第5~第6方式中至少任意一个方式的7方式,外围器也可以由下侧框架、上侧框架、侧壁框架构成。下侧框架,具有设置面的至少一部分由绝缘材料所构成。上侧框架以与下侧框架相对的方式被配置,具有与下侧框架的设置面面对面的面的至少一部分由绝缘材料所构成。侧壁框架被设置于上侧框架以及下侧框架之间,并具有包围电子倍增部以及阳极的形状。另外,在该第7方式中,电子倍增部和阳极优选在彼此仅间隔规定距离的状态下被配置于设置面上。 
作为能够应用于上述第5~第7方式中至少任意一个方式的8方式,该光电倍增管也可以具备多个凹陷部,该多个凹陷部在仅间隔规定距离的状态下被配置于设置面上,且分别沿着设置面上的第2方向延伸。在该第8方式中,优选多级倍增极分别以其基座部位于多个凹陷部之间的方式被配置于该设置面上。 
还有,本发明所涉及的各个实施例根据以下的详细的说明以及附图而能够充分地理解。这些实施例单单是为了例示而表示的例子,并不应该认为是限定本发明。 
另外,本发明的进一步的应用范围通过以下的详细的说明而可以明了。然而,详细的说明以及特定的事例表示本发明的优选的实施例,但仅是为了例示而表示,对于本领域技术人员来说,本发明的范围中的各种各样的变形以及改良显然是根据该详细的说明而不言而喻的。 
发明的效果 
根据本实施方式所涉及的光电倍增管,电子倍增部由沿着平行于下侧框架的相对面的第1方向依次配置的多级倍增极所构成。另外,由包含第1方向并且垂直于下侧框架的相对面的面规定的倍增极中的各个柱状部的截面具有沿着第1方向的宽度在该柱状部的下侧框架侧端部与上侧框架侧端部之间成为最小的形状。如以上所述,通过将柱状部中的二次电子放出面的形状加工成沿着该柱状部的高度方向凹陷的形状,从而能够有效地修正从二次电子放出面向下侧框架或者上侧框架的电子的轨道。 
附图说明
图1是表示本发明所涉及的光电倍增管的一个实施方式的构成的立体图。 
图2是图1的光电倍增管的分解立体图。 
图3是图1的侧壁框架的平面图。 
图4是表示图1的侧壁框架以及下侧框架的主要部分的一部分剖视立体图(包含沿着图1的光电倍增管的II-II线的截面)。 
图5是沿着图1的光电倍增管的V-V线的截面图。 
图6是图1的侧壁框架以及下侧框架的特别是电子倍增部附近的一部分剖视立体图。 
图7是用于说明图6的电子倍增部以及其构成要素的构造的图,(A)是图6的电子倍增部的一部分剖视图,(B)是表示柱状部的形状的立体图,(C)是表示柱状部表面的形状的立体图。 
图8是用于说明柱状部的构造的图,(A)是沿着图7(B)的I-I线的柱状部的一部分剖视图,(B)是表示由曲线实现(A)中的截面形状的情况下的变形的图,(C)是表示由直线实现(A)中的截面形状的情况下的变形的图。 
图9是用于说明形成有二次电子放出面的柱状部表面的加工模拟的图。 
图10是沿着图1的光电倍增管的II-II线的截面,且是用于说明构成电子倍增部的一部分的倍增极(形成有二次电子放出面的柱状部) 的一个例子的具体的位置状态的图。 
图11与图10相同是表示设置于光电倍增管内的倍增极(形成有二次电子放出面的柱状部)的其它的例子的构造的图(与沿着图1的光电倍增管的II-II线的截面相一致),(A)是表示现有的倍增极的截面形状的图,(B)是表示第1变形例所涉及的倍增极的截面形状的图,(C)是表示第2变形例所涉及的倍增极的截面形状的图。 
图12是用于说明本实施方式的效果的图(与沿着图1的光电倍增管的II-II线的截面相一致),(A)是表示现有构造的图,(B)是表示本实施方式的构造的图。 
图13是与具体的设置状态一起表示第3变形例所涉及的倍增极的截面形状并且用于说明该第3变形例所涉及的倍增极的效果的图(与沿着图1的光电倍增管中的II-II线的截面相一致)。 
图14是表示图1的光电倍增管中的各个部分的构造的图,(A)是从背面侧看图1的上侧框架的底面图,(B)是图1的侧壁框架的平面图。 
图15是表示图14的上侧框架与侧壁框架的连接状态的立体图。 
图16是图1的侧壁框架以及下侧框架的一部分剖视立体图(与沿着图1的光电倍增管的II-II线的截面相一致),(A)是应用第1构造的下侧框架的图,(B)是应用第2构造例的下侧框架的图。 
图17是第1比较例所涉及的电子倍增部的平面图。 
图18是第2比较例所涉及的电子倍增部的平面图。 
图19是本发明的第1变形例所涉及的光电倍增管中的下侧框架的立体图。 
图20是从背面侧看图19的下侧框架的底面图。 
图21是本发明的第2变形例所涉及的光电倍增管中的下侧框架的立体图,(A)是表示能够应用于第2变形例所涉及的光电倍增管的下侧框架的第3构造的图,(B)是表示能够应用于第2变形例所涉及的光电倍增管的下侧框架的第4构造的图。 
具体实施方式
以下,参照附图,对本发明所涉及的倍增极、电子倍增部以及光 电倍增管的各个实施方式进行详细的说明。还有,在附图的说明中,将相同的符号标注于相同或者相当的部分,并省略重复的说明。 
图1是表示本发明所涉及的光电倍增管的一个实施方式的构成的立体图,图2是图1的光电倍增管1的分解立体图。 
图1所表示的光电倍增管1是具有透过型的光电面的光电倍增管,并具备由上侧框架(第2基板)2、侧壁框架3、相对于上侧框架2隔着侧壁框架3相对的下侧框架(第1基板)4构成的外围器即框体5。该光电倍增管1为向光电面的光的入射方向与在电子倍增部的电子的倍增方向交叉的电子管。即,光电倍增管1是如果光从由图1的箭头A所表示的与下侧框架4所构成的平面交叉的方向入射的话,则从光电面放出的光电子入射到电子倍增部,在由箭头B所表示的与由箭头A所表示的方向交叉的方向上对二次电子进行级联放大,并从阳极部取出信号的电子管。 
还有,在以下的说明中,沿着电子倍增方向,将电子倍增路径(电子倍增通道)的上游侧(光电面侧)作为“一端侧”,将下游侧(阳极部侧)作为“另一端侧”。接着,对光电倍增管1的各个构成要素进行详细的说明。 
如图2所示,上侧框架2将配线基板20作为基材来构成,配线基板20将矩形平板状的绝缘性的陶瓷作为主材料。作为这样的配线基板,使用运用了能够进行细微的配线设计并且能够自由地设计表背的配线图形的LTCC(Low Temperature Co-fired Ceramics:低温同时烧成陶瓷)等的多层配线基板。在配线基板20上,在其主面20b上设置有与侧壁框架3、后面所述的光电面41、聚焦电极31、壁状电极32、电子倍增部33以及阳极部34电连接并对来自于外部的供电或者信号进行取出的多个导电性端子201A~201D。导电性端子201A作为侧壁框架3的供电用而设置,导电性端子201B作为光电面41、聚焦电极31以及壁状电极32的供电用而设置,导电性端子201C作为电子倍增部33的供电用而设置,导电性端子201D作为阳极部34的供电以及信号取出用而设置。这些导电性端子201A~201D与在配线基板20的内部相对于主面20b相对的绝缘性的相对面20a上的导电膜或导电性端子(后面进行详细叙述)互相连接,这些导电膜、导电性端子与侧壁框架3、光 电面41、聚焦电极31、壁状电极32、电子倍增部33以及阳极部34连接。另外,上侧框架2并不限于设置了导电性端子201的多层配线基板,也可以是贯通设置有对来自于外部的供电或信号进行取出的导电性端子的由玻璃基板等的绝缘材料构成的板状构件。 
侧壁框架3将矩形平板状的硅基板30作为基材而构成。从硅基板30的主面30a朝着与其相对的面30b,形成被框状的侧壁部302包围的贯通部301。该贯通部301,其开口为矩形,其外周以沿着硅基板30的外周的方式形成。 
在该贯通部301内,从一端侧向另一端侧,配置有壁状电极32、聚焦电极31、电子倍增部33以及阳极部34。这些壁状电极32、聚焦电极31、电子倍增部33以及阳极部34通过由RIE(Reactive Ion Etching,反应离子蚀刻)加工等对硅基板30进行加工而形成,并将硅作为主要材料。 
壁状电极32从与后面所述的玻璃基板40的相对面40a正对的方向(相对于相对面40a的大致垂直方向)来看,是以包围后面所述的光电面41的方式形成的框状的电极。另外,聚焦电极31是用于会聚从光电面41放出的光电子并向电子倍增部33引导的电极,并被设置于光电面41与电子倍增部33之间。 
电子倍增部33由沿着从光电面41朝着阳极部34的电子倍增方向(由图1的箭头B所表示的方向,以下相同)而设定成不同的电位的N级(N为2以上的整数)的倍增极(电子倍增部)所构成,并具有横跨各级且在电子倍增方向上延伸的多个电子倍增路径(电子倍增通道)。另外,阳极部34与光电面41一起被配置于夹持电子倍增部33的位置。 
这些壁状电极32、聚焦电极31、电子倍增部33以及阳极部34分别由阳极接合、扩散接合、再有使用了低熔点金属(例如铟)等的密封材料的接合等而被固定于下侧框架4,由此,被二维配置于该下侧框架4上。 
下侧框架4将矩形平板状的玻璃基板40作为基材而构成。该玻璃基板40由作为绝缘材料的玻璃形成与配线基板20的相对面20a相对且作为框体5的内面的相对面40a。在作为相对面40a上的与侧壁框架 3的贯通部301相对的部位(与侧壁部302的接合区域以外的部位)的阳极部34侧的相反侧的端部,形成有作为透过型光电面的光电面41。另外,在相对面40a上的搭载有电子倍增部33以及阳极部34的部位,形成有用于防止倍增电子的向相对面40a的入射的、多个矩形状的凹陷部42。还有,构成电子倍增部33的多级倍增极以及阳极34被配置于作为多个凹陷部42之间的平面部的中间部42a上。 
接着,参照图3~图5,对光电倍增管1的内部构造进行详细的说明。图3是图1的侧壁框架3的平面图,图4是表示图1的侧壁框架3以及下侧框架4的主要部分的一部分剖视立体图(包含沿着图1的光电倍增管的II-II线的截面),图5是沿着图1的光电倍增管的V-V线的截面图。 
如图3所示,贯通部301内的电子倍增部33由从相对面40a上的一端侧朝着另一端侧(朝着作为电子倍增方向的箭头B所示的方向),按顺序间隔排列的多级倍增极33a~33l所构成。这些多级倍增极33a~33l并列形成多条由以沿着箭头B所表示的方向从一端侧的第1级的倍增极33a到另一端侧的最终级(第N级)的倍增极33l连续的方式设置的N个电子倍增孔所构成的电子倍增通道C。还有,在聚焦电极31与第1级的倍增极33a之间、在多级倍增极33a~33l中的所邻接的倍增极彼此之间、以及在最终级的倍增极33l与阳极34之间,设置有凹陷部42,多级倍增极33a~33l分别被配置于位于设置于图2的下侧框架4的多个凹陷部42之间的平面部即中间部42a上。 
另外,光电面41与一端侧的第1级的倍增极33a间隔地被设置于夹持聚焦电极31的相对面40a上的一端侧。该光电面41在玻璃基板40的相对面40a上作为矩形状的透过型光电面而形成。如果从外部透过下侧框架4即玻璃基板40的入射光到达光电面41的话,则对应于该入射光的光电子被放出,该光电子由壁状电极32以及聚焦电极31而被引导到第1级的倍增极33a。 
另外,阳极部34与另一端侧的最终级的倍增极33l间隔地被设置于相对面40a上的另一端侧。该阳极部34是用于将由电子倍增部33在箭头B所示的方向上在电子倍增通道C内倍增而来的电子作为电信号取出到外部的电极,相对于各个电子倍增通道C而具有多个凹部。 
各个凹部从与下侧框架4的相对面40a垂直的方向来看,成为面对于电子倍增部33的一方的侧壁面侧开放而另一方的侧壁面侧封闭的袋状,在一方的侧壁面侧的凹部的入口部,具备使入口空间狭窄那样的突出部。即,阳极部34成为关住进入到凹部的倍增电子那样的形状,能够更加可靠地将倍增电子作为信号来进行取出。还有,在阳极部34和与阳极部34的另一端侧面相对的侧壁部302之间也存在有凹陷部42,阳极部34被配置于位于凹陷部42之间的平面部即中间部42a上。 
如图4所示,多级倍增极33a~33d分别被配置于位于形成于下侧框架4的相对面40a上的多个凹陷部42之间的平面部即中间部42a上,并与该多个凹陷部42各自的底部间隔。倍增极33a包含沿着相对面40a在相对于电子倍增方向大致垂直的方向上排列、且朝着上侧框架2的相对面20a大致垂直地延伸的多个柱状部51a、连续地形成于多个柱状部51a(51)的凹陷部42侧的端部并沿着凹陷部42的底部在相对于电子倍增方向大致垂直的方向上延伸的基座部(支撑台)52a(330)。另外,关于倍增极33b~33d,关于各自的多个柱状部51b~51d、以及各自的基座部52b~52d,也具有与倍增极33a相同的构造。在各个柱状部51a~51d中的邻接的构件之间形成有电子倍增通道C,基座部52a~52d以横跨形成有该电子倍增通道C的区域Ac(图3)的方式进行设置。在此,基座部52a~52d具有将各个的多个柱状部51a~51d互相电连接并且将多个柱状部51a~51d从凹陷部42的底部间隔地进行保持的作用。还有,在本实施方式中,在倍增极33a~33d,多个柱状部51a~51d以及基座部52a~52d分别被形成为一体,但是也可以使柱状部和基座部为不同个体。还有,在多个柱状部51a~51d的规定区域形成有二次电子放出面,这些多个柱状部51a~51d的截面形状如图4所示,以在位于下侧框架4与上侧框架2的大致中间(或者,更靠近于下侧框架4的一侧)的x-y平面P附近宽度变成最小的方式进行设计。另外,虽然没有图示,但是倍增极33e~33l也具有相同的构造。 
再有,在该基座部52b、52d的垂直于电子倍增方向的方向的一个端部上一体地形成有以从其端部朝着上侧框架2大致垂直地延伸的方式具有大致圆柱形状的供电部53b、53d。该供电部53b、53d是用于经由基座部52b、52d而对多个柱状部51b、51d供电的构件。还有,其 他的倍增极也具有相同的构造。 
如图5所示,倍增极33b,相对于电子倍增方向垂直并且沿着相对面40a的方向的基座部52b的下面通过被接合于相对面40a的平面部即中间部42a从而相对于下侧框架4被固定。另外,虽然有细小的形状上的差异,但是其他的倍增极33a、33c~33l,关于柱状部、基座部、供电部,也具有相同的基本构造。与此相对应,相对面40a上的凹陷部42以比多级倍增极33a~33l的基座部以及阳极部34的配置间隔宽一些的宽度形成。即,凹陷部42以扩大倍增极33a~33l的基座部以及阳极部34之间的沿面距离的方式通过平面部即中间部42a而被断续地形成于下侧框架4的相对面40a。还有,在多个柱状部51b上形成有二次电子放出面,这些多个柱状部51b的截面形状如图5所示,以在位于下侧框架4与上侧框架2的大致中间的x-y平面P附近宽度成为最小的方式进行设计。 
接着,对分别构成多级倍增极33a~33l的柱状部的形状,特别是二次电子放出面的形状进行详细的说明。 
图6是图1的侧壁框架以及下侧框架的、特别是电子倍增部附近的一部分剖视立体图。图7是用于说明图6的电子倍增部以及其构成要素的构造的图,图7(A)是图6的电子倍增部的一部分剖视图,图7(B)是表示由图7(A)中的S所表示的部位的柱状部的形状的立体图,图7(C)是表示柱状部表面的形状的立体图。图8是用于说明柱状部的构造的图,图8(A)是沿着图7(B)的I-I线的柱状部的一部分剖视图,图8(B)是表示由曲线实现图8(A)中的截面形状的情况下的变形的图,图8(C)是表示由直线实现图8(A)中的截面形状的情况下的变形的图。图9是用于说明形成有二次电子放出面的柱状部表面的加工模拟的图。图9(A)是表示柱状部的加工区域的图,图9(B)是表示图9(A)中的最小加工要素的图,图9(C)是随着时间经过而表示加工工艺的进行状况的图。 
图6以图中的x轴包含于沿着图1的II-II线的截面的方式表示有电子倍增部33附近的构造。即,在下侧框架40(玻璃基板)的相对面40a上设置有多个凹陷部42,在位于这些多个凹陷部42之间的中间部42a上分别配置有多级倍增极33a~33l。多级倍增极33a~33l各自的基 座部的侧面被加工成弯曲形状或者锥形状。被设置于上侧框架2的相对面20a的导电膜202(滞后对策用的蒸镀电极)被连接于导电性端子201C,多级倍增极33a~33l各自的供电部53a~53l和导电膜202由导电性材料205(后面叙述)而电连接。 
另外,如图7(A)所示,多级倍增极33a~33l的基座部330的侧面以从上侧框架2朝着下侧框架4变细的方式被加工成锥形状。通过如以上所述进行加工,从而能够加长所邻接的倍增极之间的距离。再有,通过将凹陷部42设置于所邻接的倍增极之间,从而能够进一步加长在下侧框架4的相对面40a上被规定的、所邻接的倍增极之间的沿面距离。另外,柱状部51的形成有二次电子放出面520的区域如图7(B)所示具有该二次电子放出面520的各部中的垂直向量朝着柱状部51的中间点(与图5的x-y平面P相交叉的位置)那样的形状。图7(B)中所表示的垂直向量的方向是放出概率最高的二次电子的放出方向。还有,在本实施方式的例子中,柱状部51的高度(沿着从下侧框架4朝着上侧框架2的方向的长度)为800μm,该柱状部51的形成有二次电子放出面的区域,在沿着该柱状部51的高度方向的中间位置(与图5的x-y平面P相交叉的位置)上,具有向该柱状部51的内部仅突出50μm的中间变细构造。 
即,如图6以及图7所示,构成各级的倍增极33a~33l的多个柱状部51(相当于51a~51l)分别以垂直于下侧框架4的相对面40a的截面(以下,称为垂直截面,相当于x-z平面),具体来说,形成有二次电子放出面520的区域R的形状沿着z轴方向(参照图6以及图7(A))凹陷成弯曲或者锥状的方式被加工。例如,如图7(B)以及图7(C)所示,各个柱状部的高度(z轴方向)为800μm,以在其中间点(与图5的x-y平面P相交叉的位置)上,成为从各端部(位于下侧框架4侧的端部和位于上侧框架2侧的端部)仅凹陷50μm的形状的方式加工形成有二次电子放出面的区域的形状。 
各个柱状部51的垂直截面(x-z平面)的例子如图8(A)所示。还有,该图8(A)中的柱状部51的截面510(斜线部分)为沿着图7(B)中的I-I线的垂直截面。对于该垂直截面的加工来说,例如如图8(B)所示,可以以用弯曲的曲面规定二次电子放出面520的方式进 行加工,另外,也可以如图8(C)所示,以用直线规定的方式进行加工。 
即,在本实施方式所涉及的光电倍增管1中,如图8(A)~8(C)所示,多级倍增极33a~33l具有形成有二次电子放出面的区域中间变细的构造。更为具体来说,在沿着图1的II-II线的截面(x-z平面)上,形成有二次电子放出面520的区域R具有x轴方向(由箭头B所表示的方向)的宽度例如在柱状部51的任意一个的位置Q成为最小的形状(其他的柱状部也相同)。另外,在沿着图1的II-II线的截面(x-z平面)上,形成有二次电子放出面520的区域R具有1个或者其以上的中间变细形状。而且,各个中间变细形状为从下侧框架4向上侧框架2,x轴方向的宽度在单调减少之后单调增加的形状。再有,例如倍增极33a的二次电子放出面在沿着图1的II-II线的截面(x-z平面)上,由包含向柱状部51的内部突出的1个或者其以上的凹陷形状的线段进行规定。另外,在沿着x-y平面看柱状部51的截面形状的时候,该截面的面积或者外周长在形成有二次电子放出面520的区域R内的位置Q上变成最小。 
在图8(B)以及图8(C)中,截面510a、510d中的“中间变细”(截面的沿着x轴方向的宽度成为最小的部分)的位置Q位于形成有二次电子放出面520的区域R的中间点。截面510b、510e中的“中间变细”(截面的沿着x轴方向的宽度成为最小的部分)的位置Q位于形成有二次电子放出面520的区域R的上侧(比中间点更接近于上侧框架2的位置)。截面510c、510f中的“中间变细”(截面的沿着x轴方向的宽度成为最小的区域)的位置Q位于形成有二次电子放出面520的区域R的下侧(比中间点更接近于下侧框架4的区域)。 
在任意的变形中,各个柱状部51的垂直截面510的宽度最小的部分Q也存在于形成有二次电子放出面的区域R内。还有,在区域R,沿着y轴方向的各个柱状部的垂直截面(相当于y-z平面),也沿着从下侧框架4朝着上侧框架的各个柱状部的高度方向(z轴方向),在单调减小之后从由图中Q所表示的部分单调增加。 
具有如以上所述那样的垂直截面的柱状部51例如如图9所示能够通过蚀刻加工形成。还有,在图9(A)中,表示具有垂直截面510d 的柱状部51的一部分(由图9(A)中的区域AR所表示的区域)。还有,二次电子放出面520被形成于蚀刻加工了的区域。在图9(C)中,是表示加工模拟的结果的图,随着时间经过而表示蚀刻加工的进行状况。另外,图9(C)的截面900A~900R分别由图9(B)所表示的最小加工要素所构成。如由该图9(B)所表示的最小加工要素也可知的那样,蚀刻了的面是弯曲的。再有,在图9(C)的截面900A~900R的各个中,910为蚀刻掩模。另外,920是以起到作为蚀刻掩模的功能的方式被填充于沿着蚀刻加工的预定线521而被蚀刻的区域的内部保护膜。 
接着,参照图10以及图11(A)~图11(C),对能够由以上所述那样的各种的截面形状实现的柱状部51的具体的设置状态进行说明。还有,图10是用于说明作为沿着图1的光电倍增管1的II-II线的截面的构成电子倍增部33的一部分的倍增极33a~33l(形成有二次电子放出面的柱状部51)的一个例子的、具体的设置状态的图。图11与图10相同是表示设置于光电倍增管1内的倍增极33a~33l(形成有二次电子放出面的柱状部51)的其它的例子的构造的图(与沿着图1的光电倍增管1的II-II线的截面相一致),图11(A)是表示现有的倍增极的截面形状的图,图11(B)是表示第1变形例所涉及的倍增极的截面形状的图,图11(C)是表示第2变形例所涉及的倍增极的截面形状的图。另外,在图10以及图11(A)~图11(C)的例子中,上侧框架2是作为由玻璃基板20所构成的框架。 
如图10所示,在下侧框架4的玻璃基板40上,在其相对面40a上设置有多个凹陷部42,在位于这些凹陷部42之间的中间部42a上设置有各级的倍增极的基座部330(具有厚度200μm)。在基座部330之上二次电子放出面被形成于其侧面上的柱状部51与该基座部330一体设置。由这些一体化了的基座部330和柱状部51构成各级的倍增极。另一方面,在上侧框架2的玻璃基板20上,导电性端子201C与被蒸镀于该玻璃基板20的相对面20a上的导电膜202接触,该导电膜202通过导电性材料205而与各个柱状部51的上部(实际上为各级的倍增极的供电部53a~53l)电连接。在该构造中,玻璃基板20与柱状部51的上部间隔50μm。 
图10所表示的各个柱状部51的形成有二次电子放出面520的区域R的形状具有在比区域R的中间位置更接近于下侧框架4的位置上中间变细的构造(朝着柱状部51的内部仅突出L的形状)。即,中间变细位置的上侧的区域A宽于中间变细位置的下侧的区域B。具体来说,形成有二次电子放出面520的区域R的高度方向的长度为800μm,区域A的高度方向的长度与区域B的高度方向的长度之比(A∶B)可以为1∶1~10∶1,优选为3∶2~7∶1。另外,规定中间变细构造的深度L可以为20μm~150μm,优选为30μm~80μm。 
另外,图11(A)中,表示应用现有的截面形状的倍增极的设置状态,除了柱状部51的截面形状之外,与图10所表示的设置状态相同。图11(B)中,表示第1变形例所涉及的倍增极的设置状态,与图10所表示的构造相比,基座部330的截面形状和柱状部51的截面形状不同。即,在图11(B)所表示的例子中,基座部330的侧面被加工成锥形状。另外,柱状部51中的中间变细位置处于形成有二次电子放出面520的区域R的中间点附近(被放出的二次电子所集中的极大点也成为中间点附近)。在图11(C)所表示的例子中,在基座部330的侧面被加工成锥形状的这一点上,与图10所表示的构造不同。再有,图11(C)的设置状态中,柱状部51中的中间变细位置处于形成有二次电子放出面520的区域R的中间点的下侧(玻璃基板40侧),必然的,被放出的二次电子所集中的极大点也成为中间点的下侧。 
还有,在图11(A)中,在将二次电子放出面520的、柱状部51的高度方向的长度作为2a的时候,图11(B)中的二次电子放出面520的长度成为2.83a,图11(C)中的二次电子放出面520的长度成为2.92a。如以上所述,在采用图11(C)所表示的构造的情况下,会有二次电子放出面520的面积自身变大的效果。另外,会有抑制在制造时产生黑硅(刺状异物)的效果。再有,因为能够从玻璃基板(特别是上侧框架2的玻璃基板20)避开被放出的二次电子所集中的极大点,所以能够抑制不需要的发光,特别是能够抑制由于该发光通过玻璃基板20与柱状部51的上部之间的间隔空间到达光电面41而产生的噪声。另外,也能够抑制由于二次电子入射到上侧框架2的玻璃基板20而引起的各个导电膜202之间的耐电压特性的下降。此外,在图11(B)以 及图11(C)的例子中,因为可以使所邻接的倍增极之间的沿面距离仅增大图11(B)的基座部330所记载的长度D,所以可以大幅地改善耐电压特性。 
使用图12说明如以上所述加工的柱状部51的效果。还有,图12是用于说明本实施方式的效果的图(与沿着图1的光电倍增管的II-II线的截面相一致),图12(A)是表示现有构造的图,图12(B)是表示本实施方式的构造的图。另外,在图12(A)的左侧以及在图12(B)的左侧,表示构成电子倍增部33的中央部分的各级的倍增极的一部分。另一方面,在图12(A)的右侧以及在图12(B)的右侧,表示构成包含阳极34的电子倍增部33的后段侧的各级的倍增极的一部分。 
在图12(A)所表示的现有构造的情况(柱状部51的垂直截面的宽度沿着高度方向成为一定)下,在下侧框架4的玻璃基板40上设置有各级的倍增极的基座部330。在基座部330之上二次电子放出面被形成于其侧面上的柱状部51与该基座部330被设置成一体。由这些一体化了的基座部330和柱状部51构成各级的倍增极。另一方面,在上侧框架2的玻璃基板20上导电性端子201C与被蒸镀于该玻璃基板20的相对面20a上的导电膜202接触,该导电膜202通过导电性材料205而与各个柱状部51的上部(实际上为各级的倍增极的供电部53a~53l)相电连接。阳极34也由基座部以及柱状部所构成,将通过导电性端子201D而到达的二次电子作为信号来进行取出。 
在图12(A)的例子中,二次电子放出面520(电极)相对于玻璃基板40(下侧框架4)而成为垂直。在此情况下,向绝缘支撑基板(下侧框架4)以及贯通电极基板(上侧框架2)的表面即作为绝缘材料的玻璃的表面的二次电子的冲突较多,会产生不需要的光。该发光成为噪声源,并成为在采用现有构造的光传感器中使其S/N降低的原因。另外,与玻璃表面冲突的二次电子因为不会有助于电子倍增,所以使电子倍增率(增益特性)降低并且也使电极之间的耐电压特性降低。 
另一方面,在图12(B)所表示的本实施方式的构造的情况(柱状部的垂直截面的宽度沿着高度方向在中心附近变细)下,在下侧框架4的玻璃基板40上,在其相对面40a上设置有多个凹陷部42,在位于这些凹陷部42之间的平面部即中间部42a上设置有各级的倍增极的 基座部330。在基座部330之上,弯曲形状的二次电子放出面被形成于其侧面上的柱状部51与该基座部330被设置成一体。由这些一体化了的基座部330和柱状部51构成各级的倍增极。另一方面,在上侧框架2的玻璃基板20上,导电性端子201C与被蒸镀于该玻璃基板20的相对面20a上的导电膜202接触,该导电膜202通过导电性材料205而与各个柱状部51的上部(实际上为各级的倍增极的供电部53a~53l)相电连接。阳极34也由基座部以及柱状部所构成,将通过导电性端子201D而到达的二次电子作为信号来进行取出。另外,阳极34的基座部也被设置于被凹陷部42夹持的平面部即中间部42a上。 
在图12(B)的例子中,二次电子放出面(电极)朝着其中心弯曲。即,在该形状中,端部侧所邻接的倍增极间隔比二次电子放出面的中心附近窄。在此情况下,向玻璃基板40(下侧框架4)以及玻璃基板20(上侧框架2)的表面即作为绝缘材料的玻璃的表面的二次电子的冲突大幅减少,其结果,有效地抑制了不需要的发光。因此,采用本实施方式的构造的光传感器中,作为发光抑制的效果,其S/N提高,高精度的光检测成为可能。另外,通过二次电子放出面520自身具有弯曲形状,从而不使各个柱状部51的高度发生变化而能够使该二次电子放出面520的有效面积变大。因此,通过由产生发光的二次电子的减少而引起的电子倍增率增加与有效面积扩大的相乘效果,从而可以飞跃性地提高电子倍增率。 
再有,参照图13,对能够由倍增极的另外的截面形状实现的柱状部51的具体的设置状态进行说明。还有,图13是用于与具体的设置状态一起表示第3变形例所涉及的倍增极的截面形状并且说明该第3变形例所涉及的倍增极的效果的图(与沿着图1的光电倍增管的II-II线的截面相一致)。还有,即使在图13的构成中,上侧框架2也作为由玻璃基板20构成的框架。 
如图13所示,在下侧框架4的玻璃基板40上,在其相对面40a上设置有多个凹陷部42,在位于这些凹陷部42之间的平面部即中间部42a上设置有各级的倍增极的基座部330(具有厚度200μm)。在基座部330之上二次电子放出面被形成于其侧面上的柱状部51与该基座部330被设置成一体。由这些一体化了的基座部330和柱状部51构成各 级的倍增极。另一方面,在上侧框架2的玻璃基板20上,导电性端子201C与被蒸镀于该玻璃基板20的相对面20a上的导电膜202接触,该导电膜202通过导电性材料205而与各个柱状部51的上部(实际上为各级的倍增极的供电部53a~53l)相电连接。在该构造中,玻璃基板20与柱状部51的上部间隔50μm。 
特别是图13所表示的各个柱状部51的形成有二次电子放出面520的区域的形状在具有2个中间变细构造(也可以是3个以上的中间变细构造)这一点上,与上述的图10、图11(B)以及图11(C)所表示的构造不同。即,在图13的例子中,通过将曲率大的弯曲面形成于更加接近于玻璃基板20的部分(区域R2),从而以从该玻璃基板20避开的方式诱导被放出的二次电子(向区域R1诱导在区域R2所产生的二次电子)。由此,可以减少向上侧框架2的玻璃基板20冲突的二次电子,并可以有效地降低由于发光而引起的噪声、由于带电而引起的耐电压不良。 
接着,参照图14以及图15,对光电倍增管1的配线构造进行说明。图14(A)是从背面20a侧看上侧框架2的底面图,图14(B)是侧壁框架3的平面图。图15是表示上侧框架2与侧壁框架3的连接状态的立体图。 
如图14(A)所示,在上侧框架2(也可以由玻璃等的绝缘材料构成)的相对面20a上,设置有在上侧框架2的内部分别电连接于导电性端子201B、201C、201D的多个导电膜(供电部)202、在上侧框架2的内部电连接于导电性端子201A的导电性端子203。另外,如图14(B)所示,在电子倍增部33,如以上所述的那样,竖立设置有与导电膜202的连接用的供电部53a~53l,在阳极部34的端部,竖立设置有与导电膜202的连接用的供电部37。再有,在壁状电极32的角落部,竖立设置有与导电膜202的连接用的供电部38。另外,聚焦电极31通过在壁状电极32与下侧框架4侧一体形成从而相对于壁状电极32电连接。再有,在壁状电极32,矩形平板状的连接部39一体地形成于下侧框架4的相对面40a侧,通过接合该连接部39和在相对面40a上电接触于光电面41而形成的导电膜(没有图示),从而电连接壁状电极32和光电面41。 
如图15所示,如果上述构成的上侧框架2和侧壁框架3被接合的话,则导电性端子203被电连接于侧壁框架3的侧壁部302。此外,电子倍增部33的供电部53a~53l、阳极部34的供电部37以及壁状电极32的供电部38分别被独立连接于通过由金(Au)等构成的导电构件而对应的导电膜202。由这样的连接构造,侧壁部302、电子倍增部33、阳极部34分别被电连接于导电性端子201A、201C、201D而可以从外部进行供电(或者向外部的信号取出),并且壁状电极32与聚焦电极31以及光电面41一起被电连接于导电性端子201B并从外部进行供电(参照图15)。 
在此,如图14(B)所示,以倍增极33b的基座部52b的两个端部中的连接于供电部53b的一个端部的沿着相对面40a的截面积S1大于该两个端部中的另一个端部的沿着相对面40a的截面积S2的方式规定倍增极33b的基座部52b以及供电部53b的形状。该倍增极33b中的设置有供电部53b的一个端部与另一个端部的大小关系在倍增极33b的端部整体、即直至到达上侧框架2侧的面为止,连续性地满足。因此,关于从自相对面40a正对的方向看的时候的面积或者其体积,设置有供电部53b的一个端部大于另一个端部。如以上所述,除了设置有供电部53b的一个端部在物理强度方面表现优异之外,因为上侧框架2侧的面大,所以还能够获得与由金(Au)等构成的导电构件的接触面积,对于可靠的电连接也是有效的。而且,构成电子倍增部33的其它的倍增极33a、33c~33l也被规定成满足同样的关系的截面形状。另外,多级倍增极33a~33l以在相对面40a上,供电部53a~53l侧的一个端部和其相反侧的另一个端部沿着电子倍增方向互相不同地排列的方式进行配置。换言之,多级倍增极33a~33l以将该供电部53a~53l的配置方向作为基准的基座部的朝向(由从设置有供电部的一个端部向另一个端部延伸的方向规定的基座部的朝向)交替成为相反朝向的方式被配置于相对面40a上。 
根据以上所说明的光电倍增管1,通过入射光入射到光电面41而被转换成光电子,该光电子通过入射到由框体5内的下侧框架4的内面40a上的多级倍增极33a~33l形成的电子倍增通道C而被倍增,被倍增的电子作为电信号而从阳极部34被取出。 
在此,如果以例子说明倍增极33a~33d的话,则在各个倍增极33a~33d,基座部52a~52d被设置于该下侧框架4侧的端部,在该基座部52a~52d,电连接有从其一方端部朝着与下侧框架4相对的上侧框架2延伸的供电部53a~53d,该供电部53a~53d通过连接于设置于上侧框架2的内面20a的导电膜202从而各个倍增极33a~33l被供电。再有,在下侧框架4的相对面40a上,图2所示那样的多个凹陷部42被形成于由虚线包围的区域,基座部52a~52d被设置于位于凹陷部42之间的平面部即中间部42a上。另外,供电部53a~53d侧的一个端部的沿着相对面40a的截面积S1大于另一个端部的截面积S2。通过提高与上侧框架2的导电膜202相接触的部位侧的基座部52a~52d的端部的强度,从而相对于由用于供电的接触而进行的加压能够确保电子倍增部33的物理强度。其结果,不会引起变形或者破损等,能够抑制电极之间的耐电压的降低。 
还有,在本实施方式中,通过作为平面部的中间部42a配置的多个凹陷部42被形成于由下侧框架4的相对面40a上的虚线包围的区域,但是,也可以形成将虚线部分整体作为底面的1个共同凹陷部。在此情况下,基座部52a~52d的中央部被配置于共同凹陷部上,所以不会使电子倍增部33的强度降低,而能够使基座部52a~52d的中央部从下侧框架4的绝缘面间隔。再有,共同凹陷部因为横跨多个基座部52a~52d的中央部而形成,所以通过防止通过多级倍增极33a~33d之间的二次电子的向绝缘面的入射而引起的带电,从而能够进一步抑制耐电压的下降。 
再有,共同凹陷部通过各个倍增极33a~33l从下侧框架4的相对面40a间隔,从而还会有以下所述那样的效果。还有,图16是图1的侧壁框架以及下侧框架的一部分剖视立体图(与沿着图1的光电倍增管的II-II线的截面相一致),图16(A)是应用第1构造的下侧框架的图,图16(B)是应用第2构造例的下侧框架的图。在下侧框架4的玻璃基板40中的相对面40a上,如图16(A)所示,可以形成有夹持中间部42a的多个凹陷部42,另外,如图16(B)所示,也可以形成1个共同凹陷部42。但是,在以下的说明中,沿着图16(B)的构成进行。 
如果由倍增极33a、33b进行例示的话,则在该柱状部51a、51b的弯曲形状或者锥形状的表面的二次电子放出面的活性时,在倍增极33a、33b级间以及在倍增极33a、33b下部(在由图16(B)的箭头所表示的方向上),碱金属(K、Cs等)蒸汽的流动变得良好,并且形成均匀的二次电子面变得容易。另外,因为能够减小电子倍增部33与下侧框架4之间的接合面积,所以能够防止由于异物夹入到电子倍增部33与下侧框架4之间而引起的接合不良从而能够提高可靠性。再有,因为由设置共同凹陷部42来使倍增极33a~33l间隔那样的构造,能够增大框体5的内部容积,所以即使从内部构成构件有气体的放出,也能够抑制真空度的下降。例如,相对于倍增极33a~33l的厚度为1mm且没有凹陷部42的光电倍增管,倍增极33a~33l的厚度相等、使共同凹陷部42的深度为0.2mm且使共同凹陷部42的相对于相对面40a的加工面积的比例为50%的光电倍增管,可以使其内部容积增大10%左右。如果进一步说的话,则即使是在框体5内有异物那样的情况下,也因为异物容易掉落到与倍增极33a~33l间隔的共同凹陷部42的底部,所以异物难以被夹在倍增极33a~33l之间,由于异物而引起的耐电压不良变少。另外,因为框体5与倍增极33a~33l的接触面积变小,所以在框体5的温度变化的影响难以波及到电子倍增部33,能够减轻伴随着周围温度的上升的二次电子放出面的毁坏。该效果尤其对于电子倍增部等的电极被直接配置于框体5的内面的构造来说是重要的。 
再有,对应于多级倍增极33a~33l的多个基座部,沿着下侧框架4的相对面40a,供电部53a~53l侧的一个端部和其相反侧的另一个端部互相不同地排列。即,例如在邻接的倍增极33b、倍增极33c,以与倍增极33b的供电部53b侧的一个端部相对面的倍增极33c的端部为另一个端部,与倍增极33b的另一个端部相对面的倍增极33c的端部成为供电部53c侧的一个端部的方式排列。而且,以遍及多级倍增极33a~33l满足该关系的方式进行排列。即,邻接于供电部53a~53l侧的一个端部的因为是邻接的倍增极的另一个端部,因而能够增大各个基座部的供电部53a~53l侧的端部的沿着下侧框架4的截面积,所以可以进一步提高电子倍增部33的物理强度。再有,另一个端部的沿着下侧框架4的截面形状(从正对于下侧框架4的相对面40a的方向看到的 形状)具备朝着相对于电子倍增方向大致垂直的方向(在各个倍增极从一个端部朝着另一个端部的方向)延伸的尖头形状。通过如以上所述具有尖头形状,从而能够保持与供电部53a~53l的间隔并能够增大向下侧框架4的接合面积,并且能够抑制电极之间的耐电压的下降。 
相对于此,如图17所示,沿着相对面40a邻接地排列供电部53a~53l侧的端部那样的配置的情况,如果考虑供电部53a~53l之间的耐电压的话则有必要较大(例如在倍增极的厚度为0.35mm的时候为0.5mm)地设定倍增极之间的间隔。其结果,在配置相同数目的倍增极的情况下,需要大的面积,在由成批处理加工硅基板的情况下,增大了每一个芯片的面积,因而被迫提高芯片成本。另外,由于倍增极间隔变大而会招致电子倍增率的降低,并会使作为光电倍增管的性能降低。另一方面,为了使倍增极间隔变窄,如图18所示,也考虑以沿着相对面40a弯弯曲曲行进的方式交替错开地邻接配置倍增极33a~33f的供电部53a~53f。由此,倍增极间隔变狭窄(例如0.2mm),能够在一定程度上提高电子倍增率,但是,在供电部53b,53d突出的倍增极33b,33d上为了维持级间的耐电压而有必要使供电部53b,53d侧的端部与倍增极33b,33d的中央部之间的部位显著变细(例如,0.05mm)。其结果,倍增极33b,33d的强度降低且发生裂纹而破损,向二次电子面的供电也会变得不可能。或者,也可以认为即使没有发生裂纹,电阻值也会变大,成为从供电部53b,53d向具有二次电子面的倍增极中央部的电位供给的妨碍。由此,可以了解到本实施方式中的倍增极33a~33l的配置可以抑制耐电压的降低并且能够进行缩小倍增极间隔的配置,所以从电子倍增率的方面来看,也是有利的。 
还有,图17是第1比较例所涉及的电子倍增部的平面图,在图17中,520a~520f为分别被设置于各级的倍增极33a~33f的二次电子放出面。另外,图18是第2比较例所涉及的电子倍增部的平面图。 
本发明并不限定于以上所述的实施方式。例如,如图19以及图20所示,也可以在下侧框架4的凹陷部42的底面上,以下侧框架4的绝缘面对应于电子倍增部33的倍增极33a~33l中的各级之间以及电子倍增部33(倍增极33l)与阳极部34之间的位置不露出的方式,形成有多个带状的导电膜43。该导电膜43通过贯通设置于下侧框架4的导电 性端子44而被供电。由此,能够可靠地防止由于通过电子倍增部33的电子的向下侧框架4的入射而引起的耐电。再有,如图21(A)所示,即使通过横跨电子倍增部33的整体将导电膜45设置于凹陷部42的底面上,也能够防止下侧框架4的带电。但是,在该情况下,因为导电膜45与电子倍增部33的各个倍增极的电位差变大,所以更优选图19的构成。在此情况下,如图21(B)所示,如果导电膜43被形成于以夹持中间部42a的方式配置的多个凹陷部42的底面的话即可。 
还有,图19是本发明的第1变形例所涉及的光电倍增管中的下侧框架的立体图。图20是从背面侧看图19的下侧框架的底面图。再有,图21是本发明的第2变形例所涉及的光电倍增管中的下侧框架的立体图,图21(A)是表示能够应用于第2变形例所涉及的光电倍增管的下侧框架的第3构造的图,图21(B)是表示能够应用于第2变形例所涉及的光电倍增管的下侧框架的第4构造的图。 
在本实施方式中,光电面41为透过型光电面,但是也可以是反射型光电面,光电面41也可以被配置于上侧框架2侧。在将光电面41配置于上侧框架2侧的情况下,作为上侧框架2,能够使用将供电端子埋入到玻璃基板等的具有光透过性的绝缘性基板的框架,作为下侧框架4,除了玻璃基板之外,还能够使用各种的绝缘性基板。另外,阳极部34也可以被配置于倍增极33k与倍增极33l之间。 
如以上所述,根据本实施方式所涉及的光电倍增管,电子倍增部由沿着平行于下侧框架的相对面的第1方向依次配置的多级倍增极所构成。另外,由包含第1方向并且垂直于下侧框架的相对面的面规定的、至少任意一个的倍增极的截面具有沿着第1方向的宽度在该倍增极的下侧框架侧端部与上侧框架侧端部之间成为最小的形状。如以上所述,通过将倍增极中的二次电子放出面的形状加工成沿着该倍增极的高度方向凹陷的形状,从而从二次电子放出面朝着下侧框架或者上侧框架的电子的轨道被有效地修正。 
根据以上的本发明的说明,显然可以对本发明进行各种各样的变形。这样的变形无法认为是脱离了本发明的思想以及范围的变形,对于所有的本领域技术人员来说自明的改良包含于权利要求的范围。 
符号的说明 
1…光电倍增管、2…上侧框架、4…下侧框架、33…电子倍增部、41…光电面、42…凹陷部、42a…中间部、51a~51d、51…柱状部、52a~52d、330…基座部、520…二次电子放出面、34…阳极。 

Claims (10)

1.一种电子倍增部,其特征在于:
具备多级倍增极,该多级倍增极沿着规定的设置面上的第1方向依次配置于所述设置面上,并级联倍增沿着与所述第1方向相平行的方向行进的电子,
所述多级倍增极分别具备:
共同的基座部,在所述设置面上沿着与所述第1方向相垂直的第2方向延伸;以及
多个柱状部,分别沿着垂直于所述设置面的第3方向延伸,分别具有由物理分离的外周面规定的侧壁形状,并且分别在间隔规定距离的状态下被配置于所述共同的基座部上,
在所述多级倍增极的各个,所述多个柱状部中至少任意一个柱状部具有以垂直于所述第3方向的截面的面积或者外周长在该柱状部的外周面的任意一个位置上成为最小的方式被加工的形状。
2.如权利要求1所述的电子倍增部,其特征在于:
在所述多级倍增极的各个,所述多个柱状部中至少任意一个柱状部的外周面中形成有单一的二次电子放出面的区域的表面形状在由包含所述第1以及第3方向的双方的平面规定的截面上,由包含朝着该柱状部的内部突出的1个或者1个以上的凹陷形状的线段规定。
3.如权利要求1或者2所述的电子倍增部,其特征在于:
在所述多级倍增极的各个,所述多个柱状部中至少任意一个柱状部在由包含所述第1以及第3方向的双方的平面规定的截面上,具有以由沿着所述第1方向的长度规定的该柱状部的宽度在该柱状部的外周面的任意一个位置上成为最小的方式被加工的截面形状。
4.如权利要求1或者2所述的电子倍增部,其特征在于:
在所述多级倍增极的各个,所述多个柱状部中至少任意一个柱状部的外周面中形成有单一的二次电子放出面的区域的表面形状由1个或1个以上的曲面、1个或1个以上的平面、或者这些面的组合而构成。
5.如权利要求3所述的电子倍增部,其特征在于:
在所述多级倍增极的各个,所述多个柱状部中至少任意一个柱状部的外周面中形成有单一的二次电子放出面的区域的表面形状由1个或1个以上的曲面、1个或1个以上的平面、或者这些面的组合而构成。
6.一种光电倍增管,其特征在于:
具备:
外围器,内部被维持为减压状态,其至少一部分由基板所构成,该基板具有设置面且由绝缘性材料形成;
光电面,被容纳于所述外围器的内部空间,对应于通过所述外围器取入的光,将光电子放出至所述外围器的内部;
权利要求1~5中的任意一项所述的电子倍增部,在被容纳于所述外围器的内部空间的状态下被配置于所述设置面上;以及
阳极,在被容纳于所述外围器的内部空间的状态下被配置于所述设置面上,用于将在所述电子倍增部被级联倍增的电子中到达的电子作为信号进行取出。
7.如权利要求6所述的光电倍增管,其特征在于:
作为在邻接的倍增极之间的彼此面对面的区域的关系,一方的倍增极中的柱状部的外周面中形成有单一的二次电子放出面的区域与另一方的倍增极中的柱状部的外周面中形成有单一的二次电子放出面的区域,在由包含所述第1以及第3方向的双方的平面规定的截面上具有在彼此远离的方向上凹陷的表面形状。
8.如权利要求6或者7所述的光电倍增管,其特征在于:
所述外围器具备:
下侧框架,具有所述设置面的至少一部分由绝缘材料所构成;
上侧框架,以与所述下侧框架相对的方式配置,具有与所述下侧框架的设置面面对面的面的至少一部分由绝缘材料所构成;
侧壁框架,设置于所述上侧框架以及下侧框架之间,并具有包围所述电子倍增部以及所述阳极的形状,
所述电子倍增部和所述阳极在彼此仅间隔规定距离的状态下被配置于所述设置面上。
9.如权利要求6或者7所述的光电倍增管,其特征在于:
具备:多个凹陷部,在仅间隔规定距离的状态下被配置于所述设置面上,分别沿着所述设置面上的第2方向延伸,
所述多级倍增极分别以其基座部位于所述多个凹陷部之间的方式被配置于所述设置面上。
10.如权利要求8所述的光电倍增管,其特征在于:
具备:多个凹陷部,在仅间隔规定距离的状态下被配置于所述设置面上,分别沿着所述设置面上的第2方向延伸,
所述多级倍增极分别以其基座部位于所述多个凹陷部之间的方式被配置于所述设置面上。
CN201280001327XA 2011-06-03 2012-05-28 电子倍增部以及包含其的光电倍增管 Active CN102918624B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201161492857P 2011-06-03 2011-06-03
US61/492,857 2011-06-03
US61/492857 2011-06-03
PCT/JP2012/063645 WO2012165380A1 (ja) 2011-06-03 2012-05-28 電子増倍部及びそれを含む光電子増倍管

Publications (2)

Publication Number Publication Date
CN102918624A CN102918624A (zh) 2013-02-06
CN102918624B true CN102918624B (zh) 2013-11-06

Family

ID=47259236

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280001327XA Active CN102918624B (zh) 2011-06-03 2012-05-28 电子倍增部以及包含其的光电倍增管

Country Status (6)

Country Link
US (2) US9293309B2 (zh)
EP (1) EP2557589B1 (zh)
JP (1) JP5154717B2 (zh)
KR (1) KR101357364B1 (zh)
CN (1) CN102918624B (zh)
WO (1) WO2012165380A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10026583B2 (en) * 2016-06-03 2018-07-17 Harris Corporation Discrete dynode electron multiplier fabrication method
SG11202008683RA (en) * 2018-03-23 2020-10-29 Adaptas Solutions Pty Ltd Particle detector having improved performance and service life
EP4328633A1 (en) 2022-08-23 2024-02-28 Hamamatsu Photonics K.K. Concentrating lens, photodetector with concentrating lens, concentrating lens unit technical field

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0349081A1 (en) * 1988-06-30 1990-01-03 Koninklijke Philips Electronics N.V. Electron tube
CN1717770A (zh) * 2002-11-26 2006-01-04 Itt制造企业公司 具有带深漏斗和/或阶梯状漏斗开口的微通道的微通道板及其制造方法
CN101189701A (zh) * 2005-08-10 2008-05-28 浜松光子学株式会社 光电倍增器
CN101189700A (zh) * 2005-08-12 2008-05-28 浜松光子学株式会社 光电倍增器

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1434053A (en) 1973-04-06 1976-04-28 Mullard Ltd Electron multipliers
US4149106A (en) * 1977-08-08 1979-04-10 Rca Corporation Electron multiplier output electron optics
US4147929A (en) 1977-08-31 1979-04-03 The United States Of America As Represented By The Secretary Of The Navy Optical photoemissive detector and photomultiplier
GB2080016A (en) 1980-07-09 1982-01-27 Philips Electronic Associated Channel plate electron multiplier
GB2154053A (en) * 1984-02-08 1985-08-29 Philips Electronic Associated High resolution channel multiplier dynodes
US5264693A (en) 1992-07-01 1993-11-23 The United States Of America As Represented By The Secretary Of The Navy Microelectronic photomultiplier device with integrated circuitry
JP3466712B2 (ja) * 1994-06-28 2003-11-17 浜松ホトニクス株式会社 電子管
US5568013A (en) 1994-07-29 1996-10-22 Center For Advanced Fiberoptic Applications Micro-fabricated electron multipliers
JPH09131569A (ja) * 1995-11-09 1997-05-20 Daishinku Co ボルト締めランジュバン型振動子用梱包具
JPH10116582A (ja) * 1996-10-09 1998-05-06 Sumitomo Electric Ind Ltd マイクロ光電子増倍管アレイおよびマイクロ光電子増倍管アレイ用金属プレート
JP4146529B2 (ja) * 1997-06-11 2008-09-10 浜松ホトニクス株式会社 電子増倍管
US5880458A (en) * 1997-10-21 1999-03-09 Hamamatsu Photonics K.K. Photomultiplier tube with focusing electrode plate having frame
JP4108905B2 (ja) * 2000-06-19 2008-06-25 浜松ホトニクス株式会社 ダイノードの製造方法及び構造
US7049747B1 (en) 2003-06-26 2006-05-23 Massachusetts Institute Of Technology Fully-integrated in-plane micro-photomultiplier
GB2409927B (en) 2004-01-09 2006-09-27 Microsaic Systems Ltd Micro-engineered electron multipliers
US7659666B2 (en) * 2006-10-16 2010-02-09 Hamamatsu Photonics K.K. Photomultiplier
JP5290804B2 (ja) * 2009-02-25 2013-09-18 浜松ホトニクス株式会社 光電子増倍管
JP5290805B2 (ja) 2009-02-25 2013-09-18 浜松ホトニクス株式会社 光電子増倍管
JP5518364B2 (ja) * 2009-05-01 2014-06-11 浜松ホトニクス株式会社 光電子増倍管
JP5497331B2 (ja) * 2009-05-01 2014-05-21 浜松ホトニクス株式会社 光電子増倍管
JP5330083B2 (ja) * 2009-05-12 2013-10-30 浜松ホトニクス株式会社 光電子増倍管
US8354791B2 (en) 2010-10-14 2013-01-15 Hamamatsu Photonics K.K. Photomultiplier tube
US8492694B2 (en) 2010-10-14 2013-07-23 Hamamatsu Photonics K.K. Photomultiplier tube having a plurality of stages of dynodes with recessed surfaces
US8587196B2 (en) 2010-10-14 2013-11-19 Hamamatsu Photonics K.K. Photomultiplier tube

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0349081A1 (en) * 1988-06-30 1990-01-03 Koninklijke Philips Electronics N.V. Electron tube
CN1717770A (zh) * 2002-11-26 2006-01-04 Itt制造企业公司 具有带深漏斗和/或阶梯状漏斗开口的微通道的微通道板及其制造方法
CN101189701A (zh) * 2005-08-10 2008-05-28 浜松光子学株式会社 光电倍增器
CN101189700A (zh) * 2005-08-12 2008-05-28 浜松光子学株式会社 光电倍增器

Non-Patent Citations (5)

* Cited by examiner, † Cited by third party
Title
JP平10-116582A 1998.05.06
JP平11-3677A 1999.01.06
JP昭49-131569A 1974.12.17
JP昭57-46458A 1982.03.16
JP昭60-182642A 1985.09.18

Also Published As

Publication number Publication date
EP2557589A4 (en) 2013-08-21
WO2012165380A1 (ja) 2012-12-06
CN102918624A (zh) 2013-02-06
KR101357364B1 (ko) 2014-02-03
US20130033175A1 (en) 2013-02-07
US20160172169A1 (en) 2016-06-16
US9589774B2 (en) 2017-03-07
EP2557589A1 (en) 2013-02-13
JP5154717B2 (ja) 2013-02-27
KR20130026437A (ko) 2013-03-13
EP2557589B1 (en) 2014-05-14
US9293309B2 (en) 2016-03-22
JPWO2012165380A1 (ja) 2015-02-23

Similar Documents

Publication Publication Date Title
CN102918624B (zh) 电子倍增部以及包含其的光电倍增管
US7902731B2 (en) Piezoelectric resonator device and method for manufacturing the same
WO2007004348A1 (ja) 圧電振動片及び圧電振動デバイス
US20090057002A1 (en) Shield Structure
CN101814414B (zh) 光电倍增管
JP4315833B2 (ja) 回路装置
US10945338B2 (en) Wiring substrate
JPH09260180A (ja) 低インダクタンスコンデンサ
JP5330083B2 (ja) 光電子増倍管
JP2006148758A (ja) 水晶振動子パッケージ
CN116325074A (zh) 光电管
CN209896436U (zh) 一种表面贴装型激光发射器件及模块
CN102468108A (zh) 光电倍增管
JP2011138921A (ja) 電子部品装置及びリードフレーム
JP7070578B2 (ja) 電子部品
JP5123081B2 (ja) 電子部品用の蓋体及び圧電振動子並びに圧電発振器
JP5123080B2 (ja) 電子部品用の蓋体及び圧電振動子並びに圧電発振器
CN111739772B (zh) 电子管的制造方法
JP2009060055A (ja) 半導体装置及びその製造方法、モールド樹脂体、プリモールドパッケージ、マイクロフォンチップパッケージ
JP2669892B2 (ja) 半導体素子収納用パッケージ
WO2020008851A1 (ja) 分光モジュール、及び分光モジュールの製造方法
CN116348987A (zh) 光电管
JP2010010618A (ja) 電子部品用の容器体
JP2013120762A (ja) 蓋体、パッケージ、電子部品及びパッケージの製造方法
EP2442347B1 (en) Photomultiplier tube

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant