KR101357364B1 - 전자 증배부 및 그것을 포함하는 광전자 증배관 - Google Patents

전자 증배부 및 그것을 포함하는 광전자 증배관 Download PDF

Info

Publication number
KR101357364B1
KR101357364B1 KR1020127029093A KR20127029093A KR101357364B1 KR 101357364 B1 KR101357364 B1 KR 101357364B1 KR 1020127029093 A KR1020127029093 A KR 1020127029093A KR 20127029093 A KR20127029093 A KR 20127029093A KR 101357364 B1 KR101357364 B1 KR 101357364B1
Authority
KR
South Korea
Prior art keywords
columnar
die
lower frame
stages
shape
Prior art date
Application number
KR1020127029093A
Other languages
English (en)
Other versions
KR20130026437A (ko
Inventor
히데키 시모이
히로유키 규시마
게이스케 이노우에
Original Assignee
하마마츠 포토닉스 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 하마마츠 포토닉스 가부시키가이샤 filed Critical 하마마츠 포토닉스 가부시키가이샤
Publication of KR20130026437A publication Critical patent/KR20130026437A/ko
Application granted granted Critical
Publication of KR101357364B1 publication Critical patent/KR101357364B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J43/00—Secondary-emission tubes; Electron-multiplier tubes
    • H01J43/04—Electron multipliers
    • H01J43/06—Electrode arrangements
    • H01J43/10—Dynodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J43/00—Secondary-emission tubes; Electron-multiplier tubes
    • H01J43/04—Electron multipliers
    • H01J43/06—Electrode arrangements
    • H01J43/18—Electrode arrangements using essentially more than one dynode
    • H01J43/22—Dynodes consisting of electron-permeable material, e.g. foil, grid, tube, venetian blind

Landscapes

  • Electron Tubes For Measurement (AREA)
  • Measurement Of Radiation (AREA)

Abstract

본 발명은 소형화되었을 경우에서도 발광 노이즈를 효과적으로 억제하는 전자 증배부 등에 관한 것으로, 각 단의 다이 노드는 각각이 물리적으로 분리된 외주면을 가지는 복수의 주상부를 구비하고, 각 주상부는 전자 증배부가 배치되는 설치면에 평행한 단면의 면적 또는 외주 길이가 당해 주상부에 있어서의 외주면상의 어느 한 위치에서 최소로 되는 형상으로 가공되어 있다.

Description

전자 증배부 및 그것을 포함하는 광전자 증배관{ELECTRON MULTIPLYING SECTION AND PHOTOELECTRON MULTIPLIER HAVING THE SAME}
본 발명은 외부로부터의 입사광을 검출하는 광전자 증배관, 및 그 광전자 증배관을 포함하는 여러 가지의 센서 디바이스에 적용 가능한 전자 증배부에 관한 것이다.
종래부터, 미세 가공 기술을 이용한 소형 광전자 증배관의 개발이 진행되고 있다. 예를 들면, 투광성의 절연(絶緣) 기판상에 광전면(光電面), 다이 노드, 및 애노드가 배치된 평면형의 광전자 증배관이 알려져 있다(특허 문헌 1 참조). 이와 같은 구조에 의해서, 미약광(微弱光)의 검출이 실현됨과 아울러, 장치의 소형화도 도모되고 있다.
[특허 문헌 1] 미국 특허 제5,264,693호
발명자는 상술된 종래의 광전자 증배관에 대해서 검토한 결과, 이하와 같은 과제를 발견했다.
즉, 종래의 광전자 증배관에서는, 절연 기판상에 전위가 다른 구조물이 근접해서 배치되어 있다. 이 때문에, 광전자 증배관이 소형화되었을 경우, 생성된 2차 전자가 절연 기판상에 입사함으로써, 불필요한 발광이 생겨 버리고, 이것이 노이즈원이 되어 버린다.
본 발명은 상술한 바와 같은 과제를 해결하기 위해서 이루어진 것으로, 소형화되었을 경우에서도 발광 노이즈를 효과적으로 억제하기 위한 다이 노드 구조를 구비한 전자 증배부, 및 그것을 포함하는 광전자 증배관을 제공하는 것을 목적으로 하고 있다.
본 발명에 관한 전자 증배부는 소정의 설치면상의 제1 방향을 따라서 그 설치면상에 순차 배치되고, 제1 방향과 평행한 방향을 따라서 진행하는 전자를 캐스케이드(cascade) 증배하는 복수 단(段)의 다이 노드를 구비한다. 또, 복수 단의 다이 노드 각각은, 설치면상에서 제1 방향과 직교하는 제2 방향을 따라서 신장한 공통(共通)의 대좌부(臺座部)와, 각각이 소정 거리만큼 이간(離間)된 상태로 대좌부에 설치됨으로써 대좌부를 통하여 전기적으로 접속된 복수의 주상부(柱狀部)를 구비한다. 또한, 각 주상부는 설치면에 수직인 제3 방향을 따라서 신장하고, 또한 물리적으로 분리된 외주면으로 규정되는 측벽(側壁) 형상을 가진다.
상술과 같은 구조를 구비한 전자 증배부의 제1 양태로서, 복수 단의 다이 노드 각각에 있어서, 복수의 주상부 중 적어도 하나의 주상부는 제3 방향에 직교하는 단면의 면적 또는 외주(外周) 길이가 당해 주상부에 있어서의 외주면의 어느 한 위치에서 최소로 되도록 가공된 형상을 가지는 것이 바람직하다.
상술과 같은 구조를 구비한 전자 증배부의 제2 양태로서, 복수 단의 다이 노드 각각에 있어서, 복수의 주상부 중 적어도 하나의 주상부의 외주면 중 단일(單一)의 2차 전자 방출면이 형성되는 영역의 표면 형상은, 제1 및 제3 방향의 양쪽을 포함하는 평면에 의해서 규정되는 단면(斷面)에 있어서, 당해 주상부의 내부를 향해서 돌출된 1 또는 그 이상의 패인 형상을 포함하는 선분(線分)에 의해 규정되는 것이 바람직하다.
또한, 상술과 같은 구조를 구비한 전자 증배부의 제3 양태로서, 복수 단의 다이 노드 각각에 있어서, 복수의 주상부 중 적어도 하나의 주상부는, 제1 및 제3 방향의 양쪽을 포함하는 평면에 의해서 규정되는 단면에 있어서, 제1 방향을 따른 길이로 규정되는 당해 주상부의 폭이 당해 주상부에 있어서의 외주면의 어느 한 위치에서 최소로 되도록 가공된 단면 형상을 가지는 것이 바람직하다.
또한, 상기 제1 ~ 제3 양태 각각은 단독으로도 실시 가능하고, 또 제1 ~ 제3 양태 중 2이상의 양태의 조합(組合)도 실시 가능하다. 이들 제1 ~ 제3 양태는 단독으로도 또한 그러한 조합에 의해서도, 2차 전자 방출면이 형성되는 영역이 잘록해진 구조를 가지는 다이 노드, 특히 주상부를 실현할 수 있다.
상기 제1 ~ 제3 양태 중 적어도 어느 하나에 적용 가능한 제4 양태로서, 복수 단의 다이 노드 각각에 있어서, 복수의 주상부 중 적어도 하나의 주상부의 외주면 중 단일의 2차 전자 방출면이 형성되는 영역의 표면 형상은, 1 또는 그 이상의 곡면(曲面), 1 또는 그 이상의 평면, 또는 이들의 조합에 의해 구성되는 것이 바람직하다.
또한, 제5 양태로서, 본 발명에 관한 광전자 증배관은 외위기(外圍器)와, 광전면과, 전자 증배부와, 양극을 구비한다. 외위기는 내부가 감압(減壓) 상태로 유지된 외위기로서, 적어도 그 일부가, 설치면을 가지는 절연성 재료로 이루어진 기판에 의해 구성되어 있다. 광전면(光電面)은 외위기의 내부 공간에 수납되어, 외위기를 통하여 취입(
Figure 112012090975232-pct00001
)된 광에 따라 광전자를 그 외위기의 내부로 방출한다. 전자 증배부는 외위기의 내부 공간에 수납된 상태로 설치면상에 배치되어 있다. 또, 제5 양태에 관한 광전자 증배관의 전자 증배관에는, 상기 제1 ~ 제4 양태 중 적어도 하나의 양태에 관한 전자 증배부가 적용 가능하다. 양극은 외위기의 내부 공간에 수납된 상태로 설치면상에 배치되어, 전자 증배부에서 캐스케이드 증배된 전자 중 도달한 전자를 신호로서 취출(取出)하기 위한 전극이다.
상기 제5 양태에 적용 가능한 제6 양태로서, 인접하는 다이 노드간에 있어서의 서로 대면하는 영역의 관계로서, 한쪽 다이 노드에서의 주상부의 외주면 중 단일의 2차 전자 방출면이 형성되는 영역과, 다른 쪽의 다이 노드에 있어서의 주상부의 외주면 중 단일의 2차 전자 방출면이 형성되는 영역은, 상기 제1 및 제3 방향의 양쪽을 포함하는 평면에 의해서 규정되는 단면에 있어서 서로 멀어지는 방향으로 패인 표면 형상을 가지는 것이 바람직하다.
상기 제5 ~ 제6 양태 중 적어도 어느 하나에 적용 가능한 제7 양태로서, 외위기는 하측 프레임, 상측 프레임, 측벽 프레임에 의해 구성되어도 좋다. 하측 프레임은 설치면을 가지는 적어도 일부가 절연 재료로 이루어진다. 상측 프레임은 하측 프레임에 대향하도록 배치되고, 하측 프레임의 설치면에 대면(對面)하는 면을 가지는 적어도 일부가 절연 재료로 이루어진다. 측벽 프레임은 상측 프레임 및 하측 프레임의 사이에 마련되어, 전자 증배부 및 양극(陽極)을 둘러싸는 형상을 가진다. 또, 이 제7 양태에 있어서, 전자 증배부와 양극은 서로 소정 거리만큼 이간된 상태로 설치면상에 배치되는 것이 바람직하다.
상기 제5 ~ 제7 양태 중 적어도 어느 하나에 적용 가능한 제8 양태로서, 당해 광전자 증배관은 설치면상에 소정 거리만큼 이간된 상태로 배치된 복수의 홈부로서, 각각이 설치면상의 제2 방향을 따라서 신장한 복수의 홈부를 갖추어도 좋다. 이 제8 양태에 대하고, 복수 단의 다이 노드 각각은, 그 대좌부가 복수의 홈부의 사이에 위치하도록 그 설치면상에 배치되는 것이 바람직하다.
또한, 이 발명에 관한 각 실시예는, 이하의 상세한 설명 및 첨부 도면에 의해 보다 충분히 이해 가능해진다. 이들 실시예는 단지 예시를 위해서 나타나는 것 으로서, 이 발명을 한정하는 것이라고 생각해서는 안된다.
또, 이 발명의 새로운 응용 범위는, 이하의 상세한 설명으로부터 분명해진다. 그렇지만, 상세한 설명 및 특정의 사례는 이 발명의 바람직한 실시예를 나타내는 것이지만, 예시를 위해서만 제시되어 있는 것으로서, 이 발명의 범위에 있어서의 다양한 변형 및 개량은 이 상세한 설명으로부터 당업자에게는 자명한 일이라는 것은 분명하다.
본 실시 형태에 관한 광전자 증배관에 의하면, 전자 증배부가 하측 프레임의 대향면에 평행한 제1 방향을 따라서 순차 배치된 복수 단의 다이 노드로 구성되어 있다. 또, 제1 방향을 포함하는 또한 하측 프레임의 대향면에 직교하는 면으로 규정되는, 다이 노드에 있어서의 각 주상부의 단면은 제1 방향에 따른 폭이 그 주상부의 하측 프레임측 단부와 상측 프레임측 단부의 사이에서 최소가 되는 형상을 가진다. 이와 같이, 주상부에 있어서의 2차 전자 방출면의 형상을 그 주상부의 높이 방향을 따라서 패인 형상으로 가공함으로써, 2차 전자 방출면에서부터 하측 프레임 또는 상측 프레임으로 향하는 전자의 궤도(軌道)가 효과적으로 수정된다.
도 1은 본 발명에 관한 광전자 증배관의 일 실시 형태의 구성을 나타내는 사시도이다.
도 2는 도 1의 광전자 증배관의 분해 사시도이다.
도 3은 도 1의 측벽 프레임의 평면도이다.
도 4는 도 1의 측벽 프레임 및 하측 프레임의 주요부를 나타내는 일부 파단(破斷) 사시도(도 1의 광전자 증배관의 II－II선을 따른 단면을 포함함)이다.
도 5는 도 1의 광전자 증배관의 V－V선을 따른 단면도이다.
도 6은 도 1의 측벽 프레임 및 하측 프레임의, 특히 전자 증배부 근방의 일부 파단 사시도이다.
도 7은 도 6의 전자 증배부 및 그 구성 요소의 구조를 설명하기 위한 도면으로서, (A)는 도 6의 전자 증배부의 일부 파단도이고, (B)는 주상부의 형상을 나타내는 사시도이고, (C)는 주상부 표면의 형상을 나타내는 사시도이다.
도 8은 주상부의 구조를 설명하기 위한 도면으로서, (A)는 도 7 (B)의 I－I선을 따른 주상부의 일부 파단도이고, (B)는 (A)에 있어서의 단면 형상을 곡선에 의해 실현되는 경우의 베리에이션(variation)을 나타내는 도면이고, (C)는 (A)에 있어서의 단면 형상을 직선에 의해 실현하는 경우의 베리에이션을 나타내는 도면이다.
도 9는 2차 전자 방출면이 형성되는 주상부 표면의 가공 시뮬레이션을 설명하기 위한 도면이다.
도 10은 도 1의 광전자 증배관의 II－II선을 따른 단면으로서, 전자 증배부의 일부를 구성하는 다이 노드(2차 전자 방출면이 형성된 주상부)의 일례의, 구체적인 설치 상태를 설명하기 위한 도면이다.
도 11은 도 10과 마찬가지로 광전자 증배관 내에 설치된 다이 노드(2차 전자 방출면이 형성된 주상부)의 다른 예의 구조를 나타내는 도면(도 1의 광전자 증배관의 II－II선을 따른 단면에 일치)으로서, (A)는 종래의 다이 노드의 단면 형상을 나타내고, (B)는 제1 변형예에 관한 다이 노드의 단면 형상을 나타내고, (C)는 제2 변형예에 관한 다이 노드의 단면 형상을 나타내는 도면이다.
도 12는 본 실시 형태의 효과를 설명하기 위한 도면(도 1의 광전자 증배관의 II－II선을 따른 단면에 일치)으로서, (A)는 종래 구조를 나타내고, (B)는 본 실시 형태의 구조를 나타내는 도면이다.
도 13은 제3 변형예에 관한 다이 노드의 단면 형상을 구체적인 설치 상태와 함께 나타냄과 아울러, 그 제3 변형예에 관한 다이 노드의 효과를 설명하기 위한 도면(도 1의 광전자 증배관의 II－II선을 따른 단면에 일치)이다.
도 14는 도 1의 광전자 증배관에 있어서의 각 부의 구조를 나타내는 도면으로서, (A)는 도 1의 상측 프레임을 이면측에서 본 저면도, (B)는 도 1의 측벽 프레임의 평면도이다.
도 15는 도 14의 상측 프레임과 측벽 프레임의 접속 상태를 나타내는 사시도이다.
도 16은 도 1의 측벽 프레임 및 하측 프레임의 일부 파단 사시도(도 1의 광전자 증배관의 II－II선을 따른 단면에 일치)로서, (A)는 제1 구조의 하측 프레임이 적용된 도면, (B)는 제2 구조예의 하측 프레임이 적용된 도면이다.
도 17은 제1 비교예에 관한 전자 증배부의 평면도이다.
도 18은 제2 비교예에 관한 전자 증배부의 평면도이다.
도 19는 본 발명의 제1 변형예에 관한 광전자 증배관에 있어서의 하측 프레임의 사시도이다.
도 20은 도 19의 하측 프레임을 이면측에서 본 저면도이다.
도 21은 본 발명의 제2 변형예에 관한 광전자 증배관에 있어서의 하측 프레임의 사시도로서, (A)는 제2 변형예에 관한 광전자 증배관에 적용 가능한 하측 프레임의 제3 구조를 나타내고, (B)는 제2 변형예에 관한 광전자 증배관에 적용 가능한 하측 프레임의 제4 구조를 나타내는 도면이다.
이하, 본 발명에 관한 다이 노드, 전자 증배부, 및 광전자 증배관의 각 실시 형태를, 첨부 도면을 참조하면서 상세하게 설명한다. 또한, 도면의 설명에 있어서는 동일 또는 상당 부분에는 동일 부호를 부여하고, 중복하는 설명을 생략한다.
도 1은 본 발명에 관한 광전자 증배관의 일 실시 형태의 구성을 나타내는 사시도이고, 도 2는 도 1의 광전자 증배관(1)의 분해 사시도이다.
도 1에 도시된 광전자 증배관(1)은 투과형의 광전면을 가지는 광전자 증배관 으로서, 상측 프레임(제2 기판)(2)과, 측벽 프레임(3)과, 상측 프레임(2)에 대해서 측벽 프레임(3)을 사이에 두고 대향하는 하측 프레임(제1 기판)(4)에 의해 구성된 외위기인 케이스(5)를 구비한다. 이 광전자 증배관(1)은 광전면으로의 광의 입사 방향과 전자 증배부에서의 전자의 증배 방향이 교차하는 전자관이다. 즉, 광전자 증배관(1)은 도 1의 화살표 A로 도시된, 하측 프레임(4)이 구성하는 평면과 교차하는 방향으로부터 광이 입사되면, 광전면으로부터 방출된 광전자가 전자 증배부로 입사하고, 화살표 B로 도시된, 화살표 A로 도시된 방향과 교차하는 방향으로 2차 전자를 캐스케이드 증폭하여 양극부로부터 신호를 취출하는 전자관이다.
또한, 이하의 설명에 있어서는, 전자 증배 방향을 따라서 전자 증배로(전자 증배 채널)의 상류측(광전면측)을 "일단측(一端側)"으로 하고, 하류측(양극부측)을 "타단측(他端側)"으로 한다. 계속해서, 광전자 증배관(1)의 각 구성 요소에 대해서 상세하게 설명한다.
도 2에 도시된 것처럼, 상측 프레임(2)은 직사각형 평판 모양의 절연성의 세라믹스를 주재료로 하는 배선 기판(20)을 기재(基材)로 하여 구성되어 있다. 이와 같은 배선 기판으로서는, 미세한 배선 설계가 가능하고, 또한 표리(表裏)의 배선 패턴을 자유롭게 설계할 수 있는 LTCC(Low Temperature Co-fired Ceramics：저온 동시 소성 세라믹스) 등을 이용한 다층 배선 기판이 이용된다. 배선 기판(20)에는 그 주면(20b)상에, 측벽 프레임(3), 후술하는 광전면(41), 집속(集束) 전극(31), 벽상(壁狀) 전극(32), 전자 증배부(33), 및 양극부(34)와 전기적으로 접속되어 외부로부터의 급전이나 신호의 취출을 행하는 복수의 도전성 단자(201A ~ 201D)가 마련되어 있다. 도전성 단자(201A)는 측벽 프레임(3)의 급전용으로서, 도전성 단자(201B)는 광전면(41), 집속 전극(31), 및 벽상 전극(32)의 급전용으로서, 도전성 단자(201C)는 전자 증배부(33)의 급전용으로서, 도전성 단자(201D)는 양극부(34)의 급전 및 신호 취출용으로서 각각 마련되어 있다. 이러한 도전성 단자(201A ~ 201D)는 배선 기판(20)의 내부에서 주면(20b)에 대해서 대향하는 절연성의 대향면(20a)상의 도전막이나 도전성 단자(자세한 것은 후술함)와 서로 접속되고, 이들의 도전막, 도전성 단자와 측벽 프레임(3), 광전면(41), 집속 전극(31), 벽상 전극(32), 전자 증배부(33), 및 양극부(34)가 접속된다. 또, 상측 프레임(2)은 도전성 단자(201)를 마련한 다층 배선 기판에 한정하지 않고, 외부로부터의 급전이나 신호의 취출을 행하는 도전성 단자가 관통해서 마련된, 글래스 기판 등의 절연 재료로 이루어진 판상(板狀) 부재라도 좋다.
측벽 프레임(3)은 직사각형 평판 모양의 실리콘 기판(30)을 기재로 하여 구성되어 있다. 실리콘 기판(30)의 주면(30a)으로부터 거기에 대향하는 면(30b)을 향해서, 프레임 상태의 측벽부(302)에 둘러싸인 관통부(301)가 형성되어 있다. 이 관통부(301)는 그 개구가 직사각형(矩形)이고, 그 외주는 실리콘 기판(30)의 외주를 따르도록 형성되어 있다.
이 관통부(301) 내에는 일단측으로부터 타단측에 향해서, 벽상 전극(32), 집속 전극(31), 전자 증배부(33), 및 양극부(34)가 배치되어 있다. 이러한 벽상 전극(32), 집속 전극(31), 전자 증배부(33), 및 양극부(34)는 실리콘 기판(30)을 RIE(Reactive Ion Etching) 가공 등에 의해서 가공함으로써 형성되며, 실리콘을 주요 재료로 하고 있다.
벽상 전극(32)은 후술하는 글래스 기판(40)의 대향면(40a)과 정면으로 마주 대하는 방향(대향면(40a)에 대한 대략 수직 방향)에서 보아, 후술하는 광전면(41)을 둘러싸도록 형성된 프레임 상태의 전극이다. 또, 집속 전극(31)은 광전면(41)으로부터 방출된 광전자를 집속하여 전자 증배부(33)로 유도하기 위한 전극이며, 광전면(41)과 전자 증배부(33)의 사이에 마련되어 있다.
전자 증배부(33)는 광전면(41)으로부터 양극부(34)로 향하는 전자 증배 방향(도 1의 화살표 B로 제시된 방향, 이하 같음)을 따라서 다른 전위로 설정되는 N단(N는 2이상의 정수)의 다이 노드(전자 증배부)로 구성되어 있고, 각 단을 걸쳐 전자 증배 방향으로 신장하는, 복수의 전자 증배로(전자 증배 채널)를 가지고 있다. 또, 양극부(34)는 광전면(41)과 함께 전자 증배부(33)를 사이에 두는 위치에 배치된다.
이들 벽상 전극(32), 집속 전극(31), 전자 증배부(33), 및 양극부(34)는, 각각 하측 프레임(4)에 양극 접합, 확산 접합, 또 저융점 금속(예를 들면 인듐(In)) 등의 봉지재를 이용한 접합 등에 의해서 고정되어 있고, 이것에 의해 그 하측 프레임(4)상에 이차원적으로 배치된다.
하측 프레임(4)은 직사각형 평판 모양의 글래스 기판(40)을 기재로 하여 구성되어 있다. 이 글래스 기판(40)은 절연 재료인 글래스에 의해서 배선 기판(20)의 대향면(20a)에 대향하여, 케이스(5)의 내면인 대향면(40a)을 형성한다. 대향면(40a)상에 있어서의, 측벽 프레임(3)의 관통부(301)에 대향하는 부위(측벽부(302)와의 접합 영역 이외의 부위)로서, 양극부(34)측과 반대측의 단부에는, 투과형 광전면인 광전면(41)이 형성되어 있다. 또, 대향면(40a)상의 전자 증배부(33) 및 양극부(34)가 탑재되는 부위에는, 증배 전자의 대향면(40a)으로의 입사를 방지하기 위한, 복수의 직사각형 모양의 홈부(42)가 형성되어 있다. 또한, 전자 증배부(33)를 구성하는 복수 단의 다이 노드, 및 양극(34)은 복수의 홈부(42)의 사이의 평면부인 중간부(42a)상에 배치된다.
다음으로, 도 3 ~ 도 5를 참조하여, 광전자 증배관(1)의 내부 구조에 대해서 상세하게 설명한다. 도 3은 도 1의 측벽 프레임(3)의 평면도이고, 도 4는 도 1의 측벽 프레임(3) 및 하측 프레임(4)의 주요부를 나타내는 일부 파단 사시도(도 1의 광전자 증배관의 II－II선을 따른 단면을 포함함)이고, 도 5는 도 1의 광전자 증배관의 V－V선을 따른 단면도이다.
도 3에 도시된 것처럼, 관통부(301) 내의 전자 증배부(33)는 대향면(40a)상의 일단측으로부터 타단측을 향하여(전자 증배 방향인 화살표 B가 나타내는 방향을 향해), 순서대로 이간하여 배열된 복수 단의 다이 노드(33a ~ 33l)로 구성되어 있다. 이들 복수 단의 다이 노드(33a ~ 33l)는 화살표 B가 나타내는 방향을 따라서 일단측의 제1 단째의 다이 노드(33a)로부터 타단측의 최종단(제N 단째)의 다이 노드(33l)에 걸쳐 연속하도록 마련된 N개의 전자 증배 구멍으로 구성된 전자 증배 채널 C를 복수 병렬로 형성하고 있다. 또한, 집속 전극(31)과 제1 단째의 다이 노드(33a)의 사이와, 복수 단의 다이 노드(33a ~ 33l)에 있어서의 인접하는 다이 노드끼리의 사이, 및 최종단의 다이 노드(33l)와 양극(34)의 사이에는 홈부(42)가 마련되어 있고, 복수 단의 다이 노드(33a ~ 33l)는 도 2의 하측 프레임(4)에 마련된 복수의 홈부(42)의 사이에 위치하는 평면부인 중간부(42a)상에 각각 배치된다.
또, 광전면(41)은 일단측의 제1 단째의 다이 노드(33a)로부터, 집속 전극(31)을 사이에 둔 대향면(40a)상의 일단 측으로 이간해서 마련되어 있다. 이 광전면(41)은 글래스 기판(40)의 대향면(40a)상에 직사각형 모양의 투과형 광전면으로서 형성되어 있다. 외부에서 하측 프레임(4)인 글래스 기판(40)을 투과한 입사광이 광전면(41)에 도달하면, 이 입사광에 따른 광전자가 방출되고, 그 광전자는 벽상 전극(32) 및 집속 전극(31)에 의해서 제1 단째의 다이 노드(33a)로 유도된다.
또, 양극부(34)는 타단측의 최종단의 다이 노드(33l)로부터 대향면(40a)상의 타단측으로 이간해서 마련되어 있다. 이 양극부(34)는 전자 증배부(33)에 의해서 전자 증배 채널 C 내를 화살표 B가 나타내는 방향으로 증배하여 온 전자를, 전기 신호로서 외부에 취출하기 위한 전극이며, 전자 증배 채널 C의 각각에 대해서 복수의 오목부(凹部)를 가지고 있다. 각 오목부는 하측 프레임(4)의 대향면(40a)과 수직인 방향에서 보아, 전자 증배부(33)에 대면하는 한쪽의 측벽면측이 개방되는 한쪽에서 다른 쪽의 측벽면측에서 닫혀진 자루 모양(袋狀)으로 되어 있고, 한쪽 측벽면측의 오목부의 입구부에는, 입구 공간을 협착하도록 돌출부를 구비하고 있다. 즉, 양극부(34)는 오목부에 잠입한 증배 전자를 가두기 위한 형상으로 되어 있어, 보다 확실하게 증배 전자를 신호로서 취출할 수 있다. 또한, 양극부(34)와, 양극부(34)의 타단측면에 대향하는 측벽부(302)의 사이에도 홈부(42)가 존재하고, 양극부(34)는 홈부(42)의 사이에 위치하는 평면부인 중간부(42a)상에 배치된다.
도 4에 도시된 것처럼, 복수 단의 다이 노드(33a~33d)의 각각은, 하측 프레임(4)의 대향면(40a)상에 형성된 복수의 홈부(42)의 사이에 위치하는 평면부인 중간부(42a)상에 배치되어 있고, 그 복수의 홈부(42) 각각의 저부로부터는 이간되어 있다. 다이 노드(33a)는 대향면(40a)을 따라서 전자 증배 방향에 대해서 거의 수직인 방향으로 배열되고, 상측 프레임(2)의 대향면(20a)을 향해 거의 수직으로 연장하는 복수의 주상부(51a)와, 복수의 주상부(51a)(51)의 홈부(42)측의 단부에 연속적으로 형성되고, 홈부(42)의 저부를 따라서 전자 증배 방향에 대해서 거의 수직인 방향으로 연장하는 대좌부(지지대)(52a)(330)를 포함한다. 또, 다이 노드(33 b~33d)에 관해서도, 각각의 복수의 주상부(51b~51d), 및 각각의 대좌부(52b~52d)에 관해서, 다이 노드(33a)와 마찬가지의 구조를 가진다. 각각의 주상부(51a~51d)에 있어서의 인접하는 부재 간에 전자 증배 채널 C가 형성되고, 대좌부(52a ~ 52d)는 이 전자 증배 채널 C가 형성되는 영역 AC(도 3)를 걸치도록 마련되어 있다. 여기서, 대좌부(52a ~ 52d)는 각각의 복수의 주상부(51a~51d)를 서로 전기적으로 접속함과 아울러, 복수의 주상부(51a~51d)를 홈부(42)의 저부로부터 이간하여 유지하는 역할을 한다. 또한, 본 실시 형태에 있어서는, 다이 노드(33a~33d)에 있어서, 복수의 주상부(51a~51d), 및 대좌부(52a ~ 52d)는 각각 일체로 형성되어 있지만, 주상부와 대좌부를 별체(別體)로 해도 좋다. 또한, 복수의 주상부(51a~51d)의 소정 영역에는 2차 전자 방출면이 형성되어 있고, 이들 복수의 주상부(51a~51d)의 단면 형상은, 도 4에 도시된 것처럼, 하측 프레임(4)과 상측 프레임(2)의 거의 중간(또는 하측 프레임(4)에서 가까운 쪽)에 위치하는 x－y 평면 P부근에 있어서 폭이 최소로 되도록 설계되어 있다. 또, 도시하고 있지 않지만, 다이 노드(33e~33l)도 마찬가지의 구조를 가진다.
또한, 이 대좌부(52b, 52d)의 전자 증배 방향으로 수직인 방향의 한쪽 단부에는, 그 단부로부터 상측 프레임(2)을 향해서 거의 수직으로 신장하도록 대략 원주 형상을 가지는 급전부(53b, 53d)가 일체적으로 형성되어 있다. 이 급전부(53b, 53d)는 대좌부(52b, 52d)를 경유하여 복수의 주상부(51b, 51d)를 급전(給電)하기 위한 부재이다. 또한, 다른 다이 노드도 마찬가지의 구조를 가진다.
도 5에 도시된 것처럼, 다이 노드(33b)는 전자 증배 방향에 대해서 수직이고, 또한 대향면(40a)을 따른 방향의 대좌부(52b)의 하면이, 대향면(40a)의 평면부인 중간부(42a)에 접합됨으로써 하측 프레임(4)에 대해서 고정되어 있다. 또, 세세한 형상상의 차이는 있지만, 그 외의 다이 노드(33a, 33c~33l)도 주상부, 대좌부, 급전부에 관해서 마찬가지의 기본 구조를 가지고 있다. 이것에 대응해서 대향면(40a)상의 홈부(42)는 복수 단의 다이 노드(33a ~ 33l)의 대좌부 및 양극부(34)의 배치 간격보다도 약간 넓은 폭으로 형성되어 있다. 즉, 홈부(42)는 다이 노드(33a ~ 33l)의 대좌부 및 양극부(34)의 사이의 연면(沿面) 거리를 확대하도록, 하측 프레임(4)의 대향면(40a)에 평면부인 중간부(42a)를 통하여 단속적으로 형성되어 있다. 또한, 복수의 주상부(51b)에는 2차 전자 방출면이 형성되어 있고, 이들 복수의 주상부(51b)의 단면 형상은, 도 5에 도시된 것처럼, 하측 프레임(4)과 상측 프레임(2)의 거의 중간에 위치하는 x－y 평면 P부근에 있어서 폭이 최소로 되도록 설계되어 있다.
계속해서, 복수 단의 다이 노드(33a ~ 33l) 각각을 구성하는 주상부의 형상, 특히, 2차 전자 방출면의 형상에 대해서 상세하게 설명한다.
도 6은 도 1의 측벽 프레임 및 하측 프레임의, 특히 전자 증배부 근방의 일부 파단 사시도이다. 도 7은 도 6의 전자 증배부 및 그 구성 요소의 구조를 설명하기 위한 도면으로서, 도 7 (A)은 도 6의 전자 증배부의 일부 파단도이고, 도 7 (B)는 도 7 (A) 중의 S로 표시된 부위의 주상부의 형상을 나타내는 사시도이며, 도 7 (C)는 주상부 표면의 형상을 나타내는 사시도이다. 도 8은 주상부의 구조를 설명하기 위한 도면으로서, 도 8 (A)은 도 7 (B)의 I－I선을 따른 주상부의 일부 파단도이고, 도 8 (B)는 도 8 (A)에 있어서의 단면 형상을 곡선에 의해 실현하는 경우의 베리에이션을 나타내는 도면이며, 도 8 (C)는 도 8 (A)에 있어서의 단면 형상을 직선에 의해 실현하는 경우의 베리에이션을 나타내는 도면이다. 도 9는 2차 전자 방출면이 형성되는 주상부 표면의 가공 시뮬레이션을 설명하기 위한 도면으로서, 도 9 (A)는 주상부의 가공 영역을 나타내고, 도 9 (B)는 도 9 (A) 중의 최소 가공 요소를 나타내고, 도 9 (C)는 가공 프로세스의 진행 상황을 시간 경과와 함께 나타내는 도면이다.
도 6은 도면 중의 x축이 도 1의 II－II선을 따른 단면에 포함되도록 전자 증배부(33) 근방의 구조가 도시되어 있다. 즉, 하측 프레임(40)(글래스 기판)의 대향면(40a)상에는 복수의 홈부(42)가 마련되고, 이들 복수의 홈부(42)의 사이에 위치하는 중간부(42a)상에, 복수 단의 다이 노드(33a ~ 33l) 각각이 배치되어 있다. 복수 단의 다이 노드(33a ~ 33l) 각각의 대좌부의 측면은, 만곡 형상 또는 테이퍼(taper) 형상으로 가공되어 있다. 상측 프레임(2)의 대향면(20a)에 마련된 도전막(202)(히스테리시스 대책용의 증착 전극)은 도전성 단자(201C)에 접속되고, 복수 단의 다이 노드(33a ~ 33l) 각각의 급전부(53a ~ 53l)와 도전막(202)이 도전성 재료(205)(후술)에 의해 전기적으로 접속되어 있다.
또, 도 7 (A)에 도시된 것처럼, 복수 단의 다이 노드(33a ~ 33l)의 대좌부(330)의 측면은, 상측 프레임(2)으로부터 하측 프레임(4)으로 향해 가늘어지도록 테이퍼 형상으로 가공되어 있다. 이와 같이 가공됨으로써, 인접하는 다이 노드간의 거리를 길게 할 수 있다. 또한, 인접하는 다이 노드 간에 홈부(42)가 마련됨으로써, 하측 프레임(4)의 대향면(40a)상에 있어서 규정되는, 인접하는 다이 노드 간의 연면 거리를 보다 길게 하는 것이 가능해진다. 또, 주상부(51)의 2차 전자 방출면(520)이 형성되는 영역은, 도 7 (B)에 도시된 것처럼, 그 2차 전자 방출면(520)의 각 부에 있어서의 수직 벡터가 주상부(51)의 중간점(도 5의 x－y 평면 P와 교차하는 위치)을 향하도록 하는 형상을 가지고 있다. 도 7 (B) 중에 도시된 수직 벡터의 방향이, 가장 방출 확률이 높은 2차 전자의 방출 방향이다. 또한, 본 실시 형태의 예에서는, 주상부(51)의 높이(하측 프레임(4)으로부터 상측 프레임(2)을 향하는 방향을 따른 길이)는 800㎛이며, 이 주상부(51)의 2차 전자 방출면이 형성되는 영역은, 당해 주상부(51)의 높이 방향을 따른 중간 위치(도 5의 x－y 평면 P와 교차하는 위치)에 있어서, 50㎛만큼 당해 주상부(51)의 내부를 향해서 돌출된, 잘록한 구조를 가진다.
즉, 도 6 및 도 7에 도시된 것처럼, 각 단의 다이 노드(33a~33d)를 구성하는 복수의 주상부(51)(51a ~ 51l에 상당) 각각은, 하측 프레임(4)의 대향면(40a)에 직교하는 단면(이하, 수직 단면이라고 말함, x－z평면에 상당함), 구체적으로는, 2차 전자 방출면(520)이 형성되는 영역 R의 형상이, z축 방향(도 6 및 도 7 (A) 참조)을 따라서 만곡 또는 테이퍼 모양으로 패이도록 가공되어 있다. 예를 들면, 도 7 (B) 및 도 7 (C)에 도시된 것처럼, 각 주상부의 높이(z축 방향)는 800㎛이고, 그 중간점(도 5의 x－y 평면 P와 교차하는 위치)에 있어서, 각 단부(하측 프레임(4) 측에 위치하는 단부와 상측 프레임(2) 측에 위치하는 단부)로부터 50㎛만큼 패인 형상으로 되도록, 2차 전자 방출면이 형성되는 영역의 형상이 가공되어 있다.
각 주상부(51)의 수직 단면(x－z평면)의 예가 도 8 (A)에 도시되어 있다. 또한, 이 도 8 (A)에 있어서의 주상부(51)의 단면(510)(사선 부분)은 도 7 (B) 중의 I－I선을 따른 수직 단면이다. 이 수직 단면의 가공에 있어서는, 예를 들면, 도 8 (B)에 도시된 것처럼, 2차 전자 방출면(520)이 만곡한 곡면으로 규정되도록 가공되어도 좋고, 또 도 8 (C)에 도시된 것처럼, 직선으로 규정되도록 가공되어도 좋다.
즉, 본 실시 형태에 관한 광전자 증배관(1)에서는, 도 8 (A) ~ 8 (C)에 도시된 것처럼, 복수 단의 다이 노드(33a ~ 33l)는 2차 전자 방출면이 형성되는 영역이 잘록해진 구조를 가지고 있다. 보다 구체적으로는, 도 1의 II－II선을 따른 단면(x－z평면)에 있어서, 2차 전자 방출면(520)이 형성되는 영역 R이, x축 방향(화살표 B로 나타난 방향)의 폭이 예를 들면 주상부(51)의 어느 한 위치 Q에서 최소가 되는 형상을 가진다(다른 주상부에서도 마찬가지임). 또, 도 1의 II－II선을 따른 단면(x－z평면)에 있어서, 2차 전자 방출면(520)이 형성되는 영역 R이 1 또는 그 이상의 잘록한 형상을 가진다. 그리고 각 잘록한 형상은 하측 프레임(4)으로부터 상측 프레임(2)을 향해서, x축 방향의 폭이 단조 감소 후에 단조 증가하는 형상이다. 또한, 예를 들면 다이 노드(33a)의 2차 전자 방출면은, 도 1의 II－II선을 따른 단면(x－z평면)에 있어서, 주상부(51)의 내부를 향해서 돌출된 1 또는 그 이상의 패인 형상을 포함한 선분에 의해 규정되어 있다. 또, x－y 평면을 따라서 주상부(51)의 단면 형상을 보았을 때, 그 단면의 면적 또는 외주 길이가 2차 전자 방출면(520)이 형성되는 영역 R내의 위치 Q에서 최소로 되어 있다.
도 8 (B) 및 도 8 (C)에 있어서, 단면(510a, 510d)에서의 「잘록함」(단면의 x축 방향을 따른 폭이 최소가 되는 부분)의 위치 Q는, 2차 전자 방출면(520)이 형성되는 영역 R의 중간점에 위치한다. 단면(510b, 510e)에서의 「잘록함」(단면의 x축 방향을 따른 폭이 최소로 되는 부분)의 위치 Q는, 2차 전자 방출면(520)이 형성되는 영역 R의 상측(중간점보다 상측 프레임(2)에 가까운 위치)에 위치한다. 단면(510c, 510f)에의 「잘록함」(단면의 x축 방향을 따른 폭이 최소로 되는 영역)의 위치 Q는 2차 전자 방출면(520)이 형성되는 영역 R의 하측(중간점보다도 하측 프레임(4)에 가까운 영역)에 위치한다.
어느 베리에이션에 있어서도, 각 주상부(51)의 수직 단면(510)의 가장 폭이 작은 부분 Q는 2차 전자 방출면이 형성되는 영역 R 내에 존재하고 있다. 또한, 영역 R에 있어서, y축 방향을 따른 각 주상부의 수직 단면(y－z평면에 상당함)도, 하측 프레임(4)으로부터 상측 프레임으로 향하는 각 주상부의 높이 방향(z축 방향)을 따라서 단조 감소 후에 도면 중 Q로 표시되는 부분에서부터 단조 증가한다.
상술과 같은 수직 단면을 가지는 주상부(51)는 예를 들면, 도 9에 도시된 것처럼 에칭 가공에 의해 형성 가능하다. 또한, 도 9 (A)에는, 수직 단면(510d)을 가지는 주상부(51)의 일부(도 9 (A) 중의 영역 AR로 표시된 영역)가 도시되어 있다. 또한, 2차 전자 방출면(520)은 에칭 가공된 영역에 형성된다. 도 9 (C)에는, 가공 시뮬레이션의 결과를 나타내는 도면으로서, 에칭 가공의 진행 상황이 시간 경과와 함께 도시되어 있다. 또, 도 9 (C)의 단면 900A ~ 900R 각각은, 도 9 (B)에 도시된 최소 가공 요소로 구성되어 있다. 이 도 9 (B)에 도시된 최소 가공 요소로부터도 알 수 있듯이, 에칭된 면은 만곡되어 있다. 또한, 도 9 (C)의 단면 900A ~ 900R 각각에 있어서, 910은 에칭 마스크이다. 또, 920은 에칭 가공의 예정선(521)을 따라서 에칭된 영역에, 에칭 마스크로서 기능하도록 충전(充塡)되는 내부 보호막이다.
다음으로, 상술과 같은 여러 가지의 단면 형상에 의해 실현 가능한 주상부(51)의 구체적인 설치 상태에 대해서 도 10 및 도 11 (A) ~ 도 11 (C)을 참조하면서 설명한다. 또한, 도 10은 도 1의 광전자 증배관(1)의 II－II선을 따른 단면으로서, 전자 증배부(33)의 일부를 구성하는 다이 노드(33a ~ 33l)(2차 전자 방출면이 형성된 주상부(51))의 일례의, 구체적인 설치 상태를 설명하기 위한 도면이다. 도 11은 도 10과 마찬가지로 광전자 증배관(1) 내에 설치된 다이 노드(33a ~ 33l)(2차 전자 방출면이 형성된 주상부(51))의 다른 예의 구조를 나타내는 도면(도 1의 광전자 증배관(1)의 II－II선을 따른 단면에 일치)으로서, 도 11 (A)은 종래의 다이 노드의 단면 형상을 나타내고, 도 11 (B)는 제1 변형예에 관한 다이 노드의 단면 형상을 나타내고, 도 11 (C)는 제2 변형예에 관한 다이 노드의 단면 형상을 나타내는 도면이다. 또, 도 10 및 도 11 (A) ~ 도 11 (C)의 예에서는, 상측 프레임(2)은 글래스 기판(20)에 의해 구성되어 있는 것으로 한다.
도 10에 도시된 것처럼, 하측 프레임(4)의 글래스 기판(40)에는, 그 대향면(40a)상에 복수의 홈부(42)가 마련되어 있고, 이들 홈부(42)의 사이에 위치하는 중간부(42a)상에 각 단의 다이 노드의 대좌부(330)(두께 200㎛를 가짐)가 설치되어 있다. 대좌부(330) 위에는 2차 전자 방출면이 그 측면상에 형성되는 주상부(51)가, 그 대좌부(330)와 일체적으로 설치되어 있다. 이들 일체화된 대좌부(330)와 주상부(51)에 의해 각 단의 다이 노드가 구성되어 있다. 한편, 상측 프레임(2)의 글래스 기판(20)에는, 도전성 단자(201C)가 그 글래스 기판(20)의 대향면(20a)상에 증착된 도전막(202)에 접촉되어 있고, 그 도전막(202)이 도전성 재료(205)를 통하여 각 주상부(51)의 상부(실제로는 각 단의 다이 노드의 급전부(53a ~ 53l))와 전기적으로 접속되어 있다. 이 구조에 있어서, 글래스 기판(20)과 주상부(51)의 상부는 50㎛ 이간되어 있다.
도 10에 도시된 각 주상부(51)의 2차 전자 방출면(520)이 형성되는 영역 R의 형상은, 영역 R의 중간 위치보다도 하측 프레임(4)에 가까운 위치에서 잘록해진 구조(L만큼 주상부(51)의 내부를 향해서 돌출된 형상)를 가지고 있다. 즉, 잘록해진 위치보다도 상측인 영역 A쪽이, 잘록해진 위치보다도 하측인 영역 B보다도 넓어져 있다. 구체적으로, 2차 전자 방출면(520)이 형성되는 영역 R의, 높이 방향의 길이는 800㎛이며, 영역 A의 높이 방향의 길이와 영역 B의 높이 방향의 길이의 비(A：B)는 1：1 ~ 10：1이면 좋고, 바람직하게는 3：2 ~ 7：1이다. 또, 잘록한 구조를 규정하는 깊이 L은 20㎛ ~ 150㎛이면 좋고, 바람직하게는 30㎛~80㎛이다.
또, 도 11 (A)에는, 종래의 단면 형상이 적용된 다이 노드의 설치 상태를 나타내고 있으며, 주상부(51)의 단면 형상을 제외하고, 도 10에 제시된 설치 상태와 같다. 도 11 (B)에는 제1 변형예에 관한 다이 노드의 설치 상태가 도시되어 있으며, 도 10에 도시된 구조와는, 대좌부(330)의 단면 형상과 주상부(51)의 단면 형상이 다르다. 즉, 도 11 (B)에 도시된 예에서는, 대좌부(330)의 측면이 테이퍼 형상으로 가공되어 있다. 또, 주상부(51)에서의 잘록해진 위치가, 2차 전자 방출면(520)이 형성되는 영역 R의 중간점 근방에 있다(방출되는 2차 전자가 집중하는 극대점(極大點)도 중간점 근방으로 됨). 도 11 (C)에 도시된 예에서는, 대좌부(330)의 측면이 테이퍼 형상으로 가공되어 있다는 점에서, 도 10에 도시된 구조와 다르다. 또한, 도 11 (C)의 설치 상태에서는, 주상부(51)에서의 잘록해진 위치가, 2차 전자 방출면(520)이 형성되는 영역 R의 중간점보다도 하측(글래스 기판(40)측)에 있어, 필연적으로, 방출되는 2차 전자가 집중하는 극대점도 중간점으로부터 하측으로 된다.
또한, 도 11 (A)에 있어서, 2차 전자 방출면(520)의, 주상부(51)의 높이 방향의 길이를 2a로 할 때, 도 11 (B)에 있어서의 2차 전자 방출면(520)의 길이는 2.83a로 되고, 도 11 (C)에 있어서의 2차 전자 방출면(520)의 길이는 2.92a가 된다. 이와 같이, 도 11 (C)에 도시된 구조가 채용되었을 경우, 2차 전자 방출면(520)의 면적 자체가 커진다고 하는 효과가 있다. 또, 제조시에 있어서의 블랙 실리콘(가시 모양 이물)의 발생이 억제된다고 하는 효과가 있다. 또한, 방출되는 2차 전자가 집중되는 극대점을 글래스 기판(특히, 상측 프레임(2)의 글래스 기판(20))으로부터 멀리할 수 있으므로, 불필요한 발광이 억제되고, 특히 당해 발광이 글래스 기판(20)과 주상부(51)의 상부의 사이의 이간 공간을 관통하여 광전면(41)에 이름으로써 발생하는 노이즈를 억제할 수 있다. 또, 상측 프레임(2)의 글래스 기판(20)으로의 2차 전자 입사에 의한 각 도전막(202) 간의 내전압(耐電壓) 특성의 저하도 억제할 수 있다. 또한, 도 11 (B) 및 도 11 (C)의 예에서는, 도 11 (B)의 대좌부(330)에 기재된 길이 D의 분(分)만큼, 인접하는 다이 노드간의 연면 거리를 크게 하는 것이 가능하게 되기 때문에, 내전압 특성을 큰폭으로 개선하는 것이 가능해진다.
이상과 같이 가공된 주상부(51)의 효과를, 도 12를 이용하여 설명한다. 또한, 도 12는 본 실시 형태의 효과를 설명하기 위한 도면(도 1의 광전자 증배관의 II－II선을 따른 단면에 일치)으로서, 도 12 (A)는 종래 구조를 나타내고, 도 12 (B)는 본 실시 형태의 구조를 나타내는 도면이다. 또, 도 12 (A)의 좌측 및 도 12 (B)의 좌측에는, 전자 증배부(33)의 중앙 부분을 구성하는 각 단의 다이 노드의 일부가 도시되어 있다. 한편, 도 12 (A)의 우측 및 도 12 (B)의 우측에는, 양극(34)을 포함한 전자 증배부(33)의 후단측을 구성하는 각 단의 다이 노드의 일부가 도시되어 있다.
도 12 (A)에 도시된 종래 구조의 경우(주상부(51)의 수직 단면의 폭은, 높이 방향을 따라서 일정하게 되어 있다), 하측 프레임(4)의 글래스 기판(40)에는, 각 단의 다이 노드의 대좌부(330)가 설치되어 있다. 대좌부(330) 위에는 2차 전자 방출면이 그 측면상에 형성되는 주상부(51)가, 그 대좌부(330)와 일체적으로 설치되어 있다. 이들 일체화된 대좌부(330)와 주상부(51)에 의해 각 단의 다이 노드가 구성되어 있다. 한편, 상측 프레임(2)의 글래스 기판(20)에는, 도전성 단자(201C)가 그 글래스 기판(20)의 대향면(20a)상에 증착된 도전막(202)에 접촉되어 있고, 그 도전막(202)이 도전성 재료(205)를 통하여 각 주상부(51)의 상부(실제로는 각 단의 다이 노드의 급전부(53a ~ 53l))와 전기적으로 접속되어 있다. 양극(34)도 대좌부 및 주상부로 구성되어 있고, 도전성 단자(201D)를 통하여 도달한 2차 전자를 신호로서 취출하고 있다.
도 12 (A)의 예에서는, 글래스 기판(40)(하측 프레임(4))에 대해서, 2차 전자 방출면(520)(전극)은 수직으로 되어 있다. 이 경우, 절연 지지 기판(하측 프레임(4)) 및 관통 전극 기판(상측 프레임(2))의 표면, 즉 절연 재료인 글래스의 표면으로의 2차 전자의 충돌이 많아, 불필요한 광이 발생해 버린다. 이 발광이 노이즈원이 되어, 종래 구조가 채용된 광센서에서는 그 S／N를 저하시키는 원인이 된다. 또, 유리 표면에 충돌하는 2차 전자는 전자 증배에는 기여하지 않기 때문에, 전자 증배율(게인 특성)을 저하시킴과 아울러 전극 간의 내전압 특성도 저하시킨다.
한편, 도 12 (B)에 도시된 본 실시 형태의 구조의 경우(주상부의 수직 단면의 폭은, 높이 방향을 따라서 중심 부근에서 가늘어지고 있음), 하측 프레임(4)의 글래스 기판(40)에는, 그 대향면(40a)상에 복수의 홈부(42)가 마련되어 있고, 이들 홈부(42)의 사이에 위치하는 평면부인 중간부(42a)상에 각 단의 다이 노드의 대좌부(330)가 설치되어 있다. 대좌부(330) 위에는 만곡 형상의 2차 전자 방출면이 그 측면상에 형성되는 주상부(51)가, 그 대좌부(330)와 일체적으로 설치되어 있다. 이들 일체화된 대좌부(330)와 주상부(51)에 의해 각 단의 다이 노드가 구성되어 있다. 한편, 상측 프레임(2)의 글래스 기판(20)에는, 도전성 단자(201C)가 그 글래스 기판(20)의 대향면(20a)상에 증착된 도전막(202)에 접촉되어 있고, 그 도전막(202)이 도전성 재료(205)를 통하여 각 주상부(51)의 상부(실제로는 각 단의 다이 노드의 급전부(53a ~ 53l))와 전기적으로 접속되어 있다. 양극(34)도 대좌부 및 주상부로 구성되어 있어, 도전성 단자(201D)를 통하여 도달한 2차 전자를 신호로서 취출하고 있다. 또, 양극(34)의 대좌부도, 홈부(42)에 끼워진 평면부인 중간부(42a)상에 설치되어 있다.
도 12 (B)의 예에서는, 2차 전자 방출면(전극)은 그 중심을 향해 만곡되어 있다. 즉, 이 형상에서는, 2차 전자 방출면의 중심 부근보다도 단부측 쪽이 인접하는 다이 노드 간격이 좁아져 있다. 이 경우, 글래스 기판(40)(하측 프레임(4)) 및 글래스 기판(20)(상측 프레임(2))의 표면, 즉 절연 재료인 글래스의 표면으로의 2차 전자의 충돌이 큰폭으로 저감되고, 그 결과, 불필요한 발광이 효과적으로 억제된다. 따라서 본 실시 형태의 구조가 채용된 광센서에서는, 발광 억제의 효과로서 그 S／N이 향상되어, 고정밀의 광 검출이 가능해진다. 또, 2차 전자 방출면(520) 자체가 만곡 형상을 가짐으로써, 각 주상부(51)의 높이를 변화시키는 일 없이 당해 2차 전자 방출면(520)의 유효 면적이 커진다. 이 때문에, 발광을 일으키는 2차 전자의 감소에 의한 전자 증배율 증가와 유효 면적 확대의 상승 효과로, 전자 증배율을 비약적으로 향상시키는 것이 가능해진다.
또한, 다이 노드의 다른 단면 형상에 의해 실현 가능한 주상부(51)의 구체적인 설치 상태에 대해서 도 13을 참조하면서 설명한다. 또한, 도 13은 제3 변형예에 관한 다이 노드의 단면 형상을 구체적인 설치 상태와 함께 나타냄과 아울러, 그 제3 변형예에 관한 다이 노드의 효과를 설명하기 위한 도면(도 1의 광전자 증배관의 II－II선을 따른 단면에 일치)이다. 또한, 도 13의 구성에 있어서도, 상측 프레임(2)은 글래스 기판(20)으로 구성되어 있는 것으로 한다.
도 13에 도시된 것처럼, 하측 프레임(4)의 글래스 기판(40)에는, 그 대향면(40a)상에 복수의 홈부(42)가 마련되어 있고, 이들 홈부(42)의 사이에 위치하는 평면부인 중간부(42a)상에 각 단의 다이 노드의 대좌부(330)(두께 200㎛를 가짐)가 설치되어 있다. 대좌부(330) 위에는, 2차 전자 방출면이 그 측면상에 형성되는 주상부(51)가 그 대좌부(330)와 일체적으로 설치되어 있다. 이들 일체화된 대좌부(330)와 주상부(51)에 의해 각 단의 다이 노드가 구성되어 있다. 한편, 상측 프레임(2)의 글래스 기판(20)에는, 도전성 단자(201C)가 그 글래스 기판(20)의 대향면(20a)상에 증착된 도전막(202)에 접촉되어 있고, 그 도전막(202)이 도전성 재료(205)를 통하여 각 주상부(51)의 상부(실제로는 각 단의 다이 노드의 급전부(53a ~ 53l))와 전기적으로 접속되어 있다. 이 구조에 있어서, 글래스 기판(20)과주상부(51)의 상부는 50㎛ 이간되어 있다.
특히, 도 13에 도시된 각 주상부(51)의 2차 전자 방출면(520)이 형성되는 영역의 형상은, 2개의 잘록해진 구조(3개 이상의 잘록해진 구조라도 좋음)를 가진다는 점에서, 상술된 도 10, 도 11 (B) 및 도 11 (C)에 도시된 구조와 달라져 있다. 즉, 도 13의 예에서는, 보다 글래스 기판(20)에 가까운 부분(영역 R2)에 곡율(曲率)이 큰 만곡면을 형성함으로써, 방출되는 2차 전자를 그 글래스 기판(20)으로부터 멀어지도록 유도하고 있다(영역 R2에서 발생한 2차 전자를 영역 R1으로 유도). 이것에 의해, 상측 프레임(2)의 글래스 기판(20)에 충돌하는 2차 전자가 감소하고, 발광에 의한 노이즈, 대전(帶電)에 의한 내전압 불량을 효과적으로 저감하는 것이 가능해진다.
다음으로, 도 14 및 도 15를 참조하여, 광전자 증배관(1)의 배선 구조에 대해서 설명한다. 도 14 (A)는 상측 프레임(2)을 이면(裏面)(20a)측에서 본 저면도, 도 14 (B)는 측벽 프레임(3)의 평면도이다. 도 15는 상측 프레임(2)과 측벽 프레임(3)의 접속 상태를 나타내는 사시도이다.
도 14 (A)에 도시된 것처럼, 상측 프레임(2)(유리 등의 절연 재료로 구성되어도 좋다)의 대향면(20a)에는, 도전성 단자(201B, 201C, 201D)의 각각에 상측 프레임(2)의 내부에서 전기적으로 접속된 복수의 도전막(급전부)(202)과, 도전성 단자(201A)에 상측 프레임(2)의 내부에 전기적으로 접속된 도전성 단자(203)가 마련되어 있다. 또, 도 14 (B)에 도시된 것처럼, 전자 증배부(33)에는, 이미 상술한 것처럼, 도전막(202)과의 접속용인 급전부(53a ~ 53l)가 입설(立設)되어 있고, 양극부(34)의 단부에는 도전막(202)과의 접속용인 급전부(37)가 입설되어 있다. 또한, 벽상 전극(32)의 우부(隅部)에는 도전막(202)과의 접속용인 급전부(38)가 입설되어 있다. 또, 집속 전극(31)은 벽상 전극(32)과 하측 프레임(4)측에서 일체 형성됨으로써, 벽상 전극(32)에 대해서 전기적으로 접속되어 있다. 또한, 벽상 전극(32)에는 하측 프레임(4)의 대향면(40a)측에 직사각형 평판 모양의 접속부(39)가 일체적으로 형성되어 있고, 이 접속부(39)와 대향면(40a)상에서 광전면(41)에 전기적으로 접촉해 형성된 도전막(도시하지 않음)이 접합됨으로써, 벽상 전극(32)과 광전면(41)이 전기적으로 접속되어 있다.
도 15에 도시된 것처럼, 상기 구성의 상측 프레임(2)과 측벽 프레임(3)이 접합되면, 도전성 단자(203)가 측벽 프레임(3)의 측벽부(302)에 전기적으로 접속된다. 아울러, 전자 증배부(33)의 급전부(53a ~ 53l), 양극부(34)의 급전부(37), 및 벽상 전극(32)의 급전부(38)가 각각 금(Au) 등으로 이루어지는 도전 부재를 통하여 대응하는 도전막(202)에 독립하여 접속된다. 이와 같은 접속 구성에 의해, 측벽부(302), 전자 증배부(33), 양극부(34)가 각각, 도전성 단자(201A, 201C, 201D)에 전기적으로 접속되어 외부로부터 급전(또는 외부로의 신호 취출) 가능하게 됨과 아울러, 벽상 전극(32)이 집속 전극(31) 및 광전면(41)과 함께, 도전성 단자(201B)에 전기적으로 접속되어 외부로부터 급전된다(도 15 참조).
여기서, 도 14 (B)에 도시된 것처럼, 다이 노드(33b)의 대좌부(52b)의 양단부 중 급전부(53b)에 연결되는 한쪽 단부의 대향면(40a)을 따른 단면적 S1은 그 양단부 중 다른 쪽 단부의 대향면(40a)을 따른 단면적 S2보다도 커지도록, 다이 노드(33b)의 대좌부(52b) 및 급전부(53b)의 형상이 규정되어 있다. 이 다이 노드(33b)에 있어서의, 급전부(53b)가 마련된 한쪽 단부와 다른 쪽 단부의 대소 관계는 다이 노드(33b)의 단부 전체, 즉 상측 프레임(2)측의 면에 도달할 때까지 연속적으로 만족되고 있다. 이 때문에, 대향면(40a)으로부터 정면으로 마주 대하는 방향에서 보았을 경우의 면적이나, 그 체적에 있어서도, 급전부(53b)가 마련된 한쪽 단부의 쪽이 다른 쪽 단부보다도 크다. 이와 같이, 급전부(53b)가 마련된 한쪽 단부의 쪽이 물리적인 강도가 뛰어난 것에 더하여, 상측 프레임(2)측의 면이 큰 것으로부터 금(Au) 등으로 이루어지는 도전 부재와의 접촉 면적도 확보할 수가 있어, 확실한 전기적 접속에도 유효하게 된다. 그리고 전자 증배부(33)를 구성하는 그 외의 다이 노드(33a, 33c~33l)도, 마찬가지 관계를 충족하는 단면 형상으로 규정되어 있다. 또, 복수 단의 다이 노드(33a ~ 33l)는, 대향면(40a)상에 있어서, 전자 증배 방향을 따라서 급전부(53a ~ 53l)측의 한쪽 단부와, 그것과 반대측인 다른 쪽 단부가 엇갈리게 나열되도록 배치되어 있다. 환언하면, 복수 단의 다이 노드(33a ~ 33l)는 그 급전부(53a ~ 53l)의 배치 방향을 기준으로 한 대좌부의 방향(급전부가 마련된 한쪽 단부에서부터 다른 쪽 단부로 연장하는 방향으로 규정한 대좌부의 방향)이 교대로 반대 방향으로 되도록 대향면(40a)상에 배설되어 있다.
이상 설명한 광전자 증배관(1)에 의하면, 입사광이 광전면(41)에 입사됨으로써 광전자로 변환되고, 이 광전자가 케이스(5) 내의 하측 프레임(4)의 내면(40a)상의 복수 단의 다이 노드(33a ~ 33l)에 의해서 형성된 전자 증배 채널 C에 입사함으로써 증배되고, 증배된 전자가 전기 신호로서 양극부(34)로부터 취출된다.
여기서, 다이 노드(33a ~ 33d)를 예로 설명하면, 각 다이 노드(33a ~ 33d)에는 그 하측 프레임(4)측의 단부에 대좌부(52a ~ 52d)가 마련되고, 이 대좌부(52a ~ 52d)에는 그 편단부(片端部)에서 하측 프레임(4)과 대향하는 상측 프레임(2)을 향해서 신장하는 급전부(53a ~ 53d)가 전기적으로 접속되고, 이 급전부(53a ~ 53d)가 상측 프레임(2)의 내면(20a)에 마련된 도전막(202)에 접속됨으로써, 각 다이 노드(33a ~ 33d)가 급전된다. 또한, 하측 프레임(4)의 대향면(40a)에 있어서, 파선으로 둘러싸인 영역에는 도 2에 도시된 것 같은 복수의 홈부(42)가 형성되어 있고, 대좌부(52a ~ 52d)는 홈부(42)의 사이에 위치하는 평면부인 중간부(42a)상에 설치되어 있다. 또, 급전부(53a ~ 53d)측의 한쪽 단부의 대향면(40a)을 따른 단면적 S1이, 다른 쪽 단부의 단면적 S2보다도 크게 되어 있다. 상측 프레임(2)의 도전막(202)과 접촉하는 부위측의 대좌부(52a ~ 52d)의 단부의 강도를 높힘으로써, 급전을 위한 접촉에 의한 가압(加壓)에 대해서 전자 증배부(33)의 물리적인 강도를 확보할 수 있다. 그 결과, 변형이나 파손 등을 일으키는 일이 없이, 전극 간의 내전압의 저하를 억제할 수 있다.
또한, 본 실시 형태에서는, 하측 프레임(4)의 대향면(40a)상의 파선으로 둘러싸인 영역에, 평면부인 중간부(42a)를 통하여 배치된 복수의 홈부(42)가 형성되어 있지만, 파선 부분 전체를 저면으로 하는 1개의 공통 홈부가 형성되어도 좋다. 이 경우, 대좌부(52a ~ 52d)의 중앙부는 공통 홈부상에 배치되어 있으므로, 전자 증배부(33)의 강도를 저하시키는 일 없이 대좌부(52a ~ 52d)의 중앙부를 하측 프레임(4)의 절연면으로부터 이간시킬 수 있다. 또한, 공통 홈부는 복수의 대좌부(52a ~ 52d)의 중앙부를 걸쳐 형성되어 있으므로, 복수 단의 다이 노드(33a~33d)간을 통과하는 2차 전자의 절연면으로의 입사에 의한 대전(帶電)을 방지함으로써, 내전압의 저하를 추가로 억제할 수 있다.
또한, 공통 홈부는 각 다이 노드(33a ~ 33l)가 하측 프레임(4)의 대향면(40a)으로부터 이간함으로써, 다음의 효과도 가진다. 또한, 도 16은 도 1의 측벽 프레임 및 하측 프레임의 일부 파단 사시도(도 1의 광전자 증배관의 II－II선을 따른 단면에 일치)로서, 도 16 (A)는 제1 구조의 하측 프레임이 적용된 도면이고, 도 16 (B)는 제2 구조예의 하측 프레임이 적용된 도면이다. 하측 프레임(4)의 글래스 기판(40)에서의 대향면(40a)상에는, 도 16 (A)에 도시된 것처럼, 중간부(42a)를 사이에 둔 복수의 홈부(42)가 형성되어도 좋고, 또, 도 16 (B)에 도시된 것처럼, 1개의 공통 홈부(42)가 형성되어도 좋다. 단, 이하의 설명에서는, 도 16 (B)의 구성에 따라서 행하는 것으로 한다.
다이 노드(33a, 33b)로 예시하면, 그 주상부(51a, 51b)의 만곡 형상 또는 테이퍼 형상의 표면의 2차 전자 방출면의 활성시에 있어서, 다이 노드(33a, 33b)단 간 및 다이 노드(33a, 33b)하부에 있어서(도 16 (B)의 화살표로 나타내는 방향에 있어서), 알칼리 금속(K, Cs 등) 증기의 흐름이 좋아져서, 균일한 2차 전자면을 형성하는 것이 용이해진다. 또, 전자 증배부(33)와 하측 프레임(4)의 사이의 접합 면적을 작게 할 수 있기 때문에, 전자 증배부(33)와 하측 프레임(4)의 사이에 이물이 낀 것에 의한 접합 불량을 방지하여 신뢰성을 높일 수 있다. 또한, 공통 홈부(42)를 마련하여 다이 노드(33a ~ 33l)를 이간시키도록 하는 구조에 의해, 케이스(5)의 내부 용적을 크게 할 수 있으므로, 내부 구성 부재로부터 가스의 방출이 있어도 진공도의 저하를 억제할 수 있다. 예를 들면, 다이 노드(33a ~ 33l)의 두께가 1mm이고 홈부(42)가 없는 광전자 증배관에 대해서, 다이 노드(33a ~ 33l)의 두께가 동일하고, 공통 홈부(42)의 깊이를 0.2mm, 공통 홈부(42)의 대향면(40a)에 대한 가공 면적의 비율을 50％로 한 광전자 증배관은, 그 내부 용적을 10％정도 크게 하는 것이 가능해진다. 추가로 말하면, 케이스(5) 내에 이물이 있는 경우에도, 다이 노드(33a ~ 33l)와 이간하고 있는 공통 홈부(42)의 저부에 이물이 떨어지기 쉽기 때문에 다이 노드(33a ~ 33l) 사이에 이물이 끼기 어려워져서, 이물에 의한 내전압 불량이 적어진다. 또, 케이스(5)와 다이 노드(33a ~ 33l)의 접촉 면적이 작아지기 때문에, 케이스(5)에서의 온도 변화의 영향이 전자 증배부(33)에 이르기 어려워져, 주위 온도의 상승에 수반하는 2차 전자 방출면의 데미지를 경감시킬 수 있다. 특히, 이 효과는 케이스(5)의 내면에 직접적으로 전자 증배부 등의 전극이 배치된 구조에서 중요하다.
또한, 복수 단의 다이 노드(33a ~ 33l)에 대응하는 복수의 대좌부는, 하측 프레임(4)의 대향면(40a)을 따라서 급전부(53a ~ 53l)측의 일단부와 그것과 반대측인 타단부가 엇갈려서 나란하게 있다. 즉, 예를 들면 서로 이웃이 되는 다이 노드(33b), 다이 노드(33c)에 있어서, 다이 노드(33b)의 급전부(53b)측의 한쪽 단부와 대면하는 다이 노드(33c)의 단부는 타단부이고, 다이 노드(33b)의 타단부와 대면하는 다이 노드(33c)의 단부는 급전부(53c)측의 한쪽 단부가 되도록 나란하게 있다. 그리고 복수 단의 다이 노드(33a ~ 33l)에 걸쳐서 이 관계를 충족하도록 나란하게 있다. 즉, 급전부(53a ~ 53l)측의 한쪽 단부에 인접하는 것은, 서로 이웃하는 다이 노드의 다른 쪽 단부인 것으로부터, 각각의 대좌부의 급전부(53a ~ 53l)측의 단부의 하측 프레임(4)을 따른 단면적을 크게 할 수 있으므로, 전자 증배부(33)의 물리적 강도를 추가로 높이는 것이 가능해진다. 또한, 다른 쪽 단부의 하측 프레임(4)을 따른 단면 형상(하측 프레임(4)의 대향면(40a)과 정면으로 마주 대하는 방향에서 본 형상)은, 전자 증배 방향에 대해서 거의 수직인 방향(각 다이 노드에 있어서 한쪽 단부에서부터 다른 쪽 단부로 향하는 방향)을 향하여 연장하는 첨두(尖頭) 형상을 구비하고 있다. 이와 같이 첨두 형상을 가짐으로써, 급전부(53a ~ 53l)와의 간격을 유지하면서, 하측 프레임(4)으로의 접합 면적도 크게 할 수 있어, 전극간의 내전압의 저하를 억제할 수 있다.
이것에 대해서, 도 17에 도시된 것처럼, 급전부(53a ~ 53l)측의 단부를 대향면(40a)을 따라서 인접하게 나란하도록 배치한 경우는, 급전부(53a ~ 53l) 간의 내전압을 고려하면 다이 노드 간의 간격을 크게(예를 들면, 다이 노드의 두께가 0.35mm인 경우는 0.5mm) 설정할 필요가 있다. 그 결과, 동수(同數)의 다이 노드를 배치하는 경우는 큰 면적을 필요로 하고, 실리콘 기판을 배치 처리로 가공하는 경우에는 칩 1개당 면적을 증대시켜 버려서, 심지어는 칩 비용을 상승시키게도 된다. 또, 다이 노드 간격이 커짐으로써 전자 증배율의 저하를 초래하여, 광전자 증배관으로서의 성능을 저하시켜 버린다. 한편, 다이 노드 간격을 좁히기 위해서는, 도 18에 도시된 것처럼, 다이 노드(33a ~ 33f)의 급전부(53a ~ 53f)를 대향면(40a)을 따라서 사행(蛇行)하는 것처럼 교대로 조금 움직여서 인접하여 배치하는 것도 생각할 수 있다. 이것에 의해, 다이 노드 간격이 좁아져(예를 들면, 0.2mm), 전자 증배율을 어느 정도 높게 할 수 있지만, 급전부(53b, 53d)가 돌출한 다이 노드(33b, 33d)에 있어서 단간(段間)의 내전압을 유지하기 위해서 급전부(53b, 53d)측의 단부와 다이 노드(33b, 33d)의 중앙부의 사이의 부위를 현저하게 가늘게(예를 들면, 0.05mm) 할 필요가 있다. 그 결과, 다이 노드(33b, 33d)의 강도가 저하하여 크랙이 발생해 파손되거나 하여, 2차 전자면으로의 급전이 불가능하게 되는 경우가 있다. 혹은, 크랙의 발생이 없어도 전기 저항값이 커져, 급전부(53b, 53d)에서 2차 전자면을 가지는 다이 노드 중앙부로의 전위 공급의 방해가 되는 것도 생각할 수 있다. 이것으로부터, 본 실시 형태에 있어서의 다이 노드(33a ~ 33l)의 배치가, 내전압의 저하를 억제함과 아울러, 다이 노드 간격을 좁힌 배치를 가능하게 하는 것으로부터 전자 증배율의 면으로부터도 유리하다는 것을 알 수 있다.
또한, 도 17은 제1 비교예에 관한 전자 증배부의 평면도이고, 도 17에 있어서, 520a ~ 520f는 각 단의 다이 노드(33a~33f) 각각에 마련된 2차 전자 방출면이다. 또, 도 18은 제2 비교예에 관한 전자 증배부의 평면도이다.
본 발명은 상술한 실시 형태로 한정되는 것은 아니다. 예를 들면, 도 19 및 도 20에 도시된 것처럼, 하측 프레임(4)의 홈부(42)의 저면상에, 전자 증배부(33)의 다이 노드(33a ~ 33l)에 있어서의 각 단간, 및 전자 증배부(33)(다이 노드(33l))와 양극부(34)의 사이의 위치에 대응하여, 하측 프레임(4)의 절연면이 노출하지 않도록, 복수의 띠모양의 도전막(43)이 형성되어도 좋다. 이 도전막(43)은 하측 프레임(4)에 관통해서 마련된 도전성 단자(44)에 의해서 급전된다. 이것에 의해, 전자 증배부(33)를 통과하는 전자의 하측 프레임(4)으로의 입사에 의한 내전을 확실하게 방지할 수 있다. 또, 도 21 (A)에 도시된 것처럼, 전자 증배부(33)의 전체에 걸쳐 홈부(42)의 저면상에 도전막(45)을 마련하는 것에 의해서도, 하측 프레임(4)의 대전을 방지할 수 있다. 단, 이 경우는 도전막(45)과 전자 증배부(33)의 각 다이 노드와의 전위차가 커져 버리므로, 도 19의 구성 쪽이 보다 바람직하다. 이 경우, 도 21 (B)에 도시된 것처럼, 중간부(42a)를 사이에 두도록 배치된 복수의 홈부(42)의 저면에 도전막(43)이 형성되면 좋다.
또한, 도 19는 본 발명의 제1 변형예에 관한 광전자 증배관에서의 하측 프레임의 사시도이다. 도 20은 도 19의 하측 프레임을 이면측에서 본 저면도이다. 또한, 도 21은 본 발명의 제2 변형예에 관한 광전자 증배관에서의 하측 프레임의 사시도이고, 도 21 (A)은 제2 변형예에 관한 광전자 증배관에 적용 가능한 하측 프레임의 제3 구조, 도 21 (B)는 제2 변형예에 관한 광전자 증배관에 적용 가능한 하측 프레임의 제4 구조를 나타내는 도면이다.
본 실시 형태에 있어서는, 광전면(41)은 투과형 광전면이었지만, 반사형 광전면이라도 좋고, 광전면(41)은 상측 프레임(2) 측에 배치되어도 좋다. 광전면(41)을 상측 프레임(2) 측에 배치했을 경우, 상측 프레임(2)으로서는 글래스 기판 등의 광 투과성을 가지는 절연성 기판에 급전 단자를 매립한 것을 사용할 수 있고, 하측 프레임(4)으로서는 글래스 기판 이외에 다양한 절연성 기판을 이용할 수 있다. 또, 양극부(34)는 다이 노드(33k)와 다이 노드(33l)의 사이에 배치되어도 좋다.
이상과 같이, 본 실시 형태에 관한 광전자 증배관에 의하면, 전자 증배부가 하측 프레임의 대향면에 평행한 제1 방향을 따라서 순차 배치된 복수 단의 다이 노드로 구성되어 있다. 또, 제1 방향을 포함하고 또한 하측 프레임의 대향면에 직교하는 면으로 규정되는, 적어도 하나의 다이 노드의 단면은 제1 방향을 따른 폭이 그 다이 노드의 하측 프레임측 단부와 상측 프레임측 단부의 사이에서 최소로 되는 형상을 가진다. 이와 같이, 다이 노드에서의 2차 전자 방출면의 형상을, 그 다이 노드의 높이 방향을 따라서 패인 형상으로 가공함으로써, 2차 전자 방출면에서부터 하측 프레임 또는 상측 프레임으로 향하는 전자의 궤도(軌道)가 효과적으로 수정된다.
이상의 본 발명의 설명으로부터, 본 발명을 다양하게 변형할 수 있다는 것은 분명하다. 그러한 변형은, 본 발명의 사상 및 범위로부터 일탈하는 것이라고는 인정할 수 없으며, 모든 당업자에게 있어서 자명한 개량은, 이하의 청구의 범위에 포함되는 것이다.
1: 광전자 증배관 2: 상측 프레임
4: 하측 프레임 33: 전자 증배부
41: 광전면 42: 홈부
42a: 중간부 51a ~ 51d, 51: 주상부
52a ~52d, 330: 대좌부 520: 2차 전자 방출면
34: 양극.

Claims (16)

  1. 소정의 설치면 상의 제1 방향을 따라서 상기 설치면 상에 순차 배치되고, 상기 제1 방향과 평행한 방향을 따라서 진행하는 전자를 캐스케이드(cascade) 증배하는 복수 단(段)의 다이 노드를 구비한 전자 증배부로서,
    상기 복수 단의 다이 노드 각각은, 상기 설치면 상에서 상기 제1 방향과 직교하는 제2 방향을 따라서 신장한 공통(共通)의 대좌부(臺座部)와, 각각이 상기 설치면에 수직인 제3 방향을 따라서 신장하고, 각각이 물리적으로 분리된 외주면(外周面)으로 규정되는 측벽(側壁) 형상을 가지고, 또한, 각각이 소정 거리 이간된 상태로 상기 공통의 대좌부 상에 배치된 복수의 주상부(柱狀部)를 구비하고,
    상기 복수 단의 다이 노드 각각에 있어서, 상기 복수의 주상부 중 적어도 하나의 주상부는, 상기 제3 방향에 직교하는 단면의 면적 또는 상기 단면의 형상을 규정하는 선의 길이가 당해 주상부에 있어서의 외주면의 어느 한 위치에서 최소로 되도록 가공된 형상을 가지는 전자 증배부.
  2. 청구항 1에 있어서,
    상기 복수 단의 다이 노드 각각에 있어서, 상기 복수의 주상부 중 적어도 하나의 주상부의 외주면 중 단일(單一)의 2차 전자 방출면이 형성되는 영역의 표면 형상은, 상기 제1 및 제3 방향의 양쪽을 포함하는 평면에 의해서 규정되는 단면에 있어서, 당해 주상부의 내부를 향해서 돌출된 1 또는 그 이상의 패인 형상을 포함한 선분에 의해 규정되어 있는 것을 특징으로 하는 전자 증배부.
  3. 청구항 2에 있어서,
    상기 복수 단의 다이 노드 각각에 있어서, 상기 복수의 주상부 중 적어도 하나의 주상부는, 상기 제1 및 제3 방향의 양쪽을 포함하는 평면에 의해서 규정되는 단면에 있어서, 상기 제1 방향을 따른 길이로 규정되는 당해 주상부의 폭이 당해 주상부에 있어서의 외주면의 어느 한 위치에서 최소로 되도록 가공된 단면 형상을 가지는 것을 특징으로 하는 전자 증배부.
  4. 청구항 3에 있어서,
    상기 복수 단의 다이 노드 각각에 있어서, 상기 복수의 주상부 중 적어도 하나의 주상부의 외주면 중 단일의 2차 전자 방출면이 형성되는 영역의 표면 형상은, 1 또는 그 이상의 곡면, 1 또는 그 이상의 평면, 또는 이들의 조합에 의해 구성되어 있는 것을 특징으로 하는 전자 증배부.
  5. 청구항 2에 있어서,
    상기 복수 단의 다이 노드 각각에 있어서, 상기 복수의 주상부 중 적어도 하나의 주상부의 외주면 중 단일의 2차 전자 방출면이 형성되는 영역의 표면 형상은, 1 또는 그 이상의 곡면, 1 또는 그 이상의 평면, 또는 이들의 조합에 의해 구성되어 있는 것을 특징으로 하는 전자 증배부.
  6. 청구항 1에 있어서,
    상기 복수 단의 다이 노드 각각에 있어서, 상기 복수의 주상부 중 적어도 하나의 주상부는, 상기 제1 및 제3 방향의 양쪽을 포함하는 평면에 의해서 규정되는 단면에 있어서, 상기 제1 방향을 따른 길이로 규정되는 당해 주상부의 폭이 당해 주상부에 있어서의 외주면의 어느 한 위치에서 최소로 되도록 가공된 단면 형상을 가지는 것을 특징으로 하는 전자 증배부.
  7. 청구항 6에 있어서,
    상기 복수 단의 다이 노드 각각에 있어서, 상기 복수의 주상부 중 적어도 하나의 주상부의 외주면 중 단일의 2차 전자 방출면이 형성되는 영역의 표면 형상은, 1 또는 그 이상의 곡면, 1 또는 그 이상의 평면, 또는 이들의 조합에 의해 구성되어 있는 것을 특징으로 하는 전자 증배부.
  8. 청구항 1에 있어서,
    상기 복수 단의 다이 노드 각각에 있어서, 상기 복수의 주상부 중 적어도 하나의 주상부의 외주면 중 단일의 2차 전자 방출면이 형성되는 영역의 표면 형상은, 1 또는 그 이상의 곡면, 1 또는 그 이상의 평면, 또는 이들의 조합에 의해 구성되어 있는 것을 특징으로 하는 전자 증배부.
  9. 내부가 감압(減壓) 상태로 유지된 외위기(外圍器)로서, 적어도 그 일부가 설치면을 가지는 절연성 재료로 이루어진 기판에 의해 구성된 외위기와,
    상기 외위기의 내부 공간에 수납된 광전면으로서, 상기 외위기를 통하여 취입(
    Figure 112013029160837-pct00002
    )된 광에 따라 광전자를 상기 외위기의 내부로 방출하는 광전면과,
    상기 외위기의 내부 공간에 수납된 상태로 상기 설치면상에 배치된, 청구항 1 내지 청구항 8 중 어느 한 항에 기재된 전자 증배부와, 그리고
    상기 외위기의 내부 공간에 수납된 상태로 상기 설치면상에 배치된 양극(陽極)으로서, 상기 전자 증배부에서 캐스케이드 증배된 전자 중 도달한 전자를 신호로서 취출(取出)하기 위한 양극을 구비한 광전자 증배관.
  10. 청구항 9에 있어서,
    인접하는 다이 노드간에 있어서의 서로 대면하는 영역의 관계로서, 한쪽 다이 노드에서의 주상부의 외주면 중 단일의 2차 전자 방출면이 형성되는 영역과, 다른 쪽 다이 노드에서의 주상부의 외주면 중 단일의 2차 전자 방출면이 형성되는 영역은, 상기 제1 및 제3 방향의 양쪽을 포함하는 평면에 의해서 규정되는 단면에 있어서 서로 멀어지는 방향으로 패인 표면 형상을 가지는 것을 특징으로 하는 광전자 증배관.
  11. 청구항 10에 있어서,
    상기 외위기는 상기 설치면을 가지는 적어도 일부가 절연 재료로 이루어진 하측 프레임과, 상기 하측 프레임에 대향하도록 배치된 상측 프레임으로서 상기 하측 프레임의 설치면에 대면하는 면을 가지는 적어도 일부가 절연 재료로 이루어진 상측 프레임과, 상기 상측 프레임 및 하측 프레임의 사이에 마련되고, 상기 전자 증배부 및 상기 양극을 둘러싸는 형상을 가지는 측벽 프레임을 구비하고,
    상기 전자 증배부와 상기 양극은, 서로 소정 거리만큼 이간된 상태로 상기 설치면상에 배치되어 있는 것을 특징으로 하는 광전자 증배관.
  12. 청구항 11에 있어서,
    상기 설치면상에 소정 거리만큼 이간된 상태로 배치된 복수의 홈부로서, 각각이, 상기 설치면상의 제2 방향을 따라서 신장한 복수의 홈부를 구비하고,
    상기 복수 단의 다이 노드 각각은, 그 대좌부가 상기 복수의 홈부의 사이에 위치하도록 상기 설치면상에 배치되어 있는 것을 특징으로 하는 광전자 증배관.
  13. 청구항 10에 있어서,
    상기 설치면상에 소정 거리만큼 이간된 상태로 배치된 복수의 홈부로서, 각각이, 상기 설치면상의 제2 방향을 따라서 신장한 복수의 홈부를 구비하고,
    상기 복수 단의 다이 노드 각각은, 그 대좌부가 상기 복수의 홈부의 사이에 위치하도록 상기 설치면상에 배치되어 있는 것을 특징으로 하는 광전자 증배관.
  14. 청구항 9에 있어서,
    상기 외위기는 상기 설치면을 가지는 적어도 일부가 절연 재료로 이루어진 하측 프레임과, 상기 하측 프레임에 대향하도록 배치된 상측 프레임으로서 상기 하측 프레임의 설치면에 대면하는 면을 가지는 적어도 일부가 절연 재료로 이루어진 상측 프레임과, 상기 상측 프레임 및 하측 프레임의 사이에 마련되고, 상기 전자 증배부 및 상기 양극을 둘러싸는 형상을 가지는 측벽 프레임을 구비하고,
    상기 전자 증배부와 상기 양극은, 서로 소정 거리만큼 이간된 상태로 상기 설치면상에 배치되어 있는 것을 특징으로 하는 광전자 증배관.
  15. 청구항 14에 있어서,
    상기 설치면상에 소정 거리만큼 이간된 상태로 배치된 복수의 홈부로서, 각각이, 상기 설치면상의 제2 방향을 따라서 신장한 복수의 홈부를 구비하고,
    상기 복수 단의 다이 노드 각각은, 그 대좌부가 상기 복수의 홈부의 사이에 위치하도록 상기 설치면상에 배치되어 있는 것을 특징으로 하는 광전자 증배관.
  16. 청구항 9에 있어서,
    상기 설치면상에 소정 거리만큼 이간된 상태로 배치된 복수의 홈부로서, 각각이, 상기 설치면상의 제2 방향을 따라서 신장한 복수의 홈부를 구비하고,
    상기 복수 단의 다이 노드 각각은, 그 대좌부가 상기 복수의 홈부의 사이에 위치하도록 상기 설치면상에 배치되어 있는 것을 특징으로 하는 광전자 증배관.
KR1020127029093A 2011-06-03 2012-05-28 전자 증배부 및 그것을 포함하는 광전자 증배관 KR101357364B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201161492857P 2011-06-03 2011-06-03
US61/492,857 2011-06-03
PCT/JP2012/063645 WO2012165380A1 (ja) 2011-06-03 2012-05-28 電子増倍部及びそれを含む光電子増倍管

Publications (2)

Publication Number Publication Date
KR20130026437A KR20130026437A (ko) 2013-03-13
KR101357364B1 true KR101357364B1 (ko) 2014-02-03

Family

ID=47259236

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020127029093A KR101357364B1 (ko) 2011-06-03 2012-05-28 전자 증배부 및 그것을 포함하는 광전자 증배관

Country Status (6)

Country Link
US (2) US9293309B2 (ko)
EP (1) EP2557589B1 (ko)
JP (1) JP5154717B2 (ko)
KR (1) KR101357364B1 (ko)
CN (1) CN102918624B (ko)
WO (1) WO2012165380A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10026583B2 (en) * 2016-06-03 2018-07-17 Harris Corporation Discrete dynode electron multiplier fabrication method
JP7261243B2 (ja) 2018-03-23 2023-04-19 アダプタス ソリューションズ プロプライエタリー リミテッド 性能及び耐用年数が改善された粒子検出器
EP4328633A1 (en) 2022-08-23 2024-02-28 Hamamatsu Photonics K.K. Concentrating lens, photodetector with concentrating lens, concentrating lens unit technical field

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100213838A1 (en) * 2009-02-25 2010-08-26 Hamamatsu Photonics K.K. Photomultiplier tube
JP2010262811A (ja) * 2009-05-01 2010-11-18 Hamamatsu Photonics Kk 光電子増倍管
JP2010267414A (ja) 2009-05-12 2010-11-25 Hamamatsu Photonics Kk 光電子増倍管
US7880385B2 (en) 2005-08-10 2011-02-01 Hamamatsu Photonics K.K. Photomultiplier including an electronic-multiplier section in a housing

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1434053A (en) 1973-04-06 1976-04-28 Mullard Ltd Electron multipliers
US4149106A (en) * 1977-08-08 1979-04-10 Rca Corporation Electron multiplier output electron optics
US4147929A (en) 1977-08-31 1979-04-03 The United States Of America As Represented By The Secretary Of The Navy Optical photoemissive detector and photomultiplier
GB2080016A (en) * 1980-07-09 1982-01-27 Philips Electronic Associated Channel plate electron multiplier
GB2154053A (en) * 1984-02-08 1985-08-29 Philips Electronic Associated High resolution channel multiplier dynodes
NL8801657A (nl) * 1988-06-30 1990-01-16 Philips Nv Elektronenbuis.
US5264693A (en) 1992-07-01 1993-11-23 The United States Of America As Represented By The Secretary Of The Navy Microelectronic photomultiplier device with integrated circuitry
JP3466712B2 (ja) * 1994-06-28 2003-11-17 浜松ホトニクス株式会社 電子管
US5568013A (en) 1994-07-29 1996-10-22 Center For Advanced Fiberoptic Applications Micro-fabricated electron multipliers
JPH09131569A (ja) * 1995-11-09 1997-05-20 Daishinku Co ボルト締めランジュバン型振動子用梱包具
JPH10116582A (ja) * 1996-10-09 1998-05-06 Sumitomo Electric Ind Ltd マイクロ光電子増倍管アレイおよびマイクロ光電子増倍管アレイ用金属プレート
JP4146529B2 (ja) * 1997-06-11 2008-09-10 浜松ホトニクス株式会社 電子増倍管
US5880458A (en) * 1997-10-21 1999-03-09 Hamamatsu Photonics K.K. Photomultiplier tube with focusing electrode plate having frame
JP4108905B2 (ja) * 2000-06-19 2008-06-25 浜松ホトニクス株式会社 ダイノードの製造方法及び構造
US6876802B2 (en) * 2002-11-26 2005-04-05 Itt Manufacturing Enterprises, Inc. Microchannel plate having microchannels with deep funneled and/or step funneled openings and method of manufacturing same
US7049747B1 (en) 2003-06-26 2006-05-23 Massachusetts Institute Of Technology Fully-integrated in-plane micro-photomultiplier
GB2409927B (en) 2004-01-09 2006-09-27 Microsaic Systems Ltd Micro-engineered electron multipliers
JP4819437B2 (ja) * 2005-08-12 2011-11-24 浜松ホトニクス株式会社 光電子増倍管
US7659666B2 (en) * 2006-10-16 2010-02-09 Hamamatsu Photonics K.K. Photomultiplier
JP5290805B2 (ja) 2009-02-25 2013-09-18 浜松ホトニクス株式会社 光電子増倍管
JP5518364B2 (ja) * 2009-05-01 2014-06-11 浜松ホトニクス株式会社 光電子増倍管
US8354791B2 (en) 2010-10-14 2013-01-15 Hamamatsu Photonics K.K. Photomultiplier tube
US8587196B2 (en) 2010-10-14 2013-11-19 Hamamatsu Photonics K.K. Photomultiplier tube
US8492694B2 (en) 2010-10-14 2013-07-23 Hamamatsu Photonics K.K. Photomultiplier tube having a plurality of stages of dynodes with recessed surfaces

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7880385B2 (en) 2005-08-10 2011-02-01 Hamamatsu Photonics K.K. Photomultiplier including an electronic-multiplier section in a housing
US20100213838A1 (en) * 2009-02-25 2010-08-26 Hamamatsu Photonics K.K. Photomultiplier tube
JP2010262811A (ja) * 2009-05-01 2010-11-18 Hamamatsu Photonics Kk 光電子増倍管
JP2010267414A (ja) 2009-05-12 2010-11-25 Hamamatsu Photonics Kk 光電子増倍管

Also Published As

Publication number Publication date
US20160172169A1 (en) 2016-06-16
EP2557589A1 (en) 2013-02-13
KR20130026437A (ko) 2013-03-13
US20130033175A1 (en) 2013-02-07
JPWO2012165380A1 (ja) 2015-02-23
WO2012165380A1 (ja) 2012-12-06
CN102918624B (zh) 2013-11-06
US9589774B2 (en) 2017-03-07
CN102918624A (zh) 2013-02-06
EP2557589B1 (en) 2014-05-14
EP2557589A4 (en) 2013-08-21
US9293309B2 (en) 2016-03-22
JP5154717B2 (ja) 2013-02-27

Similar Documents

Publication Publication Date Title
JP4762719B2 (ja) 光電子増倍管
JP2009289693A (ja) 荷電粒子検出器
WO2007017984A1 (ja) 光電子増倍管
WO2007020741A1 (ja) 光電子増倍管
KR101357364B1 (ko) 전자 증배부 및 그것을 포함하는 광전자 증배관
JP5290805B2 (ja) 光電子増倍管
WO2007099958A1 (ja) 光電子増倍管、放射線検出装置および光電子増倍管の製造方法
JP3535094B2 (ja) 光電子増倍管用パッケージ
JP5330083B2 (ja) 光電子増倍管
US8587196B2 (en) Photomultiplier tube
JP5789021B2 (ja) 光電子増倍管
JP4708117B2 (ja) 光電子増倍管
US11961725B2 (en) Phototube
US11894223B2 (en) Photoelectric tube
JP5518364B2 (ja) 光電子増倍管
CN102468109B (zh) 光电倍增管
EP3190603B1 (en) Photomultiplier tube
EP2442347B1 (en) Photomultiplier tube
CN102468108A (zh) 光电倍增管

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
PA0105 International application

Patent event date: 20121106

Patent event code: PA01051R01D

Comment text: International Patent Application

PA0201 Request for examination
PG1501 Laying open of application
A302 Request for accelerated examination
AMND Amendment
PA0302 Request for accelerated examination

Patent event date: 20130403

Patent event code: PA03022R01D

Comment text: Request for Accelerated Examination

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20130807

Patent event code: PE09021S01D

AMND Amendment
E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20131128

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20130807

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I

X091 Application refused [patent]
AMND Amendment
PX0901 Re-examination

Patent event code: PX09011S01I

Patent event date: 20131128

Comment text: Decision to Refuse Application

Patent event code: PX09012R01I

Patent event date: 20130926

Comment text: Amendment to Specification, etc.

Patent event code: PX09012R01I

Patent event date: 20130403

Comment text: Amendment to Specification, etc.

Patent event code: PX09012R01I

Patent event date: 20121106

Comment text: Amendment to Specification, etc.

PX0701 Decision of registration after re-examination

Patent event date: 20131226

Comment text: Decision to Grant Registration

Patent event code: PX07013S01D

Patent event date: 20131219

Comment text: Amendment to Specification, etc.

Patent event code: PX07012R01I

Patent event date: 20131128

Comment text: Decision to Refuse Application

Patent event code: PX07011S01I

Patent event date: 20130926

Comment text: Amendment to Specification, etc.

Patent event code: PX07012R01I

Patent event date: 20130403

Comment text: Amendment to Specification, etc.

Patent event code: PX07012R01I

Patent event date: 20121106

Comment text: Amendment to Specification, etc.

Patent event code: PX07012R01I

X701 Decision to grant (after re-examination)
GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20140123

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20140123

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20161219

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20161219

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20180104

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20180104

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20200107

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20200107

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20210108

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20211222

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20241219

Start annual number: 12

End annual number: 12