CN102906862A - 具有改进的装置特性的原生装置及制造方法 - Google Patents

具有改进的装置特性的原生装置及制造方法 Download PDF

Info

Publication number
CN102906862A
CN102906862A CN2011800251894A CN201180025189A CN102906862A CN 102906862 A CN102906862 A CN 102906862A CN 2011800251894 A CN2011800251894 A CN 2011800251894A CN 201180025189 A CN201180025189 A CN 201180025189A CN 102906862 A CN102906862 A CN 102906862A
Authority
CN
China
Prior art keywords
grid structure
drain
implantation
source
longitudinal direction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011800251894A
Other languages
English (en)
Other versions
CN102906862B (zh
Inventor
沙尚克·S·埃克布特
张荣田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN102906862A publication Critical patent/CN102906862A/zh
Application granted granted Critical
Publication of CN102906862B publication Critical patent/CN102906862B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1083—Substrate region of field-effect devices of field-effect transistors with insulated gate with an inactive supplementary region, e.g. for preventing punch-through, improving capacity effect or leakage current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66492—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a pocket or a lightly doped drain selectively formed at the side of the gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明呈现一种用于制造原生装置的方法。所述方法包含：在衬底上形成栅极结构，其在内标记区的外边缘处开始，其中所述栅极结构在纵向方向上延伸；以及执行MDD植入，其中使用相对于所述栅极结构的不同定向来执行每一植入；执行袋植入，其中使用相对于所述栅极结构的不同定向来执行每一植入，且所述袋植入的浓度基于所述定向而变化。本发明呈现一种制造为原生装置的晶体管，其包含：内标记区；有源外区，其环绕所述内标记区；栅极结构，其耦合到所述内标记区；以及第一和第二源极/漏极植入，其位于所述有源外区内，且插入所述第一源极/漏极植入与所述第二源极/漏极植入之间。

Description

具有改进的装置特性的原生装置及制造方法
技术领域
所揭示的实施例大体上是针对半导体装置及其制造。更明确地说，实施例涉及用沟道中具有降低的掺杂剂浓度的袋植入制造的原生装置。
背景技术
原生装置可包含可在如常规MOS晶体管中发现的在沟道区中不具有阈值调整掺杂剂的情况下形成的NMOS晶体管。举例来说，可在不具有通常用于常规NMOS装置中的PWELL和VTN植入的情况下制造原生NMOS晶体管。阈值调整掺杂剂的此消除可改进电荷载流子在沟道内的移动性。增加的移动性可降低阈值电压(VT)和体效应，且进一步增加装置的跨导(gm)，这可对模拟和混合信号应用有益。
常规原生装置通常还包含袋植入(也称为晕植入)以控制短沟道效应。然而，通过缩短装置尺寸和使用较重的袋植入，原生装置的沟道移动性正降低。因此，使用原生制造来实现低VT和高gm正变得越来越困难。此外，此降低的移动性还可增加邻近装置之间的特性的变化。总之，袋植入的重掺杂可违反使用原生制造方法的初衷。
因此，需要用于原生装置的制造技术，其可降低装置沟道内的掺杂剂浓度以维持低阈值电压、高跨导以及所制造装置之间的改进的一致性。
发明内容
本发明的所揭示实施例是针对用于制造具有改进的装置特性的原生装置的方法。
描述用于制造原生装置的实施例。此实施例可包含在衬底上形成栅极结构，其在内标记区的外边缘处开始，其中所述栅极结构在纵向方向上延伸。所述方法可进一步包含执行中等掺杂漏极MDD植入，其中使用相对于所述栅极结构的不同定向来执行每一植入。所述方法还可包含执行袋植入，其中使用相对于所述栅极结构的不同定向来执行每一植入，且进一步其中所述袋植入的浓度依据所述定向而变化。当执行源极漏极植入时，前面提到的实施例可进一步包含：从大体上平行于栅极结构的纵向方向的第一组定向执行MDD植入；以及从大体上垂直于栅极结构的纵向方向的第二组定向执行MDD植入。当执行袋植入时，所述实施例可进一步包含：从大体上平行于栅极结构的纵向方向的第一组定向执行袋植入；以及从大体上垂直于栅极结构的纵向方向的第二组定向执行袋植入。
在另一实施例中，描述一种制造为原生装置的晶体管。所述实施例可包含内标记区，以及环绕所述内标记区的有源外区。此实施例可进一步包含耦合到所述内标记区的栅极结构，以及位于所述有源外区内的第一源极/漏极植入。所述晶体管还可包含第二源极/漏极植入，其位于所述有源外区内，其中所述栅极结构插入所述第一源极/漏极植入与所述第二源极/漏极植入之间。
附图说明
呈现附图以辅助描述实施例，且仅提供用于说明实施例而不是限制实施例。
图1A是展示常规原生装置的部分的侧视图说明。
图1B是图1A中描绘的常规原生装置的俯视平面说明。
图2A是展示具有减少的袋植入的示范性原生装置的部分的侧视图说明。
图2B是图2A中展示的示范性原生装置的俯视平面说明。
图3是展示具有减少的袋植入的示范性原生装置的各种植入几何形状的侧视图说明。
图4A是展示防止袋植入到达沟道区的定向的植入几何形状的俯视平面说明。
图4B是展示允许袋植入到达沟道区的定向的植入几何形状的俯视平面说明。
图5是说明用于制造具有降低浓度的袋植入的原生装置的示范性工艺的简化流程图。
具体实施方式
在针对实施例的以下描述和相关图式中揭示所述实施例的方面。可在不脱离本发明的范围的情况下设计替代实施例。另外，将不详细地描述或将省略实施例的众所周知的元件，以便不混淆相关细节。
词语“示范性的”在本文中用以表示“充当实例、个例或说明”。本文中被描述为“示范性的”任何实施例不一定被解释为比其它实施例优选或有利。同样，术语“本发明的实施例”不要求本发明的所有实施例均包含所论述的特征、优点或操作模式。
本文中所使用的术语是仅用于描述特定实施例的目的，且无意具有限制性。如在本文中所使用，除非上下文另外清楚地指示，否则希望单数形式“一”和“所述”也包括复数形式。将进一步理解，术语“包括”和/或“包含”在用于本文中时指定所陈述的特征、整数、步骤、操作、元件和/或组件的存在，但不排除一个或一个以上其它特征、整数、步骤、操作、元件、组件和/或其群组的存在或添加。
此外，根据待由(例如)计算装置的元件执行的动作的序列来描述许多实施例。将认识到，可由特定电路(例如，专用集成电路(ASIC))、由正由一个或一个以上处理器执行的程序指令或由两者的组合来执行本文中所述的各种动作。此外，可认为本文中所述的这些动作序列完全实施于任何形式的计算机可读存储媒体内，所述计算机可读存储媒体中已存储有一组对应计算机指令，所述指令在被执行时将致使相关联的处理器执行本文中所述的功能性。因此，本发明的各种方面可以许多不同形式来实施，所有所述形式均已被涵盖在所主张的标的物的范围内。此外，对于本文中所述的实施例中的每一者来说，任何所述实施例的对应形式可在本文中被描述为(例如)“经配置以(执行所描述的动作)的逻辑”。
图1A为展示常规原生装置100的部分的侧视图说明。原生装置100可具有栅极结构102，其可形成于氧化物绝缘层108的顶部上。栅极结构102可由多晶硅材料或金属制成。在栅极结构102的每一侧上，可形成侧壁104以相对于栅极下面的沟道使植入与多晶硅材料分离。中等掺杂漏极(MDD)植入106可形成于栅极结构102的任一侧上。在MDD植入106下面，可形成高浓度袋植入110。说明中未展示的是源极/漏极植入，其可形成于高浓度袋植入110下方。MDD植入106、高浓度袋植入110以及源极/漏极植入(未图示)驻存在装置的内有源区116内。在内有源区116内，当将适当电压施加到与装置的栅极、漏极和源极植入相关联的端子时，可产生用于电荷输送的沟道区112。区118是原生装置标记区，其可被画出以防止WELL/VT植入被添加到此晶体管114的有源区中。此外，标记区116可用以使原生装置与也可能存在于半导体裸片上的逻辑装置分离。
图1B是图1A中描绘的常规原生装置100的俯视平面说明。栅极结构102的纵向范围在装置的内有源区上延伸。在常规原生装置中，有源区116包含于标记区内。标记区118的外边缘确定在装置的制造期间将MDD掩模放置的地方。MDD掩模可用以控制内有源区116中的植入材料的浓度。可将高浓度袋植入110放置在内有源区116中以控制短沟道效应。然而，因这些植入而导致的较高掺杂剂浓度可不利地影响原生装置100的各种参数。此些参数可包含装置的阈值电压VT和跨导(gm)。
本发明的实施例是针对可通过降低高浓度袋植入的浓度来克服前面提到的高浓度袋植入的影响同时维持其控制电荷沟道效应的有益目的的原生装置。这可(例如)通过使有源区和标记区的几何形状从上文在图1A和1B中展示的常规布置反转来实现。具体地说，在实施例中，标记区可由原生装置的有源区环绕。此改变允许在制造期间将掩模放置成较靠近装置的多晶硅栅极而间隔。掩模的较靠近放置可导致允许后续植入操作在有源区中形成MDD植入同时阻止与袋植入相关联的植入操作的制造几何形状。这种新的布置可因此降低有源区中的袋植入的浓度，以改进原生装置的特性。此外，所述布置可具有在装置的制造期间无额外掩蔽级的情况下执行的额外优点，且与现存的铸造工艺兼容。此些工艺可包含45nm工艺及以上。通过降低袋植入的浓度，可降低VT，可增加gm，且可改进形成于衬底上的装置上的参数一致性。
图2A是展示具有减少的袋植入202的示范性原生装置200的部分的侧视图说明。原生装置200(其可包含可集成到至少一个半导体裸片中的NMOS晶体管)可具有栅极结构102，其可形成于氧化物绝缘层108之上。栅极结构102可由多晶硅材料制成。在栅极结构102的每一侧上，可形成侧壁104以在栅极结构102与MDD植入106之间提供适当空间。MDD植入106可在氧化物层108下面形成于栅极结构102的任一侧上。在MDD植入106下面，可形成低浓度袋植入202。源极/漏极植入208可驻存在低浓度袋植入202下。
MDD植入106可部分驻存在内标记区204内部且部分驻存在外有源区206内。低浓度袋植入202可驻存在内标记区204外部以及外有源区206内。源极/漏极植入208可驻存在原生装置200的外有源区116内。可画出内标记区204以标记外有源区206，其将不接收高浓度植入。将标记区204的放置从常规原生装置反转，其中标记区204可由有源区206环绕。此布置允许掩模放置成较靠近栅极102，且因此阻止袋植入的后续植入以降低其浓度。当将适当电压施加到与装置的栅极、漏极和源极植入相关联的端子时，可(在NWELL区内)产生用于电荷输送的沟道区212。
如可从图2A看到，低浓度袋植入202延伸到沟道区202中的程度不像延伸到常规原生装置100的沟道区112中的高浓度袋110那么深。这改进装置200的沟道区212的电荷移动性。
图2B是图2A中描绘的原生装置200的俯视平面说明。栅极结构102的纵向范围在装置的内标记区204上延伸。如可看到，实施例的布置允许内标记区204由外有源区206环绕。因此，可将此布置视为从常规原生装置100中所示的对应区116和118颠倒，以减小栅极电极102与制造(MDD)掩模之间的间距，如将在下文更详细地描述。
原生装置可用以实现移动装置内的电路和/或各种功能块。如本文所使用，术语“移动装置”可指代可经由网络传送信息的任何类型的无线通信装置。移动装置可为任何蜂窝式移动终端、个人通信系统(PCS)装置、便携式数据单元(例如个人导航装置)、具有GPS能力的装置、膝上型计算机、机顶盒、音乐播放器、视频播放器、个人数字助理、固定位置数据单元(例如仪表读取设备)，或存储或检索数据或计算机指令的任何其它合适装置，或其任何组合。移动装置可能够接收并处理网络和/或卫星定位系统信号。此外，如本文所使用，术语“网络”可指代任何无线通信网络，包含无线广域网(WWAN)、无线局域网(WLAN)、无线个域网(WPAN)等。WWAN可为码分多址(CDMA)网络、时分多址(TDMA)网络、频分多址(FDMA)网络、正交频分多址(OFDMA)网络、单载波频分多址(SC-FDMA)网络等。CDMA网络可实施一种或一种以上无线电接入技术(RAT)，例如cdma2000、宽带CDMA(W-CDMA)等。Cdma2000包含IS-95、IS-2000和IS-856标准。TDMA网络可实施全球移动通信系统(GSM)、数字高级移动电话系统(D-AMPS)或某一其它RAT。GSM和W-CDMA描述于来自名为“第三代合作伙伴计划”(3GPP)的协会的文献中。Cdma2000描述于来自名为“第三代合作伙伴计划2”(3GPP2)的协会的文献中。3GPP及3GPP2文献是公众可获得的。WLAN可为IEEE 802.11x网络，且WPAN可为蓝牙网络、IEEE 802.15x或某一其它类型的网络。所述技术还可用于WWAN、WLAN和/或WPAN的任一组合。尽管以下各图说明根据本发明的教示的远程单元，但本发明不限于这些示范性所说明单元。本发明的实施例可适用于包含包括存储器的有源集成电路及用于测试及特性化的芯片上电路的任何装置中。
前面揭示的装置和方法通常经设计且配置到存储在计算机可读媒体上的GDSII和GERBER计算机文件中。这些文件又被提供给基于这些文件制造装置的制造处置者。所得产品为半导体晶片，其接着被切割成半导体裸片并封装到半导体芯片中。所述芯片可接着用于本文所述的装置中。
因此，进一步参看图2A，原生装置的一个实施例可为晶体管，其包含：用于提供栅极连接的装置102；用于允许将光致抗蚀剂放置成非常接近栅极连接装置使得用于形成袋植入的植入操作被阻止的第一区装置204；用于环绕第一区装置的第二区装置206；用于提供位于第二区装置内的第一源极/漏极连接的装置208；以及用于提供位于第二区装置内的第二源极/漏极连接的装置208，其中栅极连接装置插入在第一与第二源极/漏极连接装置之间。所述晶体管可进一步包含：用于使栅极连接装置绝缘的装置108；分别用于提供定位于绝缘装置与第一和第二源极/漏极连接装置之间的中等掺杂区段的第一和第二装置106。所述晶体管可进一步包含：用于提供定位在第一中等掺杂区段装置与第一源极/漏极连接装置之间的低浓度袋区段的第一装置202；以及用于提供定位在第二中等掺杂区段装置与第二源极/漏极连接装置之间的低浓度袋区段的第二装置202。
图3是展示具有减少的袋植入的示范性原生装置300的各种植入几何形状的侧视图说明。在制造期间，MDD光致抗蚀剂302可形成于氧化物绝缘物108上。可将光致抗蚀剂放置在内标记区204的外边缘处，从而产生邻近于外有源区212的MDD光致抗蚀剂空间S。空间S取决于光致抗蚀剂被放置成距栅极结构102的距离D，其在给定上文所述的标记区和有源区的颠倒布置的情况下，从用于常规装置中的空间减小。
可使用离子束植入来形成MMD植入，由植入向量306表示。当形成MDD植入106时，以相对于栅极结构102的垂直方向的小角度获得植入向量306。此角度(本文表示为α)可介于0与6度之间。典型值α可为大约3度。植入向量306的角度足够小，使得植入不被光致抗蚀剂302阻止。可使用植入向量304用离子束植入来形成低浓度袋植入202。植入向量304相对于栅极结构102的垂直方向的角度大于植入向量306的对应角度。对于植入向量304，角度α可介于15与60度之间，其中典型角度可为大约40度。以使光致抗蚀剂302阻止离子流入装置中的角度获得袋植入向量304，这取决于袋植入向量304的定向。
如下文将更详细地阐释，在一个定向(如图3中所示)上，植入的大部分被光致抗蚀剂302阻挡；然而，在其它定向上，袋植入向量304不受光致抗蚀剂302阻止，且离子到达装置以形成低浓度袋植入202。此外，如果装置的宽度大于D，那么低浓度袋植入202将晕掺杂剂引入到装置300中。虽然低浓度植入202将增加VT，但VT将取决于袋物质的扩散长度，而不是取决于角度。因此，装置300中的所得VT将仍低于常规装置100。
图4A和4B展示在制造工艺期间执行的不同植入定向的装置300的布局图。如这些图中所示，可获得MDD光致抗蚀剂302的图案，使得沿原生装置300的长度L，两个袋植入在如图4A中所示的定向上掩蔽。将理解，图4A中所示的袋植入的掩蔽与栅极结构102的旋转无关。在图4B中所示的定向中，沿原生装置的宽度(W)的植入(取决于晶体管的宽度)，袋植入将被掩蔽(对于较小W)，或将被植入。应注意，在制造工艺期间，通常不同时执行针对每一定向的植入，如可由图4A和4B暗示。下文提供与图4A和4B相关联的细节。
图4A是展示防止袋植入到达沟道区的装置300的定向的植入几何形状的俯视平面说明。在图4A中，装置300定向成使得两个MDD植入向量306和两个袋植入向量304均大体上垂直于栅极结构102的纵向方向。MDD光致抗蚀剂302可在横越栅极结构的纵向方向的方向上与栅极结构102横向间隔。可将每一MDD光致抗蚀剂的边缘放置在内标记区204的外边缘处。在MDD植入106的植入期间，植入向量306不受MDD光致抗蚀剂302阻止。然而，在与袋植入相关联的植入步骤期间，袋植入向量304受MDD光致抗蚀剂302阻止。
图4B是展示允许袋植入到达沟道区的装置300的定向的植入几何形状的俯视平面说明。此处，植入向量304和306两者均将材料沉积到装置上。因此，在此装置定向上，在每一袋植入步骤期间，将形成且不掩蔽低浓度袋植入202。
图5是说明用于制造具有降低浓度袋植入的原生装置的示范性工艺500的简化流程图。首先，可发生前端处理，其可包含(例如)：隔离处理，例如浅沟槽隔离(STI)形成、氧化物绝缘层形成、n阱和/或p阱形成、沟道工程设计植入，以及其它处理操作(框505)。栅极结构102可形成于氧化物绝缘层108上。可使用多晶硅制成且通过常规技术形成栅极结构(框510)。可在氧化物绝缘层108上形成MDD光致抗蚀剂302(框512)。光致抗蚀剂可在标记区204的外边缘处开始，且向外横向延伸。每一光致抗蚀剂可在横越栅极结构的纵向方向的方向上与栅极结构横向隔开距离D。将光致抗蚀剂的高度形成为使得当从大体上垂直于如图4B中所示的纵向方向的定向执行时，每一者均阻止袋植入。
考虑到植入向量304的植入角度为α，且MDD 302光致抗蚀剂的高度为H，光致抗蚀剂302与栅极结构102之间的距离D应具有使得来自植入向量304的袋植入将被充分阻止的值。距离D可受平版印刷工具能力和/或设计规则限制。
接着可如图4B中所示沿MDD光致抗蚀剂边缘302执行两个MDD植入(框515)。这些植入可在两个单独步骤中发生。接着可如图4A中所示越过MDD光致抗蚀剂边缘302执行另外两个MDD植入，这也可在两个单独步骤中执行(框520)。可使用任何常规离子植入技术来执行每一MDD植入。
接着可如图4B中所示沿MDD光致抗蚀剂边缘302执行袋植入(框525)。这些植入可在两个单独步骤中发生。对于此定向，如上文所述，如果装置的宽度(W)是足够的，那么将把袋植入植入到装置中。接着可如图4A中所示越过MDD光致抗蚀剂边缘302执行另外两个袋植入(框530)。这些植入也可在两个单独步骤中发生。在此个例中，袋植入将受MDD光致抗蚀剂302阻止。可使用任何已知的离子植入技术来执行每一袋植入。
在形成MDD和袋植入之后，后端处理可发生，且包含(例如)源极/漏极形成以及其它后端处理(框535)。
所属领域的技术人员将了解，可使用多种不同技术及技法中的任一者来表示信息及信号。举例来说，可由电压、电流、电磁波、磁场或磁粒子、光场或光粒子或其任何组合来表示在以上描述中始终参考的数据、指令、命令、信息、信号、位、符号及码片。
此外，所属领域的技术人员将了解，结合本文中所揭示的实施例而描述的各种说明性逻辑块、模块、电路及算法步骤可实施为电子硬件、计算机软件或两者的组合。为清楚说明硬件与软件的此互换性，上文已大致关于其功能性而描述了各种说明性组件、块、模块、电路及步骤。所述功能性是实施为硬件还是软件取决于特定应用及施加于整个系统的设计约束。所属领域的技术人员可针对每一特定应用以不同方式实施所描述功能性，但所述实施决策不应被解释为导致偏离本发明的范围。
结合本文中所揭示的实施例而描述的方法、序列及/或算法可直接实施于硬件中、由处理器执行的软件模块中或两者的组合中。软件模块可驻存在RAM存储器、快闪存储器、ROM存储器、EPROM存储器、EEPROM存储器、寄存器、硬盘、可装卸磁盘、CD-ROM，或此项技术中已知的任一其它形式的存储媒体中。示范性存储媒体耦合到处理器，使得处理器可从存储媒体读取信息并将信息写入到存储媒体。在替代方案中，存储媒体可与处理器成一体式。
因此，本发明的实施例可包含实施用于制造具有改进的装置特性的原生装置的方法的计算机可读媒体。
虽然前述揭示内容展示说明性实施例，但应注意，可在不脱离如由所附权利要求书界定的本发明的范围的情况下在本文中作出各种改变和修改。无需以任何特定次序来执行根据本文中所述的本发明的实施例的方法权利要求项的功能、步骤及/或动作。此外，尽管可以单数形式描述或主张本发明的元件，但除非明确陈述限于单数，否则也涵盖复数形式。

Claims (26)

1.一种用于制造原生装置的方法，其包括：
在衬底上形成栅极结构，其在内标记区的外边缘处开始，其中所述栅极结构在纵向方向上延伸；
执行中等掺杂漏极MDD植入，其中使用相对于所述栅极结构的不同定向来执行每一植入；以及
执行袋植入，其中使用相对于所述栅极结构的不同定向来执行每一植入，且进一步其中所述袋植入的浓度基于所述定向而变化。
2.根据权利要求1所述的方法，其中执行源极漏极植入进一步包括：
从大体上平行于所述栅极结构的所述纵向方向的第一组定向执行所述MDD植入；以及
从大体上垂直于所述栅极结构的所述纵向方向的第二组定向执行所述MDD植入。
3.根据权利要求2所述的方法，其中执行所述袋植入进一步包括：
从大体上平行于所述栅极结构的所述纵向方向的第一组定向执行所述袋植入；以及
从大体上垂直于所述栅极结构的所述纵向方向的第二组定向执行所述袋植入。
4.根据权利要求3所述的方法，且其进一步包括：
在所述衬底上形成光致抗蚀剂，其在横越所述纵向方向的方向上与所述栅极结构横向隔开。
5.根据权利要求4所述的方法，其中所述光致抗蚀剂的垂直范围阻隔从所述第一组定向执行的所述袋植入以降低其浓度。
6.根据权利要求1所述的方法，其中以第一角度将所述MDD植入执行到所述栅极结构中，且以第二角度将所述袋植入执行到所述栅极结构中，其中所述第二角度大于所述第一角度。
7.根据权利要求6所述的方法，其中从所述栅极结构的垂直表面测量所述第一角度和所述第二角度，其中所述垂直表面大体上垂直于所述衬底。
8.根据权利要求7所述的方法，其中所述第一角度介于零与三度之间，且所述第二角度介于15与60度之间。
9.根据权利要求6所述的方法，其进一步包括：
在所述衬底上形成在横越所述纵向方向的方向上与所述栅极结构横向隔开的光致抗蚀剂，其中所述光致抗蚀剂的高度阻止从大体上垂直于所述纵向方向的定向执行的所述袋植入。
10.一种制造为原生装置的晶体管，其包括：
内标记区；
有源外区，其环绕所述内标记区；
栅极结构，其耦合到所述内标记区；
第一源极/漏极植入，其位于所述有源外区内；以及
第二源极/漏极植入，其位于所述有源外区内，其中所述栅极结构插入所述第一源极/漏极植入与所述第二源极/漏极植入之间。
11.根据权利要求10所述的晶体管，其进一步包括：
氧化物层，其定位于所述栅极结构下方；以及
第一和第二中等掺杂漏极MDD植入，其分别定位于所述氧化物层与所述第一和第二源极/漏极植入之间。
12.根据权利要求11所述的晶体管，其进一步包括：
第一低浓度袋植入，其定位于第一MDD植入与所述第一源极/漏极植入之间；以及
第二低浓度袋植入，其定位于第二MDD植入与所述第二源极/漏极植入之间。
13.根据权利要求10所述的晶体管，其中所述晶体管为原生NMOS装置。
14.根据权利要求10所述的晶体管，其集成在至少一个半导体裸片中。
15.根据权利要求10所述的晶体管，其进一步包括选自由以下各项组成的群组的装置：
机顶盒、音乐播放器、视频播放器、娱乐单元、导航装置、通信装置、个人数字助理PDA、固定位置数据单元以及计算机，所述晶体管集成到所述装置中。
16.一种用于制造原生装置的方法，其包括：
用于在衬底上形成栅极结构的步骤，所述栅极结构在内标记区的外边缘处开始，其中所述栅极结构在纵向方向上延伸；
用于执行中等掺杂漏极MDD植入的步骤，其中使用相对于所述栅极结构的不同定向来执行每一植入；以及
用于执行袋植入的步骤，其中使用相对于所述栅极结构的不同定向来执行每一植入，且进一步其中所述袋植入的浓度基于所述定向而变化。
17.根据权利要求16所述的方法，其中执行源极漏极植入进一步包括：
用于从大体上平行于所述栅极结构的所述纵向方向的第一组定向执行所述MDD植入的步骤；以及
用于从大体上垂直于所述栅极结构的所述纵向方向的第二组定向执行所述MDD植入的步骤。
18.根据权利要求17所述的方法，其中执行所述袋植入进一步包括：
用于从大体上平行于所述栅极结构的所述纵向方向的第一组定向执行所述袋植入的步骤；以及
用于从大体上垂直于所述栅极结构的所述纵向方向的第二组定向执行所述袋植入的步骤。
19.根据权利要求18所述的方法，且其进一步包括：
用于在所述衬底上形成光致抗蚀剂的步骤，所述光致抗蚀剂在横越所述纵向方向的方向上与所述栅极结构横向隔开。
20.根据权利要求19所述的方法，其进一步包括：
用于在所述衬底上形成在横越所述纵向方向的方向上与所述栅极结构横向隔开的光致抗蚀剂的步骤，其中所述光致抗蚀剂的高度阻止从大体上垂直于所述纵向方向的定向执行的所述袋植入。
21.一种制造为原生装置的晶体管，其包括：
用于提供栅极连接的装置；
用于允许将光致抗蚀剂放置为非常接近所述栅极连接装置使得用于形成袋植入的植入操作被阻止的第一区装置；
用于环绕所述第一区装置的第二区装置；
用于提供位于所述第二区装置内的第一源极/漏极连接的装置；以及
用于提供位于所述第二区装置内的第二源极/漏极连接的装置，其中所述栅极连接装置插入所述第一与第二源极/漏极连接装置之间。
22.根据权利要求21所述的晶体管，其进一步包括：
用于使所述栅极连接装置绝缘的装置；以及
分别用于提供定位于所述绝缘装置与所述第一和第二源极/漏极连接装置之间的中等掺杂区段的第一和第二装置。
23.根据权利要求22所述的晶体管，其进一步包括：
用于提供定位于第一中等掺杂区段装置与所述第一源极/漏极连接装置之间的低浓度袋区段的第一装置；以及
用于提供定位于第二中等掺杂区段装置与所述第二源极/漏极连接装置之间的低浓度袋区段的第二装置。
24.根据权利要求21所述的晶体管，其中所述晶体管为原生NMOS装置。
25.根据权利要求21所述的晶体管，其集成在至少一个半导体裸片中。
26.根据权利要求21所述的晶体管，其进一步包括选自由以下各项组成的群组的装置：
机顶盒、音乐播放器、视频播放器、娱乐单元、导航装置、通信装置、个人数字助理PDA、固定位置数据单元以及计算机，所述晶体管集成到所述装置中。
CN201180025189.4A 2010-04-29 2011-04-18 具有改进的装置特性的原生装置及制造方法 Expired - Fee Related CN102906862B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/770,191 2010-04-29
US12/770,191 US8541269B2 (en) 2010-04-29 2010-04-29 Native devices having improved device characteristics and methods for fabrication
PCT/US2011/032904 WO2011136966A1 (en) 2010-04-29 2011-04-18 Native devices having improved device characteristics and methods for fabrication

Publications (2)

Publication Number Publication Date
CN102906862A true CN102906862A (zh) 2013-01-30
CN102906862B CN102906862B (zh) 2016-03-16

Family

ID=44209963

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180025189.4A Expired - Fee Related CN102906862B (zh) 2010-04-29 2011-04-18 具有改进的装置特性的原生装置及制造方法

Country Status (6)

Country Link
US (2) US8541269B2 (zh)
EP (1) EP2564416A1 (zh)
JP (1) JP5676751B2 (zh)
KR (1) KR101522906B1 (zh)
CN (1) CN102906862B (zh)
WO (1) WO2011136966A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8541269B2 (en) 2010-04-29 2013-09-24 Qualcomm Incorporated Native devices having improved device characteristics and methods for fabrication
US9704995B1 (en) * 2016-09-20 2017-07-11 Advanced Micro Devices, Inc. Gate all around device architecture with local oxide
US11961909B2 (en) * 2022-03-03 2024-04-16 Renesas Electronics Corporation Semiconductor device including a MISFET and method of manufacturing the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5976937A (en) * 1997-08-28 1999-11-02 Texas Instruments Incorporated Transistor having ultrashallow source and drain junctions with reduced gate overlap and method
US20030111683A1 (en) * 2001-12-14 2003-06-19 Mitsubishi Denki Kabushiki Kaisha Method of fabricating transistor
CN1547255A (zh) * 2003-12-16 2004-11-17 上海华虹（集团）有限公司 深亚微米cmos源漏制造技术中的工艺集成方法
US20050230764A1 (en) * 2004-04-19 2005-10-20 Chung-Cheng Chou Method for forming 1 TRAM cell and structure formed thereby

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3240174B2 (ja) * 1991-10-03 2001-12-17 株式会社東芝 半導体装置の製造方法
JP3235277B2 (ja) 1993-06-07 2001-12-04 ソニー株式会社 トランジスタの製造方法
US5759901A (en) * 1995-04-06 1998-06-02 Vlsi Technology, Inc. Fabrication method for sub-half micron CMOS transistor
JPH09289315A (ja) * 1996-04-22 1997-11-04 Sony Corp 半導体装置の製造方法
JPH10229134A (ja) * 1996-12-13 1998-08-25 Hitachi Ltd 半導体集積回路装置の製造方法および半導体集積回路装置
EP0899793A3 (en) 1997-08-28 1999-11-17 Texas Instruments Incorporated Transistor having localized source and drain extensions and method
JP2001274263A (ja) * 2000-03-23 2001-10-05 Sharp Corp 半導体装置の製造方法及び半導体装置
US6455362B1 (en) * 2000-08-22 2002-09-24 Micron Technology, Inc. Double LDD devices for improved dram refresh
US6709938B2 (en) 2001-08-21 2004-03-23 Texas Instruments Incorporated Source/drain extension fabrication process with direct implantation
US7208362B2 (en) 2003-06-25 2007-04-24 Texas Instruments Incorporated Transistor device containing carbon doped silicon in a recess next to MDD to create strain in channel
JP4178240B2 (ja) * 2003-10-28 2008-11-12 富士通マイクロエレクトロニクス株式会社 半導体装置の製造方法
JP2005183521A (ja) * 2003-12-17 2005-07-07 Seiko Epson Corp 半導体装置、イオン注入装置および半導体装置の製造方法
US7727838B2 (en) 2007-07-27 2010-06-01 Texas Instruments Incorporated Method to improve transistor Tox using high-angle implants with no additional masks
US8541269B2 (en) 2010-04-29 2013-09-24 Qualcomm Incorporated Native devices having improved device characteristics and methods for fabrication

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5976937A (en) * 1997-08-28 1999-11-02 Texas Instruments Incorporated Transistor having ultrashallow source and drain junctions with reduced gate overlap and method
US20030111683A1 (en) * 2001-12-14 2003-06-19 Mitsubishi Denki Kabushiki Kaisha Method of fabricating transistor
CN1547255A (zh) * 2003-12-16 2004-11-17 上海华虹（集团）有限公司 深亚微米cmos源漏制造技术中的工艺集成方法
US20050230764A1 (en) * 2004-04-19 2005-10-20 Chung-Cheng Chou Method for forming 1 TRAM cell and structure formed thereby

Also Published As

Publication number Publication date
EP2564416A1 (en) 2013-03-06
WO2011136966A1 (en) 2011-11-03
CN102906862B (zh) 2016-03-16
US20110266635A1 (en) 2011-11-03
KR101522906B1 (ko) 2015-05-26
JP2013527607A (ja) 2013-06-27
US20140035067A1 (en) 2014-02-06
JP5676751B2 (ja) 2015-02-25
US9136382B2 (en) 2015-09-15
KR20130020896A (ko) 2013-03-04
US8541269B2 (en) 2013-09-24

Similar Documents

Publication Publication Date Title
CN105283955B (zh) 用于扩散桥接单元库的方法及设备
US9263587B1 (en) Fin device with blocking layer in channel region
CN104011867B (zh) 用于栅极凹进晶体管的iii-n材料结构
JPH1065147A (ja) 絶縁ゲイト型半導体装置およびその作製方法
JPH1065162A (ja) 絶縁ゲイト型半導体装置およびその作製方法
CN104011841A (zh) 用于形成金属氧化物半导体器件结构的鳍的方法
KR20150131100A (ko) 핀-타입 반도체 디바이스
US20130320427A1 (en) Gated circuit structure with self-aligned tunneling region
US20100327374A1 (en) Low cost transistors using gate orientation and optimized implants
JPH1065163A (ja) 絶縁ゲイト型半導体装置およびその作製方法
JPH1065164A (ja) 絶縁ゲイト型半導体装置およびその作製方法
CN102737966B (zh) 调整栅极功函数的方法与具有金属栅极的晶体管
CN1983600A (zh) 半导体电路装置及其设计方法
US9306066B2 (en) Method and apparatus of stressed FIN NMOS FinFET
CN102906862B (zh) 具有改进的装置特性的原生装置及制造方法
US9337310B2 (en) Low leakage, high frequency devices
CN102468166B (zh) 晶体管及其制造方法
CN102751198B (zh) 半导体器件中mos晶体管的形成方法
CN102737995B (zh) 半导体器件的制作方法
US20220093740A1 (en) High-power field-effect transistor (fet)
CN105990151A (zh) 一种半导体器件及其制备方法、电子装置
US8659083B2 (en) Enhancement of charge carrier mobility in transistors
CN109103107A (zh) 具有锗硅源漏的mos晶体管的制造方法
CN109545674A (zh) 半导体器件的形成方法及半导体器件
CN107004703B (zh) 使用锗纳米线的场效应晶体管结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20160316

Termination date: 20190418