JP2013527607A - 向上したデバイス特性を有するネイティブデバイスおよび製造方法 - Google Patents
向上したデバイス特性を有するネイティブデバイスおよび製造方法 Download PDFInfo
- Publication number
- JP2013527607A JP2013527607A JP2013508019A JP2013508019A JP2013527607A JP 2013527607 A JP2013527607 A JP 2013527607A JP 2013508019 A JP2013508019 A JP 2013508019A JP 2013508019 A JP2013508019 A JP 2013508019A JP 2013527607 A JP2013527607 A JP 2013527607A
- Authority
- JP
- Japan
- Prior art keywords
- implant
- gate structure
- drain
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 21
- 239000007943 implant Substances 0.000 claims abstract description 139
- 238000000034 method Methods 0.000 claims abstract description 38
- 239000003550 marker Substances 0.000 claims abstract description 32
- 239000000758 substrate Substances 0.000 claims abstract description 10
- 238000002513 implantation Methods 0.000 claims description 39
- 229920002120 photoresistant polymer Polymers 0.000 claims description 36
- 239000004065 semiconductor Substances 0.000 claims description 8
- 238000002347 injection Methods 0.000 claims description 7
- 239000007924 injection Substances 0.000 claims description 7
- 238000004891 communication Methods 0.000 claims description 5
- 239000013598 vector Substances 0.000 description 19
- 230000002829 reductive effect Effects 0.000 description 11
- 230000009471 action Effects 0.000 description 7
- 239000002019 doping agent Substances 0.000 description 6
- 230000008569 process Effects 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 229920005591 polysilicon Polymers 0.000 description 5
- 238000003860 storage Methods 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 230000009286 beneficial effect Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 125000001475 halogen functional group Chemical group 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000010884 ion-beam technique Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 230000008520 organization Effects 0.000 description 2
- 238000012805 post-processing Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000012512 characterization method Methods 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000002401 inhibitory effect Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 239000006249 magnetic particle Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000007781 pre-processing Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/107—Substrate region of field-effect devices
- H01L29/1075—Substrate region of field-effect devices of field-effect transistors
- H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
- H01L29/1083—Substrate region of field-effect devices of field-effect transistors with insulated gate with an inactive supplementary region, e.g. for preventing punch-through, improving capacity effect or leakage current
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66492—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a pocket or a lightly doped drain selectively formed at the side of the gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- High Energy & Nuclear Physics (AREA)
- Chemical & Material Sciences (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Crystallography & Structural Chemistry (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
ネイティブデバイスを製造するための方法が提示される。本方法は、内側マーカ領域の外縁から開始して、基板の上にゲート構造を形成するステップであって、ゲート構造は長手方向に延在するステップと、ＭＤＤ注入を実行するステップであって、各注入は、ゲート構造に対して異なる向きを使用して実行されるステップと、ポケット注入を実行するステップであって、各注入は、ゲート構造に対して異なる向きを使用して実行され、ポケット注入の濃度は向きに基づいて変化するステップを含む。ネイティブデバイスとして製造されるトランジスタであって、内側マーカ領域と、内側マーカ領域を囲む外側活性領域と、内側マーカ領域に結合されるゲート構造と、外側活性領域内に配置される第１および第２のソース／ドレインインプラントとを含み、ゲート構造は第１と第２のソース／ドレインインプラントの間に置かれる、トランジスタが提示される。
Description
開示する実施形態は一般的に、半導体デバイスおよびその製造を対象とする。より詳細には、実施形態は、チャネル内のドーパント濃度が低減されているポケットインプラントを用いて製造されるネイティブデバイスに関する。
ネイティブデバイスは、従来のＭＯＳトランジスタにおいて見られるような、チャネル領域内のドーパントをしきい値調整することなく形成することができるＮＭＯＳトランジスタを含むことがある。たとえば、ネイティブＮＭＯＳトランジスタは、従来のＮＭＯＳトランジスタにおいては一般的に利用されているＰＷＥＬＬおよびＶＴＮインプラントを用いることなく製造され得る。このようにドーパントをしきい値調整することをなくすことによって、チャネル内の電荷担体の移動度を向上させることができる。移動度を向上させることによって、しきい値電圧（ＶＴ）および基板バイアス効果（ｂｏｄｙ ｅｆｆｅｃｔ）を低減させることができ、さらに、デバイスのトランスコンダクタンス（ｇｍ）を向上させることができ、これはアナログおよび混合信号の用途に対して有益であり得る。
従来のネイティブデバイスは一般的に、短チャネル効果を制御するためのポケットインプラント（ハローインプラントとも呼ばれる）も含む。しかしながら、デバイス寸法が縮小し、ポケットインプラントがより多く使用されるに伴って、ネイティブデバイスのチャネル移動度は低減されている。したがって、ネイティブ製造を使用して低ＶＴおよび高ｇｍを達成することはますます困難になっている。その上、このように移動度が低減されることによって、隣接するデバイス間の特性の変動も増大し得る。要約すれば、ポケットインプラントの高濃度ドーピング（ｈｅａｖｙ ｄｏｐｉｎｇ）によってネイティブ製造手法を使用することに対する本来の目的に矛盾する可能性がある。
したがって、低しきい値電圧、高トランスコンダクタンス、および製造されるデバイスの間での向上した一貫性を維持するために、デバイスチャネル内のドーパント濃度を低減することができる、ネイティブデバイスのための製造技法が必要とされている。
本開示の開示する実施形態は、向上したデバイス特性を有するネイティブデバイスを製造するための方法を対象とする。
ネイティブデバイスを製造するための一実施形態が説明される。この実施形態は、内側マーカ領域の外縁から開始して、基板の上にゲート構造を形成することを含むことができ、ゲート構造は長手方向に延在する。本方法は、中程度ドープドレイン（ＭＤＤ： Ｍｅｄｉｕｍ Ｄｏｐｅｄ Ｄｒａｉｎ）注入を実行することをさらに含むことができ、各注入は、ゲート構造に対して異なる向きを使用して実行される。本方法は、ポケット注入を実行することをも含むことができ、各注入は、ゲート構造に対して異なる向きを使用して実行され、さらに、ポケットインプラントの濃度は向きに基づいて変化する。ソース・ドレイン注入を実行するとき、上記の実施形態は、ゲート構造の長手方向に対して実質的に平行である第１のセットの向きからＭＤＤ注入を実行することと、ゲート構造の長手方向に対して実質的に垂直である第２のセットの向きからＭＤＤ注入を実行することとをさらに含むことができる。ポケット注入を実行するとき、実施形態は、ゲート構造の長手方向に対して実質的に平行である第１のセットの向きからポケット注入を実行することと、ゲート構造の長手方向に対して実質的に垂直である第２のセットの向きからポケット注入を実行することとをさらに含むことができる。
別の実施形態では、ネイティブデバイスとして製造されるトランジスタが説明される。実施形態は内側マーカ領域と、内側マーカ領域を囲む外側活性領域とを含むことができる。この実施形態は、内側マーカ領域に結合されるゲート構造と、外側活性領域内に配置される第１のソース／ドレインインプラントとをさらに含むことができる。トランジスタは、外側活性領域内に配置される第２のソース／ドレインインプラントをも含むことができ、ゲート構造は第１のソース／ドレインインプラントと第２のソース／ドレインインプラントとの間に置かれる。
添付の図面は、実施形態の説明を助けるために提示され、実施形態の限定ではなく実施形態の説明のためのみに提供される。
実施形態の態様は、以下の説明およびそのような実施形態を対象とする関連する図面において、開示される。本発明の範囲から逸脱することなく代替的な実施形態を考案することができる。さらに、関連する詳細を不明瞭にしないように、実施形態のよく知られている要素については詳細に説明しないか、または省略する。
「例示的な」という言葉は、「一例、実例または例として」を意味するために本明細書で使用される。「例示的」として本明細書で説明する任意の実施形態は、必ずしも他の実施形態よりも好ましいまたは有利であると解釈されない。同様に、「本開示の実施形態」という用語は、本開示のすべての実施形態が、論じられた特徴、利点または動作モードを含むことを必要としない。
本明細書で使用する用語は、特定の実施形態について説明するためのものにすぎず、限定を意図するものではない。本明細書で使用する単数形「ａ」、「ａｎ」、および「ｔｈｅ」は、文脈が別段に明確に示すのでなければ、複数形をも含むものとする。さらに、本明細書で使用する「含む（ｃｏｍｐｒｉｓｅｓ）」、「含んでいる（ｃｏｍｐｒｉｓｉｎｇ）」、「含む（ｉｎｃｌｕｄｅｓ）」、および／または「含んでいる（ｉｎｃｌｕｄｉｎｇ）」という用語は、述べられた特徴、整数、ステップ、動作、要素、および／または構成要素の存在を明示するが、１つまたは複数の他の特徴、整数、ステップ、動作、要素、構成要素、および／またはそれらのグループの存在または追加を排除しないことを理解されたい。
さらに、多くの実施形態については、たとえば、コンピューティングデバイスの要素によって実行すべき一連のアクションに関して説明する。本明細書で説明する様々なアクションは、特定の回路（たとえば、特定用途向け集積回路（ＡＳＩＣ））によって、１つまたは複数のプロセッサによって実行されるプログラム命令によって、あるいは両方の組合せによって実行できることを認識されよう。さらに、本明細書で説明するこれらの一連のアクションは、実行時に、関連するプロセッサに本明細書で説明する機能を実行させるコンピュータ命令の対応するセットを記憶した任意の形式のコンピュータ可読記憶媒体内で全体として実施すべきものと見なすことができる。したがって、本発明の様々な態様は、すべてが請求する主題の範囲内に入ることが企図されているいくつかの異なる形式で実施できる。さらに、本明細書で説明する実施形態ごとに、そのような実施形態の対応する形式を、たとえば、記載のアクションを実行する「ように構成された論理」として本明細書で説明することがある。
図１Ａは、従来のネイティブデバイス１００の部分を示す側面図である。ネイティブデバイス１００は、酸化物絶縁層１０８の上部に形成され得るゲート構造１０２を有することができる。ゲート構造１０２は、ポリシリコン材料または金属から作成され得る。ゲート構造１０２の各側面に、ゲートの下にあるチャネルに関してインプラントをポリシリコン材料から分離するために、側壁１０４が形成され得る。ゲート構造１０２の両側に、中程度ドープドレイン（ＭＤＤ）インプラント１０６が形成され得る。ＭＤＤインプラント１０６の下に、高濃度ポケットインプラント１１０が形成され得る。図示されていないが、ソース／ドレインインプラントが高濃度ポケットインプラント１１０の下に形成され得る。ＭＤＤインプラント１０６、高濃度ポケットインプラント１１０、およびソース／ドレインインプラント（図示せず）は、デバイスの内側活性領域１１６内に存在する。デバイスのゲート、ドレイン、およびソースインプラントに関連付けられる端子に適切な電圧が印加されるとき、内側活性領域１１６内に、電荷輸送のためにチャネル領域１１２が作成され得る。領域１１８は、ＷＥＬＬ／ＶＴインプラントがこのトランジスタ１１４の活性領域内に追加されることを防止するために引き込まれることができるネイティブデバイスマーカ領域である。その上、マーカ領域１１６は、ネイティブデバイスを、同じく半導体ダイ上に存在し得る論理デバイスから分離するために使用され得る。
図１Ｂは、図１Ａに示されている従来のネイティブデバイス１００の上面図である。ゲート構造１０２の長手方向範囲は、デバイスの内側活性領域を超えて延在する。従来のネイティブデバイスでは、活性領域１１６はマーカ領域内に含まれている。マーカ領域１１８の外縁により、デバイスの製造中にＭＤＤマスクが配置される場所が決まる。ＭＤＤマスクは、内側活性領域１１６内のインプラント材料の濃度を制御するために使用され得る。短チャネル効果を制御するために内側活性領域１１６内に高濃度ポケットインプラント１１０が配置され得る。しかしながら、これらの注入の結果としてドーパントの濃度がより高くなることによって、ネイティブデバイス１００の様々なパラメータが悪影響を受ける可能性がある。そのようなパラメータは、デバイスのしきい値電圧ＶＴおよびトランスコンダクタンス（ｇｍ）を含み得る。
本開示の実施形態は、ネイティブデバイスであって、前記の高濃度ポケットインプラントの影響を、電荷チャネル効果を制御するというそれらの有益な目的を維持しながら、それらの濃度を低減することによって克服することができるネイティブデバイスを対象とする。これは、たとえば、活性領域およびマーカ領域の配置を、図１Ａおよび図１Ｂにおいて上記で示されている従来の構成から反転させることによって達成され得る。具体的には、この実施形態では、マーカ領域がネイティブデバイスの活性領域によって囲まれ得る。この変更によって、製造中のマスクの配置を、デバイスのポリシリコンゲートにより近く離間されるようにすることが可能になる。マスクをより近くに配置する結果として、製造配置が、ポケットインプラントに関連付けられる注入操作を阻害しながら、活性領域内のＭＤＤインプラントを形成するための後続の注入操作が行われることを可能にすることができる。したがって、この新規の構成は、ネイティブデバイスの特性を向上させるために活性領域内のポケットインプラントの濃度を低減させることができる。その上、この構成は、デバイスの製造中にマスキングレベルを追加することなく実行されるという追加の利点を有することができ、既存の工場（ｆｏｕｎｄｒｙ）のプロセスに適合する。そのようなプロセスは、４５ｎｍおよびそれを超えるプロセスを含み得る。ポケットインプラントの濃度を低減することによって、ＶＴが低減でき、ｇｍが増大でき、基板上に形成される複数のデバイスにわたるパラメータの一貫性が向上できる。
図２Ａは、ポケットインプラント２０２が低減されている例示的なネイティブデバイス２００の部分を示す側面図である。少なくとも１つの半導体ダイ内に組み込まれることができるＮＭＯＳトランジスタを含むことができるネイティブデバイス２００は、酸化物絶縁層１０８の上部に形成され得るゲート構造１０２を有することができる。ゲート構造１０２は、ポリシリコン材料から作成され得る。ゲート構造１０２とＭＤＤインプラント１０６との間に適切な間隔を提供するために、ゲート構造１０２の各側面に側壁１０４が形成され得る。酸化物層１０８の下で、ゲート構造１０２の両側にＭＤＤインプラント１０６が形成され得る。ＭＤＤインプラント１０６の下に、低濃度ポケットインプラント２０２が形成され得る。低濃度ポケットインプラント２０２の下にソース／ドレインインプラント２０８が存在することができる。
ＭＤＤインプラント１０６は部分的に内側マーカ領域２０４内に、かつ部分的に外側活性領域２０６内に存在することができる。低濃度ポケットインプラント２０２は内側マーカ領域２０４の外側に、かつ外側活性領域２０６内に存在することができる。ソース／ドレインインプラント２０８はネイティブデバイス２００の外側活性領域１１６内に存在することができる。内側マーカ領域２０４は、高濃度注入を受けないことになる外側活性領域２０６をマーキングするために引き込まれることができる。マーカ領域２０４の配置は従来のネイティブデバイスから反転しており、マーカ領域２０４は活性領域２０６によって囲まれ得る。この構成によって、マスクがゲート１０２のより近くに配置されることが可能になり、したがって、それらの濃度を低減するために、ポケットインプラントの後続の注入が阻害される。デバイスのゲート、ドレイン、およびソースインプラントに関連付けられる端子に適切な電圧が印加されるとき、電荷輸送のためにチャネル領域２１２が（ＮＷＥＬＬ領域内に）作成され得る。
図２Ａからわかるように、低濃度ポケットインプラント２０２は、高濃度ポケット１１０が従来のネイティブデバイス１００のチャネル領域１１２内に延在した範囲まではチャネル領域２０２内に延在しない。これによって、デバイス２００のチャネル領域２１２のチャネル移動度が向上する。
図２Ｂは、図２Ａに示されているネイティブデバイス２００の上面図である。ゲート構造１０２の長手方向範囲は、デバイスの内側マーカ領域２０４を超えて延在する。図からわかるように、この実施形態の構成は、内側マーカ領域２０４が外側活性領域２０６によって囲まれることを可能にする。したがって、この構成は、下記により詳細に説明するゲート電極１０２と製造（ＭＤＤ）マスクとの間の間隔を低減するために、従来のネイティブデバイス１００において示されている対応する領域１１６および１１８から逆になっているものと見なすことができる。
ネイティブデバイスは、モバイルデバイス内の回路および／または様々な機能ブロックを実現するために使用され得る。本明細書で使用する「モバイルデバイス」という用語は、ネットワークを介して情報を転送し得るどのタイプのワイヤレス通信デバイスも指し得る。モバイルデバイスは、任意のセルラモバイル端末、パーソナル通信システム（ＰＣＳ）デバイス、パーソナルカーナビゲーションデバイスのようなポータブルデータユニット、ＧＰＳ対応デバイス、ラップトップ、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、個人情報端末、メータ読取り機器のような固定ロケーションデータユニット、またはデータもしくはコンピュータ命令の記憶もしくは取り出しを行う任意の他のデバイス、またはそれらの任意の組合せであってよい。モバイルデバイスは、ネットワークおよび／または衛星測位システム信号の受信および処理が可能であり得る。その上、本明細書で使用する「ネットワーク」という用語は、ワイヤレスワイドエリアネットワーク（ＷＷＡＮ）、ワイヤレスローカルエリアネットワーク（ＷＬＡＮ）、ワイヤレスパーソナルエリアネットワーク（ＷＰＡＮ）などを含む任意のワイヤレス通信ネットワークを指し得る。ＷＷＡＮは、符号分割多元接続（ＣＤＭＡ）ネットワーク、時分割多元接続（ＴＤＭＡ）ネットワーク、周波数分割多元接続（ＦＤＭＡ）ネットワーク、直交周波数分割多元接続（ＯＦＤＭＡ）ネットワーク、シングルキャリア周波数分割多元接続（ＳＣ−ＦＤＭＡ）ネットワークなどであり得る。ＣＤＭＡネットワークは、ｃｄｍａ２０００、広帯域ＣＤＭＡ（Ｗ−ＣＤＭＡ）などの１つまたは複数の無線アクセス技術（ＲＡＴ）を実装することができる。ｃｄｍａ２０００は、ＩＳ−９５、ＩＳ−２０００、およびＩＳ−８５６基準を含む。ＴＤＭＡネットワークは、Ｇｌｏｂａｌ Ｓｙｓｔｅｍ ｆｏｒ Ｍｏｂｉｌｅ Ｃｏｍｍｕｎｉｃａｔｉｏｎｓ（ＧＳＭ（登録商標））、Ｄｉｇｉｔａｌ Ａｄｖａｎｃｅｄ Ｍｏｂｉｌｅ Ｐｈｏｎｅ Ｓｙｓｔｅｍ（Ｄ−ＡＭＰＳ）または何らかの他のＲＡＴを実装することができる。ＧＳＭ（登録商標）およびＷ−ＣＤＭＡは、「第３世代パートナーシッププロジェクト」（３ＧＰＰ）という名称の組織からの文書で説明される。ｃｄｍａ２０００は、「第３世代パートナーシッププロジェクト２」（３ＧＰＰ２）という名称の組織からの文書で説明される。３ＧＰＰおよび３ＧＰＰ２の文書は、公に利用可能である。ＷＬＡＮは、ＩＥＥＥ ８０２．１１ｘネットワークでもよく、ＷＰＡＮはＢｌｕｅｔｏｏｔｈ（登録商標）ネットワーク、ＩＥＥＥ ８０２．１５ｘ、または何らかの他のタイプのネットワークでもよい。本技法はまた、ＷＷＡＮ、ＷＬＡＮ、および／またはＷＰＡＮの任意の組合せのために使用され得る。下記の図面は、本開示の教示に従った遠隔ユニットを示すが、本開示は、これらの例示的な示されたユニットには限定されない。本開示の実施形態は、試験および特性評価のための、メモリおよびオンチップ回路を含む能動的な集積回路を含む、任意のデバイスにおいて利用されるのに適切であり得る。
上記に開示したデバイスおよび方法は一般的に、コンピュータ可読媒体に記憶されたＧＤＳＩＩおよびＧＥＲＢＥＲコンピュータファイル中に設計され構成され得る。次いでこれらのファイルは、これらのファイルに基づいてデバイスを製造する製造担当者に与えられる。得られる製品は半導体ウェハであり、このウェハは次いで、半導体ダイに切断され、半導体チップにパッケージングされる。そして、このチップが、本明細書で説明されるデバイスで利用され得る。
したがって、図２Ａをさらに参照すると、ネイティブデバイスの一実施形態は、トランジスタであって、ゲート接続を提供するための手段（１０２）と、ポケットインプラントを形成するための注入操作が阻害されるように、フォトレジストをゲート接続に極めて近接して配置することを可能にするための第１の領域手段（２０４）と、第１の領域手段を囲むための第２の領域手段（２０６）と、第２の領域手段内に配置される第１のソース／ドレイン接続を提供するための手段（２０８）と、第２の領域内に配置される第２のソース／ドレイン領域を提供するための手段（２０８）とを含み、ゲート接続手段は第１のソース／ドレイン接続手段と第２のソース／ドレイン接続手段との間に置かれる、トランジスタであることができる。トランジスタは、ゲート接続を絶縁するための手段（１０８）と、それぞれ絶縁手段と第１のソース／ドレイン接続手段および第２のソース／ドレイン接続手段との間に位置する中程度ドープ区画を提供するための第１の手段および第２の手段（１０６）とをさらに含むことができる。トランジスタは、第１の中程度ドープ区画手段と第１のソース／ドレイン接続手段との間に位置する低濃度ポケット区画を提供するための第１の手段（２０２）と、第２の中程度ドープ区画手段と第２のソース／ドレイン接続手段との間に位置する低濃度ポケット区画を提供するための第２の手段（２０２）とをさらに含むことができる。
図３は、ポケットインプラントが低減されている例示的なネイティブデバイス３００の様々なインプラント配置を示す側面図である。製造中、ＭＤＤフォトレジスト３０２が酸化物絶縁体１０８上に形成され得る。フォトレジストは、マーカ領域２０４の外縁に配置でき、したがって、外側活性領域２１２に隣接するＭＤＤフォトレジスト空間Ｓが作成される。空間Ｓは、フォトレジストがゲート構造１０２から配置される距離Ｄに応じて決まり、これは、上述したマーカ領域と活性領域との逆の構成を与えられている従来のデバイスにおいて使用される空間から低減されている。
ＭＭＤインプラントは、注入ベクトル３０６によって表されるイオンビーム注入を使用して形成され得る。ＭＤＤインプラント１０６が形成されるとき、注入ベクトル３０６はゲート構造１０２の垂直方向に対して小さい角度に成される。本明細書においてはαとして示されるこの角度は、０度と６度との間であり得る。一般的な値αは約３度であり得る。注入ベクトル３０６の角度は、注入がフォトレジスト３０２によって阻害されない程度に十分に小さい。低濃度ポケットインプラント２０２は、注入ベクトル３０４を使用するイオンビーム注入を使用して形成され得る。ゲート構造１０２の垂直方向に対する注入ベクトル３０４の角度は、注入ベクトル３０６の対応する角度よりも大きい。注入ベクトル３０４に関して、角度αは１５度と６０度との間であり得、一般的な角度は約４０度であり得る。ポケット注入ベクトル３０４は、ポケット注入ベクトル３０４の向きに応じて、フォトレジスト３０２がデバイスへのイオンの流れを阻害するような角度に成される。
下記により詳細に説明するように、（図３に示すような）１つの向きにおいて、インプラントの大部分はフォトレジスト３０２によって遮断されるが、他の向きにおいては、ポケット注入ベクトル３０４はフォトレジスト３０２によって阻害されず、イオンはデバイスに達して低濃度ポケットインプラント２０２を形成する。その上、デバイスの幅がＤよりも大きい場合、低濃度ポケットインプラント２０２はデバイス３００内にハロードーパントを導入することになる。低濃度インプラント２０２はＶＴを増大させることになるが、ＶＴは角度ではなくポケット種の拡散距離によって決まることになる。したがって、デバイス３００内の得られるＶＴは依然として従来のデバイス１００よりも低いままになる。
図４Ａおよび図４Ｂは、製造プロセス中に実行される種々の注入の向きに関するデバイス３００のレイアウト図を示す。これらの図に示すように、ＭＤＤフォトレジスト３０２のためのパターンは、ネイティブデバイス３００の長さＬに沿って２つのポケットインプラントが図４Ａに示すような向きにおいてマスキングされるように導出され得る。図４Ａに示すポケットインプラントのマスキングはゲート構造１０２の回転とは無関係であることを理解されたい。図４Ｂに示す向きにおいて、（トランジスタの幅に応じて）ネイティブデバイスの幅（Ｗ）に沿ったインプラント、すなわちポケットインプラントは、（より小さいＷについては）マスクされることになり、または注入されることになる。図４Ａおよび図４Ｂによって示唆され得るように、製造プロセス中、各向きに関する注入は一般的に同時には実行されないことに留意されたい。図４Ａおよび図４Ｂに関連付けられる詳細を下記に提供する。
図４Ａは、ポケットインプラントがチャネル領域に達することを阻害されるデバイス３００の向きに関するインプラント配置を示す上面図である。図４Ａにおいて、デバイス３００は、両方のＭＤＤ注入ベクトル３０６および両方のポケット注入ベクトル３０４が、ゲート構造１０２の長手方向に対して実質的に垂直になるように向けられている。ＭＤＤフォトレジスト３０２は、ゲート構造の長手方向を横断する方向にゲート構造１０２から横方向に離間され得る。各ＭＤＤフォトレジストの端部は内側マーカ領域２０４の外縁に配置され得る。ＭＤＤインプラント１０６の注入中、注入ベクトル３０６はＭＤＤフォトレジスト３０２によって阻害されない。しかしながら、ポケットインプラントに関連付けられる注入ステップ中、ポケット注入ベクトル３０４はＭＤＤフォトレジスト３０２によって阻害される。
図４Ｂは、ポケットインプラントがチャネル領域に達することが可能であるデバイス３００の向きに関するインプラント配置を示す上面図である。ここでは、注入ベクトル３０４と３０６の両方がデバイス上に材料を堆積することになる。したがって、このデバイスの向きにおいては各ポケット注入ステップ中に低濃度ポケットインプラント２０２が形成され、マスキングされないことになる。
図５は、ポケットインプラント濃度が低減されたネイティブデバイスを製造するための例示的なプロセス５００を示す簡略フローチャートである。最初に、たとえば、シャロートレンチアイソレーション（ＳＴＩ）形成、酸化物絶縁層形成、ｎウェルおよび／またはｐウェル形成、チャネル形成注入（ｃｈａｎｎｅｌ ｅｎｇｉｎｅｅｒｉｎｇ ｉｍｐｌａｎｔｓ）、ならびに他の処理操作のような絶縁処理を含み得る、前処理が行われることができる（ブロック５０５）。酸化物絶縁層１０８の上にゲート構造１０２が形成され得る。ゲート構造はポリシリコンを使用して作成され、従来の技法によって形成され得る（ブロック５１０）。酸化物絶縁層１０８の上にＭＤＤフォトレジスト３０２が形成され得る（ブロック５１２）。フォトレジストはマーカ領域２０４の外縁にはじまり、横方向に外側に向かって延在することができる。各フォトレジストは、ゲート構造の長手方向を横断する方向に、ゲート構造から距離Ｄだけ横方向に離間され得る。フォトレジストの高さは、ポケット注入が図４Ｂに示すような長手方向に実質的に垂直な向きから実行されるときに、各々がそのポケット注入を阻害するように形成される。
注入ベクトル３０４の注入角がαであり、かつＭＤＤ３０２フォトレジストの高さがＨであると仮定すると、フォトレジスト３０２とゲート構造１０２との間の距離Ｄは、注入ベクトル３０４からのポケット注入が実質的に阻害されるような値をとるものとする。距離Ｄはリソグラフィツール能力および／または設計基準によって制限され得る。
図４Ｂに示すようにＭＤＤフォトレジスト端部３０２に沿って２回のＭＤＤ注入が実行され得る（ブロック５１５）。これらの注入は２回の別個のステップにおいて行われ得る。その後、図４Ａに示すようにＭＤＤフォトレジスト端部３０２を横断してもう２回のＭＤＤ注入が実行でき、これらも２回の別個のステップにおいて実行できる（ステップ５２０）。各ＭＤＤ注入は任意の従来のイオン注入技法を使用して実行できる。
図４Ｂに示すようにＭＤＤフォトレジスト端部３０２に沿ってポケット注入が実行され得る（ブロック５２５）。これらの注入は２回の別個のステップにおいて行われ得る。この向きによって、ポケットインプラントは上述したようにデバイスの幅（Ｗ）が十分である場合にデバイス内に注入されることになる。図４Ａに示すようにＭＤＤフォトレジスト端部３０２を横断してもう２回のポケット注入が実行され得る（ブロック５３０）。これらの注入も２回の別個のステップにおいて行われ得る。この例では、ポケット注入はＭＤＤフォトレジスト３０２によって阻害されることになる。各ポケット注入は任意の既知のイオン注入技法を使用して実行され得る。
ＭＤＤおよびポケットインプラントが形成された後に、後処理を行うことができ、これはたとえば、ソース／ドレイン形成、および他の後処理を含むことができる（ブロック５３５）。
情報および信号は、多種多様な技術および技法のいずれかを使用して表すことができることを当業者は諒解されよう。たとえば、上記の説明全体にわたって言及され得るデータ、命令、コマンド、情報、信号、ビット、シンボル、およびチップは、電圧、電流、電磁波、磁界または磁性粒子、光場または光学粒子、あるいはそれらの任意の組合せによって表され得る。
さらに、本明細書で開示した実施形態に関連して説明した様々な例示的な論理ブロック、モジュール、回路、およびアルゴリズムステップは、電子ハードウェア、コンピュータソフトウェア、または両方の組合せとして実装できることを、当業者は諒解されよう。ハードウェアとソフトウェアのこの互換性を明確に示すために、様々な例示的な構成要素、ブロック、モジュール、回路、およびステップを、上記では概してそれらの機能に関して説明した。そのような機能をハードウェアとして実装するか、ソフトウェアとして実装するかは、特定の適用例および全体的なシステムに課される設計制約に依存する。当業者は、説明した機能を特定の適用例ごとに様々な方法で実装し得るが、そのような実装の決定は、本開示の範囲からの逸脱を生じるものと解釈すべきではない。
本明細書で開示した実施形態と関連して説明した方法、シーケンス、および／またはアルゴリズムは、ハードウェアで、プロセッサによって実行されるソフトウェアモジュールで、またはその２つの組合せで直接実施され得る。ソフトウェアモジュールは、ＲＡＭメモリ、フラッシュメモリ、ＲＯＭメモリ、ＥＰＲＯＭメモリ、ＥＥＰＲＯＭメモリ、レジスタ、ハードディスク、リムーバブルディスク、ＣＤ−ＲＯＭ、または当技術分野で知られている任意の他の形態の記憶媒体中に存在し得る。例示的な記憶媒体は、プロセッサが記憶媒体から情報を読み取り、記憶媒体に情報を書き込むことができるように、プロセッサに結合される。代替として、記憶媒体はプロセッサと一体であり得る。
したがって、本開示の実施形態は、デバイス特性が向上したネイティブデバイスを製造するための方法を具現化するコンピュータ可読媒体を含むことができる。
前述の開示は例示的な実施形態を示すが、添付の特許請求の範囲によって規定される本発明の範囲から逸脱することなく、本明細書において様々な変更および修正を行えることに留意されたい。本明細書で説明した本発明の実施形態による方法クレームの機能、ステップおよび／またはアクションは特定の順序で実行されなくてもよい。さらに、本発明の要素は、単数形で説明または特許請求されていることがあるが、単数形に限定することが明示的に述べられていない限り、複数形が企図される。
１００ ネイティブデバイス
１０２ ゲート構造
１０４ 側壁
１０６ ＭＤＤインプラント
１０８ 酸化物絶縁層
１１０ 高濃度ポケットインプラント
１１２ チャネル領域
１１４ トランジスタ
１１６ 内側活性領域
１１８ マーカ領域
２００ ネイティブデバイス
２０２ 低濃度ポケットインプラント
２０４ 内側マーカ領域
２０６ 外側活性領域
２０８ ソース／ドレインインプラント
２１２ チャネル領域
３００ ネイティブデバイス
３０２ ＭＤＤフォトレジスト
３０４ ポケット注入ベクトル
３０６ ＭＤＤ注入ベクトル
１０２ ゲート構造
１０４ 側壁
１０６ ＭＤＤインプラント
１０８ 酸化物絶縁層
１１０ 高濃度ポケットインプラント
１１２ チャネル領域
１１４ トランジスタ
１１６ 内側活性領域
１１８ マーカ領域
２００ ネイティブデバイス
２０２ 低濃度ポケットインプラント
２０４ 内側マーカ領域
２０６ 外側活性領域
２０８ ソース／ドレインインプラント
２１２ チャネル領域
３００ ネイティブデバイス
３０２ ＭＤＤフォトレジスト
３０４ ポケット注入ベクトル
３０６ ＭＤＤ注入ベクトル
Claims (26)
- ネイティブデバイスを製造するための方法であって、
内側マーカ領域の外縁から開始して、基板の上にゲート構造を形成するステップであって、前記ゲート構造は長手方向に延在する、ゲート構造を形成するステップと、
中程度ドープドレイン（ＭＤＤ）注入を実行するステップであって、各注入は、前記ゲート構造に対して異なる向きを使用して実行される、中程度ドープドレイン（ＭＤＤ）注入を実行するステップと、
ポケット注入を実行するステップであって、各注入は、前記ゲート構造に対して異なる向きを使用して実行され、さらに、前記ポケット注入の濃度は前記向きに基づいて変化する、ポケット注入を実行するステップと
を含む、方法。 - 前記ソース・ドレイン注入を実行するステップは、
前記ゲート構造の前記長手方向に実質的に平行な第１のセットの向きから前記ＭＤＤ注入を実行するステップと、
前記ゲート構造の前記長手方向に実質的に垂直な第２のセットの向きから前記ＭＤＤ注入を実行するステップと
をさらに含む、請求項１に記載の方法。 - 前記ポケット注入を実行するステップは、
前記ゲート構造の前記長手方向に実質的に平行な第１のセットの向きから前記ポケット注入を実行するステップと、
前記ゲート構造の前記長手方向に実質的に垂直な第２のセットの向きから前記ポケット注入を実行するステップと
をさらに含む、請求項２に記載の方法。 - 前記基板の上に、前記長手方向を横断する方向に前記ゲート構造から横方向に離間されるフォトレジストを形成するステップをさらに含む、請求項３に記載の方法。
- 前記フォトレジストの垂直な広がりは、その前記濃度を低減するために前記第１のセットの向きから実行される前記ポケット注入を遮る、請求項４に記載の方法。
- 前記ＭＤＤ注入は、前記ゲート構造への第１の角度において実行され、前記ポケット注入は前記ゲート構造への第２の角度において実行され、前記第２の角度は前記第１の角度よりも大きい、請求項１に記載の方法。
- 前記第１の角度および前記第２の角度は前記ゲート構造の垂直面から測定され、前記垂直面は前記基板に実質的に垂直である、請求項６に記載の方法。
- 前記第１の角度は０度と３度との間であり、前記第２の角度は１５度と６０度との間である、請求項７に記載の方法。
- 前記基板の上に、前記長手方向を横断する方向に前記ゲート構造から横方向に離間されるフォトレジストを形成するステップであって、前記フォトレジストの前記高さは前記長手方向に実質的に垂直な向きから実行される前記ポケット注入を阻害する、フォトレジストを形成するステップをさらに含む、請求項６に記載の方法。
- ネイティブデバイスとして製造されるトランジスタであって、
内側マーカ領域と、
前記内側マーカ領域を囲む外側活性領域と、
前記内側マーカ領域に結合されるゲート構造と、
前記外側活性領域内に配置される第１のソース／ドレインインプラントと、
前記外側活性領域内に配置される第２のソース／ドレインインプラントと
を備え、前記ゲート構造は前記第１のソース／ドレインインプラントと前記第２のソース／ドレインインプラントとの間に置かれる、トランジスタ。 - 前記ゲート構造の下に位置する酸化物層と、
それぞれ前記酸化物層と前記第１のソース／ドレインインプラントおよび前記第２のソース／ドレインインプラントとの間に位置する第１および第２の中程度ドープドレイン（ＭＤＤ）インプラントと
をさらに備える、請求項１０に記載のトランジスタ。 - 前記第１のＭＤＤインプラントと前記第１のソース／ドレインインプラントとの間に位置する第１の低濃度ポケットインプラントと、
前記第２のＭＤＤインプラントと前記第２のソース／ドレインインプラントとの間に位置する第２の低濃度ポケットインプラントと
をさらに備える、請求項１１に記載のトランジスタ。 - 前記トランジスタはネイティブＮＭＯＳデバイスである、請求項１０に記載のトランジスタ。
- 少なくとも１つの半導体ダイに組み込まれた、請求項１０に記載のトランジスタ。
- 前記トランジスタが組み込まれたセットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、通信デバイス、携帯情報端末（ＰＤＡ）、固定位置データユニット、およびコンピュータからなる群から選択されるデバイスをさらに備える、請求項１０に記載のトランジスタ。
- ネイティブデバイスを製造するための方法であって、
内側マーカ領域の外縁から開始して、基板の上にゲート構造を形成するためのステップであって、前記ゲート構造は長手方向に延在する、ゲート構造を形成するためのステップと、
中程度ドープドレイン（ＭＤＤ）注入を実行するためのステップであって、各注入は、前記ゲート構造に対して異なる向きを使用して実行される、中程度ドープドレイン（ＭＤＤ）注入を実行するためのステップと、
ポケット注入を実行するためのステップであって、各注入は、前記ゲート構造に対して異なる向きを使用して実行され、さらに、前記ポケット注入の濃度は前記向きに基づいて変化する、ポケット注入を実行するためのステップとを含む、方法。 - 前記ソース／ドレインインプラントを実行するステップは、
前記ゲート構造の前記長手方向に実質的に平行な第１のセットの向きから前記ＭＤＤ注入を実行するためのステップと、
前記ゲート構造の前記長手方向に実質的に垂直な第２のセットの向きから前記ＭＤＤ注入を実行するためのステップとをさらに含む、請求項１６に記載の方法。 - 前記ポケット注入を実行するステップは、
前記ゲート構造の前記長手方向に実質的に平行な第１のセットの向きから前記ポケット注入を実行するためのステップと、
前記ゲート構造の前記長手方向に実質的に垂直な第２のセットの向きから前記ポケット注入を実行するためのステップとをさらに含む、請求項１７に記載の方法。 - 前記基板の上に、前記長手方向を横断する方向に前記ゲート構造から横方向に離間されるフォトレジストを形成するためのステップをさらに含む、請求項１８に記載の方法。
- 前記基板の上に、前記長手方向を横断する方向に前記ゲート構造から横方向に離間されるフォトレジストを形成するためのステップであって、前記フォトレジストの前記高さは前記長手方向に実質的に垂直な向きから実行される前記ポケット注入を阻害する、フォトレジストを形成するためのステップをさらに含む、請求項１９に記載の方法。
- ネイティブデバイスとして製造されるトランジスタであって、
ゲート接続を提供するための手段と、
ポケットインプラントを形成するための注入操作が阻害されるように、前記ゲート接続手段に極めて近接してフォトレジストを配置することを可能にするための第１の領域手段と、
前記第１の領域手段を囲むための第２の領域手段と、
前記第２の領域手段内に配置される第１のソース／ドレイン接続を提供するための手段と、
前記第２の領域手段内に配置される第２のソース／ドレイン接続を提供するための手段と
を備え、前記ゲート接続手段は前記第１のソース／ドレイン接続手段と前記第２のソース／ドレイン接続手段との間に置かれる、トランジスタ。 - 前記ゲート接続手段を絶縁するための手段と、
それぞれ前記絶縁手段と前記第１のソース／ドレイン接続手段および前記第２のソース／ドレイン接続手段との間に位置する、中程度ドープ区画を提供するための第１の手段および第２の手段と
をさらに備える、請求項２１に記載のトランジスタ。 - 前記第１の中程度ドープ区画手段と前記第１のソース／ドレイン接続手段との間に位置する低濃度ポケット区画を提供するための第１の手段と、
前記第２の中程度ドープ区画手段と前記第２のソース／ドレイン接続手段との間に位置する低濃度ポケット区画を提供するための第２の手段と
をさらに備える、請求項２２に記載のトランジスタ。 - 前記トランジスタはネイティブＮＭＯＳデバイスである、請求項２１に記載のトランジスタ。
- 少なくとも１つの半導体ダイに組み込まれた、請求項２１に記載のトランジスタ。
- 前記トランジスタが組み込まれたセットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、通信デバイス、携帯情報端末（ＰＤＡ）、固定位置データユニット、およびコンピュータからなる群から選択されるデバイスをさらに備える、請求項２１に記載のトランジスタ。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US12/770,191 | 2010-04-29 | ||
| US12/770,191 US8541269B2 (en) | 2010-04-29 | 2010-04-29 | Native devices having improved device characteristics and methods for fabrication |
| PCT/US2011/032904 WO2011136966A1 (en) | 2010-04-29 | 2011-04-18 | Native devices having improved device characteristics and methods for fabrication |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2013527607A true JP2013527607A (ja) | 2013-06-27 |
| JP5676751B2 JP5676751B2 (ja) | 2015-02-25 |
Family
ID=44209963
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013508019A Expired - Fee Related JP5676751B2 (ja) | 2010-04-29 | 2011-04-18 | 向上したデバイス特性を有するネイティブデバイスおよび製造方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (2) | US8541269B2 (ja) |
| EP (1) | EP2564416A1 (ja) |
| JP (1) | JP5676751B2 (ja) |
| KR (1) | KR101522906B1 (ja) |
| CN (1) | CN102906862B (ja) |
| WO (1) | WO2011136966A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2019530255A (ja) * | 2016-09-20 | 2019-10-17 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッドＡｄｖａｎｃｅｄ Ｍｉｃｒｏ Ｄｅｖｉｃｅｓ Ｉｎｃｏｒｐｏｒａｔｅｄ | 局所酸化物を有するゲートオールアラウンドデバイスアーキテクチャ |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8541269B2 (en) | 2010-04-29 | 2013-09-24 | Qualcomm Incorporated | Native devices having improved device characteristics and methods for fabrication |
| US11961909B2 (en) * | 2022-03-03 | 2024-04-16 | Renesas Electronics Corporation | Semiconductor device including a MISFET and method of manufacturing the same |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05152321A (ja) * | 1991-10-03 | 1993-06-18 | Toshiba Corp | 半導体装置の製造方法 |
| JPH06350040A (ja) * | 1993-06-07 | 1994-12-22 | Sony Corp | トランジスタの製造方法 |
| JPH09289315A (ja) * | 1996-04-22 | 1997-11-04 | Sony Corp | 半導体装置の製造方法 |
| JPH10229134A (ja) * | 1996-12-13 | 1998-08-25 | Hitachi Ltd | 半導体集積回路装置の製造方法および半導体集積回路装置 |
| JPH11135791A (ja) * | 1997-08-28 | 1999-05-21 | Texas Instr Inc <Ti> | 局在化されたソースおよびドレイン・エクステンションを有するトランジスタおよびその製造方法 |
| JP2001274263A (ja) * | 2000-03-23 | 2001-10-05 | Sharp Corp | 半導体装置の製造方法及び半導体装置 |
| JP2003188269A (ja) * | 2001-12-14 | 2003-07-04 | Mitsubishi Electric Corp | トランジスタの製造方法 |
| JP2005136000A (ja) * | 2003-10-28 | 2005-05-26 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JP2005183521A (ja) * | 2003-12-17 | 2005-07-07 | Seiko Epson Corp | 半導体装置、イオン注入装置および半導体装置の製造方法 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5759901A (en) * | 1995-04-06 | 1998-06-02 | Vlsi Technology, Inc. | Fabrication method for sub-half micron CMOS transistor |
| US5976937A (en) | 1997-08-28 | 1999-11-02 | Texas Instruments Incorporated | Transistor having ultrashallow source and drain junctions with reduced gate overlap and method |
| US6455362B1 (en) * | 2000-08-22 | 2002-09-24 | Micron Technology, Inc. | Double LDD devices for improved dram refresh |
| US6709938B2 (en) | 2001-08-21 | 2004-03-23 | Texas Instruments Incorporated | Source/drain extension fabrication process with direct implantation |
| US7208362B2 (en) | 2003-06-25 | 2007-04-24 | Texas Instruments Incorporated | Transistor device containing carbon doped silicon in a recess next to MDD to create strain in channel |
| CN1547255A (zh) * | 2003-12-16 | 2004-11-17 | 上海华虹（集团）有限公司 | 深亚微米cmos源漏制造技术中的工艺集成方法 |
| US7247901B2 (en) * | 2004-04-19 | 2007-07-24 | Taiwan Semiconductor Manufacturing Company | Method for forming 1 TRAM cell and structure formed thereby |
| US7727838B2 (en) | 2007-07-27 | 2010-06-01 | Texas Instruments Incorporated | Method to improve transistor Tox using high-angle implants with no additional masks |
| US8541269B2 (en) | 2010-04-29 | 2013-09-24 | Qualcomm Incorporated | Native devices having improved device characteristics and methods for fabrication |
-
2010
- 2010-04-29 US US12/770,191 patent/US8541269B2/en not_active Expired - Fee Related
-
2011
- 2011-04-18 EP EP11718563A patent/EP2564416A1/en not_active Ceased
- 2011-04-18 WO PCT/US2011/032904 patent/WO2011136966A1/en active Application Filing
- 2011-04-18 KR KR1020127031048A patent/KR101522906B1/ko not_active IP Right Cessation
- 2011-04-18 CN CN201180025189.4A patent/CN102906862B/zh not_active Expired - Fee Related
- 2011-04-18 JP JP2013508019A patent/JP5676751B2/ja not_active Expired - Fee Related
-
2013
- 2013-08-23 US US13/974,103 patent/US9136382B2/en not_active Expired - Fee Related
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05152321A (ja) * | 1991-10-03 | 1993-06-18 | Toshiba Corp | 半導体装置の製造方法 |
| JPH06350040A (ja) * | 1993-06-07 | 1994-12-22 | Sony Corp | トランジスタの製造方法 |
| JPH09289315A (ja) * | 1996-04-22 | 1997-11-04 | Sony Corp | 半導体装置の製造方法 |
| JPH10229134A (ja) * | 1996-12-13 | 1998-08-25 | Hitachi Ltd | 半導体集積回路装置の製造方法および半導体集積回路装置 |
| JPH11135791A (ja) * | 1997-08-28 | 1999-05-21 | Texas Instr Inc <Ti> | 局在化されたソースおよびドレイン・エクステンションを有するトランジスタおよびその製造方法 |
| JP2001274263A (ja) * | 2000-03-23 | 2001-10-05 | Sharp Corp | 半導体装置の製造方法及び半導体装置 |
| JP2003188269A (ja) * | 2001-12-14 | 2003-07-04 | Mitsubishi Electric Corp | トランジスタの製造方法 |
| JP2005136000A (ja) * | 2003-10-28 | 2005-05-26 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JP2005183521A (ja) * | 2003-12-17 | 2005-07-07 | Seiko Epson Corp | 半導体装置、イオン注入装置および半導体装置の製造方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2019530255A (ja) * | 2016-09-20 | 2019-10-17 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッドＡｄｖａｎｃｅｄ Ｍｉｃｒｏ Ｄｅｖｉｃｅｓ Ｉｎｃｏｒｐｏｒａｔｅｄ | 局所酸化物を有するゲートオールアラウンドデバイスアーキテクチャ |
| JP7023284B2 (ja) | 2016-09-20 | 2022-02-21 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | 局所酸化物を有するゲートオールアラウンドデバイスアーキテクチャ |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20130020896A (ko) | 2013-03-04 |
| CN102906862B (zh) | 2016-03-16 |
| US8541269B2 (en) | 2013-09-24 |
| JP5676751B2 (ja) | 2015-02-25 |
| US20140035067A1 (en) | 2014-02-06 |
| US9136382B2 (en) | 2015-09-15 |
| KR101522906B1 (ko) | 2015-05-26 |
| CN102906862A (zh) | 2013-01-30 |
| WO2011136966A1 (en) | 2011-11-03 |
| EP2564416A1 (en) | 2013-03-06 |
| US20110266635A1 (en) | 2011-11-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10164099B2 (en) | Device with diffusion blocking layer in source/drain region | |
| CN105518867B (zh) | 用于嵌入式存储器和逻辑技术的垂直晶体管器件 | |
| KR101054703B1 (ko) | 전계 효과 트랜지스터에 비대칭 오버랩 용량을 형성하는구조 및 방법 | |
| US7176515B2 (en) | Semiconductor device including insulated gate type transistor and insulated gate type capacitance having protruded portions | |
| US9263587B1 (en) | Fin device with blocking layer in channel region | |
| US8361894B1 (en) | Methods of forming FinFET semiconductor devices with different fin heights | |
| JPH1065162A (ja) | 絶縁ゲイト型半導体装置およびその作製方法 | |
| JPH1065147A (ja) | 絶縁ゲイト型半導体装置およびその作製方法 | |
| US9478663B2 (en) | FinFET device including a uniform silicon alloy fin | |
| US20130334608A1 (en) | Semiconductor device | |
| US9343587B2 (en) | Field effect transistor with self-adjusting threshold voltage | |
| JPH1065163A (ja) | 絶縁ゲイト型半導体装置およびその作製方法 | |
| JPH1065164A (ja) | 絶縁ゲイト型半導体装置およびその作製方法 | |
| JP5676751B2 (ja) | 向上したデバイス特性を有するネイティブデバイスおよび製造方法 | |
| US9337310B2 (en) | Low leakage, high frequency devices | |
| US8669170B2 (en) | Methods of reducing gate leakage | |
| US8633082B2 (en) | Method for fabricating high-gain MOSFETs with asymmetric source/drain doping for analog and RF applications | |
| WO2001020666A1 (en) | Integrated circuit | |
| US10916652B2 (en) | Asymmetric transistors and related devices and methods | |
| US9406803B2 (en) | FinFET device including a uniform silicon alloy fin | |
| US20160133722A1 (en) | Threshold voltage adjustment in metal oxide semiconductor field effect transistor with silicon oxynitride polysilicon gate stack on fully depleted silicon-on-insulator | |
| JP2003347429A (ja) | 半導体装置およびその製造方法 | |
| JP2007123929A (ja) | 絶縁ゲイト型半導体装置の作製方法 | |
| KR20070036942A (ko) | 반도체 소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140128 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20140428 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20140508 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20140528 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20140604 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140728 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20141125 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20141225 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5676751 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |