JP2005136000A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2005136000A
JP2005136000A JP2003367930A JP2003367930A JP2005136000A JP 2005136000 A JP2005136000 A JP 2005136000A JP 2003367930 A JP2003367930 A JP 2003367930A JP 2003367930 A JP2003367930 A JP 2003367930A JP 2005136000 A JP2005136000 A JP 2005136000A
Authority
JP
Japan
Prior art keywords
gate
junction
ion implantation
semiconductor device
type impurity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003367930A
Other languages
English (en)
Other versions
JP4178240B2 (ja
Inventor
Naoto Horiguchi
直人 堀口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2003367930A priority Critical patent/JP4178240B2/ja
Priority to US10/806,247 priority patent/US7235470B2/en
Priority to TW093108864A priority patent/TWI253099B/zh
Publication of JP2005136000A publication Critical patent/JP2005136000A/ja
Application granted granted Critical
Publication of JP4178240B2 publication Critical patent/JP4178240B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

【課題】 閾値電圧（Ｖth）への影響を小さく抑えるもボディ−ドレイン間リークを低減し、スタンバイ電力を低下させて信頼性の高い半導体装置を実現する。
【解決手段】 エクステンション領域を形成するに際して、不純物としてリン（Ｐ+）よりも低拡散性のｎ型不純物、ここでは砒素（Ａｓ+）を用い、通常の高いドーズ量（高濃度）で低い加速エネルギーによるイオン注入に加え、低いドーズ量で高い加速エネルギーによるイオン注入を行う。
【選択図】 図１

Description

本発明は、ソース／ドレインが浅接合と深接合の２層構造に形成されてなる半導体装置及びその製造方法に関する。
近年では、携帯電話、ＰＤＡ（Personal Digital Assistants）などの普及により、半導体チップのスタンバイ電力を低減することが重要視されている。半導体チップのスタンバイ電力を削減する直接的な方法は、トランジスタのオフ電流（Ｉoff）を小さくすることである。具体的には、閾値電圧（Ｖth）のロールオフ特性及び電流駆動能力を向上させるために設けるポケット領域の形成やＶth制御のためのイオン注入のドーズ量を上げて、高いＶthを得ることによって小さいＩoffを達成している。
特開２００３−３１７９８号公報 特開平６−２２４３８１号公報
しかしながら、スケーリングの進んだゲート長（Ｌｇ）の短いトランジスタは急峻な接合を有し、高いチャネル不純物濃度を持つため、ポケット領域の形成やＶth制御のためのイオン注入のドーズ量を上げるとＶthは高くなる一方で、ボディー（基板や半導体領域）−ドレイン間のリークが増える。その結果として、Ｉoffの増加を招くという問題がある。
この様子を図１１，図１２を用いて説明する。
図１１は、トランジスタのＩoffを構成する電流成分を説明するための概略断面図である。Ｉoffはゲート−ドレイン間のリーク（ＧＤ間リーク）、ソース−ドレイン間のリーク（ＳＤ間リーク）、ボディ−ドレイン間のリーク（ＢＤ間リーク）の和で表される。図１２は、ゲート長８０ｎｍのトランジスタにおいて、ポケット領域形成のためのイオン注入のドーズ量を上げてゆくときのトランジスタのゲート電圧−ドレイン電流（Ｖｇ−Ｉｄ）特性の変化を示す特性図である。
ポケット領域の形成時のドーズ量を上げることにより、Ｖthは深い方向にシフトするが、ＢＤ間リークが増大するため、当該ドーズ量がある値以上ではＩoffがＢＤ間リークで決まるようになり、Ｉoffが極小値を持つ。トランジスタのＶthを変えずにＢＤ間リークを抑えることができるならば、図１３に示すように、より小さいＩoffの実現が可能となる。
従来、ｎ型のＭＯＳトランジスタのＢＤ間リークを低減する手法としてよく使われる手法は、エクステンション領域（又はＬＤＤ層）の形成にリン（Ｐ+）を用いることである。ところがこの方法ではＰ+の拡散が大きいため、ゲート長の短いトランジスタではＶthが低下し、結果としてＩoffが小さくならない。
本発明は、上記の問題に鑑みてなされたものであり、閾値電圧（Ｖth）への影響を小さく抑えるもボディ−ドレイン間リークを低減し、スタンバイ電力を低下させて信頼性の高い半導体装置及びその製造方法を提供することを目的とする。
本発明の半導体装置の製造方法は、半導体領域上にゲートをパターン形成する工程と、
前記ゲートをマスクとして、前記半導体領域の表層にリンよりも低拡散性のｎ型不純物を導入し、第１の接合を形成する工程と、少なくとも前記ゲートをマスクとして、前記半導体領域の表層にｎ型不純物を導入し、前記第１の接合よりも深く、前記第１の接合の前記ゲートの下方に存する部分を残して前記第１の接合と重なる第２の接合を形成する工程とを含み、前記第１の接合を形成する工程は、少なくとも、第１の加速エネルギー及び第１のドーズ量で行う第１のイオン注入と、前記第１の加速エネルギーよりも高い第２の加速エネルギー及び前記第１のドーズ量よりも低い第２のドーズ量で行う第２のイオン注入とを含む。
本発明の半導体装置は、ゲート、ソース及びドレインを有する半導体装置であって、
前記ソース及びドレインは、リンよりも低拡散性のｎ型不純物が導入されてなり、第１の接合と、前記第１の接合よりも深く、前記第１の接合の前記ゲートの下方に存する部分を残して前記第１の接合と重なる第２の接合とを含み形成されており、前記第１の接合は、その下部における前記低拡散性のｎ型不純物濃度の漸減領域が、前記ゲート端から内側では当該ゲート端に近づくほど幅広となり、前記ゲート端から外側では略一定幅となるように形成されている。
本発明によれば、閾値電圧（Ｖth）への影響を小さく抑えるもボディ−ドレイン間リークを低減し、スタンバイ電力を低下させて信頼性の高い半導体装置を実現することができる。
−本発明の基本骨子−
初めに、本発明の基本骨子について説明する。
本発明者は、ＢＤ間リークを低減するには、浅接合であるエクステンション領域とチャネルとの間の電界を緩和、即ち、このエクステンション領域−チャネル間の不純物濃度プロファイルを緩やかにすれば良いことに想到した。
本発明では、このプロファイルを緩やかにするために、エクステンション領域を形成するに際して、不純物としてリン（Ｐ+）よりも低拡散性のｎ型不純物、ここでは砒素（Ａｓ+）を用い、通常の低い加速エネルギーで高いドーズ量（高濃度）による第１のイオン注入に加え、高い加速エネルギーで低いドーズ量による第２のイオン注入を行う。以下では便宜上、第１のイオン注入をＥLＤHイオン注入、第２のイオン注入をＥHＤLイオン注入と記す。
この様子を図１に示す。ここで、図１（ａ）が通常の１回のイオン注入でエクステンション領域を形成する場合、図１（ｂ）が本発明による２回のイオン注入でエクステンション領域を形成する場合を示しており、両図ともに横軸が半導体領域（半導体基板）表面からの深さ、縦軸がＡｓ濃度を表す。図１（ｂ）中の破線で示すように、２回のイオン注入によりエクステンション領域の不純物濃度プロファイルが全体として緩やかとなり、ＢＤ間リークが低減する。またこの場合、ＢＤ間リークの低減に伴い、更にポケット領域の形成時のドーズ量を上げることが可能になり、より短いゲート長のトランジスタにおけるＩoffの小さい動作が実現する。
ゲート電極をマスクとしてＡｓ+のイオン注入により形成されるエクステンション領域の様子を図２に示す。ここで、図２（ａ）が通常の１回のイオン注入でエクステンション領域を形成した場合、図２（ｂ）が本発明による２回のイオン注入でエクステンション領域を形成した場合を示す。
図２（ａ）では、図１（ａ）の不純物濃度プロファイルを反映して、下部に幅Ｗが比較的狭く均一なＡｓの漸減領域（基板表面から深くなるほど徐々にＡｓ濃度が低くなる領域）１０２を有するエクステンション領域１０１が形成されている。これに対して、図２（ｂ）では、図１（ｂ）の不純物濃度プロファイルを反映して、下部にゲート電極３の端部（ゲート端）から内側では当該ゲート端に近づくほど幅Ｗが広くなり、ゲート端から内側ではＷが略一定となるＡｓの漸減領域２を有するエクステンション領域１が形成されている。即ち、図２（ｂ）の破線で示すように、ゲート電極端より内側では図２（ｂ）の空乏層幅はゲート電極の中心に近づくにつれて図２（ａ）の空乏層幅に近づく。他方、ゲート電極端より外側ではほぼ均一な空乏層幅となり、この空乏層幅は図２（ａ）よりも広く、緩やかな濃度プロファイルとなる。
ドーパントとして低拡散性のｎ型不純物を用いることの利点は、所望の部位に緩やかな不純物濃度プロファイルを容易に形成することができ、ロールオフ特性への影響が小さく、Ｖthに影響を与えずにＢＤ間リークを低減できることにある。ここでは、低拡散性のｎ型不純物としてＡｓ+を例に挙げたが、これに限らず、Ｐ+よりも拡散性の小さいｎ型不純物であれば良い。
図３は、本発明による２回のＡｓ+のイオン注入によりエクステンション領域を形成した場合のＶｇ−Ｉｄ特性を、従来による１回のＡｓ+のイオン注入の場合との比較に基づいて示す特性図である。このように、２回のイオン注入を実行することにより、ＢＤ間リークが抑制されていることが判る。
以上説明した本発明による２回のイオン注入の優位性を踏まえ、当該イオン注入の具体的な適正注入条件を調べた結果を以下に示す。
図４は、本発明による２回のＡｓ+のイオン注入のうち、ＥHＤLイオン注入の条件を変えた場合のＩon−Ｉoff特性（図４（ａ））及びロールオフ特性（図４（ｂ））を示す特性図である。ここでは、ＥHＤLイオン注入において加速エネルギーを一定値（２０ｋｅＶ）とし、ドーズ量を増加させた。
このように、接合リークとロールオフ特性とはトレードオフの関係にあり、即ちドーズ量の増加により接合リークは減少する一方で、ロールオフ特性は劣化してＶthの低下を引き起こし、結果としてＩoffが増大してしまうことが判る。
上記の考察結果を踏まえ、本発明による２回のＡｓ+のイオン注入のうち、ＥHＤLイオン注入の条件（ドーズ量）とＩoffとの関係を図５に示す。
この結果から、接合リーク及びＩoffの双方を抑えることができるＥHＤLイオン注入の適正範囲は、ドーパントをＡｓ+とした場合で、加速エネルギーが２０ｋｅＶ以上３０ｋｅＶ以下、ドーズ量が１×１０13／ｃｍ2以上３×１０13／ｃｍ2以下である。
なお、ここでは２回のイオン注入によりエクステンション領域を形成する場合を例示したが、例えば３回以上のイオン注入を実行しても良い。例えば３回の場合、通常のＥLＤHイオン注入に加え、ＥHＤLイオン注入と、加速エネルギー及びドーズ量をＥLＤHイオン注入とＥHＤLイオン注入の中間値とする第３のイオン注入（ＥMＤMイオン注入）を行う。これにより、更になだらかに漸減する不純物濃度プロファイルのエクステンション領域が実現する。
−本発明の具体的な諸実施形態−
以下、本実施形態のＭＯＳトランジスタの概略構成をその製造方法と共に説明する。
（第１の実施形態）
図６及び図７は、第１の実施形態によるＭＯＳトランジスタの製造方法を工程順に示す概略断面図である。
先ず、図６（ａ）に示すように、シリコン半導体基板１１の素子分離領域に素子分離構造、ここでは素子分離領域に溝を形成し、絶縁材料で埋め込むＳＴＩ（Shallow Trench Isolation）法による素子分離構造１２を形成し、活性領域１３を画定する。その後、活性領域１３にｐ型不純物、ここではホウ素（Ｂ+）をイオン注入し、ｐウェル１４を形成し、更に閾値電圧（Ｖth）を制御するため、ｐウェル１４の表層にホウ素（Ｂ+）をイオン注入する。
続いて、図６（ｂ）に示すように、ｐウェル１４の表面に酸化法によりゲート絶縁膜１５を形成した後、ＣＶＤ法により多結晶シリコン膜を堆積し、この多結晶シリコン膜（及びゲート絶縁膜１５）をフォトリソグラフィー及びそれに続くドライエッチングにより加工して、ゲート電極１６をパターン形成する。
続いて、図６（ｃ）に示すように、２回のイオン注入により浅接合であるエクステンション領域１７を形成する。具体的には、ゲート電極１５をマスクとして、ゲート電極１５の両側における半導体基板１１の表層にリン（Ｐ+）よりも低拡散性のｎ型不純物、ここでは砒素（Ａｓ+）を、先ず高加速エネルギー、低ドーズ量でイオン注入する（ＥHＤLイオン注入）。更にＡｓ+をＥHＤLイオン注入よりも低加速エネルギー、高ドーズ量でイオン注入し（ＥLＤHイオン注入）、エクステンション領域１７を形成する。ここで、ＥHＤLイオン注入を加速エネルギー２０ｋｅＶ以上３０ｋｅＶ以下、ドーズ量１×１０13／ｃｍ2以上×１０13／ｃｍ2以下で傾斜角（各図中においてｔで示す）０°（基板面に垂直な方向）の注入条件で、ＥLＤHイオン注入を加速エネルギー０．５ｋｅＶ以上５ｋｅＶ以下、ドーズ量０．５×１０15／ｃｍ2以上２．５×１０15／ｃｍ2以下で傾斜角０°の注入条件でそれぞれ実行する。
続いて、同様にゲート電極１５をマスクとして、ｐ型不純物、ここではホウ素（Ｂ+）を加速エネルギー５ｋｅＶ以上１０ｋｅＶ以下、ドーズ量６×１０12／ｃｍ2以上１５×１０12／ｃｍ2以下、傾斜角２８°で４方向からイオン注入し、ポケット領域１８を形成する。その後、所定温度でアニール処理を実行してエクステンション領域１７のＡｓを活性化する。
続いて、図７（ａ）に示すように、ＣＶＤ法により半導体基板１１の全面にシリコン酸化膜を堆積し、このシリコン酸化膜の全面を異方性ドライエッチング（エッチバック）してゲート電極１６（及びゲート絶縁膜１５）の両側面のみにシリコン酸化膜を堆積し、サイドウォール１９を形成する。
続いて、図７（ｂ）に示すように、ゲート電極１６及びサイドウォール１９をマスクとして、半導体基板１１の表層にｎ型不純物、ここではリン（Ｐ+）をイオン注入し、エクステンション領域１７のゲート電極１６の下方に存する部分を残してエクステンション領域１７と重なる深接合であるソース／ドレイン２０を形成する。その後、所定温度でアニール処理を実行してソース／ドレイン２０のＡｓを活性化する。
続いて、いわゆるサリサイドプロセスによりシリサイド層、ここではＣｏＳｉ層２１をゲート電極、ソース／ドレイン２０の各表面に形成し、未反応のＣｏを除去する。しかる後、全面を覆う層間絶縁膜の形成、各種配線プロセス等を経て、ＭＯＳトランジスタを完成させる。
本実施形態によれば、閾値電圧（Ｖth）への影響を小さく抑えるもボディ−ドレイン間リークを低減し、スタンバイ電力を低下させて信頼性の高いＭＯＳトランジスタを実現することが可能となる。
（変形例）
ここで、本実施形態の変形例について説明する。ここでは、エクステンション領域を３回のイオン注入により形成する。
先ず、図６（ａ）の工程を経た後、図８に示すように、３回のイオン注入により浅接合であるエクステンション領域３１を形成する。具体的には、ゲート電極１５をマスクとして、ゲート電極１５の両側における半導体基板１１の表層にリン（Ｐ+）よりも低拡散性のｎ型不純物、ここでは砒素（Ａｓ+）を、先ず高加速エネルギー、低ドーズ量でイオン注入する（ＥHＤLイオン注入）。ＥHＤLイオン注入よりも低加速エネルギー及び高ドーズ量でイオン注入し（ＥMＤMイオン注入）、続いてＡｓ+をＥMＤMよりも低加速エネルギー及び高ドーズ量でイオン注入して（ＥLＤHイオン注入）、エクステンション領域３１を形成する。ここで、ＥHＤLイオン注入を加速エネルギー２０ｋｅＶ以上３０ｋｅＶ以下、ドーズ量１×１０13／ｃｍ2以上３×１０13／ｃｍ2以下で傾斜角０°の注入条件で、ＥMＤMイオン注入を加速エネルギー７ｋｅＶ以上１０ｋｅＶ以下、ドーズ量０．５×１０13／ｃｍ2以上１×１０13／ｃｍ2以下で傾斜角７°により４方向（４回）の注入条件で、ＥLＤHイオン注入を加速エネルギー０．５ｋｅＶ以上５ｋｅＶ以下、ドーズ量０．５×１０15／ｃｍ2以上２．５×１０15／ｃｍ2以下で傾斜角０°の注入条件でそれぞれ実行する。これにより、更になだらかに漸減する不純物濃度プロファイルのエクステンション領域３１が形成される。
そして、第１の実施形態と同様に、ポケット領域１８を形成し、所定温度でアニール処理を実行してエクステンション領域３１のＡｓを活性化した後、図６（ｃ），図７（ａ），（ｂ）の各工程を経て、ＭＯＳトランジスタを完成させる。
（第２の実施形態）
本実施形態では、第１の実施形態と同様にＭＯＳトランジスタを製造する一例を開示するが、ゲート電極をいわゆるノッチ形状とする点で相違する。
図９及び図１０は、第２の実施形態によるＭＯＳトランジスタの製造方法を工程順に示す概略断面図である。
先ず、図９（ａ）に示すように、シリコン半導体基板１１の素子分離領域に素子分離構造、ここでは素子分離領域に溝を形成し、絶縁材料で埋め込むＳＴＩ（Shallow Trench Isolation）法による素子分離構造１２を形成し、活性領域１３を画定する。その後、活性領域１３にｐ型不純物、ここではホウ素（Ｂ+）をイオン注入し、ｐウェル１４を形成し、更に閾値電圧（Ｖth）を制御するため、ｐウェル１４の表層にホウ素（Ｂ+）をイオン注入する。
続いて、図９（ｂ）に示すように、ｐウェル１４の表面に酸化法によりゲート絶縁膜１５を形成した後、ＣＶＤ法により多結晶シリコン膜を堆積し、この多結晶シリコン膜（及びゲート絶縁膜１５）をフォトリソグラフィー及びそれに続くドライエッチングにより加工して、ゲート電極１６をパターン形成する。
続いて、ゲート電極１６を覆うように、ＣＶＤ法により全面に薄いシリコン酸化膜２２及び薄いシリコン窒化膜２３を堆積し、エッチバックによりゲート電極１６の両側面のみにシリコン酸化膜２２及びシリコン窒化膜２３を形成する。そして、ウェットエッチングによりゲート電極１６下部のシリコン酸化膜２２及びシリコン窒化膜２３を除去して薄いサイドウォール２４を形成し、このサイドウォール２４によりゲート電極１６をノッチ形状とする。
続いて、図９（ｃ）に示すように、２回のイオン注入により浅接合であるエクステンション領域１７を形成する。具体的には、ゲート電極１５及びサイドウォール２４をマスクとして、半導体基板１１の表層にリン（Ｐ+）よりも低拡散性のｎ型不純物、ここでは砒素（Ａｓ+）を、先ず高加速エネルギー、低ドーズ量でイオン注入する（ＥHＤLイオン注入）。更にＡｓ+をＥHＤLイオン注入よりも低加速エネルギー、高ドーズ量でイオン注入し（ＥLＤHイオン注入）、エクステンション領域１７を形成する。ここで、ＥHＤLイオン注入を加速エネルギー２０ｋｅＶ以上３０ｋｅＶ以下、ドーズ量１×１０13／ｃｍ2以上３×１０13／ｃｍ2以下で傾斜角０°（前記垂直方向）の注入条件で、ＥLＤHイオン注入を加速エネルギー０．５ｋｅＶ以上５ｋｅＶ以下、ドーズ量０．５×１０15／ｃｍ2以上２．５×１０15／ｃｍ2以下で傾斜角０°の注入条件でそれぞれ実行する。
続いて、同様にゲート電極１５及びサイドウォール２４をマスクとして、ｐ型不純物、ここではホウ素（Ｂ+）を加速エネルギー７ｋｅＶ以上１０ｋｅＶ以下、ドーズ量６×１０12／ｃｍ2以上１５×１０12／ｃｍ2以下、傾斜角２８°で４方向からイオン注入し、ポケット領域１８を形成する。その後、所定温度でアニール処理を実行してエクステンション領域１７のＡｓを活性化する。
続いて、図１０（ａ）に示すように、ＣＶＤ法により半導体基板１１の全面にシリコン酸化膜を堆積し、このシリコン酸化膜の全面を異方性ドライエッチング（エッチバック）してゲート電極１６（及びゲート絶縁膜１５）の両側面のみにサイドウォール２４を介してシリコン酸化膜を堆積し、サイドウォール１９を形成する。
続いて、図１０（ｂ）に示すように、ゲート電極１６及びサイドウォール１９をマスクとして、半導体基板１１の表層にｎ型不純物、ここではリン（Ｐ+）をイオン注入し、エクステンション領域１７のゲート電極１６の下方に存する部分を残してエクステンション領域１７と重なる深接合であるソース／ドレイン２０を形成する。その後、所定温度でアニール処理を実行してソース／ドレイン２０のＡｓを活性化する。
続いて、いわゆるサリサイドプロセスによりシリサイド層、ここではＣｏＳｉ層２１をゲート電極、ソース／ドレイン２０の各表面に形成し、未反応のＣｏを除去する。しかる後、全面を覆う層間絶縁膜の形成、各種配線プロセス等を経て、ＭＯＳトランジスタを完成させる。
本実施形態によれば、閾値電圧（Ｖth）への影響を小さく抑えるもボディ−ドレイン間リークを低減し、スタンバイ電力を低下させて信頼性の高いＭＯＳトランジスタを実現することが可能となる。
本発明により形成されるエクステンション領域の不純物濃度プロファイルを従来例との比較に基づいて示す特性図である。 ゲート電極をマスクとしてＡｓ+のイオン注入により形成されるエクステンション領域の様子を示す概略断面図である。 本発明による２回のＡｓ+のイオン注入によりエクステンション領域を形成した場合のＶｇ−Ｉｄ特性を、従来による１回のＡｓ+のイオン注入の場合との比較に基づいて示す特性図である。 本発明による２回のＡｓ+のイオン注入のうち、ＥHＤLイオン注入の条件を変えた場合のＩon−Ｉoff特性及びロールオフ特性を示す特性図である。 本発明による２回のＡｓ+のイオン注入のうち、ＥHＤLイオン注入の条件（ドーズ量）とＩoffとの関係を示す特性図である。 第１の実施形態によるＭＯＳトランジスタの製造方法を工程順に示す概略断面図である。 図６に続き、第１の実施形態によるＭＯＳトランジスタの製造方法を工程順に示す概略断面図である。 第１の実施形態によるＭＯＳトランジスタの製造方法の変形例の主要工程のみを示す概略断面図である。 第２の実施形態によるＭＯＳトランジスタの製造方法を工程順に示す概略断面図である。 図９に続き、第２の実施形態によるＭＯＳトランジスタの製造方法を工程順に示す概略断面図である。 トランジスタのＩoffを構成する電流成分を説明するための概略断面図である。 ポケット領域形成のためのイオン注入のドーズ量を上げてゆくときのトランジスタのＶｇ−Ｉｄ特性の変化を示す特性図である。 チャネル（ポケット領域の）ドーズ量とトランジスタのＩoffの関係を示す特性図である。
符号の説明
１，１７，３１ エクステンション領域
２ Ａｓの漸減領域
３，１６ ゲート電極
１１ シリコン半導体基板
１２ 素子分離構造
１３ 活性領域
１４ ｐウェル
１５ ゲート絶縁膜
１８ ポケット領域
１９，２４ サイドウォール
２０ ソース／ドレイン
２１ ＣｏＳｉ層
２３ シリコン酸化膜
２４ シリコン窒化膜

Claims (10)

  1. 半導体領域上にゲートをパターン形成する工程と、
    前記ゲートをマスクとして、前記半導体領域の表層にリンよりも低拡散性のｎ型不純物を導入し、第１の接合を形成する工程と、
    少なくとも前記ゲートをマスクとして、前記半導体領域の表層にｎ型不純物を導入し、前記第１の接合よりも深く、前記第１の接合の前記ゲートの下方に存する部分を残して前記第１の接合と重なる第２の接合を形成する工程と
    を含み、
    前記第１の接合を形成する工程は、少なくとも、第１の加速エネルギー及び第１のドーズ量で行う第１のイオン注入と、前記第１の加速エネルギーよりも高い第２の加速エネルギー及び前記第１のドーズ量よりも低い第２のドーズ量で行う第２のイオン注入とを含むことを特徴とする半導体装置の製造方法。
  2. 前記第１の接合を形成する工程においては、前記低拡散性のｎ型不純物として砒素を用いることを特徴とする請求項１に記載の半導体装置の製造方法。
  3. 前記第１の接合を形成する工程は、前記第１及び第２のイオン注入に加え、第３のドーズ量及び第３の加速エネルギーで行う第３のイオン注入を含むことを特徴とする請求項１又は２に記載の半導体装置の製造方法。
  4. 前記ゲートの両側面にサイドウォールを形成する工程を更に含み、
    前記第２の接合を形成する工程は、前記ゲート及び前記サイドウォールをマスクとして実行されることを特徴とする請求項１〜３のいずれか１項に記載の半導体装置の製造方法。
  5. 前記ゲートをノッチ形状に加工する工程を更に含み、
    前記第１の接合を形成する工程は、前記ノッチ形状の前記ゲートをマスクとして実行されることを特徴とする請求項１〜４のいずれか１項に記載の半導体装置の製造方法。
  6. 前記ゲートをマスクとして、前記半導体領域の表層にｐ型不純物を導入する工程を更に含むことを特徴とする請求項１〜５のいずれか１項に記載の半導体装置の製造方法。
  7. 前記第２のイオン注入を、加速エネルギーが２０ｋｅＶ以上３０ｋｅＶ以下、ドーズ量が１×１０13／ｃｍ2以上３×１０13／ｃｍ2以下の範囲内の値で行うことを特徴とする請求項１〜６のいずれか１項に記載の半導体装置の製造方法。
  8. ゲート、ソース及びドレインを有する半導体装置であって、
    前記ソース及びドレインは、リンよりも低拡散性のｎ型不純物が導入されてなり、第１の接合と、前記第１の接合よりも深く、前記第１の接合の前記ゲートの下方に存する部分を残して前記第１の接合と重なる第２の接合とを含み形成されており、
    前記第１の接合は、その下部における前記低拡散性のｎ型不純物濃度の漸減領域が、前記ゲート端から内側では当該ゲート端に近づくほど幅広となり、前記ゲート端から外側では略一定幅となるように形成されていることを特徴とする半導体装置。
  9. 前記低拡散性のｎ型不純物が砒素であることを特徴とする請求項８に記載の半導体装置。
  10. 前記ソース及びドレインと少なくとも一部重なるように形成されてなるｐ型不純物領域を更に含むことを特徴とする請求項８又は９に記載の半導体装置。
JP2003367930A 2003-10-28 2003-10-28 半導体装置の製造方法 Expired - Fee Related JP4178240B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2003367930A JP4178240B2 (ja) 2003-10-28 2003-10-28 半導体装置の製造方法
US10/806,247 US7235470B2 (en) 2003-10-28 2004-03-23 Semiconductor device and manufacturing method thereof
TW093108864A TWI253099B (en) 2003-10-28 2004-03-31 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003367930A JP4178240B2 (ja) 2003-10-28 2003-10-28 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2005136000A true JP2005136000A (ja) 2005-05-26
JP4178240B2 JP4178240B2 (ja) 2008-11-12

Family

ID=34510320

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003367930A Expired - Fee Related JP4178240B2 (ja) 2003-10-28 2003-10-28 半導体装置の製造方法

Country Status (3)

Country Link
US (1) US7235470B2 (ja)
JP (1) JP4178240B2 (ja)
TW (1) TWI253099B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013527607A (ja) * 2010-04-29 2013-06-27 クアルコム，インコーポレイテッド 向上したデバイス特性を有するネイティブデバイスおよび製造方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101920320B (zh) * 2009-06-17 2012-04-11 上海重矿连铸技术工程有限公司 直接驱动结晶器振动发生装置

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6445166A (en) * 1987-08-14 1989-02-17 Toshiba Corp Manufacture of semiconductor device
US5172200A (en) 1990-01-12 1992-12-15 Mitsubishi Denki Kabushiki Kaisha MOS memory device having a LDD structure and a visor-like insulating layer
IL99411A (en) 1990-09-08 1996-01-19 Eberle Medizintech Elemente Anus implant of a single tooth with torsional delay
JP3036565B2 (ja) * 1992-08-28 2000-04-24 日本電気株式会社 不揮発性半導体記憶装置の製造方法
EP0595484A1 (en) 1992-10-22 1994-05-04 National Semiconductor Corporation NMOS LDD PMOS HALO IC process for CMOS transistors
US5776811A (en) * 1995-06-07 1998-07-07 Advanced Micro Devices, Inc. Simplified process for fabricating flash eeprom cells
US5932917A (en) * 1996-04-19 1999-08-03 Nippon Steel Corporation Input protective circuit having a diffusion resistance layer
US5793090A (en) 1997-01-10 1998-08-11 Advanced Micro Devices, Inc. Integrated circuit having multiple LDD and/or source/drain implant steps to enhance circuit performance
US5851893A (en) * 1997-07-18 1998-12-22 Advanced Micro Devices, Inc. Method of making transistor having a gate dielectric which is substantially resistant to drain-side hot carrier injection
TW437099B (en) * 1997-09-26 2001-05-28 Matsushita Electronics Corp Non-volatile semiconductor memory device and the manufacturing method thereof
US6255165B1 (en) * 1999-10-18 2001-07-03 Advanced Micro Devices, Inc. Nitride plug to reduce gate edge lifting
US6297098B1 (en) * 1999-11-01 2001-10-02 Taiwan Semiconductor Manufacturing Company Tilt-angle ion implant to improve junction breakdown in flash memory application
US6238978B1 (en) * 1999-11-05 2001-05-29 Advanced Micro Devices, Inc Use of etch to blunt gate corners
JP2001291861A (ja) * 2000-04-05 2001-10-19 Nec Corp Ｍｏｓトランジスタ、トランジスタ製造方法
US6380044B1 (en) * 2000-04-12 2002-04-30 Ultratech Stepper, Inc. High-speed semiconductor transistor and selective absorption process forming same
US6875668B2 (en) * 2000-11-03 2005-04-05 Advanced Micro Devices, Inc. Notched gate structure fabrication
JP3669919B2 (ja) * 2000-12-04 2005-07-13 シャープ株式会社 半導体装置の製造方法
US6509219B2 (en) * 2001-03-19 2003-01-21 International Business Machines Corporation Fabrication of notched gates by passivating partially etched gate sidewalls and then using an isotropic etch
US6506650B1 (en) * 2001-04-27 2003-01-14 Advanced Micro Devices, Inc. Method of fabrication based on solid-phase epitaxy for a MOSFET transistor with a controlled dopant profile
US6503844B2 (en) * 2001-06-06 2003-01-07 Infineon Technologies, Ag Notched gate configuration for high performance integrated circuits
JP5060002B2 (ja) 2001-07-12 2012-10-31 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US6649460B2 (en) * 2001-10-25 2003-11-18 International Business Machines Corporation Fabricating a substantially self-aligned MOSFET

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013527607A (ja) * 2010-04-29 2013-06-27 クアルコム，インコーポレイテッド 向上したデバイス特性を有するネイティブデバイスおよび製造方法
US9136382B2 (en) 2010-04-29 2015-09-15 Qualcomm Incorporated Native devices having improved device characteristics and methods for fabrication

Also Published As

Publication number Publication date
US7235470B2 (en) 2007-06-26
TW200515468A (en) 2005-05-01
JP4178240B2 (ja) 2008-11-12
TWI253099B (en) 2006-04-11
US20050087819A1 (en) 2005-04-28

Similar Documents

Publication Publication Date Title
US7592241B2 (en) Semiconductor device having well with peak impurity concentrations and method for fabricating the same
KR100459872B1 (ko) 트렌치 게이트를 갖는 매몰 채널형 트랜지스터 및 그제조방법
US7804107B1 (en) Thyristor semiconductor device and method of manufacture
JP2004241755A (ja) 半導体装置
US8329539B2 (en) Semiconductor device having recessed gate electrode and method of fabricating the same
US6709939B2 (en) Method for fabricating semiconductor device
JP2005033098A (ja) 半導体装置及びその製造方法
JP2005136351A (ja) 半導体装置及びその製造方法
KR101762080B1 (ko) 반도체 장치
JP2009181978A (ja) 半導体装置およびその製造方法
US7521311B2 (en) Semiconductor device and method for fabricating the same
US6207482B1 (en) Integration method for deep sub-micron dual gate transistor design
US6562686B2 (en) Method for fabricating semiconductor device
US6586296B1 (en) Method of doping wells, channels, and gates of dual gate CMOS technology with reduced number of masks
JPH11150270A (ja) トランジスターの特性を改善するための半導体装置製造方法
JP4535669B2 (ja) 半導体装置の製造方法
US20070105295A1 (en) Method for forming lightly-doped-drain metal-oxide-semiconductor (LDD MOS) device
KR20180130434A (ko) 반도체 장치의 제조 방법
JP4178240B2 (ja) 半導体装置の製造方法
US20080160710A1 (en) Method of fabricating mosfet device
JP2007288051A (ja) 半導体装置及びその製造方法
JPH1012870A (ja) 半導体装置及びその製造方法
JP2005259945A (ja) 半導体装置の製造方法及び半導体装置
JP2005026661A (ja) リフレッシュタイムを改善させた半導体素子の製造方法
JP2004186359A (ja) 半導体集積回路装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050413

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070427

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070508

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070706

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071106

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080107

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080415

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080515

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20080623

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080715

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20080731

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080731

R150 Certificate of patent or registration of utility model

Ref document number: 4178240

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110905

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110905

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110905

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120905

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120905

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130905

Year of fee payment: 5

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees