CN102903645B - 平面式半导体元件及其制作方法 - Google Patents
平面式半导体元件及其制作方法 Download PDFInfo
- Publication number
- CN102903645B CN102903645B CN201210013159.8A CN201210013159A CN102903645B CN 102903645 B CN102903645 B CN 102903645B CN 201210013159 A CN201210013159 A CN 201210013159A CN 102903645 B CN102903645 B CN 102903645B
- Authority
- CN
- China
- Prior art keywords
- semiconductor element
- insulating barrier
- plane type
- type semiconductor
- lead areas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 97
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- 238000000034 method Methods 0.000 claims abstract description 25
- 230000004888 barrier function Effects 0.000 claims description 56
- 238000003466 welding Methods 0.000 claims description 31
- 238000009413 insulation Methods 0.000 claims description 23
- 238000005520 cutting process Methods 0.000 claims description 17
- 238000007493 shaping process Methods 0.000 claims description 15
- 235000012431 wafers Nutrition 0.000 description 19
- 238000010586 diagram Methods 0.000 description 7
- 238000005538 encapsulation Methods 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 6
- 238000002360 preparation method Methods 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000001035 drying Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229920000620 organic polymer Polymers 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 238000004321 preservation Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 239000004411 aluminium Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 238000007711 solidification Methods 0.000 description 1
- 230000008023 solidification Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 238000000427 thin-film deposition Methods 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Wire Bonding (AREA)
Abstract
一种平面式半导体元件及其制作方法，该平面式半导体元件包括：一由一晶圆所切割的半导体元件，其具有上表面、下表面及多个设于该上、下表面之间的侧面，上表面上具有多个引线区域；一覆盖于该半导体元件的绝缘结构，绝缘结构包括一成型于该上表面上的第一绝缘层、一成型于该下表面上的第二绝缘层及一成型于这些侧面上的第三绝缘层，引线区域裸露于该第一绝缘层；一对应地设于每一该引线区域上的导电焊垫；以及一分别设于半导体元件的两端的端电极，端电极导接于该导电焊垫。本发明的平面式半导体元件可被绝缘结构所完整包覆，故可有效提高元件的可靠度。此外，该平面式半导体元件可提供多个方向的焊接位置，故可提高焊接作业的效率。
Description
技术领域
本发明涉及一种半导体元件及其制作方法，尤指一种平面式半导体元件及其制作方法。
背景技术
随着半导体制程技术能力不断向上提升，半导体芯片的功能日益强大，以致半导体芯片信号的传输量逐渐增加，芯片的脚数也随之增加；进而使封装技术必须随着技术的演进而不断提升。半导体封装提供集成电路保护、散热、及电路导通等功能，已知技术除高阶封装技术，如球栅阵列封装(Ball Grid Array，BGA)、覆晶封装(Flip-Chip，FC)、及多芯片模块(Multi Chip Module，MCM)，最常用的还是导线架封装方式，其主要通过黏晶(Die Attachment)、打线(Wired Bond)、封装(Molding)、及印字(Marking)等制程将元件进行封装。
传统采用导线架封装，利用黏晶、焊线、及封装制程等会衍生出相关问题，例如封装制程繁琐复杂且耗费时间，造成成本提高等等。
发明内容
本发明的目的之一，在于提供一种平面式半导体元件及其制作方法，所制成的平面式半导体元件可被绝缘结构完整包覆，以提供该元件较佳的保护性；且所制成的平面式半导体元件在各个面向上形成端电极等具有导电性及可焊接性的结构，故可以直接将成品焊接固定于电路板等外部装置上。
本发明实施例提供一种平面式半导体元件的制作方法，包含以下步骤：
步骤一：提供一晶圆，该晶圆上具有多个半导体元件，且该晶圆的上表面上具有多个对应这些半导体元件的引线区域；
步骤二：进行一第一绝缘覆盖步骤，以于该晶圆的上、下表面分别成型一第一绝缘层及一第二绝缘层，其中这些引线区域裸露于该第一绝缘层；
步骤三：成型一导电焊垫于每一该引线区域上；
步骤四：进行一切割步骤，以切割出单一的半导体元件；
步骤五：进行一第二绝缘覆盖步骤，以成型一第三绝缘层于每一个切割后的半导体元件的侧面；
步骤六：分别成型一端电极于每一个切割后的半导体元件的两端，该端电极导接于该导电焊垫。
本发明实施例提供一种平面式半导体元件，包括：一由一晶圆所切割的半导体元件，其具有上表面、下表面及多个设于该上、下表面之间的侧面，该上表面上具有多个引线区域；一覆盖于该半导体元件的绝缘结构，该绝缘结构包括一成型于该上表面上的第一绝缘层、一成型于该下表面上的第二绝缘层及一成型于这些侧面上的第三绝缘层，其中这些引线区域裸露于该第一绝缘层；一对应地设于每一该引线区域上的导电焊垫；以及一分别设于该半导体元件的两端的端电极，该端电极导接于该导电焊垫。
本发明具有以下有益的效果：本发明的平面式半导体元件可被绝缘结构所完整包覆，故可有效提高元件的可靠度。此外，本发明所制作的平面式半导体元件可提供多个方向的焊接位置，故可提高焊接作业的效率。
为使能更进一步了解本发明的特征及技术内容，请参阅以下有关本发明的详细说明与附图，然而所附图式仅提供参考与说明用，并非用来对本发明加以限制者。
附图说明
图1显示本发明之第一、第二绝缘层成型于晶圆上的分解图。
图1A显示本发明的第一、第二绝缘层成型于晶圆上的示意图。
图2显示本发明的成型导电焊垫的示意图。
图3显示本发明的切割形成单一半导体元件的示意图。
图3A显示本发明的切割形成单一半导体元件的立体图。
图4显示本发明的形成第三绝缘层的示意图。
图5显示本发明的形成电极层的示意图。
图6显示本发明的形成连接层并形成平面式半导体元件的示意图。
图7显示本发明的平面式半导体元件的制作方法的流程图。
【主要元件符号说明】
10 晶圆
101 引线区域
102 上表面
103 下表面
104 侧面
11A 第一绝缘层
111 穿孔
11B 第二绝缘层
11C 第三绝缘层
12 导电焊垫
13 电极层
14 连接层
2’半导体元件
2 平面式半导体元件
S101～S113 制程步骤
具体实施方式
本发明提出一种平面式半导体元件及其制作方法，本发明所提出的平面式半导体元件可不具方向性地与电路板进行电性连接，且不需通过打线等方式，故可简化后续连接制程的复杂度。
请参考图7，本发明所提出的平面式半导体元件的制作方法包括以下步骤。请配合图1，步骤S101：提供一晶圆10，而晶圆10可根据后续制程或应用的需求而成型有多个半导体元件2’，例如图1所示，晶圆10上可依照半导体制程，如微影、薄膜沉积、蚀刻、掺杂等制作出三个半导体元件2’，而所述的半导体元件2’在经过下文的步骤后即可完成本发明的平面式半导体元件。另外，请配合图1A，晶圆10的上表面102上具有多个对应半导体元件2’的引线区域101，在本具体实施例中，每一个半导体元件2’会在晶圆10的上表面102上成型有引线区域101，所述的引线区域101可为电性连接点、电路接点等等，其目的在于将半导体元件2’的电路向外部连接的效果，且引线区域101的位置可为相互对齐、相互错置或其他排列方式。
值得说明的是，为了简化说明，本发明将晶圆10与半导体元件2’在纵向上视为相同的结构，故晶圆10的上、下表面102、103会在以下的步骤中直接被引用为半导体元件2’的上、下表面102、103。
接下来，请复参考图1、图1A；步骤S103：进行一第一绝缘覆盖步骤，在晶圆10的上、下表面102、103分别成型一第一绝缘层11A及一第二绝缘层11B，其中引线区域101裸露于该第一绝缘层11A。在本具体实施例中，是将有机高分子涂料、氧化硅或多晶硅涂布于晶圆10的上、下表面102、103而形成所述的第一绝缘层11A及第二绝缘层11B，但不以上述为限，第一绝缘层11A及第二绝缘层11B的厚度约介于1至50μm，以达到保护半导体元件2’的效果。优选地，第一绝缘层11A上具有多个对应引线区域101的穿孔111，引线区域101通过穿孔111而裸露于第一绝缘层11A，以避免电性连接的部分被第一绝缘层11A所遮断。
接下来，请参考图2；步骤S105：成型导电焊垫12于每一引线区域101上。在本具体实施例中，成型导电金属如铜、镍/金、铝、钛/钨等等于引线区域101上，以利于后续的电性导接的步骤。换言之，通过第一绝缘层11A上的穿孔111，导电焊垫12可接触于引线区域101。而为了简化说明，图2仅绘制出两个导电焊垫12，其用于分别代表半导体元件2’的不同极性(正极或负极)的连接位置。
接着，请参考图3、图3A；步骤S107：进行一切割步骤，以切割出单一的半导体元件2’。在本具体实施例中，利用钻石刀、激光等切割工具沿着晶圆10上所事先规划好的切割道进行切割作业；而经过切割之后，所形成的单一的半导体元件2’则出现多个侧面104，如图3A所示，每一个切割后的半导体元件2’具有四个设于该晶圆10的上、下表面102、103(也可称做半导体元件2’的上、下表面102、103)之间的侧面104，如前侧面、后侧面、左侧面及右侧面，且上、下表面102、103被第一绝缘层11A及第二绝缘层11B所覆盖，而侧面104则裸露于外，故下一步骤则是需将裸露的侧面104加以覆盖而被完整保护。
请参考图4；步骤S109：进行一第二绝缘覆盖步骤，以成型一第三绝缘层11C于每一个切割后的半导体元件2’的侧面104。在此步骤中，同样利用有机高分子涂料、氧化硅或多晶硅等材料在侧面104上形成第三绝缘层11C。在本具体实施例中，可利用夹具(也可称为“治具”)(图未示)遮蔽半导体元件2’的上表面102的导电焊垫12，以避免导电焊垫12受到第二绝缘覆盖步骤的影响，并将夹具与半导体元件2’一并置入镀膜设备中，以进行第二绝缘覆盖步骤，使四个所裸露的侧面104上覆盖有第三绝缘层11C。
在前述的第二绝缘覆盖步骤之后，将半导体元件2’自夹具上取下，即可得到全面被完整包覆的半导体元件2’(除了裸露的导电焊垫12之外)，换言之，第一绝缘层11A、第二绝缘层11B及第三绝缘层11C可构成一绝缘结构，其可将半导体元件2’进行全面性的完整保护。
接下来的步骤在于成型导接于导电焊垫12的端电极，以利于半导体元件2’与电路板等外部装置进行电性连接。成型端电极的步骤可包括：
请参考图5；步骤S111：成型一电极层13导接于导电焊垫12。如图所示，由于两个导电焊垫12分别代表半导体元件2’的不同极性，故在本步骤中成型两个电极层13以对应所述的正极、负极的导电焊垫12。而以其中之一的导电焊垫12进行说明，将银胶或铜胶沾附于半导体元件2’的端面(即上、下表面102、103与侧面104)的绝缘结构，并经干燥(drying)制程、固化(curing)制程或烧附(firing)处理，以形成上述的电极层13，换言之，电极层13由上表面102经由侧面104而延伸至下表面103，并包覆性地接触于导电焊垫12，以形成对外的导接路径。
接着，请参考图6；步骤S113：成型一连接层14覆盖于该电极层13。在本具体实施例中，连接层14以电镀方法成型，例如电镀镍或锡等组成于电极层13上，且连接层14具有可焊接性而形成一焊接界面，以提高该两端电极的可焊接性，因此，操作者可将所制成的平面式半导体元件2以焊接方式连接于电路板等外部装置上的电子电路。
值得说明的是，由电极层13与连接层14所构成的端电极在结构上可由上表面102经由部分的侧面104延伸至下表面103，且端电极优选地成型于前侧面、后侧面、左侧面及右侧面上，故本发明的平面式半导体元件2在焊接、组装时就不必考虑方向性，因每一个面向均可与电路板等外部装置进行连接，故可以大幅简化后续的连接作业。具体而言，若将具有导电焊垫12的上表面102界定为一导接面，其他表面则为非导接面，本发明的方法可在导接面与非导接面上同时成型端电极，故使半导体元件2在导接面或非导接面上均可直接与电路板等外部装置进行连接作业。
综上所述，通过上述方法，本发明可制作出一种具有良好覆盖结构及可焊接结构的平面式半导体元件2，其包括半导体元件2’、一覆盖于半导体元件2’的绝缘结构、导电焊垫12及端电极。半导体元件2’具有上表面102、下表面103及多个设于该上、下表面102、103之间的侧面104，上表面102上具有多个引线区域101；绝缘结构包括一成型于上表面102上的第一绝缘层11A、一成型于下表面103上的第二绝缘层11B及一成型于这些侧面104上的第三绝缘层11C，其中引线区域101裸露于该第一绝缘层11A；导电焊垫12设于引线区域101上，端电极则导接于该导电焊垫12，并形成向外连接的路径。
此外，本发明的平面式半导体元件2的长宽高尺寸可为0.6mm×0.3mm×0.5mm、1.0mm×0.5mm×0.5mm、或1.6mm×0.8mm×0.5mm等，但不以上述为限；举例而言，本发明的平面式半导体元件2的最大长宽高尺寸为1.6mm×0.8mm×0.5mm。
综上所述，本发明至少具有以下优点：
1、本发明提出一种绝缘覆盖制程，使半导体元件上形成具备焊接接口的端电极，以用于与其他电路基板进行电性连接，而省略传统的导线架封装制程(例如利用黏晶、焊线、封装等步骤)，即可将元件固接于电路板上，进而降低制程的难度。另外，本发明的平面式半导体元件可在任意方向上进行连接，故操作者或自动化设备不需调整元件的方位即可进行焊接，也进一步提高焊接作业的效率。
2、本制程利用绝缘结构以保护平面式半导体元件不受环境条件，如水气、或灰尘等其他异物影响，以提高元件的可靠度。
以上所述仅为本发明的优选可行实施例，非因此局限本发明的专利范围，故举凡运用本发明说明书及图示内容所为的等效技术变化，均包含于本发明的范围内。
Claims (8)
1.一种平面式半导体元件的制作方法，其特征在于，所述制作方法包含以下步骤：
提供一晶圆，所述晶圆上具有多个半导体元件，且所述晶圆的上表面上具有多个对应所述半导体元件的引线区域；
进行一第一绝缘覆盖步骤，以于所述晶圆的上表面、下表面分别成型一第一绝缘层及一第二绝缘层，其中所述引线区域裸露于所述第一绝缘层；
在每一所述引线区域上成型一导电焊垫；
进行一切割步骤，以切割出单一的半导体元件；
进行一第二绝缘覆盖步骤，以在每一个切割后的半导体元件的侧面成型一第三绝缘层；以及
在每一个切割后的半导体元件的两端分别成型一端电极，所述端电极导接于所述导电焊垫；
所述端电极包括一导接于所述导电焊垫的电极层及一覆盖于所述电极层的连接层；
所述电极层及所述连接层从所述半导体元件的所述上表面经由所述侧面而延伸至所述下表面，且包覆于所述上表面上的所述第一绝缘层、所述下表面上的所述第二绝缘层及所述侧面上的所述第三绝缘层的外侧。
2.根据权利要求1所述的平面式半导体元件的制作方法，其特征在于，在进行所述第一绝缘覆盖步骤的步骤中，所述第一绝缘层上具有多个对应所述引线区域的穿孔，所述引线区域通过所述穿孔裸露于所述第一绝缘层。
3.根据权利要求1所述的平面式半导体元件的制作方法，其特征在于，在进行所述切割步骤的步骤后，每一个切割后的半导体元件具有四个设于所述晶圆的上表面与下表面之间的所述侧面。
4.根据权利要求3所述的平面式半导体元件的制作方法，其特征在于，在进行所述第二绝缘覆盖步骤的步骤中将所述第三绝缘层覆盖于四个所述侧面。
5.一种平面式半导体元件，其特征在于，所述平面式半导体元件包括：
一由一晶圆所切割的半导体元件，其具有上表面、下表面及多个设于所述上表面与下表面之间的侧面，所述上表面上具有多个引线区域；
一覆盖于所述半导体元件的绝缘结构，所述绝缘结构包括一成型于所述上表面上的第一绝缘层、一成型于所述下表面上的第二绝缘层及一成型于所述侧面上的第三绝缘层，其中所述引线区域裸露于所述第一绝缘层；
对应地设于每一所述引线区域上的导电焊垫；以及
分别设于所述半导体元件的两端的端电极，所述端电极导接于所述导电焊垫；
所述端电极包括一导接于所述导电焊垫的电极层及一覆盖于所述电极层的连接层；
所述电极层及所述连接层从所述半导体元件的所述上表面经由所述侧面而延伸至所述下表面，且包覆于所述上表面上的所述第一绝缘层、所述下表面上的所述第二绝缘层及所述侧面上的所述第三绝缘层的外侧。
6.根据权利要求5所述的平面式半导体元件，其特征在于，所述第一绝缘层上具有多个对应所述引线区域的穿孔，所述引线区域通过所述穿孔裸露于所述第一绝缘层并与所述导电焊垫相接触。
7.根据权利要求5所述的平面式半导体元件，其特征在于，所述端电极由所述上表面经由部分的所述侧面延伸至所述下表面。
8.根据权利要求5所述的平面式半导体元件，其特征在于，所述半导体元件的最大的长宽高尺寸为1.6mm×0.8mm×0.5mm。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW100126626A TWI509678B (zh) | 2011-07-27 | 2011-07-27 | 平面式半導體元件及其製作方法 |
| TW100126626 | 2011-07-27 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102903645A CN102903645A (zh) | 2013-01-30 |
| CN102903645B true CN102903645B (zh) | 2015-04-22 |
Family
ID=47575828
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210013159.8A Active CN102903645B (zh) | 2011-07-27 | 2012-01-16 | 平面式半导体元件及其制作方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN102903645B (zh) |
| TW (1) | TWI509678B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI692995B (zh) * | 2018-01-19 | 2020-05-01 | 銓威技研股份有限公司 | 印刷電路板基板及其製法 |
| TWI686107B (zh) * | 2018-06-15 | 2020-02-21 | 佳邦科技股份有限公司 | 封裝元件及其製作方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1523645A (zh) * | 2003-02-18 | 2004-08-25 | ��ʽ���������Ƽ� | 半导体器件 |
| CN1758430A (zh) * | 2004-09-10 | 2006-04-12 | 株式会社东芝 | 半导体器件和半导体器件的制造方法 |
| CN102097406A (zh) * | 2009-12-11 | 2011-06-15 | 佳邦科技股份有限公司 | 单一晶粒尺寸半导体元件封装绝缘批覆结构及批覆方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3651346B2 (ja) * | 2000-03-06 | 2005-05-25 | カシオ計算機株式会社 | 半導体装置およびその製造方法 |
| JP3929966B2 (ja) * | 2003-11-25 | 2007-06-13 | 新光電気工業株式会社 | 半導体装置及びその製造方法 |
| TWI249208B (en) * | 2004-12-21 | 2006-02-11 | Advanced Semiconductor Eng | Wafer level packaging process and wafer level chip scale package structure |
| JP4934053B2 (ja) * | 2005-12-09 | 2012-05-16 | スパンション エルエルシー | 半導体装置およびその製造方法 |
| TWI389270B (zh) * | 2008-07-14 | 2013-03-11 | Inpaq Technology Co Ltd | 單一晶粒尺寸半導體元件絕緣被覆結構及其製程 |
| EP2325882A4 (en) * | 2008-09-18 | 2017-01-04 | The University of Tokyo | Method for manufacturing semiconductor device |
-
2011
- 2011-07-27 TW TW100126626A patent/TWI509678B/zh active
-
2012
- 2012-01-16 CN CN201210013159.8A patent/CN102903645B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1523645A (zh) * | 2003-02-18 | 2004-08-25 | ��ʽ���������Ƽ� | 半导体器件 |
| CN1758430A (zh) * | 2004-09-10 | 2006-04-12 | 株式会社东芝 | 半导体器件和半导体器件的制造方法 |
| CN102097406A (zh) * | 2009-12-11 | 2011-06-15 | 佳邦科技股份有限公司 | 单一晶粒尺寸半导体元件封装绝缘批覆结构及批覆方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102903645A (zh) | 2013-01-30 |
| TW201306107A (zh) | 2013-02-01 |
| TWI509678B (zh) | 2015-11-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105990265B (zh) | 功率转换电路的封装模块及其制造方法 | |
| CN101252096B (zh) | 芯片封装结构以及其制作方法 | |
| JP6028592B2 (ja) | 半導体装置 | |
| CN102280433B (zh) | 晶圆级芯片尺寸封装结构及其封装方法 | |
| US10790258B2 (en) | Electronic device and mounting structure of the same | |
| CN103681607A (zh) | 半导体器件及其制作方法 | |
| KR20170086828A (ko) | 메탈범프를 이용한 클립 본딩 반도체 칩 패키지 | |
| US9640506B2 (en) | Method for manufacturing electronic devices | |
| US7839003B2 (en) | Semiconductor device including a coupling conductor having a concave and convex | |
| WO2017071418A1 (zh) | 半导体器件及其制造方法 | |
| CN104701272B (zh) | 一种芯片封装组件及其制造方法 | |
| CN101355066A (zh) | 封装结构及其制造方法 | |
| CN102903645B (zh) | 平面式半导体元件及其制作方法 | |
| CN102315135A (zh) | 芯片封装及其制作工艺 | |
| CN102222627B (zh) | 具有晶圆尺寸贴片的封装方法 | |
| US7768104B2 (en) | Apparatus and method for series connection of two die or chips in single electronics package | |
| US9590126B2 (en) | Solar cell assembly II | |
| CN104112811B (zh) | 一种led的封装方法 | |
| KR101265001B1 (ko) | 평면형 반도체 소자 및 그 제조 방법 | |
| CN104979300A (zh) | 芯片封装结构及其制作方法 | |
| CN209843698U (zh) | 半导体元件 | |
| CN102097406B (zh) | 单一晶粒尺寸半导体元件封装绝缘批覆结构及批覆方法 | |
| CN214588813U (zh) | 一种反折弯内绝缘产品的封装结构 | |
| US8278756B2 (en) | Single chip semiconductor coating structure and manufacturing method thereof | |
| US20120175630A1 (en) | Light emitting diodes and method for manufacturing the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |