CN102859668B - 两步骤多蚀刻ldmos栅形成 - Google Patents

两步骤多蚀刻ldmos栅形成 Download PDF

Info

Publication number
CN102859668B
CN102859668B CN201180020699.2A CN201180020699A CN102859668B CN 102859668 B CN102859668 B CN 102859668B CN 201180020699 A CN201180020699 A CN 201180020699A CN 102859668 B CN102859668 B CN 102859668B
Authority
CN
China
Prior art keywords
grid
coating
transistor
substrate
cloth
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201180020699.2A
Other languages
English (en)
Other versions
CN102859668A (zh
Inventor
马可·A·苏尼加
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Volterra Semiconductor LLC
Original Assignee
Volterra Semiconductor LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Volterra Semiconductor LLC filed Critical Volterra Semiconductor LLC
Publication of CN102859668A publication Critical patent/CN102859668A/zh
Application granted granted Critical
Publication of CN102859668B publication Critical patent/CN102859668B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

一种制造晶体管的方法，所述方法包括蚀刻栅极的第一侧，所述栅极包含形成在基板上的氧化物层及形成于所述氧化物层上的导电材料，所述蚀刻步骤移除所述导电材料的第一部分；布植掺质区至所述基板内，使得所述掺质区自我对准；以及蚀刻所述栅极的第二侧以移除所述导电材料的第二部分。

Description

两步骤多蚀刻LDMOS栅形成
技术领域
本公开案大体上涉及半导体元件，更明确地说涉及横向双扩散金属氧化物半导体(LDMOS)元件。
背景技术
电压调节器(例如，直流对直流转换器)是用以为电子系统提供稳定电压来源。特别是需要有效率的DC对DC转换器以用于管理诸如笔记型电脑及行动电话等低功率装置的电力。已知交换式电压调节器(或简称“交换式调节器”)是一种有效率的DC对DC转换器。交换式调节器产生输出电压的方式是将直流(DC)输入电压转换成一高频电压并且过滤所述高频输入电压而产生所述输出DC电压。特别是，所述交换式调节器包含一个切换器(switch)，以使直流输入电压来源(例如电池)与负载(例如集成电路)耦接或断开。输出滤波器(通常包含电感器及电容器)耦接在所述输入电压来源与所述负载之间以过滤所述切换器的输出，从而提供直流输出电压。控制器(例如脉波宽度调变器或脉波频率调变器)控制着所述切换器以维持实质恒定的直流输出电压。
由于LDMOS(横向双扩散金属氧化物半导体)晶体管具有特殊的导通电阻(on-resistance)及漏极-源极崩溃电压，LDMOS晶体管被用于交换式调节器中。
发明内容
在一个方面中，晶体管包含源极区、漏极区及栅极，所述源极区包含植入基板内的第一掺质区，所述漏极区包含植入基板内的第二掺质区，并且所述栅极包含形成于所述基板上的氧化物层以及形成于所述氧化物层上的导电材料，所述氧化物层包含第一侧与第二侧，所述第一侧形成在所述第一掺质区的一部分上并且所述第二侧形成在所述第二掺质区的一部分上，所述第一侧具有小于约的厚度，且所述第二侧所具有的厚度等于或大于
实施例可能包含一或多个下述特征。所述第二侧的厚度可至少是第一侧的厚度的五倍。所述第一侧的厚度可约为或更小。所述第一侧的厚度可约为或更小。源极可能包含自我对准的第三掺质区。第三掺质区的最大掺杂浓度可介于约1x1017原子/平方公分至1x1018原子/平方公分(atoms/cm2)。在表面处邻近所述氧化物层的所述第三掺质区的掺杂浓度可能低于约5x1017原子/平方公分。所述掺杂浓度可能低于约3x1017原子/平方公分。第三掺质区可能位在晶体管的电流路径中。所述第二侧可具有介于约至的厚度，例如介于约至所述晶体管可为横向双扩散金属氧化物半导体(LDMOS)。
另一个方面中，晶体管包含源极区、漏极区以及栅极，所述源极区包含植入基板内的第一掺质区，所述漏极区包含植入基板内的第二掺质区，并且所述栅极包含形成于所述基板上的氧化物层以及形成于所述氧化物层上的导电材料，所述氧化物层包含第一侧与第二侧，所述第一侧形成在所述第一掺质区的一部分上并且所述第二侧形成在所述第二掺质区的一部分上，所述第一侧所具有的厚度可使得所述晶体管的启动电压(turn-onvoltage)小于0.6伏特。
实施例可包含一或多个下列特征。所述晶体管的启动电压可介于0.4至0.5伏特(V)。所述源极可包含自我对准的第三掺质区。第三掺质区的最大掺杂浓度可介于约1x1017原子/平方公分至1x1018原子/平方公分。在表面处邻近所述氧化物层的第三掺质区的掺杂浓度可能低于约5x1017原子/平方公分。所述掺杂浓度可能低于约3x1017原子/平方公分。第三掺质区可能位在所述晶体管的电流路径中。所述晶体管可为横向双扩散金属氧化物半导体(LDMOS)。
在另一个方面中，晶体管包含源极区、漏极区、内部本质二极管(intrinsicdiode)以及栅极，所述源极区包含植入基板内的第一掺质区，所述漏极区包含植入所述基板内的第二掺质区，并且所述栅极包含形成于所述基板上的氧化物层以及形成于所述氧化物层上的导电材料，所述氧化物层包含第一侧与第二侧，所述第一侧形成在所述第一掺质区的一部分上并且所述第二侧形成在所述第二掺质区的一部分上，所述第一侧所具有的厚度可使得所述晶体管的启动电压小于所述内部本质二极管的启动电压。
实施例可包含一或多个下列特征。所述晶体管的启动电压可介于0.4至0.6伏特。所述源极可包含自我对准的第三掺质区。第三掺质区的最大掺杂浓度可介于约1x1017原子/平方公分至1x1018原子/平方公分。在表面处邻近所述氧化物层的第三掺质区的掺杂浓度可能低于约5x1017原子/平方公分。所述掺杂浓度可能低于约3x1017原子/平方公分。第三掺质区可能位在所述晶体管的电流路径中。所述晶体管可为横向双扩散金属氧化物半导体(LDMOS)。
在另一个方面中，制造晶体管的方法包括施用光阻于栅极上，所述栅极包含形成于基板上的氧化物层及形成于所述氧化物层上的导电材料；使用所述光阻作为遮罩，蚀刻所述栅极以移除所述导电材料的一部分；以及使用所述光阻及所述导电材料作为遮罩，布植掺质区至所述基板内，使得所述掺质区自我对准所述栅极。
实施例可包含一或多个下列特征。所述氧化物层可经成形(formed)，使得所述氧化物层的第一侧比所述氧化物层的第二侧要薄。所述第一侧可具有小于约的厚度，以及所述第二侧所具有的厚度可至少是所述第一侧的厚度的五倍。所述光阻的厚度可小于约0.5微米。布植掺质区的步骤包括用原子以距离所述基板的主要表面小于90°的角度轰击所述基板。布植掺质区的步骤可持续进行直到所述基板的掺杂浓度介于约1x1013原子/平方公分至5x1018原子/平方公分为止。
在另一个方面中，制造晶体管的方法包括蚀刻栅极的第一侧，所述栅极包含形成在基板上的氧化物层以及形成于所述氧化物层上的导电材料，并且所述蚀刻步骤移除所述导电材料的第一部分；布植掺质区至所述基板内，以使所述掺质区自我对准；以及蚀刻所述栅极的第二侧以移除所述导电材料的第二部分。
实施例可包含一或多个下列特征。所述氧化物层是经成形，使得所述氧化物层的第一侧比所述氧化物层的第二侧要薄。第一侧可具有小于约的厚度，以及所述第二侧所具有的厚度可至少是所述第一侧的厚度的五倍。布植掺质区的步骤包括用原子以距离所述基板的主要表面小于90°的角度轰击所述基板。布植掺质区的步骤可持续进行直到所述基板的掺杂浓度介于约1x1013原子/平方公分至5x1018原子/平方公分为止。
在另一个方面中，制造晶体管的方法包括施用第一光阻于栅极上，所述栅极包含形成于基板上的氧化物层及形成于所述氧化物层上的导电材料；使用所述第一光阻作为遮罩，蚀刻所述栅极的第一侧以移除所述导电材料的第一部分；布植掺质区至所述基板内，使得所述掺质区自我对准；施用第二光阻于所述栅极上；以及使用所述第二光阻作为遮罩，蚀刻所述栅极的第二侧以移除所述导电材料的第二部分。
在另一个方面中，制造集成电路的方法包括于基板上形成多个LDMOS晶体管，每个晶体管包含栅极氧化物层，所述栅极氧化物层包含第一侧及第二侧，所述第一侧靠近所述LDMOS晶体管的源极侧而所述第二侧靠近所述LDMOS晶体管的漏极侧，所述第一侧具有小于约的厚度并且所述第二侧具有等于或大于约的厚度；以及于所述基板上形成多个CMOS晶体管，其中每个CMOS晶体管包含栅极氧化物层；且其中形成所述CMOS晶体管的栅极氧化物层的步骤与形成所述LDMOS晶体管的栅极氧化物层的第一侧的步骤同时发生。
实施例可包含一或多个下列特征。所形成所述CMOS晶体管的栅极氧化物层可能与所述LDMOS晶体管的栅极氧化物层第一侧具有相同厚度。所述第二侧的厚度至少是所述第一侧的厚度的五倍。所述第一侧的厚度可能约或更小，例如约或更小。形成所述多个LDMOS晶体管的步骤包括沉积LDMOS栅极导体，而形成所述多个CMOS晶体管的步骤包括沉积CMOS栅极导体，并且所述LDMOS栅极导体与所述CMOS栅极导体可同时沉积。所述LDMOS栅极导体与CMOS栅极导体可包含多晶硅(polysilicon)。所述CMOS栅极的栅极氧化物层可具有实质均匀的厚度。
某些实施例可能具有一或多个下列优点。具有小于约的栅极氧化物的晶体管能使得所述晶体管的启动电压小于所述内部本质二极管的启动电压。晶体管所具有的启动电压小于所述内部本质二极管的启动电压能缩短所述晶体管的恢复时间(recoverytime)。缩短恢复时间能提高晶体管效率，特别是处于高切换速度下更是如此。在布植p-主体之前将光阻涂覆于所述栅极上能提供附加的保护层以避免在基板中发生非期望的掺质布植。在布植所述p-主体之前，先第一次蚀刻贯穿所述多晶栅极(polygate)，接着于布植所述P-主体之后第二次蚀刻贯穿所述多晶栅极，以确保p-主体仅布植在所述晶体管的源极侧上，而非布植在源极侧与漏极侧两者上。
附图及下述发明说明阐述一或多个实施例的细节。根据所述说明、图式及权利要求书将可轻易领会本发明的其它特征、方面及优点。
附图说明
图1为降压转换器的电路图。
图2为降压转换器的简化电路图。
图3是显示传统降压转换器的停滞时间的图式。
图4为LDMOS晶体管的概要图。
图5A及图5B为如本案所述晶体管内的示范掺质分布轮廓的概要图。
图6为分别具有 与薄栅极氧化物厚度的晶体管的掺杂度对距表面的距离作图而成的曲线图。
图7A及图7B是表格及对应曲线图，所述表格及对应曲线图显示具有薄栅极氧化物厚度的晶体管的特性。
图8A及图8B是表格及对应曲线图，所述表格及对应曲线图显示具有薄栅极氧化物厚度的晶体管的特性。
图9A及图9B是表格及对应曲线图，所述表格及对应曲线图显示具有薄栅极氧化物厚度的晶体管的特性。
图10A至图10K显示形成晶体管的范例制程。
不同图式中的相同元件符号与名称是代表相同的元件。
具体实施方式
当晶体管用于交换式调节器的同步整流技术时，会因为于停滞时间内逆向(reverserecovery)恢复内部本质二极管的充电及二极管导通而发生效能损失情形。借着使晶体管的启动电压低于内部本质二极管(intrinsicbodydiode)的启动电压，可通过降低与寄生二极管相关的两种耗损机制来增进交换式调节器的效能。较低的临界电压(thresholdvoltage)可避免少数载子储存效应。此外，停滞时间内的导通耗损将随着临界电压与二极管启动电压的比值而降低。
参阅图1，交换式调节器10通过输入端子20而耦接至第一高直流输入电压来源(例如电池)12。交换式调节器10还透过输出端子24耦接至负载(例如集成电路)14。交换式调节器10作为介在输入端子20与输出端子24之间的直流对直流转换器(DC-to-DCconverter)。交换式调节器10包含切换电路16，所述切换电路16是作为电源切换器(powerswitch)用以交替地使所述输入端子20与中间端子22耦接或断开。切换电路16包含整流器，例如切换器或二极管，所述整流器使所述中间端子22接地。特别是，所述切换电路16可包含称为高侧晶体管的第一晶体管40以及称为低侧晶体管或同步晶体管的第二晶体管42，所述第一晶体管40具有连接至输入端子20的源极以及连接至中间端子22的漏极，所述第二晶体管42具有接地的源极以及连接至中间端子22的漏极。
一个实施例中，第一晶体管40可为正通道金属氧化物半导体(PMOS)晶体管，以及第二晶体管42可为负通道金属氧化物半导体(NMOS)晶体管。另一个实施例中，第一晶体管40及第二晶体管42可两者皆为NMOS晶体管。另一个实施例中，第一晶体管40可为PMOS、NMOS或横向双扩散金属氧化物半导体(LDMOS)，且第二晶体管42可为LDMOS。
中间端子22通过输出滤波器26而耦接至输出端子24。输出滤波器26将中间端子22处的矩形波形的中间电压转换成输出端子24处的实质直流输出电压。特别是在降压转换器的形态学中，输出滤波器26包含电感器(inductor)44与电容器46，所述电感器连接在中间端子22与输出端子24之间，且所述电容器46与所述负载14并联连接。在高侧导通周期期间，第一晶体管关闭，且电压来源12通过第一晶体管40提供能量给负载14与电感器44。另一方面，在低侧导通周期期间，第二晶体管42关闭，并且当电感器44供应能量时电流流经所述第二晶体管42。所产生的输出电压Vout为实质直流(DC)电压。
交换式调节器也包含控制器18、高侧驱动器80及低侧驱动器82，以用于控制切换电路16的运作。第一控制线路30将高侧晶体管40连接至高侧驱动器80，而第二控制线路32将低侧晶体管42连接至低侧驱动器82。高侧与低侧驱动器分别通过控制线路84与86连接至控制器18。控制器18使所述切换电路16在高侧与低侧导通周期之间切换而在中间端子22处产生矩形波形的中间电压Vint。控制器18还可包含回馈电路(未图示)，所述回馈电路测量通过所述输出端子的输出电压及电流。虽然控制器18通常为脉波宽度调变器，但本发明还可应用于其它调变方案，例如脉波频率调变。
图2显示降压转换器200的简化电路图。降压转换器200包含高侧晶体管40、低侧晶体管42及电感器206。每个晶体管分别具有对应的内部本质二极管212与214。电压Vin(例如12伏特)施加于高侧晶体管40，并且当高侧晶体管40开启时，电流将流经所述晶体管40与电感器206。相反地，当低侧晶体管42开启时，电感器206将会从接地拉回电流。降压电路200正常运作下，所述调节器将会在开启高侧晶体管40与开启低侧晶体管42两者之间做切换，使得滤波器26的输出产生期望的电压Vout，Vout大约介于0伏特至Vin之间。
为了增进降压转换器200的效能。期望能够在开启高侧晶体管40时能同时关闭低侧晶体管42，反之亦然。然而，在切换之间需要一些停机时间(downtime)以避免使两个晶体管40与42同时开启，两者同时开启可能造成击穿现象(shoot-through)并且导致大幅损失效能及损害晶体管。因此，在每个高侧导通与低侧导通周间之间有一个短周期的内部停滞时间(intrinsicdeadtime)td，在此段时间内两个晶体管皆开启。
当两个晶体管40与42皆关闭时，流经电感器206的电流将不会立即降为零。利用方程式1测量跨越所述电感器的电压：
V=L(di/dt)(方程式1)
其中V为电压，L为电感，以及i为电感器中的电流。当电感器电流降低，所述电感器位于输入端处的电压(即，接近Vin)被迫为负值。当此电压到达约-0.7伏特时，所述低侧的内部本质二极管214达到所述二极管临界电压且开始导通电流进入所述电感器。因此在传统的降压转换器中，电流将行经所述二极管214。
当所述电流流经所述低侧二极管时，可能造成效能大损。逆向恢复现象(reverserecovery)带来最显著的效能损失。逆向恢复耗损是使顺向导通的二极管从顺向偏压转变成逆向偏压所带来的损失。当将高侧晶体管切换成开启时会发生逆向恢复现象。在开启高侧晶体管之前的期间内，低侧的内部本质二极管受到正偏压，且所述电感器会从接地拉回电流而通过所述二极管。在此阶段中，所述低侧二极管的PN接面(PNjunction)导通，空乏区缩窄至其最小宽度，并且电荷载子累积在所述二极管的PN接面的两侧上。将开启所述高侧晶体管时，所述低侧二极管会从0.7伏特的顺向偏压变成-12伏特的负偏压。然而，由于顺向偏压期间所累积允许导通整个PN接面的所述些电荷载子会在负偏压下造成短暂放电以耗尽载子，所以所述低侧二极管不会立即关闭。因此所述逆向回复损失是流经所述高侧晶体管以恢复整个低侧PN接面的平衡逆向偏压电荷的电流。
二极管回复损失的总量取决于输出电流、寄生电感及高侧驱动能力(highsidedrivecapability)。如图3所示，所述总停滞时间包含所述内在停滞时间(intrinsicdeadtime)td及逆向回复时间ts。所述逆向回复时间可能占所述晶体管停滞时间的一大部份，例如超过25%。
图4显示LDMOS晶体管400的概要剖面图，所述晶体管400可如上述般例如作为降压转换器内的晶体管，例如上述的低侧晶体管42。LDMOS晶体管400可制造在布植于p型基板404内的高电压n型井402上。高电压n-井布植典型为深布植，且相对于CMOS的n-井来说，所述高电压n-井布植通常是较轻掺杂。LDMOS晶体管400包含漏极区406、源极区410及栅极412且具有一阶梯状氧化物层424。漏极区406包含经掺杂的n+区域414及n掺杂的浅漏极416。源极区域包含n-掺杂的n+区域418、p-掺杂的p+区域420及p-掺杂的p-主体422。提供n-井402、n-掺杂浅漏极416及n+区域414和418的掺质为第一型掺杂材料，例如磷。n-掺杂浅漏极416及n-井402两者的掺质浓度低于n+区域414、418。同样地，提供p+区域420及p-主体422的掺质为第二相反类型的掺杂材料，例如硼。p-主体422可与栅极412自我对准。换句话说，由于布植作用可迫使一部份的p-主体422位于栅极下方，所述栅极的源极侧边缘及所述p-主体的栅极侧边缘可实质对齐。或者，p-主体可无需自我对齐所述栅极412。
p-主体可具有例如1x1017至1x1018原子/平方公分的最大掺杂浓度。此外，p-主体的顶部表面422a掺杂浓度可低于约5x1017原子/平方公分，例如低于3x1017原子/平方公分，例如2x1017原子/平方公分。图5A及图5B显示示范的掺杂分布轮廓。
回到图4，氧化物层424位于栅极412下方且包含两个部分：薄部分424a和厚部分424b。薄部分424a比厚部分424b更靠近源极410，且薄部分424a可与n+区域418及p-主体422部分重迭。厚部分424b比薄部分424a更靠近漏极406，并且厚部分424b可与n+区域414及浅漏极406。如图4所示，薄部分424a比所述厚部分424b要薄。薄部分424a厚度可小于例如小于例如相反地，厚部分424b的厚度可至少是所述薄部分424a的五倍，例如至少10倍厚，例如介于至厚。
对于LDMOS晶体管400，栅极412上够高的正电压(称为启动电压Vt)将会推动p-主体422的正电洞使所述正电洞远离栅极412而形成空乏层。如此将创造出可供电子(n)在源极410与漏极406之间流动的通道(n-通道)。改变栅极412与基板404之间的电压可调节n-通道的导电性并能控制漏极与源极之间的电流。
所述氧化物层424的薄部分424a结合具有上述p-主体轮廓可影响晶体管与栅极的启动电压(Vt)。当所述薄部分424a更薄时，将会降低所述启动电压。此外，p-主体的浓度越低，启动电压越低。
借着适当地选择所述氧化物层的薄部分的厚度以及降低所述p-主体的浓度，晶体管的启动电压(Vt)可低于所述内部本质二极管的启动电压(Vbe)。例如，晶体管的启动电压可低于0.6伏特。有利的是，对于降压转换器的低侧晶体管来说使Vt小于Vbe，所述晶体管可于停滞期间(deadtime)进入第三量子导通(third-quadrantconduction)，造成电流行经所述晶体管而非所述内部本质二极管。
降低Vt使得电流流过晶体管而非流过所述内部本质二极管能够消除逆向恢复时间，从而大幅提升降压转换器的效能。此外，由于无需释放少数载子(否则所述载子可能于逆向导通期间于所述内部本质二极管上形成逆向回复电荷)，因而可节省电力。如果晶体管的启动电压太低，在高侧晶体管及低侧晶体管之间切换所造成的振铃作用则可能非计画性地启动所述栅极。因此，薄部分的厚度以及p-主体的浓度可达平衡，使得晶体管的启动电压介于0.4伏特至0.5伏特。
图6显示净掺杂对从p-主体表面422a深入p-主体内部的距离(沿图5的线段502)作图的范例曲线图。图6所显示的范例实施例中，的薄栅极氧化物层需要约2x1017原子/平方公分的表面掺杂浓度。的薄栅极氧化物层需要约5x1016原子/平方公分的表面掺杂浓度。再者，的薄栅极氧化物层需要约低于1x1016原子/平方公分的表面掺杂浓度。因此，薄氧化物层越薄，最大掺杂浓度越高，以实现比Vbe小的Vt。
如图7A至图8A的示范实施例所示，当一元件具有小于(例如图7A至图7B中为或图8A至图8B中为)的薄氧化物层以及适当的p-主体浓度时，通过晶体管的电流(IS)可能远大于通过所述二极管的电流(IB)。此外，倘若所施加的电压介于约0.4伏特至0.8伏特之间，将无电流通过所述二极管。然而，参阅图9A与图9B，如果所述薄氧化物厚度提高至以上，例如那么会得到大幅缩小的电压范围(voltagewindow)，例如介于0.65至0.8伏特，并且所述范围内无电流通过所述二极管。再者，需要更多的掺杂步骤来达到必要的p-主体浓度。
改变所述低侧晶体管的Vt需要额外的半导体处理步骤。欲实现约0.4伏特的Vt，修改晶体管使所述晶体管位于栅极下方与晶体管的源极接触的氧化物比与晶体管漏极接触的氧化物要薄是有所帮助的，因为对于指定的表面掺杂度来说，氧化物越薄，Vt越低。然而，由于此薄氧化物可能降低所述店晶体的崩溃电压(BVDSS)，此薄氧化物并不适合用于栅极的漏极侧。因此，所述氧化物必需塑造成“阶梯状”，使所述氧化物在漏极侧比在源极侧要厚。
参阅图10A，所述制造晶体管的方法始于形成氧化物层424于硅层110上。
参阅图10B，所述氧化物层经图案化以定义出所述些栅极氧化物区域。此外，于氧化物层424中形成阶梯902，而创造出薄氧化物部分424a及厚氧化物部分424b。薄氧化物部分424a可位于所述栅极的源极侧上，而厚栅极氧化物部分424b则可位于所述栅极的漏极侧上。可在图案化所述氧化物层之前或之后形成所述阶梯902。还可例如使用单一遮罩同时在基板上的任何CMOS元件上沉积薄氧化物部分424a。
在一些实施例中，可借着生长薄氧化物层，将除了欲形成厚部分以外的基板(包括薄部分424a在内)都遮住，并且例如使用化学气相沉积法将剩余氧化物沉积在未被遮盖的区域中以形成所述厚部分424b来形成所述氧化物中的阶梯902。在其他实施例中，可借着生长一厚氧化物层，将除了欲形成薄部分以外的基板(包括厚部分424b在内)都遮住，向下蚀刻所述氧化物层的暴露部分直到所述硅层，以及例如利用所述蚀刻步骤中所使用的同一遮罩在已蚀刻移除的区域中生长所述薄氧化物层424a来形成所述阶梯902。在两种方法中，皆可于随后移除所述遮罩。
参阅图10C，栅极导体102(例如多晶硅层)覆盖于所述氧化物层424上。依据基准制程技术世代，栅极导体(例如，多晶硅层)可约为0.2～0.5微米厚。还可例如使用单一遮罩同时在基板上的任何CMOS元件上沉积栅极导体102。
参阅图10D，光阻104是利用旋涂法而沉积于栅极导体102上，并且经图案化以至少暴露出晶体管的源极侧。所述光阻可具有大于0.5微米(μm)的厚度。可随意愿地，也可暴露出在所述源极侧120上一部份的栅极导体102。
参阅图10E，随后使用光阻104作为遮罩进行蚀刻，例如利用干式电浆蚀刻，移除在晶体管的源极侧120上所述栅极导体102的暴露部分。因此，光阻104在蚀刻期间可做为遮罩。
参阅图10F，使用光阻104结合剩余的栅极导体102作为遮罩来布植p-主体422。使用布植原子轰击所述氧化物424a的表面而布植所述p-主体422。可与所述氧化物424a的主表面成一角度(如箭头108所示)执行所述布植步骤。由于栅极导体102与光阻104两者皆用以作为遮罩，因此所产生的p-主体可自我对准所述栅极，特别是对准所述栅极导体的源极侧。
参阅图10G，随后从所述表面上剥除光阻层104。
参阅图10H，包含于蚀刻所述源极侧120上的栅极导体102之后在所述源极侧120上所述氧化物层424a所暴露出的部分在内，利用旋涂法于所述些暴露表面上涂覆一层新的光阻层124。所述光阻124经图案化以至少暴露出所述晶体管的漏极侧。也可随意愿地暴露出在所述漏极侧122上的一部份栅极导体102。
参阅图10I，随后使用光阻124作为遮罩进行蚀刻，例如利用干式电浆蚀刻，移除在漏极侧122上所述栅极导体的暴露部分。光阻124于蚀刻制程期间还用以保护所述源极侧120上已布植的p-主体。
参阅图10J，可使用所述光阻124结合剩余的栅极导体102作为遮罩来布植所述NDD415。由于栅极导体102与光阻124两者皆用来做为遮罩，所述NDD415能自我对准所述栅极，特别是自我对准所述栅极导体的漏极侧。
参阅图10K，接着移除所述光阻124。
例如，在已布植所述P-主体422及NDD415之后，可利用习知的布植制程来布植所述些p+及n+区域414、418、420。
虽然图10A至图10G显示仅制造一个栅极，但也可同时制造多个栅极或分配晶体管(distributedtransistor)的栅极。
借着在p-主体布植期间于所述多晶栅极上纳入光阻层可形成自我对准的p-主体。此外，使用所述光阻保护基板的其余部份在布植制程期间不会接触掺质。再者，借着使用两个各别的蚀刻步骤(分别在布植制程之前与之后)可于基板的源极侧中形成单个自我对准的p-主体。
以上虽已描述多个具体实施例，然上述权利要求书尚包含其他实施例。

Claims (12)

1.一种制造晶体管的方法，包括：
图案化氧化物层以定义出栅极氧化物区域；
施用第一光阻于栅极上，所述栅极包含形成于基板上的图案化的氧化物层及形成于所述氧化物层上的导电材料，所述图案化的氧化物层具有第一侧和第二侧，所述第一侧靠近所述晶体管的源极侧，所述第二侧靠近所述晶体管的漏极侧；
使用所述第一光阻作为遮罩，执行所述栅极的所述第一侧的第一蚀刻，以移除所述导电材料的第一部分；
在所述第一蚀刻之后，使用所述第一光阻及所述导电材料作为遮罩，布植第一掺质区至所述基板内，使得所述第一掺质区自我对准所述栅极，其中所述布植至少在所述基板的未被所述栅极氧化物区域覆盖的部分进行；
在布植所述第一掺质区之后，施用第二光阻于所述栅极上；
使用所述第二光阻作为遮罩，执行所述栅极的所述第二侧的第二蚀刻，以移除所述导电材料的第二部分；以及
在所述第二蚀刻之后，使用所述第二光阻及所述导电材料作为遮罩，布植第二掺质区至所述基板内，使得所述第二掺质区自我对准所述栅极。
2.如权利要求1所述的方法，更包括形成所述氧化物层，使得所述氧化物层的所述第一侧比所述氧化物层的所述第二侧要薄，其中所述氧化物层的所述第一侧与所述第一掺质区部分重迭。
3.如权利要求2所述的方法，其中所述第一侧具有小于约的厚度，而所述第二侧所具有之厚度至少是所述第一侧之厚度的五倍。
4.如权利要求1所述的方法，其中所述光阻的厚度小于约0.5微米。
5.如权利要求1所述的方法，其中布植所述第一掺质区的步骤包括用原子以距离所述基板之主要表面小于90°的角度轰击所述基板。
6.如权利要求1所述的方法，其中布植所述第一掺质区的步骤持续进行直到所述基板之掺杂浓度介于约1x1013原子/平方公分至5x1018原子/平方公分之间为止。
7.一种制造晶体管的方法，包括：
图案化氧化物层以定义出栅极氧化物区域；
执行栅极的第一侧的第一蚀刻，所述栅极包含形成在基板上的图案化的氧化物层以及形成于所述氧化物层上的导电材料，所述图案化的氧化物层具有第一侧和第二侧，所述第一侧靠近所述晶体管的源极侧，所述第二侧靠近所述晶体管的漏极侧，所述第一蚀刻步骤移除所述导电材料的第一部分；
在所述第一蚀刻之后，布植第一掺质区至所述基板内，使得所述第一掺质区自我对准所述栅极，其中所述布植至少在所述基板的未被所述栅极氧化物区域覆盖的部分进行；
在布植所述第一掺质区之后，执行所述栅极的所述第二侧的第二蚀刻，以移除所述导电材料的第二部分；以及
在所述第二蚀刻之后，布植第二掺质区至所述基板内，使得所述第二掺质区自我对准所述栅极。
8.如权利要求7所述的方法，更包括形成所述氧化物层，使得所述氧化物层之所述第一侧比所述氧化物层之所述第二侧要薄，其中所述氧化物层的所述第一侧与所述第一掺质区部分重迭。
9.如权利要求8所述的方法，其中所述第一侧具有小于约的厚度，而所述第二侧所具有之厚度至少是所述第一侧之厚度的五倍。
10.如权利要求7所述的方法，其中布植所述第一掺质区的步骤包括用原子以距离所述基板之主要表面小于90°的角度轰击所述基板。
11.如权利要求7所述的方法，其中布植所述第一掺质区的步骤持续进行直到所述基板的掺杂浓度介于约1x1013原子/平方公分至5x1018原子/平方公分之间为止。
12.一种制造晶体管的方法，包括：
图案化氧化物层以定义出栅极氧化物区域；
施用第一光阻于栅极上，所述栅极包含形成于基板上的图案化的氧化物层及形成于所述氧化物层上的导电材料，所述图案化的氧化物层具有第一侧和第二侧，所述第一侧靠近所述晶体管的源极侧，所述第二侧靠近所述晶体管的漏极侧；
使用所述第一光阻作为遮罩，执行所述栅极之所述第一侧的第一蚀刻，以移除所述导电材料的第一部分；
在所述第一蚀刻之后，布植第一掺质区至所述基板内，使得所述第一掺质区自我对准所述栅极，其中所述布植至少在所述基板的未被所述栅极氧化物区域覆盖的部分进行；
在布植所述第一掺质区之后，施用第二光阻于所述栅极上；
使用所述第二光阻作为遮罩，执行所述栅极之所述第二侧的第二蚀刻，以移除所述导电材料的第二部分；以及
在所述第二蚀刻之后，布植第二掺质区至所述基板内，使得所述第二掺质区自我对准所述栅极。
CN201180020699.2A 2010-03-30 2011-03-24 两步骤多蚀刻ldmos栅形成 Active CN102859668B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/750,580 2010-03-30
US12/750,580 US8598000B2 (en) 2010-03-30 2010-03-30 Two step poly etch LDMOS gate formation
PCT/US2011/029871 WO2011126761A2 (en) 2010-03-30 2011-03-24 Two step poly etch ldmos gate formation

Publications (2)

Publication Number Publication Date
CN102859668A CN102859668A (zh) 2013-01-02
CN102859668B true CN102859668B (zh) 2016-01-27

Family

ID=44710144

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180020699.2A Active CN102859668B (zh) 2010-03-30 2011-03-24 两步骤多蚀刻ldmos栅形成

Country Status (5)

Country Link
US (2) US8598000B2 (zh)
CN (1) CN102859668B (zh)
SG (1) SG184322A1 (zh)
TW (1) TW201207954A (zh)
WO (1) WO2011126761A2 (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8598000B2 (en) 2010-03-30 2013-12-03 Volterra Semiconductor Corporation Two step poly etch LDMOS gate formation
DE102011087845B4 (de) * 2011-12-06 2015-07-02 Infineon Technologies Ag Laterales transistorbauelement und verfahren zu dessen herstellung
KR101883010B1 (ko) * 2012-08-06 2018-07-30 매그나칩 반도체 유한회사 반도체 소자 및 그 소자의 제조 방법
CN103489916A (zh) * 2013-09-24 2014-01-01 无锡市晶源微电子有限公司 阶梯栅氧化层有源漂移区结构的n型ldmos及其制作方法
CN104241384B (zh) * 2014-09-23 2018-02-23 矽力杰半导体技术(杭州)有限公司 横向双扩散金属氧化物半导体晶体管的制造方法
US9324807B1 (en) * 2015-07-10 2016-04-26 United Silicon Carbide, Inc. Silicon carbide MOSFET with integrated MOS diode
US9978848B2 (en) * 2015-07-17 2018-05-22 Avago Technologies General Ip (Singapore) Pte. Ltd. UTBB FDSOI split gate devices
CN107492497A (zh) 2016-06-12 2017-12-19 中芯国际集成电路制造(上海)有限公司 晶体管的形成方法
US10090409B2 (en) * 2016-09-28 2018-10-02 Monolithic Power Systems, Inc. Method for fabricating LDMOS with self-aligned body
CN107275333B (zh) * 2017-06-30 2020-04-10 上海华虹宏力半导体制造有限公司 Sonos非挥发性存储器工艺中的dmos器件及制造方法
CN108155227B (zh) * 2017-12-14 2021-03-19 杰华特微电子（杭州）有限公司 横向双扩散晶体管及其制造方法
US10707340B2 (en) * 2018-09-07 2020-07-07 Semiconductor Components Industries, Llc Low turn-on voltage silicon carbide rectifiers
CN111192916B (zh) * 2019-05-31 2023-06-09 深圳方正微电子有限公司 超势垒功率器件及其制造方法
CN110544701A (zh) * 2019-08-30 2019-12-06 德淮半导体有限公司 半导体结构及其形成方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101034671A (zh) * 2006-03-02 2007-09-12 沃特拉半导体公司 横向双扩散金属氧化物半导体场效应晶体管及其制造方法
CN101218682A (zh) * 2005-07-13 2008-07-09 Nxp股份有限公司 Ldmos晶体管

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5900654A (en) * 1995-07-17 1999-05-04 Spratt; James P. Radiation hardened charge coupled device
US6441431B1 (en) 1998-12-04 2002-08-27 Texas Instruments Incorporated Lateral double diffused metal oxide semiconductor device
KR20020043996A (ko) 2000-12-05 2002-06-14 Korea Electronics Telecomm 횡형 트렌치 게이트 디모스 전력소자를 갖는 대전류용전력집적회로 제조방법
US6489203B2 (en) 2001-05-07 2002-12-03 Institute Of Microelectronics Stacked LDD high frequency LDMOSFET
DE60131094D1 (de) * 2001-12-20 2007-12-06 St Microelectronics Srl Verfahren zur Integration von Metalloxid-Halbleiter Feldeffekttransistoren
JP4239015B2 (ja) * 2002-07-16 2009-03-18 日本電気株式会社 半導体装置の製造方法
KR100958421B1 (ko) 2002-09-14 2010-05-18 페어차일드코리아반도체 주식회사 전력 소자 및 그 제조방법
US7163856B2 (en) 2003-11-13 2007-01-16 Volterra Semiconductor Corporation Method of fabricating a lateral double-diffused mosfet (LDMOS) transistor and a conventional CMOS transistor
US7507638B2 (en) * 2004-06-30 2009-03-24 Freescale Semiconductor, Inc. Ultra-thin die and method of fabricating same
US7608513B2 (en) 2007-01-25 2009-10-27 Freescale Semiconductor, Inc. Dual gate LDMOS device fabrication methods
US7575977B2 (en) * 2007-03-26 2009-08-18 Tower Semiconductor Ltd. Self-aligned LDMOS fabrication method integrated deep-sub-micron VLSI process, using a self-aligned lithography etches and implant process
US7683427B2 (en) 2007-09-18 2010-03-23 United Microelectronics Corp. Laterally diffused metal-oxide-semiconductor device and method of making the same
US8598000B2 (en) 2010-03-30 2013-12-03 Volterra Semiconductor Corporation Two step poly etch LDMOS gate formation

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101218682A (zh) * 2005-07-13 2008-07-09 Nxp股份有限公司 Ldmos晶体管
CN101034671A (zh) * 2006-03-02 2007-09-12 沃特拉半导体公司 横向双扩散金属氧化物半导体场效应晶体管及其制造方法

Also Published As

Publication number Publication date
US20110244644A1 (en) 2011-10-06
CN102859668A (zh) 2013-01-02
WO2011126761A2 (en) 2011-10-13
TW201207954A (en) 2012-02-16
US8785282B2 (en) 2014-07-22
US8598000B2 (en) 2013-12-03
SG184322A1 (en) 2012-11-29
WO2011126761A3 (en) 2012-01-19
US20140087531A1 (en) 2014-03-27

Similar Documents

Publication Publication Date Title
CN102859668B (zh) 两步骤多蚀刻ldmos栅形成
CN102414818B (zh) 半导体元件、半导体装置及电力变换器
CN102473645B (zh) 半导体元件、半导体装置以及功率变换器
US8513734B2 (en) Switch mode converter employing dual gate MOS transistor
CN107275407B (zh) 一种碳化硅vdmos器件及其制作方法
US8168490B2 (en) Co-packaging approach for power converters based on planar devices, structure and method
US7929321B2 (en) Depletion mode trench MOSFET for improved efficiency of DC/DC converter applications
CN104576741B (zh) 一种功率半导体结构及其形成方法
US20140327073A1 (en) Semiconductor apparatus and manufacturing method thereof
CN103457463B (zh) 用于开关电路器件的结构和方法
CN107425068B (zh) 一种碳化硅Trench MOS器件及其制作方法
US9293577B2 (en) LDMOS with no reverse recovery
US20180108652A1 (en) Switch circuit with controllable phase node ringing
KR100902596B1 (ko) 반도체 소자와 그의 제조방법 및 반도체 소자를 이용한변압회로
US20050029993A1 (en) DC/DC converter with depletion mode compound semiconductor field effect transistor switching device
CN103066109B (zh) 半导体结构及其形成方法
RU2740124C1 (ru) Карбидокремниевое переключающее устройство и способ его производства
CN104253045A (zh) Vdmos器件及其制造方法
CN115149608A (zh) 一种基于电源管理芯片的功率通路防倒灌电路
US7615822B1 (en) Diffused drain transistor
Hong Magnesium zinc oxide high voltage thin film transistors

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant