CN102856264A - 半导体封装及其半导体封装制作方法 - Google Patents

半导体封装及其半导体封装制作方法 Download PDF

Info

Publication number
CN102856264A
CN102856264A CN2012102224915A CN201210222491A CN102856264A CN 102856264 A CN102856264 A CN 102856264A CN 2012102224915 A CN2012102224915 A CN 2012102224915A CN 201210222491 A CN201210222491 A CN 201210222491A CN 102856264 A CN102856264 A CN 102856264A
Authority
CN
China
Prior art keywords
packaging
base plate
soldered ball
semiconductor chip
mounting panel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012102224915A
Other languages
English (en)
Other versions
CN102856264B (zh
Inventor
姜泰信
柳承烨
郑孝善
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
FCI Inc Korea
Original Assignee
FCI Inc Korea
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by FCI Inc Korea filed Critical FCI Inc Korea
Publication of CN102856264A publication Critical patent/CN102856264A/zh
Application granted granted Critical
Publication of CN102856264B publication Critical patent/CN102856264B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/15321—Connection portion the connection portion being formed on the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19106—Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate

Abstract

本发明涉及一种半导体封装，设有导电图案的安装板上安装一封装基板，封装基板上安装有半导体芯片,其特征在于，封装基板上面形成导电图案，封装基板下面的中心部分形成凹型区，除去所述凹型区的所述封装基板的下面形成用于与安装板以电气方式进行连接的第一焊球，半导体芯片配备于所述凹型区之内，半导体芯片的惰性面粘贴封装基板的惰性面，而半导体芯片的活性面通过第二焊球以电气方式连接安装板。本发明在封装基板的下面形成的凹型区内配置有半导体芯片，半导体芯片的活性面通过第二焊球而变更为连接于安装板的面朝上形态。

Description

半导体封装及其半导体封装制作方法
【技术领域】
本发明涉及一种半导体封装及其制作方法，且特别涉及一种半导体封装及其半导体封装制作方法，其为一种半导体芯片通过第二焊球而变更为连接于安装板的形态，从而无需增加焊球的数量而增加外露的焊球数量，从而扩大实质的输入/输出引脚数量。
【背景技术】
最近，随着电子组件的发展与使用者的需求，对电子产品的需要越来越趋向小型化、轻量化及多功能化。随着这样的要求，搭载半导体组件的封装技术中，能在最小的空间内安装更多量的半导体芯片的多芯片封装(multichip package)及芯片级封装(Chip Scale Package，CSP)成为主流。系统级封装(System In Package,SiP)技术即为这样封装技术的其中一种。
系统级封装(SiP)为将由独立的半导体芯片构成的多个电路安装成为一个封装的小型化技术，将两种或多个半导体芯片排列或层叠于一个封装中而使其作为一个完整的系统而运作的产品技术。由于系统级封装(SiP)是将具有多种功能的个别组件内装于一个封装之内，因此电子产品的小型化得以实现，其为随着电子产品的小型化及复杂化的加快进展从而一跃而起的封装技术。
请参照图1及图2，图1为现有的凹型区朝下（Cavity Down）的系统级封装(SiP)的纵向截面图，图2为用于说明现有的凹型区朝下的系统级封装(SiP)而从印刷电路板的下部仰视的示意图。
如图1及图2所示，现有的凹型区朝下的系统级封装10包括：上面形成多个导电图案（conductive pattern）(未图示)，而下面中间部分形成凹型区(cavity)11a的印刷电路板(Printed CircuitBoard,PCB)11；安装于所述印刷电路板11的所述凹型区(cavity)11a内的半导体芯片12；形成于所述印刷电路板11上面，并通过第一过孔（via）18电气方式连接安装板3，通过第二过孔19电气方式连接所述半导体芯片12的无源组件13与晶体振荡器14等电子产品；以及为了从外部环境保护所述印刷电路板11的整个上面而罩住所述印刷电路板11的成型部（Molding Portion）15。
除了所述印刷电路板11的凹型区11a的区域以外，所述印刷电路板11通过第一焊球16而安装于安装板3上面。所述第一焊球16连接于安装板3的导电图案3a。
所述半导体芯片12在其上面形成活性面12a，在其下面形成惰性面12b。所述半导体芯片12的惰性面12b设置成朝向安装板(board)3的上面，并且可以通过所述第二焊球17而以电气方式连接所述印刷电路板11。
现有的凹型区朝下的系统级封装10中，半导体芯片12安装于凹型区11a内，并且通过所述第二焊球17而连接于所述印刷电路板11，因此第二焊球17完全不会外露。
系统级封装为将多个电路安装为一个封装的小型化技术，因此为了将多个半导体芯片12,即多个电子组件皆安装于印刷电路板11的表面，需要对多个导电图案及连接结构进行最优化的设计。
但是，现有的凹型区朝下的系统级封装为面朝下(face down)的形态，半导体芯片12是通过第二焊球17而安装于印刷电路板11上，由于第二焊球17具有不外露的结构而无法将第二焊球17作为输入/输出引脚而使用，因此对超小型及高性能封装的设计带来很大的限制与困难。
【发明内容】
为了解决上述问题，本发明的目的在于提供一种半导体封装及其半导体封装制作方法，半导体芯片的活性面通过第二焊球而变更为连接于安装板的面朝上(face up)形态，从而无需实际增加焊球而提高了外露的焊球的数量，扩大了实质性的输入/输出引脚，由此可迅速处理输出入信号，大幅提高性能的半导体封装及其半导体封装制作方法。
为了达到所述目的，根据本发明的半导体封装如下：封装基板安装于上面形成导电图案的安装板上，半导体封装的所述封装基板上安装有半导体芯片，其特征在于，所述封装基板的上面形成导电图案，所述封装基板的下面中心部分形成凹型区(cavity)，在所述凹型区以外的封装基板下面形成用于以电气方式连接所述安装板的第一焊球，所述半导体芯片配置于所述凹型区之内，所述半导体芯片的惰性面粘贴于所述封装基板的惰性面，所述半导体芯片的活性面通过第二焊球而以电气方式连接于所述安装板。
所述半导体芯片的所述活性面通过所述第二焊球而形成为安装于所述安装板的面朝上(face up)的形态，从而扩大了输入/输出引脚的数量。
所述封装基板上形成用于连接所述第一焊球的多个过孔，所述封装基板的上面安装以电气方式连接于所述安装板的电子组件，所述电子组件包括无源组件或晶体振荡器。
所述印刷电路板上形成罩住所述印刷电路板的成型部。
所述第一焊球及所述第二焊球在同一个平面上以相同的高度连接于所述安装板的导电图案。
另一方面，根据本发明的半导体封装制作方法在安装板的上面安装封装基板，在所述封装基板安装半导体芯片的半导体封装制作方法，在所述封装基板的下面中心部分形成凹型区(cavity)，在所述凹型区以外的封装基板下面形成用于以电气方式连接所述安装板的第一焊球，将所述半导体芯片的惰性面粘贴于所述封装基板的惰性面(凹型区的上面)，通过第二焊球而将所述半导体芯片的活性面与所述安装板以电气方式进行连接，以扩大实质性的输入/输出引脚的数量。
如上所述，本发明在封装基板的下面所形成的凹型区内配置有半导体芯片，半导体芯片的活性面通过第二焊球而变更为安装于安装板的面朝上(faceup)形态，从而无需实际增加焊球而能提高外露的焊球的数量，由此扩大了实质性的输入/输出引脚而能够处理超高速的输出入信号处理，并可以实现最小型化、最轻量化。
【附图说明】
图1为现有的凹型区朝下的系统级封装的纵向截面图；
图2为现有的凹型区朝下的系统级封装，其为从印刷电路板下部的仰视示意图；
图3为根据本发明的优选实施例中半导体封装的纵向截面图；
图4为根据本发明的优选实施例中半导体封装，其为从印刷电路板下部的仰视示意图；以及
图5为根据本发明的优选实施例中半导体封装与现有的半导体封装作比较的纵向截面图。
【具体实施方式】
以下，参照附图，对根据本发明的优选实施例中半导体封装及其半导体封装制作方法进行详细的说明。
参考图3、图4以及图5，图3为根据本发明的优选实施例中半导体封装的纵向截面图；图4为根据本发明的优选实施例中半导体封装，其为从印刷电路板下部的仰视示意图；以及图5为根据本发明的优选实施例中半导体封装与现有的半导体封装作比较的纵向截面图。
如图3及图4所示，根据本发明的实施例中半导体封装100，可以是将相同结构或异质结构的芯片叠层，也可以是将逻辑芯片置于中间并在逻辑芯片的两面分别具有已安装存储器芯片的结构，皆可以实现本发明的系统级封装。
基本上，现有的封装制作方法需要依据导体芯片的类别而分别执行封装工程，当考虑到由晶圆所得到的半导体芯片的数量时，对所有半导体芯片进行封装需要较长时间，最近被提出一种方法，即在晶圆（Wafer）状态下优先进行封装工程，之后再沿着晶圆的切割线（scribe line）进行切割，最后再制作各个封装。
通过如上所述的方法而制作出来的封装称为晶圆片级封装(Wafer LevelPackage)，而且以晶圆片级制作封装的情况下，由于封装整体的大小与芯片的大小相近，因此称为晶圆片级芯片规模封装(Wafer Level Chip SizePackage,WLCSP)。
本发明的优选实施例中所述的半导体芯片120例如是逻辑芯片或存储器芯片，并且这样的半导体芯片120可以是上述所述的晶圆片级芯片规模封装(WLCSP)形态的芯片或者是凸起的晶粒(die)形态的芯片。但是，本发明并不限于此，也可以是芯片单位、晶圆单位或封装单位的半导体组件。
根据本发明的优选实施例中半导体封装100，在其上面具备形成导电图案110a的封装基板110。
所述封装基板110的下面中心部分形成凹型区(cavity)111，在所述凹型区111以外的封装基板110下面形成用于以电气方式连接所述安装板3的第一焊球112，亦即所述第一焊球112设置于所述凹型区111外围的封装基板110下面。
在一实施例中，所述封装基板110的凹型区111可以利用从显微机械加工(micromachining)到微型机电系统(Micro Electro Mechanical System,MEMS)技术进行微细的加工方式，以于封装基板110的中心部去除了一部分的惰性区域，以形成任意大小尺寸之区域。
根据本发明的优选实施例中半导体封装100具有配置于所述凹型区111之内的所述半导体芯片120。
所述半导体芯片120的惰性面120b粘贴于所述封装基板110的惰性面(凹型区的上面)111a，所述半导体芯片120的活性面120a通过第二焊球121以电气方式连接所述安装板3。
即，所述半导体芯片120为惰性面120b朝向封装基板110，而其活性面120a朝向安装板3的面朝上(face up)结构，并且被安装于安装板3的上面。这时，半导体芯片120的活性面120a通过第二焊球121而连接于安装板3，从而以电气方式连接于所述安装板3。
其中，上述的活性面120a是指形成于半导体芯片120内的电路图案（电路布线）中至少一部分被外露并且能够实现数据的输入与输出的接口。上述的惰性面120b是指电路图案并未外露且不能实现实际的数据的输入与输出的接口。
所述半导体芯片120的惰性面120b粘贴于封装基板110的惰性面(凹型区的上面)111a，这时粘贴部件160可以使用环氧(epoxy)、聚酰亚胺(polyimide)或两面胶其中任意一种。
所述第一焊球112及所述第二焊球121在同一平面上以相同的高度连接所述安装板3的导电图案3a。
而且，所述封装基板110上形成至少一个用于连接所述第一焊球112的过孔113，所述封装基板110的上面安装有用于以电气方式连接于所述安装板3的无源组件130及晶体振荡器140。所述无源组件130及晶体振荡器140仅为电子组件中的一个举例，可以根据需要而替换为其它电子组件。
所述半导体芯片120的导电图案通过过孔113而以电气方式连接安装于封装基板110的上部的无源组件130及晶体振荡器140，所述第二焊球121中的一部分具备与无源组件130及晶体振荡器140以电气方式进行连接的功能，其余部份的第二焊球121具备可作为将数据进行输入与输出的输入/输出引脚的功能。
并且，所述印刷电路板110上形成用于罩住所述印刷电路板110的上部的成型部150。所述成型部150为作为绝缘体的树脂而成，属于周知的常用技术，因此予以省略。
图4为根据本发明的优选实施例中半导体封装100，其为从印刷电路板110下部的仰视示意图，与图2的现有半导体封装相比，图4的安装板3的中间部分也配置有第二焊球121而由此可以确认外露的全部焊球数量有所增加。即，相比于现有的凹型区朝下的系统级封装10，虽然全部焊球的数量并没有增加，但作为能够担当输入与输出的输入/输出引脚而运作的实质焊球的数量将会有所增加。
因此，根据本发明的优选的实施例中半导体封装100为面朝上(face up)形态，并且所述半导体芯片120的所述活性面120a通过所述第二焊球121而连接到所述安装板3，从而可以实现输入/输出引脚的数量的实质性增加。
另一方面，图5为根据本发明的优选实施例中半导体封装与现有的半导体封装作比较的纵向截面图，图5的(a)图为用于说明现有的半导体封装的信号路径的示意截面图，图5的(b)图为用于说明根据本发明的优选实施例中半导体封装的信号路径的示意截面图。
如图5的(a)图所示，现有的半导体封装结构的外部信号路径中，由于信号路径(请参照箭头所示)是由半导体芯片12、第二焊球17、第二过孔19、第一过孔18、第一焊球16及导电图案3a构成。因此实际上第二焊球17无法具备输入/输出引脚的功能，因此输入/输出引脚的数量只能被限制为第一焊球16。
相反地，如图5的(b)所示，根据本发明的优选实施例中半导体封装，其信号路径(请参照箭头)包括：由半导体芯片120、第二焊球121、导电图案3a构成的第一路径；以及由无源组件130及晶体振荡器140、过孔113、第一焊球112、及导电图案3a构成的第二路径。
而且，根据本发明的优选的实施例中半导体封装的内部信号路径，半导体芯片120通过第二焊球121、导电图案3a、第一焊球112及过孔113而以电气方式连接无源组件130与晶体振荡器140。
如上所述，本发明的半导体封装中，随着外部信号路径的多元化，实际上不仅是第一焊球112，还有第二焊球121也能作为输入/输出引脚之用。因此相比于现有的半导体封装，无需实际增加焊球就能提高作为输入/输出引脚而运作的焊球的数量，有效增加输入/输出引脚，从而能够迅速处理输出入信号，能大幅提高性能。
另一方面，根据本发明的优选的实施例的半导体封装制作方法，在所述凹型区(cavity)111以外的封装基板110下面形成用于以电气方式连接所述安装板3的第一焊球112，将所述半导体芯片120的惰性面120b粘贴于所述封装基板110的下面，通过第二焊球121而将所述半导体芯片120的活性面120a以电气方式连接于所述安装板3，从而扩大输入/输出引脚的数量。
如上所述，本发明在封装基板的下面所形成的凹型区内配置有半导体芯片，半导体芯片的活性面通过第二焊球而变更为安装于安装板的面朝上(faceup)形态，从而无需实际增加焊球而能增加外露的焊球的数量，由此扩大了实质性的输入/输出引脚，故能够处理超高速的输出入信号处理，还可以实现最小型化、最轻量化。
如上所述，本发明的说明书中对本发明优选的实施例进行说明，但本发明所属的技术领域的技术人员在不超出本发明的范畴的范围内会有多种变换。从而，本发明的权利要求范围并不只限于进行说明的实施例，应该根据后述的权利要求及与其同等的范围而决定。

Claims (9)

1.一种半导体封装，封装基板安装于上面形成导电图案的安装板上，半导体封装的所述封装基板上安装有半导体芯片，其特征在于，所述封装基板的上面形成导电图案，所述封装基板的下面中心部分形成凹型区，在所述凹型区以外的封装基板下面形成用于以电气方式连接所述安装板的第一焊球，所述半导体芯片配置于所述凹型区之内，所述半导体芯片的惰性面粘贴于所述封装基板的惰性面，所述半导体芯片的活性面通过第二焊球而以电气方式连接于所述安装板。
2.如权利要求1所述的半导体封装，其特征在于，所述半导体芯片的所述活性面通过所述第二焊球而成为连接于所述安装板的面朝上形态，从而扩大输入/输出引脚的数量。
3.如权利要求1或2所述的半导体封装，其特征在于，所述封装基板上形成用于连接所述第一焊球的多个过孔，所述封装基板的上面安装以电气方式连接于所述安装板的电子组件，所述电子组件包括无源组件或晶体振荡器。
4.如权利要求1或2所述的半导体封装，其特征在于，所述印刷电路板上形成罩住所述印刷电路板的成型部。
5.如权利要求1或2所述的半导体封装，其特征在于，所述第一焊球及所述第二焊球以相同的高度连接于所述安装板的导电图案。
6.如权利要求1所述的半导体封装，其特征在于，所述第二焊球中的一部分作为用于输出入数据的输入/输出引脚。
7.如权利要求1所述的半导体封装，其特征在于，所述半导体芯片利用所述环氧、聚酰亚胺或两面胶中所选择出来的一种粘贴部件而粘贴于所述封装基板的所述惰性面。
8.如权利要求1所述的半导体封装，其特征在于，所述半导体芯片为晶圆片级芯片规模封装形态的芯片或凸块的晶粒形态的芯片中的其中一种。
9.一种半导体封装制作方法，在安装板上面安装封装基板，在所述封装基板安装半导体芯片的半导体封装制作方法，其特征在于，在所述封装基板的下面中心部分形成凹型区，在所述凹型区以外的封装基板下面形成用于以电气方式连接所述安装板的第一焊球，将所述半导体芯片的惰性面粘贴于所述封装基板的惰性面，通过第二焊球而将所述半导体芯片的活性面以电气方式连接于所述安装板，从而扩大输入/输出引脚的数量。
CN201210222491.5A 2011-07-01 2012-06-29 半导体封装及其半导体封装制作方法 Expired - Fee Related CN102856264B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020110065246A KR101222474B1 (ko) 2011-07-01 2011-07-01 반도체 패키지 및 그 반도체 패키지 제조방법
KR10-2011-0065246 2011-07-01

Publications (2)

Publication Number Publication Date
CN102856264A true CN102856264A (zh) 2013-01-02
CN102856264B CN102856264B (zh) 2016-05-04

Family

ID=47402718

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210222491.5A Expired - Fee Related CN102856264B (zh) 2011-07-01 2012-06-29 半导体封装及其半导体封装制作方法

Country Status (3)

Country Link
KR (1) KR101222474B1 (zh)
CN (1) CN102856264B (zh)
TW (1) TWI591779B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI675459B (zh) * 2017-03-19 2019-10-21 南亞科技股份有限公司 半導體結構及其製造方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160104322A (ko) * 2015-02-26 2016-09-05 엘지이노텍 주식회사 인터포저 패키지 및 이를 구비하는 전자 모듈

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006124597A2 (en) * 2005-05-12 2006-11-23 Foster Ron B Infinitely stackable interconnect device and method
JP2008305931A (ja) * 2007-06-07 2008-12-18 Fujitsu Microelectronics Ltd 半導体装置及びその製造方法
CN102110672A (zh) * 2009-12-29 2011-06-29 南茂科技股份有限公司 芯片堆叠封装结构及其制造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3372169B2 (ja) * 1996-06-07 2003-01-27 株式会社東芝 半導体パッケージ
KR100549312B1 (ko) 2000-10-10 2006-02-02 앰코 테크놀로지 코리아 주식회사 반도체패키지 및 그 제조 방법
TWI278947B (en) 2004-01-13 2007-04-11 Samsung Electronics Co Ltd A multi-chip package, a semiconductor device used therein and manufacturing method thereof
JP2007150181A (ja) 2005-11-30 2007-06-14 Matsushita Electric Ind Co Ltd 積層型実装構造体

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006124597A2 (en) * 2005-05-12 2006-11-23 Foster Ron B Infinitely stackable interconnect device and method
JP2008305931A (ja) * 2007-06-07 2008-12-18 Fujitsu Microelectronics Ltd 半導体装置及びその製造方法
CN102110672A (zh) * 2009-12-29 2011-06-29 南茂科技股份有限公司 芯片堆叠封装结构及其制造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI675459B (zh) * 2017-03-19 2019-10-21 南亞科技股份有限公司 半導體結構及其製造方法

Also Published As

Publication number Publication date
TWI591779B (zh) 2017-07-11
KR101222474B1 (ko) 2013-01-15
TW201304096A (zh) 2013-01-16
CN102856264B (zh) 2016-05-04

Similar Documents

Publication Publication Date Title
US7034386B2 (en) Thin planar semiconductor device having electrodes on both surfaces and method of fabricating same
CN101519183B (zh) 具有集成电路管芯的微机电系统封装
US10460958B2 (en) Method of manufacturing embedded packaging with preformed vias
KR101734882B1 (ko) 영역 어레이 유닛 컨넥터를 갖는 적층 가능한 몰딩된 마이크로전자 패키지
KR100871709B1 (ko) 칩 스택 패키지 및 그 제조방법
EP2769412B1 (en) Microelectronic package with stacked microelectronic units and method for manufacture thereof
KR101964389B1 (ko) 수직 상호연결들을 갖는 집적 회로 패키징 시스템 및 그 제조 방법
JP2003124433A (ja) マルチチップパッケージ
US7279785B2 (en) Stacked die package system
US20110317381A1 (en) Embedded chip-on-chip package and package-on-package comprising same
KR20080038035A (ko) 반도체 패키지 및 적층형 반도체 패키지
KR101145041B1 (ko) 반도체칩 패키지, 반도체 모듈 및 그 제조 방법
JP2008211175A (ja) 接地能力を高めたアンテナ内蔵の３ｄパッケージ構造
WO2012082168A1 (en) Pin attachment
CN202651107U (zh) 具中介层的封装基板及其封装结构
CN102856264A (zh) 半导体封装及其半导体封装制作方法
JP2003174122A (ja) 半導体装置
TWI685944B (zh) 三維直通矽晶貫孔結構
JP2006202997A (ja) 半導体装置およびその製造方法
CN220457668U (zh) 一种包括多层电路板的封装模组及电子设备
US20140085845A1 (en) Thick-film hybrid circuit structure and method of manufacture the same
KR101384342B1 (ko) 반도체 패키지
KR20010058584A (ko) 반도체패키지
KR20130015391A (ko) 적층 반도체 패키지
KR20120078781A (ko) 반도체 패키지 제조용 기판 및 이를 이용한 반도체 패키지

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20160504

Termination date: 20200629