TWI675459B - 半導體結構及其製造方法 - Google Patents

半導體結構及其製造方法 Download PDF

Info

Publication number
TWI675459B
TWI675459B TW106128160A TW106128160A TWI675459B TW I675459 B TWI675459 B TW I675459B TW 106128160 A TW106128160 A TW 106128160A TW 106128160 A TW106128160 A TW 106128160A TW I675459 B TWI675459 B TW I675459B
Authority
TW
Taiwan
Prior art keywords
interposer
bumps
wafer
semiconductor structure
conductive pillars
Prior art date
Application number
TW106128160A
Other languages
English (en)
Other versions
TW201838158A (zh
Inventor
林柏均
Po Chun Lin
Original Assignee
南亞科技股份有限公司
Nanya Technology Corporation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南亞科技股份有限公司, Nanya Technology Corporation filed Critical 南亞科技股份有限公司
Publication of TW201838158A publication Critical patent/TW201838158A/zh
Application granted granted Critical
Publication of TWI675459B publication Critical patent/TWI675459B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13012—Shape in top view
    • H01L2224/13013—Shape in top view being rectangular or square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13012—Shape in top view
    • H01L2224/13014—Shape in top view being circular or elliptic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/273—Manufacturing methods by local deposition of the material of the layer connector
    • H01L2224/2731—Manufacturing methods by local deposition of the material of the layer connector in liquid form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H01L2224/29191—The principal constituent being an elastomer, e.g. silicones, isoprene, neoprene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83193—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92143—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0652—Bump or bump-like direct electrical connections from substrate to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H01L2225/06537—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06548—Conductive via connections through the substrate, container, or encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps

Abstract

一種半導體結構包含第一堆疊中介層、第一晶片、 以及複數個第二凸塊。第一堆疊中介層包含第一中介層、複數個第一導電柱、複數個第一凸塊、以及第一重分布層。第一中介層具有第一表面和與其相對的第二表面。複數個第一導電柱從第一中介層的第一表面穿透至第二表面。複數個第一凸塊位於第一中介層之第一表面的一側並電性連接此些第一導電柱。第一表面具有一淨空區域，此淨空區域無第一凸塊。第一重分布層位於第一中介層的第二表面上。第一晶片位於第一重分布層的上方。第一晶片在垂直第一表面的方向上與第一中介層之第一表面的淨空區域對齊。複數個第二凸塊連接第一重分布層和第一晶片。

Description

半導體結構及其製造方法
本發明是有關一種半導體結構及一種半導體結構的製造方法。
為了改善積體電路(Integrated circuit)的表現以及功能，在下一世代中，三維堆疊技術(Three-dimensional stacking technology)被普遍的運用。矽穿孔(Through-silicon via)普遍地被用於製造三維堆疊(3D stacking)。然而，在傳統的3D堆疊技術中，為了要在晶片上形成矽穿孔反而減少晶片的功能區域和/或有效面積，且相鄰晶片之間的熱量無法有效地消散。此外，在晶片的電路區中形成矽穿孔亦為業界所面臨到的挑戰。因此，傳統的3D堆疊技術在各方面皆無法滿足。
根據本發明之一態樣係提供一種半導體結構。半導體結構包含一第一堆疊中介層、一第一晶片及複數個第二凸塊。第一堆疊中介層包含一第一中介層、複數個第一導電柱、 複數個第一凸塊、以及一第一重分布層。第一中介層具有第一表面及與其相對之第二表面。第一導電柱從第一中介層的第一表面穿透至第二表面。第一凸塊位於第一中介層之第一表面的一側，並電性連接至此些第一導電柱。第一表面具有一淨空區域，此淨空區域無第一凸塊。第一重分布層位於第一中介層的第二表面上。第一晶片位於第一重分布層的上方，其中第一晶片在垂直第一表面的方向上與第一中介層之第一表面的淨空區域對齊。複數個第二凸塊連接第一重分布層和第一晶片。
根據本發明之某些實施方式，半導體結構更包含一載體基板、一第二晶片及複數個第三凸塊。第一堆疊中介層的多個第一凸塊設置於載體基板上。第二晶片設置於載體基板上，使得第二晶片位於載體基板與第一中介層之間。第二晶片與第一中介層之第一表面的淨空區域對齊，並存在一空隙在淨空區域與第二晶片之間。複數個第三凸塊連接第二晶片和載體基板。
根據本發明之某些實施方式，半導體結構更包含第二堆疊中介層及一第三晶片。第二堆疊中介層位於第一堆疊中介層的上方。第二堆疊中介層包含一第二中介層、複數個第二導電柱、複數個第四凸塊及第二重分布層。第二中介層具有第一表面及與其相對之一第二表面。第二導電柱穿透第二中介層。第四凸塊位於第二中介層之第一表面的一側，並連接第一重分布層和第二導電柱。第二重分布層設置於第二中介層之第二表面上。第三晶片位於第二重分布層的上方。第三晶片在垂 直第一表面的方向上與第一中介層之第一表面的淨空區域對齊。
根據本發明之某些實施方式，第一導電柱及第二導電柱具有一相同分布，使得各第一導電柱在垂直第一中介層之第一表面的方向上與各第二導電柱對齊。
根據本發明之某些實施方式，第一堆疊中介層更包含導電墊。導電墊在第一表面上延伸，並橋接兩相鄰的第一導電柱。此些第一凸塊中的一者通過導電墊等電位連接至所述兩相鄰的第一導電柱。
根據本發明之一態樣係提供一種半導體結構。半導體結構包含第一堆疊中介層、第一晶片及複數個第二凸塊。第一堆疊中介層包含第一中介層、複數個第一導電柱、複數個第一凸塊及第一重分布層。第一中介層具有第一表面及與其相對之第二表面。第一導電柱從第一中介層之第一表面穿透至第二表面。第一凸塊位於第一中介層之第一表面的一側，並電性連接至第一導電柱。第一表面具有一淨空區域，此淨空區域無第一凸塊。第一重分布層位於第一中介層之第二表面上。第一晶片具有第一表面及與其相對之第二表面，且第一晶片的第二表面固定於第一中介層之第一表面的淨空區域。第二凸塊設置於第一晶片之第一表面上。
根據本發明之某些實施方式，各第一凸塊具有第一接合終端及各第二凸塊具有第二接合終端。第一凸塊的第一接合終端實質上與第二凸塊的第二接合終端同高。
根據本發明之某些實施方式，各第一凸塊具有一第一高度，各第二凸塊具有一第二高度，且第一晶片具有一厚度。第一凸塊的第一高度實質上與第一晶片的厚度和第二凸塊的第二高度的總和相等。
根據本發明之某些實施方式，半導體結構更包含一載體基板。第一堆疊中介層的第一凸塊和第二凸塊接合至載體基板。
根據本發明之某些實施方式，半導體結構更包含第二堆疊中介層、第二晶片及複數個第四凸塊。第二堆疊中介層設置於第一堆疊中介層的上方。第二堆疊中介層包含第二中介層、複數個第二導電柱、複數個第三凸塊及第二重分布層。第二中介層具有第一表面及與其相對之第二表面。第二導電柱穿透第二中介層。第三凸塊設置於第二中介層之第一表面的一側，並連接第一重分布層和第二導電柱。第二重分布層設置於第二中介層之第二表面上。第二晶片設置於第二中介層之第一表面上。第四凸塊設置於第二晶片上。第四凸塊連接第二晶片和第一堆疊中介層的第一重分布層。
本發明之一態樣係提供一種半導體結構的製造方法，包含下列操作。形成第一堆疊中介層。形成第一堆疊中介層包含以下步驟：(i)提供第二中介層，此第二中介層具有第一表面及第二表面，(ii)形成複數個第一導電柱從第一中介層的第一表面穿透至第二表面，(iii)形成第一重分布層於第一中介層之第二表面上，以及(iv)形成複數個第一凸塊於第一中介層之第一表面的一側，其中第一凸塊電性連接至第一導電柱， 且第一表面具有無第一凸塊的一淨空區域。接著，提供第一晶片，此第一晶片包含複數個第二凸塊。之後，第一晶片的第二凸塊接合至第一中介層之第二表面的第一重分布層，其中第一晶片在垂直第一中介層之第一表面的方向上與第一中介層之第一表面的淨空區域對齊。
根據本發明之某些實施方式，形成半導體結構的方法更包含以下步驟。提供一前驅基板。此前驅基板包含一載體基板、一第二晶片及複數個第三凸塊。這些第三凸塊連接第二晶片和載體基板。之後，第一堆疊中介層的第一凸塊接合至載體基板，使得第二晶片位於載體基板與第一中介層之間。第二晶片與第一中介層之第一表面的淨空區域對齊，並存在一空隙介於淨空區域和第二晶片之間。
根據本發明之某些實施方式，形成半導體結構的方法更包含以下操作。形成第二堆疊中介層。形成此第二堆疊中介層包含以下步驟：提供第二中介層，此第二中介層具有第一表面及第二表面；形成複數個第二導電柱穿透第二中介層；形成第二重分布層於第二中介層的第二表面上；以及形成複數個第四凸塊於第二中介層之第一表面的一側，並電性連接至第二導電柱。接著，第三晶片設置於第二重分布層的上方，其中第三晶片在垂直第一表面的方向上與第一中介層之第一表面的淨空區域對齊。之後，第二堆疊中介層的第四凸塊接合至第一堆疊中介層的第一重分布層。
根據本發明之某些實施方式，第一及第二導電柱具有一相同分布，使得各第一導電柱在垂直第一中介層之第一表面的方向上與各第二導電柱對齊。
根據本發明之某些實施方式，淨空區域被第一凸塊圍繞，且第一晶片的面積小於淨空區域的面積。
本發明之一態樣係提供一種半導體結構的製造方法，包含下列操作。形成一第一堆疊中介層。形成此第一堆疊中介層包含以下步驟：提供第一中介層，此第一中介層具有第一表面及第二表面；形成複數個第一導電柱從第一中介層的第一表面穿透至第二表面；形成第一重分布層於第一中介層之第二表面上；以及形成複數個第一凸塊於第一中介層之第一表面的一側，並電性連接至第一導電柱，其中第一表面具有一淨空區域，此淨空區域無第一凸塊。接著，提供第一晶片，其中第一晶片包含第一表面、與其相對之第二表面、以及位於第一晶片之第一表面上的複數個第二凸塊。之後，第一晶片的第二表面接合至第一中介層之第一表面的該淨空區域。
根據本發明之某些實施方式，各第一凸塊具有第一接合終端及各第二凸塊具有第二接合終端，且第一凸塊的第一接合終端實質上與第二凸塊的第二接合終端同高。
根據本發明之某些實施方式，形成半導體結構的方法更包含接合第一堆疊中介層的第一凸塊和第一晶片的第二凸塊於一載體基板上。
根據本發明之某些實施方式，形成半導體結構的方法更包含以下操作。形成第二堆疊中介層。形成此第二堆疊 中介層包含以下步驟：提供第二中介層，此第二中介層具有第一表面及第二表面；形成複數個第二導電柱穿透第二中介層；形成第二重分布層於第二中介層的第二表面上；形成複數個第三凸塊於第二中介層之第一表面的一側，並電性連接至第二導電柱，其中第二中介層之第一表面具有一淨空區域，此淨空區域無第三凸塊；以及提供第二晶片，此第二晶片包含第一表面、與其相對之第二表面、以及位於第二晶片之第一表面上的複數個第四凸塊。接著，將第二晶片之第二表面固定至第二中介層之第一表面的淨空區域。之後，第二堆疊中介層之第三凸塊和第二晶片之第四凸塊接合至第一堆疊中介層之第一重分布層上。
根據本發明之某些實施方式，形成半導體結構的方法更包含在形成第一重分布層後，形成導電墊在第一中介層之第一表面上延伸，並橋接兩相鄰的第一導電柱。
100‧‧‧第一堆疊中介層
101‧‧‧第一中介層
101a‧‧‧第一表面
101b‧‧‧第二表面
102‧‧‧第一導電柱
104‧‧‧第一重分布層
105‧‧‧導電墊
106‧‧‧第一凸塊
106a‧‧‧第一接合終端
108‧‧‧淨空區域
110‧‧‧第一晶片
116‧‧‧第二凸塊
128‧‧‧空隙
130‧‧‧第三晶片
131‧‧‧第二中介層
131a‧‧‧第一表面
131b‧‧‧第二表面
132‧‧‧第二導電柱
134‧‧‧第二重分布層
136‧‧‧第四凸塊
138‧‧‧淨空區域
200‧‧‧半導體結構
200”‧‧‧半導體結構
210‧‧‧第一晶片
120‧‧‧第二晶片
121‧‧‧前驅基板
122‧‧‧載體基板
126‧‧‧第三凸塊
220‧‧‧第二晶片
220a‧‧‧第一表面
220b‧‧‧第二表面
226‧‧‧第四凸塊
210a‧‧‧第一表面
210b‧‧‧第二表面
216‧‧‧第二凸塊
216a‧‧‧第二接合終端
300‧‧‧第二堆疊中介層
300”‧‧‧半導體結構
400”‧‧‧半導體結構
10、20‧‧‧方法
12、14、16、22、24、26‧‧‧步驟
為讓本發明之上述和其他目的、特徵、優點與實施方式能更明顯易懂，所附圖式之詳細說明如下：第1圖及第2圖繪示根據本發明某些實施方式之一種形成半導體結構的流程圖。
第3圖至第10圖繪示本發明某些實施方式之形成半導體結構在製程各階段的剖面圖。
第11圖至第13圖繪示本發明其他某些實施方式之形成半導體結構在製程各階段的剖面圖。
為了使本揭示內容之敘述更加詳盡與完備，可參照所附之圖式及以下所述各種實施方式，圖式中相同之號碼代表相同或相似之元件。
第1圖繪示根據本發明某些實施方式之一種形成半導體結構的流程圖。形成半導體結構的方法10包含操作12、操作14、以及操作16。
在操作12中，形成第一堆疊中介層。在本發明之某些實施方式中，可以參照第3圖至第6A圖進一步理解操作12，其中第3圖至第6A圖繪示根據本發明某些實施方式之形成第一堆疊中介層在各製程階段的剖面圖。在本發明之某些實施方式中，形成此第一堆疊中介層包含下述步驟。請參照第3圖，提供具有第一表面101a及第二表面101b的第一中介層101。可以使用各種材料作為第一中介層101的材料。舉例來說，第一中介層101可以是矽(Si)基板。使用Si作為第一中介層101的材料的原因是Si與安裝在第一中介層101上之半導體晶片具有相同的材料。因此，第一中介層101的熱膨脹係數(coefficients of thermal expansion，CTEs)大致上可以等於半導體晶片的熱膨脹係數，進而避免兩者之間熱收縮差異而引起的翹曲或扭曲等多個缺點。
接著請參照第4圖，形成複數個第一導電柱102於第一中介層101中。此些第一導電柱102從第一中介層101的第一表面101a穿透至第二表面101b。具體的說，在中介層上進行一系列處理以形成第一導電柱102。舉例來說，在中介層中形成複數個通孔，然後使用導電材料將此些通孔填滿。在本發明之某些實施方式中，可以藉由適當的製程來形成通孔，例如微影蝕刻製程(photolithography-etching processes)、機械鑽孔製程(machine drilling processes)、以及雷射鑽孔製程(laser drilling processes)。在本發明之某些實施方式中，例如可以藉由濺射技術(sputtering techniques)、蒸鍍技術(vaporating techniques)、電鍍技術(electroplating techniques)或化學鍍技術(electroless plating)來填充通孔。在本發明之某些實施方式中，第一導電柱102的示例性材料包含鋁、銅、鎳或其他合適的導電材料。然而，本發明並不以此為限。
請參照第5圖，形成第一重分布層104於第一中介層101之第二表面101b上。第一重分布層104接觸至少一個第一導電柱102。具體的說，第一重分布層104可以包含鋁、銅、鎳或其他合適的導電材料。可以藉由濺射、蒸鍍或其他合適的製程在第一中介層101之第二表面101b上形成第一重分布層104。在本發明之某些實施方式中，第一重分布層104可以充當外罩晶片電磁干擾(electromagnetic Interference，EMI)的屏蔽帽。
接著請參照第6A圖，設置複數個第一凸塊106於第一中介層101之第一表面101a的一側。此外，此些第一凸塊106電性連接至第一導電柱102。第一表面101a具有一淨空區域108，且此淨空區域108不具有任何第一凸塊106。在本發明之某些實施方式中，第一表面101a的淨空區域108被該些第一凸塊106圍繞。第一凸塊106可以是焊球或本領域已知的其他結構，且第一凸塊106可以是球形、橢圓形、正方形或矩形，但不以此為限。在形成第一凸塊106後可以得到第一堆疊中介層100。請參照第6B圖，在形成第一凸塊106前可以選擇性地形成導電墊105。導電墊105在第一中介層101的第一表面101a上延伸，並橋接兩相鄰的第一導電柱102。在形成導電墊105之後，設置第一凸塊106於導電墊105上。事實上，導電墊105可以包含導電材料，例如鋁、銅或類似的材料。
重新參照第1圖，方法10通過提供包含複數個第二凸塊的第一晶片進行到操作14。如第7圖所示，提供第一晶片110，其包含複數個第二凸塊116。應注意，第一晶片110不具有任何穿透第一晶片110的通孔。在本發明之某些實施方式中，該第一晶110可以是，但不限於，動態隨機存取記憶體(dynamic random access memory，DRAM)、靜態隨機存取記憶體(static random access memory，SRAM)、唯讀記憶體(read only memory，ROM)、邏輯電路、快閃記憶體、特殊應用積體電路(application specific integrated circuit，ASIC)或模擬電路。在本發明之某些實施方式中，第一晶片110 的第二凸塊116可以是焊球或本領域已知的其他結構，且第二凸塊116可以是球形、橢圓形、正方形或矩形，但不以此為限。
請繼續參照第1圖的操作16及第7圖，將第一晶片110的第二凸塊116接合至第一中介層101之第二表面101b上的第一重分布層104，進而形成半導體結構200。更精確地說，第一晶片110在垂直第一表面101a的方向上與第一中介層101之第一表面101a的淨空區域108對齊。如上所述，此淨空區域108沒有任何凸塊，並且被第一凸塊106所圍繞。舉例來說，第一晶片110的面積小於淨空區域108的面積，使得第一晶片110可以從垂直第一表面101a的方向觀察時位於淨空區域108內。應注意，每個第一凸塊106的直徑大於每個第二凸塊116的直徑。
方法10可以進一步包含額外的操作或過程。請參照第8圖，可以在操作16之前，期間或之後提供前驅基板121。此前驅基板121包含載體基板122、至少一第二晶片120、以及連接第二晶片120和載體基板122的多個第三凸塊126。在本發明之某些實施方式中，載體基板122可以是印刷電路板(printed circuit board，PCB)、半導體基板或其他本領域已知的基板。示例性實例的PCB材料可以包含玻璃纖維(glass fiber)、環氧樹脂(epoxy resins)、酚醛樹脂(phenolic resins)、聚酰亞胺(polyimide，PI)和其他合適的材料。示例性實例的半導體基板材料可以包含矽以及半導體化合物，例如碳化矽(silicon carbide)、砷化鎵(gallium arsenide)、砷化銦(indium arsenide)和磷化銦(indium phosphide)。半導體 基板亦可以包含各種本技術領域所習知的摻雜結構(例如p型基板或n型基板)。第二晶片120可以包含與第一晶片110相同的功能模組。舉例來說，第二晶片120可以包含動態隨機存取記憶體(dynamic random access memory，DRAM)、靜態隨機存取記憶體(static random access memory，SRAM)、唯讀記憶體(read only memory，ROM)、邏輯電路、快閃記憶體、特殊應用積體電路(application specific integrated circuit，ASIC)或模擬電路，但不以此為限。第三凸塊126可以是焊球或本領域已知的其他結構，且第三凸塊126可以是球形、橢圓形、正方形或矩形，但不以此為限。如第8圖所示，前驅基板121可包含由第二晶片120和第三凸塊126組成的單層倒裝晶片封裝(monolayer Flip-Chip package)。
請參照第9圖，將半導體結構200接合至前驅基板121。具體地說，將第一堆疊中介層100的第一凸塊106接合至前驅基板121的載體基板122上，使得第二晶片120位於載體基板122與第一中介層101之間。更精確地說，第二晶片120與第一中介層101之第一表面101a的淨空區域108對齊，並且存在一空隙128位於淨空區域108和第二晶片120之間。如第9圖所示，所獲得的半導體結構包含雙層倒裝晶片封裝(double-layered Flip-Chip package)。
請參照第10圖，方法10可以進一步包含形成半導體結構300”於半導體結構200的上方。在本發明之某些實施方式中，半導體結構300”與半導體結構200的結構相同或類似。此外，可以藉由與形成半導體結構200相同的方法來形成半導 體結構300”。簡單來說，半導體結構300”包含第二堆疊中介層300及第三晶片130。第二堆疊中介層300包含第二中介層131、複數個第二導電柱132、第二重分布層134、以及複數個第四凸塊136。具體的說，第二中介層131具有第一表面131a及第二表面131b。第二導電柱132穿透第二中介層131。第二重分布層134設置於第二中介層131之第二表面131b上。第四凸塊136設置於第二中介層131之第一表面131a的一側，並電性連接至第二導電柱132。第三晶片130設置於第二重分布層134的上方，並且在垂直第一表面101a的方向上與第一中介層101之第一表面101a的淨空區域108對齊。第二堆疊中介層300的第四凸塊136與第一堆疊中介層100的第一重分布層104接合。
在本發明之某些實施方式中，另一半導體結構200可以堆疊在半導體結構300”的上方。
本發明之另一態樣係提供一種半導體結構200。第7圖繪示根據本發明之某些實施方式的半導體結構200。半導體結構200包含第一堆疊中介層100、第一晶片110及複數個第二凸塊116。第一堆疊中介層100包含第一中介層101、複數個第一導電柱102、複數個第一凸塊106、以及第一重分布層104。第一中介層101具有第一表面101a及與其相對之第二表面101b。第一導電柱102從第一中介層101的第一表面101a穿透至第二表面101b。第一凸塊106設置於第一中介層101之第一表面101a的一側，並電性連接至第一導電柱102。第一重分布層104設置於第一中介層101之第二表面101b上。在本發明 之某些實施方式中，第一中介層101的第一表面101a具有一淨空區域108，此淨空區域108不具有第一凸塊106。
第一晶片110可以設置於第一重分布層104的上方，且第二凸塊116連接第一重分布層104和第一晶片110。第一晶片110在垂直第一表面101a的方向上與第一中介層101之第一表面101a的淨空區域108對齊。應注意，第一晶片110不具有任何穿透第一晶片110的通孔。
在本發明之某些實施方式中，第一堆疊中介層100可以更包含如第6B圖所示之導電墊105。導電墊105在第一表面101a上延伸，並橋接兩相鄰的第一導電柱102。該些第一凸塊106中的至少一者通過導電墊105等電位電性連接至該些第一導電柱102中相鄰的兩個第一導電柱102。在一些實施方式中，導電墊105可以包含導電材料，例如鋁、銅或類似的材料。
第9圖繪示出根據本發明之某些實施方式的另一種半導體結構。如第9圖所述之半導體結構200包含前驅基板121及位於前驅基板121上的半導體結構200。前驅基板121包含載體基板122、一個或多個第二晶片120、以及複數個第三凸塊126。第二晶片120設置於載體基板122上，且第三凸塊126連接第二晶片120和載體基板122。半導體結構200的第一凸塊106接合至載體基板122上，使得第二晶片120位於載體基板122與第一中介層101之間。具體的說，第二晶片120與第一中介層101之第一表面101a的淨空區域108對齊，並且存在一空隙128介於淨空區域108與第二晶片120之間。此外，請參照第10圖，可以在如第9圖所述之結構中再添加其他的半導體結構，例如半導體結構300”和/或其他結構。
本發明提供了根據某些實施方式之形成半導體結構的另一種方法。請參照第2圖，其繪示出根據本發明某些實施方式製造半導體結構的方法20的流程圖。方法20包含操作22，操作24，以及操作26。
在操作22中，形成第一堆疊中介層。操作22可以通過與方法10中的操作12相同的方法來實現。操作22的實施方式可以與上述結合第3圖至第6B圖所提及的實施方式相同。因此，為避免重複在此省略詳細的說明。
在操作24中係提供第一晶片。請參照第11圖，提供第一晶片210，其具有第一表面210a及與其相對之第二表面210b。第一晶片210包含複數個第二凸塊216，此些第二凸塊216形成在第一晶片210之第一表面210a上，其中第二表面210b上不具有任何凸塊。應注意，第一晶片210不具有任何穿透第一晶片210的通孔，且每個第一凸塊106的直徑大於每個第二凸塊216的直徑。在本發明之某些實施方式中，各第一凸塊106具有第一接合終端106a，且各第二凸塊216具有第二接合終端216a。第一凸塊106的第一接合終端106a實質上與第二凸塊216的第二接合終端216a的高度相同。換句話說，第一凸塊106的高度實質上等於第一晶片210的厚度和第二凸塊216的高度的總和。
第一晶片210可以包含與上文中所述之晶片110，120和/或130相同的功能模組。
在操作26中，第一晶片的第二表面被固定至第一中介層之第一表面的淨空區域。如第11圖所示，第一晶片210的第二表面210b被固定至第一中介層101之第一表面101a的淨空區域108，進而形成半導體結構200”。具體來說，第一晶片210的第二表面210b可以通過在淨空區域108和/或第二表面210b上刷塗黏合劑材料然後進行壓製，進而固定於淨空區域108。
在操作26之後，方法20可以進一步包含額外的操作或過程。請參照第12圖，可以提供載體基板122於操作26之前，期間或之後，然後將半導體結構200”接合到載體基板122上。具體來說，將第一堆疊中介層100的第一凸塊106和第一晶片210的第二凸塊216接合到載體基板122上。
請參照第13圖，方法20可以進一步包含形成一種半導體結構400”於半導體結構200”的上方。在本發明之某些實施方式中，半導體結構400”與半導體結構200”的結構相同或相似。此外，可以通過與形成半導體結構200”相同的方法形成半導體結構400”。簡單來說，半導體結構400”包含第二堆疊中介層300及一第二晶片220。第二堆疊中介層300包含第二中介層131、複數個第二導電柱132、第二重分布層134、以及複數個第三凸塊136。具體來說，第二中介層131具有第一表面131a和第二表面131b。第二導電柱132穿透第二中介層131。形成第二重分布層134於第二中介層131之第二表面上131b。第三凸塊136設置於第二中介層131之第一表面131a的一側，並電性連接至第二導電柱132。第二中介層131之第一 表面131a具有一淨空區域138，此淨空區域138不具有第三凸塊136。第二晶片220具有第一表面220a及第二表面220b。第二晶片220包含複數個第四凸塊226於第一表面220a上。此外，第二晶片220的第二表面220b被固定至第二中介層131之第一表面131a的淨空區域138，並將第二堆疊中介層300的第三凸塊136和第二晶片220的第四凸塊226接合到半導體結構200”之第一重分布層104上。第二晶片220可以與上文中所述之晶片110，120，130和/或210相同。
在本發明之某些實施方式中，另一半導體結構200”可以堆疊在半導體結構400”的上方。
本發明之另一態樣係提供一種半導體結構。第11圖繪示根據本發明之某些實施方式的半導體結構200”。半導體結構200”包含第一堆疊中介層100、第一晶片210及複數個第二凸塊216。第一堆疊中介層100包含第一中介層101、複數個第一導電柱102、複數個第一凸塊106、以及第一重分布層104。第一中介層101具有第一表面101a和與其相對之第二表面101b。第一導電柱102從第一中介層101的第一表面101a穿透至第二表面101b。複數個第一凸塊106設置於第一中介層101之第一表面101a的一側，並電性連接至第一導電柱102。此外，第一表面101a具有一淨空區域108，此淨空區域108不具有多個第一凸塊106。第一重分布層104設置於第一中介層101之第二表面101b上。
第一晶片210具有第一表面210a和第二表面210b，且第一晶片210的第二表面210b被固定至第一中介層101之第一表面101a的淨空區域108。第二凸塊216設置於第一晶片210之第一表面210a上。應注意，第一晶片210不具有任何通孔。更精確地說，每個第一凸塊106具有第一接合終端106a且每個第二凸塊216具有第二接合終端216a。第一凸塊106的第一接合終端106a實質上與第二凸塊216的第二接合終端216a的高度相同。換句話說，第一凸塊106的高度實質上與第一晶片210的厚度和第二凸塊216的高度的總和相等。
第12圖繪示出根據本發明某些實施方式的另一半導體結構。如第12圖所示之半導體結構包含載體基板122和載體基板122上的半導體結構200”。具體來說，第一堆疊中介層100的第一凸塊106和第一晶片210的第二凸塊216皆被接合至載體基板122。此外，請參照第13圖，可以將其他半導體結構，例如半導體結構400”和/或其他結構添加到如第12圖所示的結構中。
與傳統的3D堆疊技術相比，本發明之半導體結構的晶片沒有任何矽穿孔(Through-silicon via，TSV)，從而降低在晶片電路區域中製造TSV的困難度。此外，傳統的3D堆疊技術需要在其相對的表面上形成凸塊，進而導致成本增加。相反地，根據本發明實施方式，半導體晶片僅需要在其中一表面上形成凸塊，因此是具有成本效益的。另外，本發明揭露之半導體結構和其製造方法可以通過2.5D封裝技術的過程來實現與3D堆疊技術相同的空間利用效率。此外，與傳統的2.5D堆疊技術相比，本發明揭露的實施方式可以節省大於50%載體基板的面積。
除此之外，根據本發明的實施方式，每個中介層中導電柱的圖案和分佈是相同的，因此中介層可以用作通用元件，並使製造流程單一化。亦即，為了節省成本，無需更多的雙面凸塊。
雖然本發明已以實施方式揭露如上，以上所述僅為本發明之較佳實施方式，並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作各種之均等變化與修飾，皆應屬本發明之涵蓋範圍，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

Claims (19)

  1. 一種半導體結構，包含：一第一堆疊中介層，包含：一第一中介層，具有一第一表面及與其相對之一第二表面；複數個第一導電柱，從該第一中介層之該第一表面穿透至該第二表面；複數個第一凸塊，位於該第一中介層之該第一表面的一側，並電性連接該些第一導電柱，其中該第一表面具有一淨空區域，該淨空區域無該些第一凸塊，且該淨空區域具有一表面實質上與該第一表面齊平；一導電墊，在該第一表面上延伸，並橋接兩相鄰的該些第一導電柱，其中該導電墊覆蓋該兩相鄰的該些第一導電柱，且夾置在該兩相鄰的該些第一導電柱與該些第一凸塊中的一者之間；以及一第一重分布層，位於該第一中介層的該第二表面上；一第一晶片，位於該第一重分布層的上方，其中該第一晶片在垂直該第一表面的方向上與該第一中介層之該第一表面的該淨空區域對齊；以及複數個第二凸塊，連接該第一重分布層和該第一晶片。
  2. 如請求項1所述之半導體結構，更包含：一載體基板，其上設有該第一堆疊中介層之該些第一凸塊；一第二晶片，位於該載體基板上，使得該第二晶片位於該載體基板與該第一中介層之間，其中該第二晶片與該第一中介層之 該第一表面的該淨空區域對齊，並存在一空隙在該淨空區域與該第二晶片之間；以及複數個第三凸塊，連接該第二晶片和該載體基板。
  3. 如請求項2所述之半導體結構，更包含：一第二堆疊中介層，位於該第一堆疊中介層的上方，且包含：一第二中介層，具有一第一表面及與其相對之一第二表面；複數個第二導電柱，穿透該第二中介層；複數個第四凸塊，位於該第二中介層之該第一表面的一側，並連接該第一重分布層和該些第二導電柱；以及一第二重分布層位於該第二中介層之該第二表面上；以及一第三晶片，位於該第二重分布層的上方，其中該第三晶片在垂直該第一表面的方向上與該第一中介層之該第一表面的該淨空區域對齊。
  4. 如請求項3所述之半導體結構，其中該些第一導電柱及該些第二導電柱具有一相同分布，使得各該第一導電柱在垂直該第一中介層之該第一表面的方向上與各該第二導電柱對齊。
  5. 如請求項1所述之半導體結構，其中該些第一凸塊中的一者通過該導電墊等電位電性連接至所述兩相鄰的該些第一導電柱。
  6. 一種半導體結構，包含：一第一堆疊中介層，包含：一第一中介層，具有一第一表面及與其相對之一第二表面；複數個第一導電柱，從該第一中介層之該第一表面穿透至該第二表面；複數個第一凸塊，位於該第一中介層之該第一表面的一側，並電性連接該些第一導電柱，其中該第一表面具有一淨空區域，該淨空區域無該些第一凸塊，且該淨空區域具有一表面實質上與該第一表面齊平；一導電墊，在該第一表面上延伸，並橋接兩相鄰的該些第一導電柱，其中該導電墊覆蓋該兩相鄰的該些第一導電柱，且夾置在該兩相鄰的該些第一導電柱與該些第一凸塊中的一者之間；以及一第一重分布層，位於該第一中介層之該第二表面上；一第一晶片，具有一第一表面及與其相對的一第二表面，該第一晶片的該第二表面固定於該第一中介層之該第一表面的該淨空區域；以及複數個第二凸塊位於該第一晶片之該第一表面上。
  7. 如請求項6所述之半導體結構，其中各該第一凸塊具有一第一接合終端及各該第二凸塊各具有一第二接合終端，且該些第一凸塊的該些第一接合終端實質上與該些第二凸塊的該些第二接合終端同高。
  8. 如請求項6所述之半導體結構，其中各該第一凸塊具有一第一高度、各該第二凸塊各具有一第二高度且該第一晶片具有一厚度，其中該些第一凸塊的該第一高度實質上與該第一晶片的該厚度和該第二凸塊的該第二高度的總和相等。
  9. 如請求項6所述之半導體結構，更包含一載體基板，其中該第一堆疊中介層的該些第一凸塊和該些第二凸塊接合至該載體基板。
  10. 如請求項6所述之半導體結構，更包含：一第二堆疊中介層，位於該第一堆疊中介層的上方，且包含：一第二中介層，具有一第一表面及與其相對之一第二表面；複數個第二導電柱，穿透該第二中介層；複數個第三凸塊，位於該第二中介層之該第一表面的一側，並連接該第一重分布層和該些第二導電柱；以及一第二重分布層，位於該第二中介層的該第二表面上；一第二晶片，位於該第二中介層的該第一表面上；以及複數個第四凸塊，位於該第二晶片上，其中該些第四凸塊連接該第二晶片和該第一堆疊中介層的該第一重分布層。
  11. 一種半導體結構的製造方法，包含：形成一第一堆疊中介層，包含以下步驟： 提供一第一中介層，該第一中介層具有一第一表面及一第二表面；形成複數個第一導電柱，該些第一導電柱從該第一中介層之該第一表面穿透至該第二表面；形成一第一重分布層於該第一中介層之該第二表面上；形成複數個第一凸塊於該第一中介層之該第一表面的一側，並電性連接至該些第一導電柱，其中該第一表面具有一淨空區域，該淨空區域無該些第一凸塊，且該淨空區域具有一表面實質上與該第一表面齊平；形成一導電墊於該第一表面上延伸，並橋接兩相鄰的該些第一導電柱，其中該導電墊覆蓋該兩相鄰的該些第一導電柱，且夾置在該兩相鄰的該些第一導電柱與該些第一凸塊中的一者之間；提供一第一晶片，該第一晶片包含複數個第二凸塊；以及接合該第一晶片之該些第二凸塊至該第一中介層之該第二表面上的該第一重分布層，其中該第一晶片在垂直該第一中介層之該第一表面的方向上與該第一中介層之該第一表面的該淨空區域對齊。
  12. 如請求項11所述之半導體結構的製造方法，更包含：提供一前驅基板，該前驅基板包含一載體基板、一第二晶片及複數個第三凸塊，該些第三凸塊連接該第二晶片和該載體基板； 接合該第一堆疊中介層的該些第一凸塊至該載體基板，使得該第二晶片位於該載體基板和該第一中介層之間，其中該第二晶片與該第一中介層之該第一表面的該淨空區域對齊，並存在一空隙介於該淨空區域和該第二晶片之間。
  13. 如請求項11所述之半導體結構的製造方法，更包含：形成一第二堆疊中介層，包含以下步驟：提供一第二中介層，具有一第一表面及一第二表面；形成複數個第二導電柱穿透該第二中介層；形成一第二重分布層於該第二中介層之該第二表面上；以及形成複數個第四凸塊於該第二中介層之該第一表面的一側，並電性連接至該些第二導電柱；設置一第三晶片於該第二重分布層的上方，其中該第三晶片在垂直該第一表面的方向上與該第一中介層之該第一表面的該淨空區域對齊；以及接合該第二堆疊中介層的該些第四凸塊至該第一堆疊中介層的該第一重分布層。
  14. 如請求項13所述之半導體結構的製造方法，其中該些第一導電柱及該些第二導電柱具有一相同分布，使得各該第一導電柱在垂直該第一中介層之該第一表面的方向上與各該第二導電柱對齊。
  15. 如請求項11所述之半導體結構的製造方法，其中該淨空區域被該些第一凸塊圍繞，且該第一晶片具有一面積小於該淨空區域之一面積。
  16. 一種半導體結構的製造方法，包含：形成一第一堆疊中介層，包含以下步驟：提供一第一中介層，具有一第一表面及一第二表面；形成複數個第一導電柱，從該第一中介層之該第一表面穿透至該第二表面；形成一第一重分布層於該第一中介層的該第二表面上；以及形成複數個第一凸塊於該第一中介層之該第一表面的一側，並電性連接至該些第一導電柱，其中該第一表面具有一淨空區域，該淨空區域無該些第一凸塊，且該淨空區域具有一表面實質上與該第一表面齊平；以及形成一導電墊於該第一表面上延伸，並橋接兩相鄰的該些第一導電柱，其中該導電墊覆蓋該兩相鄰的該些第一導電柱，且夾置在該兩相鄰的該些第一導電柱與該些第一凸塊中的一者之間；提供一第一晶片，該第一晶片包含一第一表面、與其相對之一第二表面、以及位於該第一晶片之該第一表面上的複數個第二凸塊；以及固定該第一晶片之該第二表面於該第一中介層之該第一表面的該淨空區域。
  17. 如請求項16所述之半導體結構的製造方法，其中各該第一凸塊具有一第一接合終端及各該第二凸塊具有一第二接合終端，且該些第一凸塊的該些第一接合終端實質上與該些第二凸塊的該些第二接合終端同高。
  18. 如請求項16所述之半導體結構的製造方法，更包含接合該第一堆疊中介層的該些第一凸塊及該第一晶片的該些第二凸塊於一載體基板上。
  19. 如請求項16所述之半導體結構的製造方法，更包含：形成一第二堆疊中介層，包含：提供一第二中介層，具有一第一表面及一第二表面；形成複數個第二導電柱穿透該第二中介層；形成一第二重分布層於該第二中介層之該第二表面上；形成複數個第三凸塊於該第二中介層之該第一表面的一側，並電性連接至該些第二導電柱，其中該第二中介層的該第一表面具有一淨空區域，該淨空區域無該些第三凸塊；以及提供一第二晶片，該第二晶片包含一第一表面、與其相對之一第二表面、以及位於該第二晶片之該第一表面上的複數個第四凸塊；固定該第二晶片的該第二表面於該第二中介層之該第一表面的該淨空區域；以及 接合該第二堆疊中介層之該些第三凸塊和該第二晶片之該些第四凸塊至該第一堆疊中介層的該第一重分布層。
TW106128160A 2017-03-19 2017-08-18 半導體結構及其製造方法 TWI675459B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/462,906 2017-03-19
US15/462,906 US9960146B1 (en) 2017-03-19 2017-03-19 Semiconductor structure and method for forming the same

Publications (2)

Publication Number Publication Date
TW201838158A TW201838158A (zh) 2018-10-16
TWI675459B true TWI675459B (zh) 2019-10-21

Family

ID=62013803

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106128160A TWI675459B (zh) 2017-03-19 2017-08-18 半導體結構及其製造方法

Country Status (3)

Country Link
US (1) US9960146B1 (zh)
CN (1) CN108630551A (zh)
TW (1) TWI675459B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11621219B2 (en) 2021-02-18 2023-04-04 Rockwell Collins, Inc. Method and apparatus for through silicon die level interconnect

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6740981B2 (en) * 2000-03-27 2004-05-25 Kabushiki Kaisha, Toshiba Semiconductor device including memory unit and semiconductor module including memory units
TW200917440A (en) * 2007-06-16 2009-04-16 Rf Module And Optical Design Ltd Improvements relating to semiconductor packages
US20090212407A1 (en) * 2005-05-12 2009-08-27 Foster Ron B Infinitely Stackable Interconnect Device and Method
CN102856264A (zh) * 2011-07-01 2013-01-02 芯光飞株式会社 半导体封装及其半导体封装制作方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6204562B1 (en) 1999-02-11 2001-03-20 United Microelectronics Corp. Wafer-level chip scale package
US20020074637A1 (en) * 2000-12-19 2002-06-20 Intel Corporation Stacked flip chip assemblies
WO2005022965A2 (en) * 2003-08-29 2005-03-10 Thermalworks, Inc. Expansion constrained die stack
KR100621992B1 (ko) 2003-11-19 2006-09-13 삼성전자주식회사 이종 소자들의 웨이퍼 레벨 적층 구조와 방법 및 이를이용한 시스템-인-패키지
TWI459512B (zh) * 2005-12-22 2014-11-01 Alpha & Omega Semiconductor 使用相互連接的三維層片將垂直封裝的ｍｏｓｆｅｔ和積體電路功率器件構建成集成模組
US9818680B2 (en) * 2011-07-27 2017-11-14 Broadpak Corporation Scalable semiconductor interposer integration
US8008121B2 (en) * 2009-11-04 2011-08-30 Stats Chippac, Ltd. Semiconductor package and method of mounting semiconductor die to opposite sides of TSV substrate
US8664768B2 (en) * 2012-05-03 2014-03-04 Taiwan Semiconductor Manufacturing Company, Ltd. Interposer having a defined through via pattern
US20130313720A1 (en) * 2012-05-25 2013-11-28 Leilei Zhang Packaging substrate with reliable via structure
WO2014204921A1 (en) * 2013-06-18 2014-12-24 Glo-Usa, Inc. Removal of 3d semiconductor structures by dry etching

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6740981B2 (en) * 2000-03-27 2004-05-25 Kabushiki Kaisha, Toshiba Semiconductor device including memory unit and semiconductor module including memory units
US20090212407A1 (en) * 2005-05-12 2009-08-27 Foster Ron B Infinitely Stackable Interconnect Device and Method
TW200917440A (en) * 2007-06-16 2009-04-16 Rf Module And Optical Design Ltd Improvements relating to semiconductor packages
CN102856264A (zh) * 2011-07-01 2013-01-02 芯光飞株式会社 半导体封装及其半导体封装制作方法

Also Published As

Publication number Publication date
CN108630551A (zh) 2018-10-09
TW201838158A (zh) 2018-10-16
US9960146B1 (en) 2018-05-01

Similar Documents

Publication Publication Date Title
US9087835B2 (en) Structures embedded within core material and methods of manufacturing thereof
TWI303096B (zh)
US20190259733A1 (en) Semiconductor package
US11515290B2 (en) Semiconductor package
US20170373021A1 (en) Semiconductor device including semiconductor chips mounted over both surfaces of substrate
TW201826461A (zh) 堆疊型晶片封裝結構
US7989959B1 (en) Method of forming stacked-die integrated circuit
US10522453B2 (en) Substrate structure with filling material formed in concave portion
US20150041969A1 (en) Semiconductor package and fabrication method thereof
KR20130007049A (ko) 쓰루 실리콘 비아를 이용한 패키지 온 패키지
US20140117538A1 (en) Package structure and fabrication method thereof
US11610850B2 (en) Electronic package and fabrication method thereof
TW201533882A (zh) 覆晶堆疊封裝
JP2013021058A (ja) 半導体装置の製造方法
JP2014072487A (ja) 半導体装置およびその製造方法
JP2008218882A (ja) 半導体装置
WO2016165074A1 (zh) 一种芯片
CN112563215A (zh) 电子封装件及其制法
TWI675459B (zh) 半導體結構及其製造方法
WO2011021364A1 (ja) 半導体装置およびその製造方法
TWI821952B (zh) 半導體晶粒封裝
TWI797701B (zh) 半導體裝置及其製造方法
TWI567843B (zh) 封裝基板及其製法
TWI806343B (zh) 半導體封裝及其製造方法
US11973014B2 (en) Method of manufacturing substrate structure with filling material formed in concave portion