TWI821952B - 半導體晶粒封裝 - Google Patents

半導體晶粒封裝 Download PDF

Info

Publication number
TWI821952B
TWI821952B TW111110331A TW111110331A TWI821952B TW I821952 B TWI821952 B TW I821952B TW 111110331 A TW111110331 A TW 111110331A TW 111110331 A TW111110331 A TW 111110331A TW I821952 B TWI821952 B TW I821952B
Authority
TW
Taiwan
Prior art keywords
line segment
line
semiconductor die
corner
die
Prior art date
Application number
TW111110331A
Other languages
English (en)
Other versions
TW202320271A (zh
Inventor
李雅惠
葉書伸
許國經
呂學德
林柏堯
鄭心圃
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202320271A publication Critical patent/TW202320271A/zh
Application granted granted Critical
Publication of TWI821952B publication Critical patent/TWI821952B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/206—Length ranges
    • H01L2924/20645—Length ranges larger or equal to 500 microns less than 600 microns

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Led Device Packages (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Die Bonding (AREA)
  • Wire Bonding (AREA)

Abstract

提供一種半導體晶粒封裝。所述半導體晶粒封裝包括一半導體晶粒以及設置於半導體晶粒之下的一封裝基板。半導體晶粒具有一角落。封裝基板包括數個導電線，且在半導體晶粒的所述角落下方的導電線中之一者包括一第一線段及一第二線段。第一線段和第二線段連接在一起，且第二線段的線寬小於第一線段的線寬。第一線段是線性的並在一第一方向上延伸。第二線段是非線性的並具有變化的延伸方向。

Description

半導體晶粒封裝
本發明實施例係關於一種半導體製造技術，特別係有關於一種具有導電線防裂設計的半導體晶粒封裝結構。
半導體裝置被用於各式電子應用中，例如個人電腦、手機、數位相機以及其他電子設備。半導體裝置通常通過在半導體基板之上依序沉積絕緣或介電層、導電層和半導體材料層，並且使用微影製程對各個材料層進行圖案化以在其上形成電路組件和元件來製造。許多積體電路(integrated circuits，ICs)通常是在單個半導體晶圓上被製造，且晶圓上的各個晶粒通過沿著切割線在積體電路之間進行鋸切而被分割。各個晶粒通常被單獨封裝在例如多晶片模組(multi-chip modules，MCM)或其他類型的封裝中。封裝(結構)不僅可以保護半導體裝置免受環境汙染，還可以為封裝在其中的半導體裝置提供連接介面。
一種較小的半導體封裝類型是覆晶晶片級封裝(flip chip chip-scale package，FcCSP)，其中半導體晶粒被顛倒放置在基板上並使用凸塊連接到基板。基板具有佈線以將晶粒上的凸塊連接到基板上具有較大佔位面積(footprint)的接觸墊。焊球陣列形成在基板的另一側，用於將封裝的晶粒電連接到終端應用。
雖然現有的封裝結構及製造封裝結構的方法通常已經足以滿足其預計目的，但它們仍不是在所有方面都完全令人滿意的。
本揭露一些實施例提供一種半導體晶粒封裝，包括一半導體晶粒以及設置於半導體晶粒之下的一封裝基板。半導體晶粒具有一角落。封裝基板包括數個導電線，且在半導體晶粒的所述角落下方的導電線中之一者包括一第一線段及一第二線段。第一線段和第二線段連接在一起，且第二線段的線寬小於第一線段的線寬。第一線段是線性的並在一第一方向上延伸。第二線段是非線性的並具有變化的延伸方向。
本揭露一些實施例提供一種半導體晶粒封裝，包括一半導體晶粒以及設置於半導體晶粒之下的一封裝基板。半導體晶粒具有一角落。封裝基板包括數個導電線，且在半導體晶粒的所述角落下方的導電線中之一者包括一第一線段及一第二線段。第一線段和第二線段連接在一起，且第二線段的線寬小於第一線段的線寬。第一線段是線性的並在一第一方向上延伸。第二線段在平行於第一方向的一虛擬直線的一側具有至少一彎曲部分。
本揭露一些實施例提供一種半導體晶粒封裝，包括一半導體晶粒以及設置於半導體晶粒之下的一封裝基板。半導體晶粒具有一角落。封裝基板包括數個導電線，且在半導體晶粒的所述角落下方的導電線中之一者包括一第一線段、一第二線段及一第三線段。第二線段介於第一線段與第三線段之間並位於一晶粒角落區域中，所述晶粒角落區域是在半導體晶粒的投影區域內並靠近所述角落。第二線段的線寬基本上等於第三線段的線寬並小於第一線段的線寬。第一線段和第三線段是線性的。第二線段是非線性的。
以下的揭露內容提供許多不同的實施例或範例以實施本案的不同特徵。以下描述具體的構件及其排列方式的實施例以闡述本揭露。當然，這些實施例僅作為範例，而不該以此限定本揭露的範圍。例如，在說明書中敘述了一第一特徵形成於一第二特徵之上或上方，其可能包含第一特徵與第二特徵是直接接觸的實施例，亦可能包含了有附加特徵形成於第一特徵與第二特徵之間，而使得第一特徵與第二特徵可能未直接接觸的實施例。另外，在本揭露不同範例中可能使用重複的參考符號及/或標記，此重複係為了簡化與清晰的目的，並非用以限定所討論的各個實施例及/或結構之間有特定的關係。
再者，空間相關用語，例如「在…下方」、「下方」、「較低的」、「在…上方」、「較高的」及類似的用語，是為了便於描述圖式中一個元件或特徵與另一個(些)元件或特徵之間的關係。除了在圖式中繪示的方位外，這些空間相關用語意欲包含使用中或操作中的裝置之不同方位。設備可能被轉向不同方位(旋轉90度或其他方位)，則在此使用的空間相關詞也可依此相同解釋。
說明書中的用語「基本上(substantially)」，例如「基本上平坦」或「基本上共平面」等為本領域技術人員所能理解的。在一些實施例中，形容詞「基本上」可以被去除。在適用的情況下，用語「基本上」也可以包括「全部(entirely)」、「完全(completely)」、「所有(all)」等的實施例。在適用的情況下，用語「基本上」也可以涉及90%或更高，例如95%或更高，特別是99%或更高，包括100%。此外，例如「基本上平行」或「基本上垂直」之類的用語應解釋成不排除相較於特定佈置的微小偏差，並且例如可以包括高達10°的偏差。用語「基本上」不排除「完全」，例如「基本上不含(substantially free)」Y的組合物可能是完全不含Y。
與特定距離或尺寸結合使用的用語，例如「約」，應解釋成不排除相較於特定距離或尺寸的微小偏差，並且例如可以包括高達10%的偏差。用於數值X的用語「約」可能表示X±5或10%。
根據本揭露的各個示例性實施例，提供了一種具有導電線防裂設計(conductive line crack prevention design)的半導體晶粒封裝(結構)及其形成方法。實施例的一些變體(variations)也被討論。在各個視圖和說明性實施例中，相同的參考符號用於表示相同的元件。根據一些實施例，一種半導體晶粒封裝在晶粒陰影內的預定晶粒角落區域中使用非線性或弧形的導電線來分散應力，從而降低熱處理後線路破裂的風險。因此，提高了半導體晶粒封裝的可靠性。
將針對特定上下文來描述實施例，即一晶片級封裝(chip scale package，CSP)，特別是覆晶晶片級封裝(FcCSP)。然而，其他實施例也可以應用於其他封裝技術，例如覆晶球柵陣列(flip chip ball grid array，FcBGA)封裝及例如在二維半積體電路(two and a half dimensional integrated circuit，2.5DIC)結構或三維積體電路(three dimensional IC，3DIC)結構中具有中介層或其他主動晶片的其他封裝技術。儘管下面討論的方法實施例可以以特定順序來執行，但是其他方法實施例也可考慮以任何邏輯順序執行的步驟。
第1A至1C圖示出根據一些實施例之形成一半導體晶粒封裝的中間階段的剖面圖。如第1A圖所示，根據一些實施例，提供一載體基板100。載體基板100可用於在後續處理步驟中為建構(build-up)層或結構的處理提供暫時性的機械和結構支撐。在一實施例中，載體基板100是一玻璃載體基板、陶瓷載體基板或其類似物。
如第1A圖所示，根據一些實施例，在載體基板100之上形成一釋放層102。釋放層102可以由聚合物基材料形成，且可以與載體基板100一起從將在後續步驟中形成的上覆結構上去除。在一實施例中，釋放層102是一種環氧樹脂基熱釋放材料，其加熱時會失去黏著性，例如為光熱轉換(Light-To-Heat-Conversion，LTHC)釋放塗層。在一些其他實施例中，釋放層102是一種紫外(ultra-violet，UV)膠，當暴露於紫外光時會失去其黏著性。釋放層102可以作為液體被分配然後固化、可以是層壓到載體基板100上的層壓膜、或者可以是類似物。
如第1A圖所示，根據一些實施例，在釋放層102上形成一封裝基板104。封裝基板104具有面向釋放層102的一表面104A，以及與表面104A相對的另一表面104B。封裝基板104可用於路由(routing)並配置為提供封裝在封裝結構中的半導體裝置與一外部電子裝置(例如，印刷電路板(printed circuit board，PCB))之間的電連接，這將在下文進一步描述。
在第1A圖中，根據一些實施例，封裝基板104是無核的(core-less)重分佈基板(但本揭露不以此為限)，包括形成在釋放層102之上的導電墊1041、形成在釋放層102和導電墊1041之上的一介電層1042、形成在介電層1042之上和介電層1042的貫穿孔1042a中的一佈線層1043、形成在介電層1042和佈線層1043之上的一介電層1044、形成在介電層1044之上和介電層1044的貫穿孔1044a中的一佈線層1045、形成在介電層1044和佈線層1045之上的一介電層1046、形成在介電層1046和介電層1046的貫穿孔1046a中的一佈線層1047、形成在介電層1046和佈線層1047之上的一介電層1048、以及形成在介電層1048之上和介電層1048的貫穿孔1048a中的導電墊1049。
根據一些實施例，佈線層1043、1045及1047中之每一者包括在水平方向上提供電連接的導電線及在垂直方向上提供電連接的導電通孔，且佈線層1043、1045及1047相互電連接。根據一些實施例，導電墊1041及1049可以分別暴露於封裝基板104的表面104A和104B或從其突出，並電連接到佈線層1043、1045及1047。
介電層1042、1044、1046及1048可以由絕緣材料製成或者包括絕緣材料，例如聚合物材料(例如，聚苯並噁唑、聚酰亞胺或光敏材料)、氮化物(例如，氮化矽)、氧化物(例如，氧化矽)、氮氧化矽等。佈線層1043、1045及1047與導電墊1041及1049可以包括或由銅、鋁、金、鈷、鈦、鎳、銀、石墨烯、一或多種其他合適的導電材料、或其組合製成。封裝基板104(即，重分佈基板)的形成可以涉及多個沉積或塗布製程、多個圖案化製程及/或多個平坦化製程。這些製程在本領域中是公知的，因此在此不多作描述。
應瞭解的是，第1A圖中所示的封裝基板104僅僅是說明性示例，可以對本揭露的實施例進行變化及/或修改。舉例來說，封裝基板104的介電層、佈線層及/或導電墊的結構、配置、位置及/或數量可以在不同實施例中改變。
在一些其他實施例中，封裝基板104還可包括一核心層(未顯示)。核心層可以包括或由纖維材料、聚合物材料、半導體材料、玻璃材料、金屬材料或其他合適的材料製成。可以在核心層的兩側形成互連結構(例如，由介電層、佈線層及導電墊組成，類似於前面在第1A圖中說明的那些)以促進路由。
在一些實施例中，封裝基板104是中介層基板，其中沒有主動裝置(例如，電晶體和二極體)與被動裝置(例如，電阻器、電容器、電感器等)。在一些替代實施例中，封裝基板104是其中包括主動裝置及/或被動裝置的裝置基板。
根據一些實施例，在封裝基板104的表面104B上進一步形成一鈍化層105，如第1A圖所示。鈍化層105(有時也稱為防焊層)可以配置為保護下方的金屬線免受濕氣或其他有害化學品的損壞。在一些實施例中，鈍化層105包括或由氮化矽、氧化矽等無機材料或有機或無機材料的多層形成。根據一些實施例，然後進行圖案化製程以在鈍化層105中形成開口105a(參見第1A圖)以部分地暴露下方的導電墊1049。圖案化製程可以包括光微影製程、能量束鑽孔製程(例如，雷射束鑽孔製程、離子束鑽孔製程或電子束鑽孔製程)、蝕刻製程、機械鑽孔製程、一或多種其他適用的製程、或其組合。在一些其他實施例中，可以省略鈍化層105。
如第1B圖所示，根據一些實施例，使用例如一取放工具(未顯示)將一或多個半導體晶粒106(為了說明，僅顯示一半導體晶粒106)堆疊在封裝基板104的表面104B之上。半導體晶粒106可以是邏輯晶粒(例如，中央處理單元、圖形處理單元、現場可編程閘陣列(field-programmable gate array，FPGA)、系統單晶片(system-on-chip，SOC)晶粒、微控制器等)、記憶體晶粒(例如，動態隨機存取記憶體(dynamic random access memory，DRAM)晶粒、靜態隨機存取記憶體(static random access memory，SRAM)晶粒等)、電源管理晶粒(例如，電源管理積體電路(power management integrated circuit，PMIC)晶粒)、射頻(radio frequency，RF)晶粒、感應器晶粒、微機電系統(micro-electro-mechanical-system，MEMS)晶粒、信號處理晶粒(例如，數位信號處理(digital signal processing，DSP)晶粒)、前端晶粒(例如，類比前端(analog front-end，AFE)晶粒)等。在設置在封裝基板104之上之前，可以根據適用的製造製程處理半導體晶粒106以在半導體晶粒106中形成積體電路。這些製程在本領域中是公知的，因此在此不多作描述。
在一些實施例中，半導體晶粒106包括一半導體基板(未單獨顯示)，例如摻雜或未摻雜的矽、或者一絕緣體上半導體(semiconductor-on-insulator，SOI)基板的主動層。半導體基板也可以包括其他半導體材料，例如鍺、化合物半導體(包括碳化矽、砷化鎵、磷化鎵、磷化銦、砷化銦及/或銻化銦)、合金半導體(包括SiGe、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP及/或GaInAsP)、或其組合。也可以使用其他基板，例如多層或梯度基板。
在一些實施例中，形成半導體晶粒106的積體電路的裝置(未顯示)，例如電晶體、二極體、電容器、電阻器等，可以形成在半導體基板上或半導體基板中。還可以在半導體基板之上形成一鈍化層(未顯示)以覆蓋裝置。
如第1B圖所示，根據一些實施例，半導體晶粒106還包括暴露於主動表面106A(例如，所示的底表面)以用於外部連接的導電墊1061。導電墊1061可以嵌入鈍化層中並電連接到半導體晶粒106中的積體電路。在一些實施例中，導電墊1061由導電材料製成或包括導電材料，例如金屬(例如，銅、鋁、鎳或其組合)。
如第1B圖所示，根據一些實施例，半導體晶粒106接合到通過鈍化層105暴露的封裝基板104的導電墊1049，例如通過使用導電連接件107的覆晶接合。導電連接件107可以包括焊球、微凸塊等，並且可以由焊料材料製成或包括焊料材料。在一些實施例中，在接合之前，焊料材料可以形成在半導體晶粒106的暴露的導電墊1061上、形成在封裝基板104的暴露的導電墊1049上，或者形成在兩者上，例如使用電鍍製程、化學鍍製程、放置製程、印刷製程、物理氣相沉積(physical vapor deposition，PVD)製程、化學氣相沉積(chemical vapor deposition，CVD)製程、光微影製程、一或多種其他適用的製程、或其組合。根據一些實施例，然後進行回焊製程來熔化焊料材料以形成導電連接件107，從而將半導體晶粒106物理及電耦合到封裝基板104。
如第1B圖所示，根據一些實施例，在封裝基板104的表面104B之上形成一底部填充(underfill)元件108(例如與鈍化層105直接接觸)以圍繞和保護半導體晶粒106及其下方的導電連接件107，並增強半導體晶粒106與封裝基板104之間的連接。底部填充元件108可以由絕緣材料製成或包括絕緣材料，例如底部填充材料。底部填充材料可以包括環氧樹脂、樹脂、填料材料、應力釋放劑(stress release agent，SRA)、助黏劑、其他合適的材料、或其組合。在一些實施例中，液態的底部填充材料被分配到半導體晶粒106與鈍化層105之間的間隙中，以加強導電連接件107乃至整個封裝結構的強度。根據一些實施例，在分配之後，固化底部填充材料(例如通過加熱或紫外線輻射)以形成底部填充元件108。
如第1B圖所示，根據一些實施例，在封裝基板104的表面104B之上形成一模制(molding)層109(例如與鈍化層105直接接觸)以密封和保護半導體晶粒106與底部填充元件108。模制層109可以通過底部填充元件108與半導體晶粒106下方的導電連接件107分離。在一些實施例中，模制層109由絕緣材料製成或包括絕緣材料，例如模制材料。模制材料可以包括聚合物材料，例如其中分散有填料的環氧基樹脂。在一些實施例中，使用例如注入成型在鈍化層105、半導體晶粒106及底部填充元件108之上分配模制材料(例如液態模制材料)。在一些其他實施例中，底部填充元件108被省略，並且模制材料可以分配到半導體晶粒106與鈍化層105(或封裝基板104)之間的間隙中並與半導體晶粒106下方的導電連接件107直接接觸。根據一些實施例，然後使用熱處理來固化液態模制材料並將其轉變成模制層109。
由於封裝基板104與其上的裝置或其他材料之間存在熱膨脹係數(coefficient of thermal expansion，CTE)失配，因此封裝基板104的翹曲發生在如上所述的熱處理期間。彎曲會導致可靠性問題，例如封裝基板104的導電線由於受到應力而破裂。已經觀察到，應力通常集中在半導體晶粒106與封裝基板104的(對應)角落之間的區域中，這導致在這些區域中的封裝基板104的導電線容易發生破裂。根據一些實施例，如第2圖所示，封裝基板104中的應力集中區域SA(圖示為斜線區域)是靠近半導體晶粒106的角落C(因此，下文中也稱作晶粒角落區域)，並且在半導體晶粒106的陰影下(即，在半導體晶粒106的投影區域PA(參見第1B圖)內)。在一些實施例中，每個應力集中區域SA為正方形，且每一側邊的長度L 1、L 2約為500 μm(即，面積約為250,000μm 2)，但本揭露不以此為限。舉例來說，取決於封裝結構中的各個構件的配置、形狀、尺寸、材料、製程等，應力集中區域SA的形狀和尺寸在不同的實施例中可以變化。
以下將描述與用於防止封裝基板104的導電線(特別是在應力集中區域SA內的線路部分)發生破裂的導電線防裂設計相關的各個實施例。第3至5圖分別示出根據本揭露一些實施例之導電線防裂設計的平面圖。應瞭解的是，這些導電線防裂設計可以應用於封裝結構中的一或多個佈線層(例如第1B圖中所示的封裝基板104的佈線層1043、1045及1047)，以防止其導電線發生破裂。
如第3圖所示，根據一些實施例，具有防裂設計的導電線包括相連的線段301及線段302。在一些實施例中，線段301及302(以及它們的交接處S 1)都位於在半導體晶粒106(參見第2圖)的陰影下的每個應力集中區域(晶粒角落區域)SA中。在一些其他實施例中，整個線段302位於各應力集中區域SA中，而線段301的部分則位於應力集中區域SA之外。
在一些實施例中，線段301是一直線(即，線性的)並在一第一方向D 1上延伸。第一方向D 1可以是基本上平行於封裝基板104的表面104B(參見第1B圖)的一水平方向，並且可以平行於、垂直於封裝基板104的一外側邊104C(參見第2圖)或者與外側邊104C形成一夾角。在一些實施例中，線段301配置為電連接到導電墊1049或1041中之一者(參見第1B圖)或者通過其間的一導電通孔電連接到上方或下方的一佈線層(例如第1B圖中所示的佈線層1043、1045或1047)。舉例來說，如第3圖所示，線段301的一端301A可以連接到一導電墊1049/1041或者在封裝結構的兩相鄰佈線層之間的一導電通孔CV 1，而另一端301B可以連接到線段302。
在一些實施例中，線段302配置用於在封裝基板104中路由。在一些實施例中，線段302的線寬W 2小於線段301的線寬W 1。線寬W 2與線寬W 1的比例可以是大約1:1.5至1:2，但是也可以使用其他比例。具有較小寬度的線段302可以節省空間以佈置更多的導電線(即，更高的佈線密度)。應瞭解的是，應力傾向於集中在不同線寬的線段301與線段302的交接處S 1，因此裂紋通常發生在交接處S 1。為此，根據一些實施例，線段302以具有變化的延伸方向(即，線段302的不同部分在不同方向上延伸)之一非線性圖案(non-linear pattern)來佈設，以分散應力並避免應力集中在交接處S 1，從而降低線路破裂的風險。
在一些實施例中，線段302的一端302A與線段301的一端301B相連形成交接處S 1，而另一端302B則遠離線段301。在一些實施例中，線段302具有鋸齒形(蛇形)圖案並由多個S形線組成。例如，在第3圖的實施例中，線段302由四個相連的S形線3021、S形線3022、S形線3023及S形線3024組成。S形線3024離交接處S 1最近，S形線3021離交接處S 1最遠，並且S形線3022和3023在S形線3021和3024之間。本領域中的普通技術人員將可理解，也可以使用其他數量(例如，一個、兩個、三個或多於四個等)的S形線。
在一些實施例中，如第3圖所示，線段302的兩端302A和302B位於一虛擬直線VL上(虛擬直線VL也可以看作是兩端302A和302B的虛擬連接線)。虛擬直線VL沿第一方向D 1與線段301對齊。在此情況下，線段302的每個S形線可以由在虛擬直線VL兩側的兩相連的U形曲線(彎曲部分)組成。每個S形線的兩個U形曲線可以具有相同的形狀/尺寸或不同的形狀/尺寸。例如，在第3圖中，S形線3022和3023的兩個U形曲線是對稱的U形且尺寸相同，而S形線3021和3024的兩個U形曲線則包括一對稱U形曲線和一不對稱U形曲線，且尺寸不同(例如，與交接處S 1或S 2相鄰的(S形線3021或3024的)不對稱U形曲線在第一方向D 1上的寬度(端到端距離)大於與S形線3022或3023相鄰的(S形線3021或3024的)對稱U形曲線在第一方向D 1上的寬度)。也就是說，S形線3021的形狀與S形線3022、3023及3024的形狀不同，且S形線3024的形狀與S形線3021、3022及3023的形狀不同。在一些其他實施例中，虛擬直線VL也可以與第一方向D 1形成一大於0度的夾角。
如第3圖所示，線段302(即，S形線3024)和線段301相交的一部分的切線方向T與垂直於第一方向D 1的一第二方向D 2之間形成一夾角α。根據一些實施例，所形成的夾角α大於0度且等於或小於60度(即，0∘＜ α ≦60∘)，使得線段302可以有效分散應力並避免應力集中在交接處S 1。如果夾角α等於0度，則線段301和線段302之間形成一直角，容易使應力集中而產生裂紋。如果夾角α大於60度，則線段302的圖案會接近於一直線，從而失去分散應力的能力。
在一些實施例中，如第3圖所示，線段302在第二方向D 2上的最大尺寸P(即，圖中最左端與最右端之間的距離)大於線段301在第二方向D 2上的線寬W 1。在一些實施例中，為了減少佔用空間，線段302的最大尺寸P不超過線段301的線寬W 1的兩倍。另外，根據一些實施例，線段302的端302A與端302B之間的距離X(參見第3圖)等於或小於約100 μm以節省空間。一般而言，線段302在第一方向D 1的長度(即，距離X)可以大於線段301在第一方向D 1的長度L，但本揭露不以此為限。
如第3圖所示，根據一些實施例，線段302還與一線段303相連，並介於線段301與線段303之間。類似於線段302，線段303可以配置用於在封裝基板104中路由。在一些實施例中，線段303的線寬W 3基本上等於線段302的線寬W 2並小於線段301的線寬W 1，以節省空間。在第3圖所示的實施例中，線段303是一直線(即，線性的)並沿第一方向D 1延伸。在一些其他實施例中，線性線段303沿與第一方向D 1不同的方向延伸(即，線性線段303與第一方向D 1之間的夾角大於0度)。在一些替代實施例中，如第3A圖所示，線段303是非線性的並具有至少一個彎折。
在一些實施例中，線段303的一端303A與線段302的一端302B相連形成一交接處S2(其可能位於應力集中區域SA中)，而另一端303B則遠離線段302。線段303的一端303B可以配置為電連接到導電墊1049或1041中之一者(參見第1B圖)或者通過其間的一導電通孔CV 2電連接到上方或下方的一佈線層(例如第1B圖中所示的佈線層1043、1045或1047)。
可以對本揭露的實施例進行許多變化及/或修改。舉例來說，與較寬線段301連接的較窄線段302的形狀或圖案在不同的實施例中可以變化。
第4圖示出根據一些替代實施例之導電線防裂設計的平面圖，其中第4圖中的線段402(介於線段301與線段303之間)具有第3圖中實施例的線段302的鏡像圖案(mirror pattern)。第4圖中的其他結構與第3圖中的相同。
第5圖示出根據一些其他實施例之導電線防裂設計的平面圖。第5圖中的大部分結構與第3圖中的相同，所以這裡只描述不同的部分。在第5圖中，與較寬線段301連接的較窄線段502具有鋸齒形圖案並由多個閃電形線組成(例如，三個閃電形線5021、5022及5023，但是也可以使用其他數量)。閃電形線5021、5022及5023中之每一者由沿與第一方向D 1不同的方向延伸的多個直線組成。在一些情況下，兩個連接線的交接處可以形成約30度至約60度的一夾角β，但是也可以使用其他角度。或者，閃電形線5021、5022及5023中之每一者可以由在虛擬直線VL兩側的兩個三角形彎曲部分組成，如第5圖所示。通過上述設計，也可以幫助分散應力並避免應力集中在不同線寬的線段的交接處，從而降低線路破裂的風險。
第6圖示出根據一些其他實施例之導電線防裂設計的平面圖。第6圖中的大部分結構與第3圖中的相同，所以這裡只描述不同的部分。在第6圖中，與較寬線段301連接的較窄線段602以一弧形圖案來佈設。根據一些實施例中，弧形圖案是拋物線圖案。在此情況下，線段602在虛擬直線VL的一側具有一彎曲部分，如第6圖所示。然而，也可以使用其他適用的弧形圖案。例如，在一些其他實施例中，弧形圖案可以在虛擬直線VL的一側或兩側包括多個彎曲部分。如第6圖所示，線段602和線段301相交的一部分的切線方向T與第二方向D 2之間形成一夾角α。根據一些實施例，所形成的夾角α大於0度且等於或小於60度(即，0∘＜ α ≦60∘)，使得線段602可以有效分散應力並避免應力集中在交接處S 1(類似於第3圖中所描述的線段302)。
本領域中的普通技術人員將可理解，提供上述導電線防裂設計示例是為了說明的目的，並且也可以使用其他利用不同佈線圖案的設計(只要它們可以使用上述製程或任何其他已知的技術形成)，其可以避免應力集中在不同線寬的線段的交接處。
返回參考第1B圖，根據一些實施例，在形成模制層109之後，進一步進行一平坦化製程以部分地去除模制層109。如此一來，模制層109在垂直於表面104B的垂直方向上的厚度減小，且整體封裝結構變薄。
在一些實施例中，在平坦化製程之後，半導體晶粒106的頂表面106B從模制層109暴露(例如，頂表面106B與模制層109的頂表面109A基本上齊平)，如第1B圖所示。這有助於在操作期間消散從半導體晶粒106產生的熱量。在一些其他實施例中，在平坦化製程之後，半導體晶粒106仍然埋在模制層109中(即，頂表面106B被模制層109的一部份覆蓋)。平坦化製程可以包括研磨製程，化學機械拋光(chemical mechanical polishing，CMP)製程、蝕刻製程、乾式拋光製程、一或多種其他適用的製程、或其組合。
如第1C圖所示，根據一些實施例，去除載體基板100和釋放層102以暴露封裝基板104的表面104A。之後，根據一些實施例，在原來被載體基板100覆蓋的表面104A之上形成導電凸塊110。每個導電凸塊110可以電連接到暴露於表面104A的導電墊1041中之一者。在一些實施例中，導電凸塊110是或包括焊料凸塊，例如含錫焊料凸塊。含錫焊料凸塊還可以包括銅、銀、金、鋁、鉛、一或多種其他合適的材料，或其組合。在一些實施例中，含錫焊料凸塊是不含鉛的。
在一些實施例中，在去除載體基板100之後，將焊球(或焊料元件)設置在暴露的導電墊1041上。然後進行回焊製程以將焊球熔化成導電凸塊110。在一些其他實施例中，在設置焊球之前，在暴露的導電墊1041之上形成凸塊下金屬化(under bump metallization，UBM)元件。在一些其他實施例中，將焊料元件電鍍到暴露的導電墊1041上。之後，使用回焊製程來熔化焊料元件以形成導電凸塊110。根據一些實施例，導電凸塊110(有時也稱為球柵陣列(ball grid array，BGA))允許半導體晶粒封裝結構被接合及電連接到一外部印刷電路板或其他電子裝置(未顯示)。
結果，完成用於形成第1C圖所示的所得半導體晶粒封裝結構的製程。應瞭解的是，上述方法示例是為了說明的目的而提供的，也可以使用其他可形成第1C圖的所得封裝結構的方法。
雖然上述封裝結構僅包括一個半導體晶粒，但相同或不同類型的兩個或更多個半導體晶粒也可以被封裝在封裝結構中，並且上述導電線防裂設計可用於防止封裝基板在半導體晶粒下方之預定應力集中區域(晶粒角落區域)中的導電線於熱處理後發生破裂。附加地或替代地，在一些其他實施例中，封裝結構也可以包括一封裝模組，其包括一中介層基板及安裝於其上的一或多個半導體晶粒。封裝模組例如通過覆晶接合與封裝基板接合。上述導電線防裂設計也可用於防止封裝基板在封裝模組下方之預定應力集中區域中的導電線於熱處理後發生破裂。另外，根據一些其他實施例，上述導電線防裂設計中的線性線段(例如線段301)與非線性或弧形的線段(例如線段302、402或502)可具有相同的線寬。
本揭露的實施例形成一種半導體晶粒封裝，包括一封裝基板及設置於封裝基板之上的一半導體晶粒。根據一些實施例，封裝基板在晶粒陰影下的預定晶粒角落區域(應力集中區域)中的至少一佈線層的導電線以非線性或弧形圖案佈設，以分散應力並避免應力集中在不同線寬的線段的交接處，從而降低熱處理後線路破裂的風險。因此，半導體晶粒封裝的可靠性得到改善。
根據本揭露一些實施例，一種半導體晶粒封裝包括一半導體晶粒以及設置於半導體晶粒之下的一封裝基板。半導體晶粒具有一角落。封裝基板包括數個導電線，且在半導體晶粒的所述角落下方的導電線中之一者包括一第一線段及一第二線段。第一線段和第二線段連接在一起，且第二線段的線寬小於第一線段的線寬。第一線段是線性的並在一第一方向上延伸。第二線段是非線性的並具有變化的延伸方向。
在一實施例中，第二線段位於一晶粒角落區域中，所述晶粒角落區域是在半導體晶粒的投影區域內並靠近所述角落。在一實施例中，晶粒角落區域是正方形，且每一側邊的長度約為500微米。在一實施例中，第二線段和第一線段相交的一部分的切線方向與垂直於第一方向的一第二方向之間的夾角大於0度且等於或小於60度。在一實施例中，第二線段具有連接到第一線段的一第一端及遠離第一線段的一第二端，且第一段與第二端之間的距離等於或小於約100微米。在一實施例中，第二線段具有拋物線圖案。在一實施例中，第二線段具有鋸齒形圖案並由複數個S形線組成。在一實施例中，第二線段具有鋸齒形圖案並由複數個直線組成。在一實施例中，封裝基板更包括複數個導電墊，半導體晶粒通過導電墊接合到封裝基板，其中第一線段具有連接到導電墊中之一者的一第一端及連接到第二線段的一第二端。在一實施例中，封裝基板更包括複數個導電通孔，電連接到在垂直於第一方向的一垂直方向上堆疊的導電線中之一些導電線，其中第一線段具有連接到導電通孔中之一者的一第一端及連接到第二線段的一第二端。
根據本揭露另一些實施例，一種半導體晶粒封裝包括一半導體晶粒以及設置於半導體晶粒之下的一封裝基板。半導體晶粒具有一角落。封裝基板包括數個導電線，且在半導體晶粒的所述角落下方的導電線中之一者包括一第一線段及一第二線段。第一線段和第二線段連接在一起，且第二線段的線寬小於第一線段的線寬。第一線段是線性的並在一第一方向上延伸。第二線段在平行於第一方向的一虛擬直線的一側具有至少一彎曲部分。
在一實施例中，第二線段位於一晶粒角落區域中，所述晶粒角落區域是在半導體晶粒的投影區域內並靠近所述角落。在一實施例中，第二線段具有連接到第一線段的一第一端及遠離第一線段的一第二端，且第一端及第二端位於沿第一方向與第一線段對齊的所述虛擬直線上。在一實施例中，第二線段具有拋物線圖案並在所述虛擬直線的一側具有一彎曲部分。在一實施例中，第二線段具有鋸齒形圖案並在所述虛擬直線的兩側具有複數個彎曲部分。
根據本揭露又另一些實施例，一種半導體晶粒封裝包括一半導體晶粒以及設置於半導體晶粒之下的一封裝基板。半導體晶粒具有一角落。封裝基板包括數個導電線，且在半導體晶粒的所述角落下方的導電線中之一者包括一第一線段、一第二線段及一第三線段。第二線段介於第一線段與第三線段之間並位於一晶粒角落區域中，所述晶粒角落區域是在半導體晶粒的投影區域內並靠近所述角落。第二線段的線寬基本上等於第三線段的線寬並小於第一線段的線寬。第一線段和第三線段是線性的。第二線段是非線性的。
在一實施例中，封裝基板更包括複數個導電通孔，電連接到在垂直於第一方向的一垂直方向上堆疊的導電線中之一些導電線，及，第一線段具有連接到導電通孔中之一者的一第一端及連接到第二線段的一第二端，且第三線段具有連接到第二線段的一第三端及連接到導電通孔中之另一者的一第四端。在一實施例中，第一線段與第二線段的交接處位於所述晶粒角落區域中，且第三線段與第二線段的交接處位於所述晶粒角落區域中。在一實施例中，第二線段具有鋸齒形圖案。在一實施例中，第一線段在一第一方向上延伸，且第二線段在一第二方向上的最大尺寸大於第一線段在第二方向上的線寬，第二方向垂直於第一方向。
前述內文概述了許多實施例的特徵，使本技術領域中具有通常知識者可以從各個方面更佳地了解本揭露。本技術領域中具有通常知識者應可理解，且可輕易地以本揭露為基礎來設計或修飾其他製程及結構，並以此達到相同的目的及/或達到與在此介紹的實施例等相同之優點。本技術領域中具有通常知識者也應了解這些相等的結構並未背離本揭露的發明精神與範圍。在不背離本揭露的發明精神與範圍之前提下，可對本揭露進行各種改變、置換或修改。
100:載體基板 102:釋放層 104:封裝基板 104A, 104B:表面 104C:外側邊 105:鈍化層 105a:開口 106:半導體晶粒 106A:主動表面 106B:頂表面 107:導電連接件 108:底部填充元件 109:模制層 109A:頂表面 110:導電凸塊 301, 302, 303:線段 301A, 301B, 302A, 302B, 303A, 303B:端 402:線段 502:線段 602:線段 5021, 5022, 5023:閃電形線 1041, 1049:導電墊 1042, 1044, 1046, 1048:介電層 1042a, 1044a, 1046a, 1048a:貫穿孔 1043, 1045, 1047:佈線層 1061:導電墊 3021, 3022, 3023, 3024:S形線 C:角落 L, L 1, L 2:長度 P:最大尺寸 T:切線方向 X:距離 SA:應力集中區域 VL:虛擬直線 PA:投影區域 D 1:第一方向 D 2:第二方向 W 1, W 2, W 3:線寬 S 1, S 2:交接處 CV 1, CV 2:導電通孔 α:夾角 β:夾角
根據以下的詳細說明並配合所附圖式做完整揭露。應被強調的是，根據本產業的一般作業，圖示並未必按照比例繪製。事實上，可能任意的放大或縮小元件的尺寸，以做清楚的說明。 第1A至1C圖是根據一些實施例之用於形成一半導體晶粒封裝的製程的各個階段的剖面圖。 第2圖是根據一些實施例之一半導體晶粒封裝的平面圖，其中封裝基板之上的鈍化層、底部填充元件及模制層被省略。 第3圖是根據一些實施例之導電線防裂設計的平面圖。 第3A圖是根據一些實施例之導電線防裂設計的平面圖。 第4圖是根據一些實施例之導電線防裂設計的平面圖。 第5圖是根據一些實施例之導電線防裂設計的平面圖。 第6圖是根據一些實施例之導電線防裂設計的平面圖。
301,302,303:線段
301A,301B,302A,302B,303A,303B:端
1041,1049:導電墊
3021,3022,3023,3024:S形線
L:長度
P:最大尺寸
T:切線方向
X:距離
SA:應力集中區域
VL:虛擬直線
D1:第一方向
D2:第二方向
W1,W2,W3:線寬
S1,S2:交接處
CV1,CV2:導電通孔
α:夾角

Claims (9)

  1. 一種半導體晶粒封裝，包括：一半導體晶粒，具有一角落；以及一封裝基板，位於該半導體晶粒之下並包括複數個導電線，其中在該角落下方的該些導電線中之一者包括：一第一線段；以及一第二線段，連接到該第一線段，其中該第二線段具有比該第一線段更小的線寬，其中該第一線段係線性的並在一第一方向上延伸，而該第二線段係非線性的並具有變化的延伸方向，其中該第二線段位於一晶粒角落區域中，該晶粒角落區域係在該半導體晶粒的一投影區域內並靠近該角落。
  2. 如請求項1之半導體晶粒封裝，其中該第二線段和該第一線段相交的一部分的一切線方向與垂直於該第一方向的一第二方向之間的一夾角大於0度且等於或小於60度。
  3. 如請求項1之半導體晶粒封裝，其中該封裝基板更包括複數個導電墊，該半導體晶粒通過該些導電墊接合到該封裝基板，其中該第一線段具有連接到該些導電墊中之一者的一第一端及連接到該第二線段的一第二端。
  4. 如請求項1之半導體晶粒封裝，其中該封裝基板更包括複數個導電通孔，電連接到在垂直於該第一方向的一垂直方向上堆疊的該些導電線中之一些導電線，其中該第一線段具有連接到該些導電通孔中之一者的一第一端及連接到該第二線段的一第二端。
  5. 一種半導體晶粒封裝，包括：一半導體晶粒，具有一角落；以及 一封裝基板，位於該半導體晶粒之下並包括複數個導電線，其中在該角落下方的該些導電線中之一者包括：一第一線段；以及一第二線段，連接到該第一線段，其中該第二線段具有比該第一線段更小的線寬，其中該第一線段係線性的並在一第一方向上延伸，而該第二線段在平行於該第一方向的一虛擬直線的一側具有至少一彎曲部分，其中該第二線段位於一晶粒角落區域中，該晶粒角落區域係在該半導體晶粒的一投影區域內並靠近該角落。
  6. 如請求項5之半導體晶粒封裝，其中該第二線段具有連接到該第一線段的一第一端及遠離該第一線段的一第二端，且該第一端及該第二端位於沿該第一方向與該第一線段對齊的該虛擬直線上。
  7. 如請求項6之半導體晶粒封裝，其中該第二線段具有一拋物線圖案並在該虛擬直線的一側具有一彎曲部分。
  8. 如請求項6之半導體晶粒封裝，其中該第二線段具有一鋸齒形圖案並在該虛擬直線的兩側具有複數個彎曲部分。
  9. 一種半導體晶粒封裝，包括：一半導體晶粒，具有一角落；以及一封裝基板，位於該半導體晶粒之下並包括複數個導電線，其中在該角落下方的該些導電線中之一者包括：一第一線段；一第二線段；以及一第三線段，其中該第二線段介於該第一線段與該第三線段之間並位 於一晶粒角落區域中，該晶粒角落區域係在該半導體晶粒的一投影區域內並靠近該角落，其中該第二線段的一線寬基本上等於該第三線段的一線寬並小於該第一線段的一線寬，其中該第一線段和該第三線段係線性的，而該第二線段係非線性的。
TW111110331A 2021-07-16 2022-03-21 半導體晶粒封裝 TWI821952B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/377,620 US11854956B2 (en) 2021-07-16 2021-07-16 Semiconductor die package with conductive line crack prevention design
US17/377,620 2021-07-16

Publications (2)

Publication Number Publication Date
TW202320271A TW202320271A (zh) 2023-05-16
TWI821952B true TWI821952B (zh) 2023-11-11

Family

ID=84061774

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111110331A TWI821952B (zh) 2021-07-16 2022-03-21 半導體晶粒封裝

Country Status (3)

Country Link
US (2) US11854956B2 (zh)
CN (1) CN115377049A (zh)
TW (1) TWI821952B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11955443B2 (en) * 2022-02-17 2024-04-09 Amazing Cool Technology Corp. Flip chip package structure and manufacturing method thereof

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200428604A (en) * 2003-06-10 2004-12-16 Thin Film Module Inc Testing method for high density flip chip BGA
US20110244658A1 (en) * 2008-02-01 2011-10-06 Erdem Kaltalioglu Crack Stops for Semiconductor Devices

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200428604A (en) * 2003-06-10 2004-12-16 Thin Film Module Inc Testing method for high density flip chip BGA
US20110244658A1 (en) * 2008-02-01 2011-10-06 Erdem Kaltalioglu Crack Stops for Semiconductor Devices

Also Published As

Publication number Publication date
TW202320271A (zh) 2023-05-16
US11854956B2 (en) 2023-12-26
CN115377049A (zh) 2022-11-22
US20230016849A1 (en) 2023-01-19
US20240096778A1 (en) 2024-03-21

Similar Documents

Publication Publication Date Title
US11652063B2 (en) Semiconductor package and method of forming the same
TWI669785B (zh) 半導體封裝體及其形成方法
TWI637473B (zh) 封裝、半導體元件及封裝的形成方法
US10304801B2 (en) Redistribution layers in semiconductor packages and methods of forming same
CN106997854B (zh) 封装结构上的集成扇出封装件及其形成方法
TWI721884B (zh) 封裝及其形成方法
TW201919134A (zh) 晶片封裝及其形成方法
US11984375B2 (en) Integrated circuit package and method
US20240096778A1 (en) Semiconductor die package with conductive line crack prevention design
US20240128232A1 (en) Semiconductor package
US11270921B2 (en) Semiconductor package including dies having high-modulus dielectric layer and manufacturing method thereof
TWI814524B (zh) 電子封裝件及其製法與電子結構及其製法
US11978729B2 (en) Semiconductor device package having warpage control and method of forming the same
TWI811971B (zh) 半導體封裝及其形成方法
TWI806343B (zh) 半導體封裝及其製造方法
TW201742205A (zh) 封裝結構
TW202333336A (zh) 積體電路裝置及半導體結構的製造方法
TW202341367A (zh) 中介層、半導體封裝組件及其形成方法