CN108630551A - 半导体结构及其形成方法 - Google Patents

半导体结构及其形成方法 Download PDF

Info

Publication number
CN108630551A
CN108630551A CN201710790384.5A CN201710790384A CN108630551A CN 108630551 A CN108630551 A CN 108630551A CN 201710790384 A CN201710790384 A CN 201710790384A CN 108630551 A CN108630551 A CN 108630551A
Authority
CN
China
Prior art keywords
intermediary layer
chip
layer
convex block
semiconductor structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710790384.5A
Other languages
English (en)
Inventor
林柏均
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanya Technology Corp
Original Assignee
Nanya Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanya Technology Corp filed Critical Nanya Technology Corp
Publication of CN108630551A publication Critical patent/CN108630551A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13012—Shape in top view
    • H01L2224/13013—Shape in top view being rectangular or square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13012—Shape in top view
    • H01L2224/13014—Shape in top view being circular or elliptic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/273—Manufacturing methods by local deposition of the material of the layer connector
    • H01L2224/2731—Manufacturing methods by local deposition of the material of the layer connector in liquid form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H01L2224/29191—The principal constituent being an elastomer, e.g. silicones, isoprene, neoprene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83193—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92143—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0652—Bump or bump-like direct electrical connections from substrate to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H01L2225/06537—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06548—Conductive via connections through the substrate, container, or encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开了一种半导体结构及其形成方法，半导体结构包含第一堆叠中介层、第一晶片、以及多个第二凸块。第一堆叠中介层包含第一中介层、多个第一导电柱、多个第一凸块、以及第一重分布层。第一中介层具有第一表面和与其相对的第二表面。多个第一导电柱从第一中介层的第一表面穿透至第二表面。多个第一凸块位于第一中介层的第一表面的一侧并电性连接这些第一导电柱。第一表面具有净空区域，此净空区域无第一凸块。第一重分布层位于第一中介层的第二表面上。第一晶片位于第一重分布层的上方。第一晶片在垂直第一表面的方向上与第一中介层的第一表面的净空区域对齐。多个第二凸块连接第一重分布层和第一晶片。中介层可以用作通用元件，以节省成本。

Description

半导体结构及其形成方法
技术领域
本发明是有关一种半导体结构及一种半导体结构的制造方法。
背景技术
为了改善集成电路(Integrated circuit)的表现以及功能，在下一世代中，三维堆叠技术(Three-dimensional stacking technology)被普遍的运用。硅穿孔(Through-silicon via)普遍地被用于制造三维堆叠(3D stacking)。然而，在传统的3D堆叠技术中，为了要在晶片上形成硅穿孔反而减少晶片的功能区域和/或有效面积，且相邻晶片之间的热量无法有效地消散。此外，在晶片的电路区中形成硅穿孔也为业界所面临到的挑战。因此，传统的3D堆叠技术在各方面皆无法满足。
发明内容
本发明的目的在于提供一种中介层可以用作通用元件以节省成本的半导体结构及其形成方法。
根据本发明的一方面是提供一种半导体结构。半导体结构包含第一堆叠中介层、第一晶片及多个第二凸块。第一堆叠中介层包含第一中介层、多个第一导电柱、多个第一凸块、以及第一重分布层。第一中介层具有第一表面及与其相对的第二表面。第一导电柱从第一中介层的第一表面穿透至第二表面。第一凸块位于第一中介层的第一表面的一侧，并电性连接至这些第一导电柱。第一表面具有净空区域，此净空区域无第一凸块。第一重分布层位于第一中介层的第二表面上。第一晶片位于第一重分布层的上方，其中第一晶片在垂直第一表面的方向上与第一中介层的第一表面的净空区域对齐。多个第二凸块连接第一重分布层和第一晶片。
根据本发明的某些实施方式，半导体结构还包含载体基板、第二晶片及多个第三凸块。第一堆叠中介层的多个第一凸块设置于载体基板上。第二晶片设置于载体基板上，使得第二晶片位于载体基板与第一中介层之间。第二晶片与第一中介层的第一表面的净空区域对齐，并存在空隙在净空区域与第二晶片之间。多个第三凸块连接第二晶片和载体基板。
根据本发明的某些实施方式，半导体结构还包含第二堆叠中介层及第三晶片。第二堆叠中介层位于第一堆叠中介层的上方。第二堆叠中介层包含第二中介层、多个第二导电柱、多个第四凸块及第二重分布层。第二中介层具有第一表面及与其相对的第二表面。第二导电柱穿透第二中介层。第四凸块位于第二中介层的第一表面的一侧，并连接第一重分布层和第二导电柱。第二重分布层设置于第二中介层的第二表面上。第三晶片位于第二重分布层的上方。第三晶片在垂直第一表面的方向上与第一中介层的第一表面的净空区域对齐。
根据本发明的某些实施方式，第一导电柱及第二导电柱具有相同分布，使得各第一导电柱在垂直第一中介层的第一表面的方向上与各第二导电柱对齐。
根据本发明的某些实施方式，第一堆叠中介层还包含导电垫。导电垫在第一表面上延伸，并桥接两个相邻的第一导电柱。这些第一凸块中的一个通过导电垫等电势连接至所述两个相邻的第一导电柱。
根据本发明的另一方面是提供一种半导体结构。半导体结构包含第一堆叠中介层、第一晶片及多个第二凸块。第一堆叠中介层包含第一中介层、多个第一导电柱、多个第一凸块及第一重分布层。第一中介层具有第一表面及与其相对的第二表面。第一导电柱从第一中介层的第一表面穿透至第二表面。第一凸块位于第一中介层的第一表面的一侧，并电性连接至第一导电柱。第一表面具有净空区域，此净空区域无第一凸块。第一重分布层位于第一中介层的第二表面上。第一晶片具有第一表面及与其相对的第二表面，且第一晶片的第二表面固定于第一中介层的第一表面的净空区域。第二凸块设置于第一晶片的第一表面上。
根据本发明的某些实施方式，各第一凸块具有第一接合终端及各第二凸块具有第二接合终端。第一凸块的第一接合终端实质上与第二凸块的第二接合终端同高。
根据本发明的某些实施方式，各第一凸块具有第一高度，各第二凸块具有第二高度，且第一晶片具有一厚度。第一凸块的第一高度实质上与第一晶片的厚度和第二凸块的第二高度的总和相等。
根据本发明的某些实施方式，半导体结构还包含载体基板。第一堆叠中介层的第一凸块和第二凸块接合至载体基板。
根据本发明的某些实施方式，半导体结构还包含第二堆叠中介层、第二晶片及多个第四凸块。第二堆叠中介层设置于第一堆叠中介层的上方。第二堆叠中介层包含第二中介层、多个第二导电柱、多个第三凸块及第二重分布层。第二中介层具有第一表面及与其相对的第二表面。第二导电柱穿透第二中介层。第三凸块设置于第二中介层的第一表面的一侧，并连接第一重分布层和第二导电柱。第二重分布层设置于第二中介层的第二表面上。第二晶片设置于第二中介层的第一表面上。第四凸块设置于第二晶片上。第四凸块连接第二晶片和第一堆叠中介层的第一重分布层。
本发明的又一方面是提供一种半导体结构的制造方法，包含下列操作。形成第一堆叠中介层。形成第一堆叠中介层包含以下步骤：(i)提供第二中介层，此第二中介层具有第一表面及第二表面，(ii)形成多个第一导电柱从第一中介层的第一表面穿透至第二表面，(iii)形成第一重分布层于第一中介层的第二表面上，以及(iv)形成多个第一凸块于第一中介层的第一表面的一侧，其中第一凸块电性连接至第一导电柱，且第一表面具有无第一凸块的净空区域。接着，提供第一晶片，此第一晶片包含多个第二凸块。之后，第一晶片的第二凸块接合至第一中介层的第二表面的第一重分布层，其中第一晶片在垂直第一中介层的第一表面的方向上与第一中介层的第一表面的净空区域对齐。
根据本发明的某些实施方式，形成半导体结构的方法还包含以下步骤。提供前驱基板。此前驱基板包含载体基板、第二晶片及多个第三凸块。这些第三凸块连接第二晶片和载体基板。之后，第一堆叠中介层的第一凸块接合至载体基板，使得第二晶片位于载体基板与第一中介层之间。第二晶片与第一中介层的第一表面的净空区域对齐，并存在空隙介于净空区域和第二晶片之间。
根据本发明的某些实施方式，形成半导体结构的方法还包含以下操作。形成第二堆叠中介层。形成此第二堆叠中介层包含以下步骤：提供第二中介层，此第二中介层具有第一表面及第二表面；形成多个第二导电柱穿透第二中介层；形成第二重分布层于第二中介层的第二表面上；以及形成多个第四凸块于第二中介层的第一表面的一侧，并电性连接至第二导电柱。接着，第三晶片设置于第二重分布层的上方，其中第三晶片在垂直第一表面的方向上与第一中介层的第一表面的净空区域对齐。之后，第二堆叠中介层的第四凸块接合至第一堆叠中介层的第一重分布层。
根据本发明的某些实施方式，第一及第二导电柱具有相同分布，使得各第一导电柱在垂直第一中介层的第一表面的方向上与各第二导电柱对齐。
根据本发明的某些实施方式，净空区域被第一凸块围绕，且第一晶片的面积小于净空区域的面积。
本发明的再一方面是提供一种半导体结构的制造方法，包含下列操作。形成第一堆叠中介层。形成此第一堆叠中介层包含以下步骤：提供第一中介层，此第一中介层具有第一表面及第二表面；形成多个第一导电柱从第一中介层的第一表面穿透至第二表面；形成第一重分布层于第一中介层的第二表面上；以及形成多个第一凸块于第一中介层的第一表面的一侧，并电性连接至第一导电柱，其中第一表面具有净空区域，此净空区域无第一凸块。接着，提供第一晶片，其中第一晶片包含第一表面、与其相对的第二表面、以及位于第一晶片的第一表面上的多个第二凸块。之后，第一晶片的第二表面接合至第一中介层的第一表面的该净空区域。
根据本发明的某些实施方式，各第一凸块具有第一接合终端及各第二凸块具有第二接合终端，且第一凸块的第一接合终端实质上与第二凸块的第二接合终端同高。
根据本发明的某些实施方式，形成半导体结构的方法还包含接合第一堆叠中介层的第一凸块和第一晶片的第二凸块于一载体基板上。
根据本发明的某些实施方式，形成半导体结构的方法还包含以下操作。形成第二堆叠中介层。形成此第二堆叠中介层包含以下步骤:提供第二中介层，此第二中介层具有第一表面及第二表面；形成多个第二导电柱穿透第二中介层；形成第二重分布层于第二中介层的第二表面上；形成多个第三凸块于第二中介层的第一表面的一侧，并电性连接至第二导电柱，其中第二中介层的第一表面具有净空区域，此净空区域无第三凸块；以及提供第二晶片，此第二晶片包含第一表面、与其相对的第二表面、以及位于第二晶片的第一表面上的多个第四凸块。接着，将第二晶片的第二表面固定至第二中介层的第一表面的净空区域。之后，第二堆叠中介层的第三凸块和第二晶片的第四凸块接合至第一堆叠中介层的第一重分布层上。
根据本发明的某些实施方式，形成半导体结构的方法还包含在形成第一重分布层后，形成导电垫在第一中介层的第一表面上延伸，并桥接两个相邻的第一导电柱。
与现有技术相比，本发明的半导体结构及其形成方法，由于每个中介层中导电柱的图案和分布是相同的，因此中介层可以用作通用元件，并使制造流程单一化，节省制作成本。
附图说明
为让本发明的上述和其他目的、特征、优点与实施方式能更明显易懂，结合附图详细说明如下：
图1及图2绘示根据本发明某些实施方式的一种形成半导体结构的流程图。
图3至图10绘示本发明某些实施方式的形成半导体结构在工艺各阶段的剖面图。
图11至图13绘示本发明其他某些实施方式的形成半导体结构在工艺各阶段的剖面图。
具体实施方式
为了使本发明的叙述更加详尽与完备，可参照所附的附图及以下所述各种实施方式，附图中相同的号码代表相同或相似的元件。
图1绘示根据本发明某些实施方式的一种形成半导体结构的流程图。形成半导体结构的方法10包含操作12、操作14、以及操作16。
在操作12中，形成第一堆叠中介层。在本发明的某些实施方式中，可以参照图3至图6A进一步理解操作12，其中图3至图6A绘示根据本发明某些实施方式的形成第一堆叠中介层在各工艺阶段的剖面图。在本发明的某些实施方式中，形成此第一堆叠中介层包含下述步骤。请参照图3，提供具有第一表面101a及第二表面101b的第一中介层101。可以使用各种材料作为第一中介层101的材料。举例来说，第一中介层101可以是硅(Si)基板。使用Si作为第一中介层101的材料的原因是Si与安装在第一中介层101上的半导体晶片具有相同的材料。因此，第一中介层101的热膨胀系数(coefficients of thermal expansion，CTEs)大致上可以等于半导体晶片的热膨胀系数，进而避免两者之间热收缩差异而引起的翘曲或扭曲等多个缺点。
接着请参照图4，形成多个第一导电柱102于第一中介层101中。这些第一导电柱102从第一中介层101的第一表面101a穿透至第二表面101b。具体的说，在中介层上进行一系列处理以形成第一导电柱102。举例来说，在中介层中形成多个通孔，然后使用导电材料将这些通孔填满。在本发明的某些实施方式中，可以藉由适当的工艺来形成通孔，例如微影蚀刻工艺(photolithography-etching processes)、机械钻孔工艺(machine drillingprocesses)、以及雷射钻孔工艺(laser drilling processes)。在本发明的某些实施方式中，例如可以藉由溅射技术(sputtering techniques)、蒸镀技术(vaporatingtechniques)、电镀技术(electroplating techniques)或化学镀技术(electrolessplating)来填充通孔。在本发明的某些实施方式中，第一导电柱102的示例性材料包含铝、铜、镍或其他合适的导电材料。然而，本发明并不以此为限。
请参照图5，形成第一重分布层104于第一中介层101的第二表面101b上。第一重分布层104接触至少一个第一导电柱102。具体的说，第一重分布层104可以包含铝、铜、镍或其他合适的导电材料。可以通过溅射、蒸镀或其他合适的工艺在第一中介层101的第二表面101b上形成第一重分布层104。在本发明的某些实施方式中，第一重分布层104可以充当外罩晶片电磁干扰(electromagnetic Interference，EMI)的屏蔽帽。
接着请参照图6A，设置多个第一凸块106于第一中介层101的第一表面101a的一侧。此外，这些第一凸块106电性连接至第一导电柱102。第一表面101a具有净空区域108，且此净空区域108不具有任何第一凸块106。在本发明的某些实施方式中，第一表面101a的净空区域108被这些第一凸块106围绕。第一凸块106可以是焊球或本领域已知的其他结构，且第一凸块106可以是球形、椭圆形、正方形或矩形，但不以此为限。在形成第一凸块106后可以得到第一堆叠中介层100。请参照图6B，在形成第一凸块106前可以选择性地形成导电垫105。导电垫105在第一中介层101的第一表面101a上延伸，并桥接两个相邻的第一导电柱102。在形成导电垫105之后，设置第一凸块106于导电垫105上。事实上，导电垫105可以包含导电材料，例如铝、铜或类似的材料。
重新参照图1，方法10通过提供包含多个第二凸块的第一晶片进行到操作14。如图7所示，提供第一晶片110，其包含多个第二凸块116。应注意，第一晶片110不具有任何穿透第一晶片110的通孔。在本发明的某些实施方式中，该第一晶110可以是，但不限于，动态随机存取储存器(dynamic random access memory，DRAM)、静态随机存取储存器(staticrandom access memory，SRAM)、唯读储存器(read only memory，ROM)、逻辑电路、快闪储存器、特殊应用集成电路(application specific integrated circuit，ASIC)或模拟电路。在本发明的某些实施方式中，第一晶片110的第二凸块116可以是焊球或本领域已知的其他结构，且第二凸块116可以是球形、椭圆形、正方形或矩形，但不以此为限。
请继续参照图1的操作16及图7，将第一晶片110的第二凸块116接合至第一中介层101的第二表面101b上的第一重分布层104，进而形成半导体结构200。更精确地说，第一晶片110在垂直第一表面101a的方向上与第一中介层101的第一表面101a的净空区域108对齐。如上所述，此净空区域108没有任何凸块，并且被第一凸块106所围绕。举例来说，第一晶片110的面积小于净空区域108的面积，使得第一晶片110可以从垂直第一表面101a的方向观察时位于净空区域108内。应注意，每个第一凸块106的直径大于每个第二凸块116的直径。
方法10可以进一步包含额外的操作或过程。请参照图8，可以在操作16之前，期间或之后提供前驱基板121。此前驱基板121包含载体基板122、至少一个第二晶片120、以及连接第二晶片120和载体基板122的多个第三凸块126。在本发明的某些实施方式中，载体基板122可以是印刷电路板(printed circuit board，PCB)、半导体基板或其他本领域已知的基板。示例性实例的PCB材料可以包含玻璃纤维(glass fiber)、环氧树脂(epoxy resins)、酚醛树脂(phenolic resins)、聚酰亚胺(polyimide，PI)和其他合适的材料。示例性实例的半导体基板材料可以包含硅以及半导体化合物，例如碳化硅(silicon carbide)、砷化镓(gallium arsenide)、砷化铟(indium arsenide)和磷化铟(indium phosphide)。半导体基板也可以包含各种本技术领域所公知的掺杂结构(例如p型基板或n型基板)。第二晶片120可以包含与第一晶片110相同的功能模块。举例来说，第二晶片120可以包含动态随机存取储存器(dynamic random access memory，DRAM)、静态随机存取储存器(static randomaccess memory，SRAM)、唯读储存器(read only memory，ROM)、逻辑电路、快闪储存器、特殊应用集成电路(application specific integrated circuit，ASIC)或模拟电路，但不以此为限。第三凸块126可以是焊球或本领域已知的其他结构，且第三凸块126可以是球形、椭圆形、正方形或矩形，但不以此为限。如图8所示，前驱基板121可包含由第二晶片120和第三凸块126组成的单层倒装晶片封装(monolayer Flip-Chip package)。
请参照图9，将半导体结构200接合至前驱基板121。具体地说，将第一堆叠中介层100的第一凸块106接合至前驱基板121的载体基板122上，使得第二晶片120位于载体基板122与第一中介层101之间。更精确地说，第二晶片120与第一中介层101的第一表面101a的净空区域108对齐，并且存在空隙128位于净空区域108和第二晶片120之间。如图9所示，所获得的半导体结构包含双层倒装晶片封装(double-layered Flip-Chip package)。
请参照图10，方法10可以进一步包含形成半导体结构300”于半导体结构200的上方。在本发明的某些实施方式中，半导体结构300”与半导体结构200的结构相同或类似。此外，可以通过与形成半导体结构200相同的方法来形成半导体结构300”。简单来说，半导体结构300”包含第二堆叠中介层300及第三晶片130。第二堆叠中介层300包含第二中介层131、多个第二导电柱132、第二重分布层134、以及多个第四凸块136。具体的说，第二中介层131具有第一表面131a及第二表面131b。第二导电柱132穿透第二中介层131。第二重分布层134设置于第二中介层131的第二表面131b上。第四凸块136设置于第二中介层131的第一表面131a的一侧，并电性连接至第二导电柱132。第三晶片130设置于第二重分布层134的上方，并且在垂直第一表面101a的方向上与第一中介层101的第一表面101a的净空区域108对齐。第二堆叠中介层300的第四凸块136与第一堆叠中介层100的第一重分布层104接合。
在本发明的某些实施方式中，另一半导体结构200可以堆叠在半导体结构300”的上方。
本发明的另一方面是提供一种半导体结构200。图7绘示根据本发明的某些实施方式的半导体结构200。半导体结构200包含第一堆叠中介层100、第一晶片110及多个第二凸块116。第一堆叠中介层100包含第一中介层101、多个第一导电柱102、多个第一凸块106、以及第一重分布层104。第一中介层101具有第一表面101a及与其相对的第二表面101b。第一导电柱102从第一中介层101的第一表面101a穿透至第二表面101b。第一凸块106设置于第一中介层101的第一表面101a的一侧，并电性连接至第一导电柱102。第一重分布层104设置于第一中介层101的第二表面101b上。在本发明的某些实施方式中，第一中介层101的第一表面101a具有净空区域108，此净空区域108不具有第一凸块106。
第一晶片110可以设置于第一重分布层104的上方，且第二凸块116连接第一重分布层104和第一晶片110。第一晶片110在垂直第一表面101a的方向上与第一中介层101的第一表面101a的净空区域108对齐。应注意，第一晶片110不具有任何穿透第一晶片110的通孔。
在本发明的某些实施方式中，第一堆叠中介层100可以还包含如图6B所示的导电垫105。导电垫105在第一表面101a上延伸，并桥接两个相邻的第一导电柱102。这些第一凸块106中的至少一个通过导电垫105等电势电性连接至这些第一导电柱102中相邻的两个第一导电柱102。在一些实施方式中，导电垫105可以包含导电材料，例如铝、铜或类似的材料。
图9绘示出根据本发明的某些实施方式的另一种半导体结构。如图9所述的半导体结构200包含前驱基板121及位于前驱基板121上的半导体结构200。前驱基板121包含载体基板122、一个或多个第二晶片120、以及多个第三凸块126。第二晶片120设置于载体基板122上，且第三凸块126连接第二晶片120和载体基板122。半导体结构200的第一凸块106接合至载体基板122上，使得第二晶片120位于载体基板122与第一中介层101之间。具体的说，第二晶片120与第一中介层101的第一表面101a的净空区域108对齐，并且存在空隙128介于净空区域108与第二晶片120之间。此外，请参照图10，可以在如图9所述的结构中再添加其他的半导体结构，例如半导体结构300”和/或其他结构。
本发明提供了根据某些实施方式的形成半导体结构的另一种方法。请参照图2，其绘示出根据本发明某些实施方式制造半导体结构的方法20的流程图。方法20包含操作22，操作24，以及操作26。
在操作22中，形成第一堆叠中介层。操作22可以通过与方法10中的操作12相同的方法来实现。操作22的实施方式可以与上述结合图3至图6B所提及的实施方式相同。因此，为避免重复在此省略详细的说明。
在操作24中是提供第一晶片。请参照图11，提供第一晶片210，其具有第一表面210a及与其相对的第二表面210b。第一晶片210包含多个第二凸块216，这些第二凸块216形成在第一晶片210的第一表面210a上，其中第二表面210b上不具有任何凸块。应注意，第一晶片210不具有任何穿透第一晶片210的通孔，且每个第一凸块106的直径大于每个第二凸块216的直径。在本发明的某些实施方式中，各第一凸块106具有第一接合终端106a，且各第二凸块216具有第二接合终端216a。第一凸块106的第一接合终端106a实质上与第二凸块216的第二接合终端216a的高度相同。换句话说，第一凸块106的高度实质上等于第一晶片210的厚度和第二凸块216的高度的总和。
第一晶片210可以包含与上文中所述的晶片110，120和/或130相同的功能模块。
在操作26中，第一晶片的第二表面被固定至第一中介层的第一表面的净空区域。如图11所示，第一晶片210的第二表面210b被固定至第一中介层101的第一表面101a的净空区域108，进而形成半导体结构200”。具体来说，第一晶片210的第二表面210b可以通过在净空区域108和/或第二表面210b上刷涂黏合剂材料然后进行压制，进而固定于净空区域108。
在操作26之后，方法20可以进一步包含额外的操作或过程。请参照图12，可以提供载体基板122于操作26之前，期间或之后，然后将半导体结构200”接合到载体基板122上。具体来说，将第一堆叠中介层100的第一凸块106和第一晶片210的第二凸块216接合到载体基板122上。
请参照图13，方法20可以进一步包含形成一种半导体结构400”于半导体结构200”的上方。在本发明的某些实施方式中，半导体结构400”与半导体结构200”的结构相同或相似。此外，可以通过与形成半导体结构200”相同的方法形成半导体结构400”。简单来说，半导体结构400”包含第二堆叠中介层300及第二晶片220。第二堆叠中介层300包含第二中介层131、多个第二导电柱132、第二重分布层134、以及多个第三凸块136。具体来说，第二中介层131具有第一表面131a和第二表面131b。第二导电柱132穿透第二中介层131。形成第二重分布层134于第二中介层131的第二表面上131b。第三凸块136设置于第二中介层131的第一表面131a的一侧，并电性连接至第二导电柱132。第二中介层131的第一表面131a具有净空区域138，此净空区域138不具有第三凸块136。第二晶片220具有第一表面220a及第二表面220b。第二晶片220包含多个第四凸块226于第一表面220a上。此外，第二晶片220的第二表面220b被固定至第二中介层131的第一表面131a的净空区域138，并将第二堆叠中介层300的第三凸块136和第二晶片220的第四凸块226接合到半导体结构200”的第一重分布层104上。第二晶片220可以与上文中所述的晶片110，120，130和/或210相同。
在本发明的某些实施方式中，另一半导体结构200”可以堆叠在半导体结构400”的上方。
本发明的另一方面是提供一种半导体结构。图11绘示根据本发明的某些实施方式的半导体结构200”。半导体结构200”包含第一堆叠中介层100、第一晶片210及多个第二凸块216。第一堆叠中介层100包含第一中介层101、多个第一导电柱102、多个第一凸块106、以及第一重分布层104。第一中介层101具有第一表面101a和与其相对的第二表面101b。第一导电柱102从第一中介层101的第一表面101a穿透至第二表面101b。多个第一凸块106设置于第一中介层101的第一表面101a的一侧，并电性连接至第一导电柱102。此外，第一表面101a具有净空区域108，此净空区域108不具有多个第一凸块106。第一重分布层104设置于第一中介层101的第二表面101b上。
第一晶片210具有第一表面210a和第二表面210b，且第一晶片210的第二表面210b被固定至第一中介层101的第一表面101a的净空区域108。第二凸块216设置于第一晶片210的第一表面210a上。应注意，第一晶片210不具有任何通孔。更精确地说，每个第一凸块106具有第一接合终端106a且每个第二凸块216具有第二接合终端216a。第一凸块106的第一接合终端106a实质上与第二凸块216的第二接合终端216a的高度相同。换句话说，第一凸块106的高度实质上与第一晶片210的厚度和第二凸块216的高度的总和相等。
图12绘示出根据本发明某些实施方式的另一半导体结构。如图12所示的半导体结构包含载体基板122和载体基板122上的半导体结构200”。具体来说，第一堆叠中介层100的第一凸块106和第一晶片210的第二凸块216皆被接合至载体基板122。此外，请参照图13，可以将其他半导体结构，例如半导体结构400”和/或其他结构添加到如图12所示的结构中。
与传统的3D堆叠技术相比，本发明的半导体结构的晶片没有任何TSV，从而降低在晶片电路区域中制造TSV的困难度。此外，传统的3D堆叠技术需要在其相对的表面上形成凸块，进而导致成本增加。相反地，根据本发明实施方式，半导体晶片仅需要在其中一个表面上形成凸块，因此是具有成本效益的。另外，本发明公开的半导体结构和其制造方法可以通过2.5D封装技术的过程来实现与3D堆叠技术相同的空间利用效率。此外，与传统的2.5D堆叠技术相比，本发明公开的实施方式可以节省大于50％载体基板的面积。
除此之外，根据本发明的实施方式，每个中介层中导电柱的图案和分布是相同的，因此中介层可以用作通用元件，并使制造流程单一化。亦即，为了节省成本，无需更多的双面凸块。
虽然本发明已以实施方式公开如上，以上所述仅为本发明的优选实施方式，并非用以限定本发明，任何所属领域的一般技术人员，在不脱离本发明的精神和范围内，当可作各种的均等变化与修饰，皆应属本发明的涵盖范围，因此本发明的保护范围当视权利要求所界定的为准。

Claims (20)

1.一种半导体结构，其特征在于，包含：
第一堆叠中介层，包含：
第一中介层，具有第一表面及与其相对的第二表面；
多个第一导电柱，从所述第一中介层的所述第一表面穿透至所述第二表面；
多个第一凸块，位于所述第一中介层的所述第一表面的一侧，并电性连接所述多个第一导电柱，其中所述第一表面具有净空区域，所述净空区域无所述多个第一凸块；以及
第一重分布层，位于所述第一中介层的所述第二表面上；
第一晶片，位于所述第一重分布层的上方，其中所述第一晶片在垂直所述第一表面的方向上与所述第一中介层的所述第一表面的所述净空区域对齐；以及
多个第二凸块，连接所述第一重分布层和所述第一晶片。
2.如权利要求1所述的半导体结构，其特征在于，还包含：
载体基板，其上设有所述第一堆叠中介层的所述多个第一凸块；
第二晶片，位于所述载体基板上，使得所述第二晶片位于所述载体基板与所述第一中介层之间，其中所述第二晶片与所述第一中介层的所述第一表面的所述净空区域对齐，并存在空隙在所述净空区域与所述第二晶片之间；以及
多个第三凸块，连接所述第二晶片和所述载体基板。
3.如权利要求2所述的半导体结构，其特征在于，还包含：
第二堆叠中介层，位于所述第一堆叠中介层的上方，且包含：
第二中介层，具有第一表面及与其相对的第二表面；
多个第二导电柱，穿透所述第二中介层；
多个第四凸块，位于所述第二中介层的所述第一表面的一侧，并连接所述第一重分布层和所述多个第二导电柱；以及
第二重分布层位于所述第二中介层的所述第二表面上；以及
第三晶片，位于所述第二重分布层的上方，其中所述第三晶片在垂直所述第一表面的方向上与所述第一中介层的所述第一表面的所述净空区域对齐。
4.如权利要求3所述的半导体结构，其特征在于，所述多个第一导电柱及所述多个第二导电柱具有相同分布，使得各所述第一导电柱在垂直所述第一中介层的所述第一表面的方向上与各所述第二导电柱对齐。
5.如权利要求1所述的半导体结构，其特征在于，所述第一堆叠中介层还包含导电垫，所述导电垫在所述第一表面上延伸，并桥接两个相邻的所述第一导电柱，其中所述多个第一凸块中的一个通过所述导电垫等电势电性连接至所述两个相邻的所述第一导电柱。
6.一种半导体结构，其特征在于，包含：
第一堆叠中介层，包含：
第一中介层，具有第一表面及与其相对的第二表面；
多个第一导电柱，从所述第一中介层的所述第一表面穿透至所述第二表面；
多个第一凸块，位于所述第一中介层的所述第一表面的一侧，并电性连接所述多个第一导电柱，其中所述第一表面具有净空区域，所述净空区域无所述多个第一凸块；以及
第一重分布层，位于所述第一中介层的所述第二表面上；
第一晶片，具有第一表面及与其相对的第二表面，所述第一晶片的所述第二表面固定于所述第一中介层的所述第一表面的所述净空区域；以及
多个第二凸块位于所述第一晶片的所述第一表面上。
7.如权利要求6所述的半导体结构，其特征在于，各所述第一凸块具有第一接合终端及各所述第二凸块各具有第二接合终端，且所述多个第一凸块的所述多个第一接合终端实质上与所述多个第二凸块的所述多个第二接合终端同高。
8.如权利要求6所述的半导体结构，其特征在于，各所述第一凸块具有第一高度、各所述第二凸块各具有第二高度且所述第一晶片具有厚度，其中所述多个第一凸块的所述第一高度实质上与所述第一晶片的所述厚度和所述第二凸块的所述第二高度的总和相等。
9.如权利要求6所述的半导体结构，其特征在于，还包含载体基板，其中所述第一堆叠中介层的所述多个第一凸块和所述多个第二凸块接合至所述载体基板。
10.如权利要求6所述的半导体结构，其特征在于，还包含：
第二堆叠中介层，位于所述第一堆叠中介层的上方，且包含：
第二中介层，具有第一表面及与其相对的第二表面；
多个第二导电柱，穿透所述第二中介层；
多个第三凸块，位于所述第二中介层的所述第一表面的一侧，并连接所述第一重分布层和所述多个第二导电柱；以及
第二重分布层，位于所述第二中介层的所述第二表面上；
第二晶片，位于所述第二中介层的所述第一表面上；以及
多个第四凸块，位于所述第二晶片上，其中所述多个第四凸块连接所述第二晶片和所述第一堆叠中介层的所述第一重分布层。
11.一种半导体结构的制造方法，其特征在于，包含：
形成第一堆叠中介层，包含以下步骤：
提供第一中介层，所述第一中介层具有第一表面及第二表面；
形成多个第一导电柱，所述多个第一导电柱从所述第一中介层的所述第一表面穿透至所述第二表面；
形成第一重分布层于所述第一中介层的所述第二表面上；以及
形成多个第一凸块于所述第一中介层的所述第一表面的一侧，并电性连接至所述多个第一导电柱，其中所述第一表面具有净空区域，所述净空区域无所述多个第一凸块；
提供第一晶片，所述第一晶片包含多个第二凸块；以及
接合所述第一晶片的所述多个第二凸块至所述第一中介层的所述第二表面上的所述第一重分布层，其中所述第一晶片在垂直所述第一中介层的所述第一表面的方向上与所述第一中介层的所述第一表面的所述净空区域对齐。
12.如权利要求11所述的半导体结构的制造方法，其特征在于，还包含：
提供前驱基板，所述前驱基板包含载体基板、第二晶片及多个第三凸块，所述多个第三凸块连接所述第二晶片和所述载体基板；
接合所述第一堆叠中介层的所述多个第一凸块至所述载体基板，使得所述第二晶片位于所述载体基板和所述第一中介层之间，其中所述第二晶片与所述第一中介层的所述第一表面的所述净空区域对齐，并存在空隙介于所述净空区域和所述第二晶片之间。
13.如权利要求11所述的半导体结构的制造方法，其特征在于，还包含：
形成第二堆叠中介层，包含以下步骤：
提供第二中介层，具有第一表面及第二表面；
形成多个第二导电柱穿透所述第二中介层；
形成第二重分布层于所述第二中介层的所述第二表面上；以及
形成多个第四凸块于所述第二中介层的所述第一表面的一侧，并电性连接至所述多个第二导电柱；
设置第三晶片于所述第二重分布层的上方，其中所述第三晶片在垂直所述第一表面的方向上与所述第一中介层的所述第一表面的所述净空区域对齐；以及
接合所述第二堆叠中介层的所述多个第四凸块至所述第一堆叠中介层的所述第一重分布层。
14.如权利要求13所述的半导体结构的制造方法，其特征在于，所述多个第一导电柱及所述多个第二导电柱具有相同分布，使得各所述第一导电柱在垂直所述第一中介层的所述第一表面的方向上与各所述第二导电柱对齐。
15.如权利要求11所述的半导体结构的制造方法，其特征在于，所述净空区域被所述多个第一凸块围绕，且所述第一晶片具有面积小于所述净空区域的面积。
16.一种半导体结构的制造方法，其特征在于，包含：
形成第一堆叠中介层，包含以下步骤：
提供第一中介层，具有第一表面及第二表面；
形成多个第一导电柱，从所述第一中介层的所述第一表面穿透至所述第二表面；
形成第一重分布层于所述第一中介层的所述第二表面上；以及
形成多个第一凸块于所述第一中介层的所述第一表面的一侧，并电性连接至所述多个第一导电柱，其中所述第一表面具有净空区域，所述净空区域无所述多个第一凸块；
提供第一晶片，所述第一晶片包含第一表面、与其相对的第二表面、以及位于所述第一晶片的所述第一表面上的多个第二凸块；以及
固定所述第一晶片的所述第二表面于所述第一中介层的所述第一表面的所述净空区域。
17.如权利要求16所述的半导体结构的制造方法，其特征在于，各所述第一凸块具有第一接合终端及各所述第二凸块具有第二接合终端，且所述多个第一凸块的所述多个第一接合终端实质上与所述多个第二凸块的所述多个第二接合终端同高。
18.如权利要求16所述的半导体结构的制造方法，其特征在于，还包含接合所述第一堆叠中介层的所述多个第一凸块及所述第一晶片的所述多个第二凸块于载体基板上。
19.如权利要求16所述的半导体结构的制造方法，其特征在于，还包含：
形成第二堆叠中介层，包含：
提供第二中介层，具有第一表面及第二表面；
形成多个第二导电柱穿透所述第二中介层；
形成第二重分布层于所述第二中介层的所述第二表面上；
形成多个第三凸块于所述第二中介层的所述第一表面的一侧，并电性连接至所述多个第二导电柱，其中所述第二中介层的所述第一表面具有净空区域，所述净空区域无所述多个第三凸块；以及
提供第二晶片，所述第二晶片包含第一表面、与其相对的第二表面、以及位于所述第二晶片的所述第一表面上的多个第四凸块；
固定所述第二晶片的所述第二表面于所述第二中介层的所述第一表面的所述净空区域；以及
接合所述第二堆叠中介层的所述多个第三凸块和所述第二晶片的所述多个第四凸块至所述第一堆叠中介层的所述第一重分布层。
20.如权利要求16所述的半导体结构的制造方法，其特征在于，还包含在形成所述第一重分布层后，形成导电垫，所述导电垫在所述第一中介层的所述第一表面上延伸，并桥接两个相邻的所述第一导电柱。
CN201710790384.5A 2017-03-19 2017-09-05 半导体结构及其形成方法 Pending CN108630551A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/462,906 2017-03-19
US15/462,906 US9960146B1 (en) 2017-03-19 2017-03-19 Semiconductor structure and method for forming the same

Publications (1)

Publication Number Publication Date
CN108630551A true CN108630551A (zh) 2018-10-09

Family

ID=62013803

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710790384.5A Pending CN108630551A (zh) 2017-03-19 2017-09-05 半导体结构及其形成方法

Country Status (3)

Country Link
US (1) US9960146B1 (zh)
CN (1) CN108630551A (zh)
TW (1) TWI675459B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11621219B2 (en) 2021-02-18 2023-04-04 Rockwell Collins, Inc. Method and apparatus for through silicon die level interconnect

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010028114A1 (en) * 2000-03-27 2001-10-11 Kabushiki Kaisha Toshiba Semiconductor device including memory unit and semiconductor module including memory units
CN101005062A (zh) * 2005-12-22 2007-07-25 万国半导体股份有限公司 使用相互连接的三维层片将垂直封装的mosfet和集成电路功率器件构建成集成模块
US20090212407A1 (en) * 2005-05-12 2009-08-27 Foster Ron B Infinitely Stackable Interconnect Device and Method
US20100127372A1 (en) * 2007-06-16 2010-05-27 Rf Module And Optical Design Limited Semiconductor packages
US20130292830A1 (en) * 2012-05-03 2013-11-07 Taiwan Semiconductor Manufacturing Company, Ltd. Interposer Having a Defined Through Via Pattern

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6204562B1 (en) 1999-02-11 2001-03-20 United Microelectronics Corp. Wafer-level chip scale package
US20020074637A1 (en) * 2000-12-19 2002-06-20 Intel Corporation Stacked flip chip assemblies
US7173325B2 (en) * 2003-08-29 2007-02-06 C-Core Technologies, Inc. Expansion constrained die stack
KR100621992B1 (ko) 2003-11-19 2006-09-13 삼성전자주식회사 이종 소자들의 웨이퍼 레벨 적층 구조와 방법 및 이를이용한 시스템-인-패키지
US9818680B2 (en) * 2011-07-27 2017-11-14 Broadpak Corporation Scalable semiconductor interposer integration
US8008121B2 (en) * 2009-11-04 2011-08-30 Stats Chippac, Ltd. Semiconductor package and method of mounting semiconductor die to opposite sides of TSV substrate
KR101222474B1 (ko) * 2011-07-01 2013-01-15 (주)에프씨아이 반도체 패키지 및 그 반도체 패키지 제조방법
US20130313720A1 (en) * 2012-05-25 2013-11-28 Leilei Zhang Packaging substrate with reliable via structure
TW201515091A (zh) * 2013-06-18 2015-04-16 Glo Ab 藉由乾式蝕刻移除３ｄ半導體結構之方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010028114A1 (en) * 2000-03-27 2001-10-11 Kabushiki Kaisha Toshiba Semiconductor device including memory unit and semiconductor module including memory units
US20090212407A1 (en) * 2005-05-12 2009-08-27 Foster Ron B Infinitely Stackable Interconnect Device and Method
CN101005062A (zh) * 2005-12-22 2007-07-25 万国半导体股份有限公司 使用相互连接的三维层片将垂直封装的mosfet和集成电路功率器件构建成集成模块
US20100127372A1 (en) * 2007-06-16 2010-05-27 Rf Module And Optical Design Limited Semiconductor packages
US20130292830A1 (en) * 2012-05-03 2013-11-07 Taiwan Semiconductor Manufacturing Company, Ltd. Interposer Having a Defined Through Via Pattern

Also Published As

Publication number Publication date
US9960146B1 (en) 2018-05-01
TWI675459B (zh) 2019-10-21
TW201838158A (zh) 2018-10-16

Similar Documents

Publication Publication Date Title
US11973014B2 (en) Method of manufacturing substrate structure with filling material formed in concave portion
US8129221B2 (en) Semiconductor package and method of forming the same
US5935687A (en) Three dimensional package and architecture for high performance computer
US7321164B2 (en) Stack structure with semiconductor chip embedded in carrier
US7556983B2 (en) Thin planar semiconductor device having electrodes on both surfaces and method of fabricating same
US8709865B2 (en) Fabrication method of packaging substrate having through-holed interposer embedded therein
US9263417B2 (en) Semiconductor packages including a multi-layered dielectric layer and methods of manufacturing the same
TW525422B (en) Semiconductor device, and method for manufacturing the same
US11515290B2 (en) Semiconductor package
US11145637B2 (en) Semiconductor package including a substrate having two silicon layers formed on each other
CN108074905B (zh) 电子装置及其制法与基板结构
CN104867908A (zh) 倒装芯片堆叠封装
CN112310064A (zh) 半导体封装件及其制造方法
US20230099787A1 (en) Semiconductor package and method of fabricating the same
US20220059505A1 (en) Semiconductor package and method of manufacturing the same
TWI611546B (zh) 封裝基板
US20240063129A1 (en) Semiconductor package
CN108630551A (zh) 半导体结构及其形成方法
US11854956B2 (en) Semiconductor die package with conductive line crack prevention design
KR20230016520A (ko) 반도체 패키지
KR20230033115A (ko) 반도체 패키지
US11133284B2 (en) Semiconductor package device
CN114765137A (zh) 半导体装置及其制造方法
US20220173074A1 (en) Chip Package and Method of Forming Chip Packages
US20240136263A1 (en) Electronic package

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20181009