CN102742153B - 基于可配置分频器和可配置延迟的信号抽取技术 - Google Patents

基于可配置分频器和可配置延迟的信号抽取技术 Download PDF

Info

Publication number
CN102742153B
CN102742153B CN201080063261.8A CN201080063261A CN102742153B CN 102742153 B CN102742153 B CN 102742153B CN 201080063261 A CN201080063261 A CN 201080063261A CN 102742153 B CN102742153 B CN 102742153B
Authority
CN
China
Prior art keywords
signal
period
configurable
ratio
produce
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201080063261.8A
Other languages
English (en)
Other versions
CN102742153A (zh
Inventor
G·J·巴兰坦
J·耿
B·孙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN102742153A publication Critical patent/CN102742153A/zh
Application granted granted Critical
Publication of CN102742153B publication Critical patent/CN102742153B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B19/00—Generation of oscillations by non-regenerative frequency multiplication or division of a signal from a separate source
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/08—Clock generators with changeable or programmable clock frequency
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/16—Multiple-frequency-changing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/16—Multiple-frequency-changing
    • H03D7/165—Multiple-frequency-changing at least two frequency changers being located in different paths, e.g. in two paths with carriers in quadrature
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Transmitters (AREA)
  • Transceivers (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Superheterodyne Receivers (AREA)

Abstract

一种用于对第一周期信号进行抽取以产生第二周期信号的技术。在示例性实施例中，所述第一周期信号是由可配置的整数比例分频器进行分割的，并且所述分频器的输出是按照可配置的分数延迟进行延迟的。可以使用例如sigma-delta调制技术对可配置的分数延迟进行噪声整形，以将所述分数延迟的量化噪声在较宽的带宽上展开。在示例性实施例中，可以使用所述第一周期信号和所述第二周期信号，以便从单个锁相环（PLL）输出产生用于通信收发机的发送（TX）本地振荡器（LO）信号和接收（RX）本地振荡器（LO）信号。

Description

基于可配置分频器和可配置延迟的信号抽取技术
技术领域
本申请涉及电路设计，并且具体地，涉及用于对诸如本地振荡器信号之类的周期信号进行抽取的技术。
背景技术
现代通信设备通常需要处理具有不同载波频率的两个或更多个信号。例如，通信收发机可能同时在一个或多个TX载波频率上发送TX信号，并且在一个或多个RX载波频率上接收RX信号。TX频带和RX频带可以用双工偏移频率与彼此隔开。
为了容纳多个载波频率，单个通信设备可以使用多个锁相环（PLL）同时产生所期望的频率。然而，多个PLL可能在集成电路上占据可观的晶片面积，导致较高的成本。
期望提供如下技术：通过例如对PLL产生的信号进行抽取，并且将分量信号混合以产生所期望的载波频率，从而从单个PLL输出产生多个载波频率。还期望将这些技术普遍应用于对任意周期信号进行抽取，以产生另一个较低频率的周期信号。
发明内容
本申请的一个方面提供了一种方法，包括：对第一周期信号进行抽取以产生第二周期信号，所述抽取包括按照可配置的整数比例对所述第一周期信号进行分割，以产生中间信号；并且按照可配置的延迟对所述中间信号进行延迟，以产生所述第二周期信号。
本申请的另一方面提供了一种装置，包括：整数分割模块，其配置为，按照可配置的整数比例对第一周期信号的频率进行分割，以产生中间信号；以及延迟模块，其配置为，按照可配置的延迟对所述中间信号进行延迟，以产生第二周期信号。
本申请的又一方面提供了一种装置，包括：用于对第一周期信号进行抽取以产生第二周期信号的单元。
本申请的又一方面提供了一种用于无线通信的设备，所述设备包括：至少一个基带TX放大器，其用于将模拟TX信号放大；LO信号产生器，其包括TX LO信号产生器和RX LO信号产生器；上变频器，其耦合到所述TX LO信号产生器和所述至少一个基带TX放大器；TX滤波器，其耦合到所述上变频器的输出；功率放大器（PA），其耦合到所述TX滤波器；RX滤波器；低噪声放大器（LNA），其耦合到所述RX滤波器；下变频器，其耦合到所述RX LO信号产生器和所述RX滤波器；以及至少一个低通滤波器，其耦合到所述下变频器的输出，所述LO信号产生器包括：整数分割模块，其配置为按照可配置的整数比例对第一周期信号的频率进行分割，以产生中间信号；以及延迟模块，其配置为按照可配置的延迟对所述中间信号进行延迟，以产生第二周期信号；所述TX LO信号产生器和所述RX LO信号产生器中的至少一个配置为将所述第一周期信号作为LO信号进行缓冲。
附图说明
图1描绘了根据本申请的抽取模块的一个示例性实施例；
图2描绘了根据本申请的抽取模块的一个示例性实施例；
图3描绘了针对表1中所示数值，抽取模块的操作的示例，其中f1/f2=2.25；
图4描绘了用于计算Δ（k）和δ（k）两者的架构的示例性实施例；
图5描绘了用于处理δ（k）以产生已噪声整形的信号δs（k）的噪声整形模块的示例性实施例；
图6描绘了用于产生与图3所示的信号y2具有正交相位关系的已抽取信号y2Q的抽取模块的操作的示例；
图7A描绘了使用信号y1和已抽取信号y2的通信收发机的一个示例性实施例；
图7B描绘了使用信号y1和已抽取信号y2的通信收发机的另一个可选的示例性实施例；
图8描绘了根据本申请的方法的一个示例性实施例；以及
图9描绘了一种无线通信设备的设计的框图，在该无线通信设备中可以实施本申请的技术。
具体实施方式
下面结合附图的详细说明旨在作为本发明的示例性实施例的说明，而不是想要表明本发明仅仅可以通过这些实施例来实现。本说明书全文所使用的“示例性的”一词意思是“用作例子、例证或说明”，并且不应被解释为比其它示例性实施例更优选或更具优势。出于提供对本发明的示例性实施例的全面理解的目的，详细说明包括具体细节。对于本领域技术人员而言，显然在没有这些细节的情况下也可以实施本发明的示例性实施例。为了避免本文所展示的示例性实施例的新颖性变模糊，在某些示例中，公知的结构和设备以框图形式示出。
图1描绘了根据本申请的抽取模块110的示例性实施例。在图1中，模块110接受具有频率f1的输入信号或第一周期信号y1。在一个示例性实施例中，输入信号y1可以是由例如通信设备的PLL产生的。可选地，输入信号y1不需要与PLL的输出相对应，而是可以取而代之地例如与另一个参考信号（例如，晶体振荡器输出信号等）相对应。根据输入信号y1，模块110产生具有频率f2的输出信号或第二周期信号y2，其中，f2低于f1。f2和f1之间的关系可以进一步规定为f2＝f1/d，其中，d是比1大的分割因子。模块110所执行的功能可以理解为抽取，其中，对较高频率的信号y1进行抽取以产生较低频率的信号y2。
图2描绘了根据本申请的抽取模块110的示例性实施例200。在图2中，将所述输入信号y1提供给整数分割模块210，以产生已分割信号或中间信号x。信号x具有的频率为信号y1的频率的n分之一或n+1分之一，取决于分割比例信号210a的配置。将信号x进一步提供给数字-时间转换器（DTC）220，该数字-时间转换器220根据数字延迟控制信号220a的配置而向信号x引入时间延迟。
在图2中，分割比例信号210a是由比例产生模块230产生的。该模块230输出的分割比例信号210a在本文中也表示为Δ（k），其中，k表示离散的递增周期索引。延迟控制信号220a是由延迟产生模块240产生的。该模块240输出的延迟信号220a在本文中也表示为δ（k）。在所示的示例性实施例中，模块230和240两者都接受了由整数分割模块210输出的信号x，作为输入。应当理解，周期索引k可以由模块210输出的信号x中的触发事件（例如，上升沿）而递增。
在示例性实施例中，在周期k处的分割比例信号210a可以根据下面的式子（式1）来计算：
其中，符号表示对a采用的向下取整函数（floor function），或者是与a相比更小或相等的最大整数。此外，在周期k处的延迟可以根据下面的式子（式2）产生：
δ ( k ) = 1 f 1 frac [ f 1 f 2 k ] ;
其中，符号frac[b]表示数字b的分数部分，而b一般可以是带分数（mixedfraction）。
根据式1和式2，应当理解，整数分割模块210按照整数分割比例Δ（k）对信号y1进行抽取，而DTC引入了延迟δ（k），该延迟δ（k）用于补偿在每个周期k处由于按照整数（例如，与按照精确数字进行分割相反）进行分割而导致的瞬时相位误差。下面的表格展示了，对于其中f1/f2=2.25的示例性实施例，当根据式1和2计算时，Δ（k）和δ（k）相对于k的示例性的取值，（表1）：
  K   Δ(k)   δ(k)
  1   2   0.25
  2   2   0.5
  3   2   0.75
  4   3   0
  5   2   0.25
  6   2   0.5
  7   2   0.75
  8   3   0
  9   2   0.25
  10   2   0.5
图3描绘了针对表1中所示数值，抽取模块200的操作的示例，其中f1/f2=2.25。注意，图3仅仅是为了描述目的而示出，而并不想要将本申请的保护范围限制到所示出的任何特定数值。
在图3中，信号y1是在310处示出的。周期k是在301处列出的。在320处，如根据式1计算出的分割比例Δ（k）是相对于k示出的。为了产生x，对于k＝1、2、3，看到信号y1按照比例2进行分割，而对于k＝4，按照比例3进行分割，等等。在330处，如根据式2计算出的延迟δ（k）是相对于k示出的。为了产生y2，看到信号x按照相应的量0.25、0.5、0.75、0等进行延迟。在340处，示出了y2的信号边沿。应当理解，根据所示例子，y2具有的频率是y1的频率的大约2.25分之一。
本领域的一名普通技术人员应当理解，存在用于计算式1和式2以分别得到Δ（k）和δ（k）的各种技术，例如，通过在硬件、固件、或软件中编程。图4描绘了用于计算Δ（k）和δ（k）两者的架构的示例性实施例400。注意，图4仅仅是为了描述目的而示出的，而并不是想要限制本申请的保护范围。本领域的一名普通技术人员可以容易地得到用于计算Δ（k）和δ（k）的可选架构，并且这些可选的示例性实施例被认为位于本申请的保护范围内。
在图4中，将第一比例f1/f2（期望该比例大于1）输入到钟控加法器410，该钟控加法器410还接受信号440a作为输入。每一周期k，钟控加法器410将f1/f2加到440a一次，以产生信号410a。将信号410a提供给向下取整函数模块420，该向下取整函数模块420输出信号420a，该信号420a对应于与信号410a的数值相比更小或相等的最大整数。当根据式1计算时，信号420a还可以对应于Δ（k）。
在图4中还描绘了加法器430，该加法器430将信号420a从信号410a中减去，以产生信号430a。当根据式2计算时，信号430a可以对应于δ（k）。此外，信号430a是由延迟元件440进行延迟的，以产生信号440a，如早先所述，该信号440a提供给了钟控加法器410。
根据图2和图3的说明，应当理解，所述数字-时间转换器（DTC）220设计为：将数字延迟δ（k）转换为用于对信号x进行延迟的连续时间延迟。在某些情形中，例如当根据式2计算出的延迟的数值并没有被δ（k）或者DTC 220的数字精度精确地表示时，在数字-时间转换中可能存在量化误差。在本申请的一个方面中，可以使用噪声整形技术对δ（k）作进一步处理，以利于使任何这类量化噪声在更宽的带宽上展开，因而也减小了δ（k）中的毛刺（spur）的影响。
图5描绘了用于对δ（k）进行处理以产生已噪声整形的信号δs（k）的噪声整形模块的示例性实施例500.1。注意，噪声整形模块500.1仅仅是为了描述目的而示出的，而并不想要将本申请的保护范围限制到用于噪声整形的任何特定技术。
在图5中，将δ（k）提供给钟控加法器510，该钟控加法器510还接受信号550a作为输入。每一周期k，钟控加法器510将δ（k）加到550a一次，以产生信号510a。将信号510a提供给加法器520，该加法器520将抖动信号（dithering signal）520b加到信号510a。在示例性实施例中，抖动信号520b可以是，例如，具有与后面的量化器530的量化步长相比更小幅度的伪随机信号。在示例性实施例中，抖动信号的幅度是不均匀地分布在区间–q/2到q/2上的，其中q是后面的量化器530的量化步长。应当理解，添加的抖动信号520b可以用来使δ（k）中的量化噪声在更宽的带宽上展开，以及减小已抖动信号δs（k）中存在的寄生分量。
将加法器520的输出520a提供给量化器530，该量化器530用有限量化步长对信号520a进行量化。量化器530可以例如对应于图2所示的DTC 220所执行的功能。该量化器的输出530a可以对应于已噪声整形的延迟δs（k）。在示例性实施例中，已噪声整形的延迟δs（k）可以用于替代图2中的延迟δ（k）以用于对中间信号x进行延迟。还将信号530a提供给加法器540，该加法器540将530a从510a中减去，以产生信号540a。将信号540a提供给延迟单元550，该延迟单元550产生已延迟信号550a，其中要使用钟控加法器510将该已延迟信号550a与δ（k）进行累加。
应当理解，噪声整形方案500.1是一阶sigma-delta调制方案的示例。本领域中的一名普通技术人员应当理解，在可选的示例性实施例中，该方案可以容易被其它sigma-delta调制方案（例如，二阶或三阶sigma-delta调制方案）代替。此外，应当理解，用于delta-sigma调制的叫做“误差反馈”架构的这些架构可以用于本文所述的模块400和500.1的设计中，并且本领域中已知的用于设计这些架构的技术被认为位于本申请的保护范围内。在例如Schreier，Richard等人的Understanding delta-sigma data convertersPress(2005)中对delta-sigma调制方案作了进一步描述。本领域中已知的包含sigma-delta调制方案的可选的示例性实施例也被认为位于本申请的保护范围内。
根据本申请，在一个示例性实施例中，可以产生一个与已抽取信号y2具有正交相位关系的已抽取信号。例如，对于其中f1/f2=2.25的示例性实施例而言，针对正交信号y2Q的在周期k处的分割比例可以根据下面的式子（式3）得到：
ΔQ(k)=Δ(k+2)；
并且，在周期k处的延迟可以根据下面的式子（式4）产生：
δ Q ( k ) = frac [ δ ( k ) + 9 16 ] .
根据本申请的启示，本领域中的一名普通技术人员可以容易地得到用于针对f1/f2的其它比例，产生正交的已抽取信号的相应式子，并且这些可选的示例性实施例被认为位于本申请的保护范围内。
图6描绘了用于产生与图3所示的信号y2具有正交相位关系的已抽取信号y2Q的抽取模块200的操作的示例。在图6中，信号y1是在610处示出的。y1的周期k是在601处列出的。在620处，如根据式3计算出的分割比例ΔQ（k）是相对于k示出的。对于k＝1，看到信号y1按照比例2进行分割；对于k＝2，按照比例3进行分割；而对于k＝3以及4，再次按照比例2进行分割，等等。在630处，如根据式4计算出的延迟δQ（k）是相对于k示出的。为了产生y2Q，看到按照ΔQ（k）分割的y1的版本按相应的量0.8125、0.0625、0.3125、0.5625等进行延迟。在640处，示出了y2Q的信号边沿。
图7A描绘了使用信号y1和已抽取信号y2的通信收发机的示例性实施例700A。注意，图7A仅仅是为了描述目的而示出的，而并不是想要限制本申请的保护范围。
在图7A中，把要发送的基带信号750a提供给混频器740A。混频器740A将该信号750a与由TX-RX LO产生器701A产生的信号y1混合，该信号y1的频率f1被选定为对应于用于要发送的信号的期望RF载波频率。混频器740A的输出可以作为信号t1发送。
使用混频器730A将信号y1与由TX-RX LO产生器701A产生的已抽取信号y2进一步混合。由滤波器720A对混频器730A的输出进行滤波，以抽取出具有频率f1+f2的载波信号。在示例性实施例中，频率f1+f2可以选定为对应于用于已接收信号的期望RF载波频率，例如，f2可以选定为对应于用于收发机700A的TX载波频率和RX载波频率之间的频率偏移。
应当理解，与正交信号进行混合可以容易地合并入图7A所示的架构。此外，在可选的系统中，TX和RX载波频率、以及相应的TX和RX LO的频率可以容易地互换。在其它可选的系统中，信号y1的频率f1不需要对应于TX或者RX载波频率中的任一个，而可以取而代之是另一个频率。例如，f1可以选定为，使得f1+f2对应于TX载波频率，并且f1-f2对应于RX载波频率，反之亦然。这些可选的示例性实施例被认为位于本申请的保护范围内。
图7B描绘了使用信号y1和已抽取信号y2的通信收发机的可选的示例性实施例700B。注意，图7B仅仅是为了描述目的而示出的，而并不是想要限制本申请的保护范围。
在图7B中，把要发送的基带信号750b提供给混频器730B。混频器730B将该信号750b与信号y1混合，该信号y1的频率f1被选定为对应于用于要发送的信号的期望RF载波频率。混频器730B的输出可以作为信号t2发送。
将信号y1进一步提供给混频器710B，该混频器710B将y1与已接收到的信号r2混合。将混频器710B的输出提供给第二混频器720B，该混频器720B将混频器710B的输出与已抽取信号y2混合。在示例性实施例中，频率f1可以选定为，使得混频器710B的输出位于与f2相对应的第一中频（IF），以便随后由已抽取信号y2进行下变频。
图8描绘了根据本申请的方法800的示例性实施例。注意，图8仅仅是为了描述目的而示出，而并不想要将本申请的保护范围限制到任何特定的方法。
在图8中，在模块810处，该方法包括：对第一周期信号进行抽取，以产生第二周期信号。
在模块812处，该方法包括：按照可配置的整数比例对所述第一周期信号的频率进行分割，以产生中间信号。
在模块814处，该方法包括：按照可配置的延迟对所述中间信号进行延迟，以产生所述第二周期信号。
图9描绘了其中可以实施本申请的技术的无线通信设备900的设计框图。图9描绘了示例性的收发机设计。一般说来，可以通过一级或多级的放大器、滤波器、上变频器、下变频器等来对发射机和接收机中的信号进行调节。可以将这些电路模块布置成不同于图9所示的结构。此外，图9中未示出的其它电路模块也可以用来对发射机和接收机中的信号进行调节。图9中的一些电路模块也可以省略。
在图9所示的设计中，无线设备900包括收发机920和数据处理器910。数据处理器910可以包括：用于存储数据和程序代码的存储器（图中未示出）。收发机920包括：用于支持双向通信的发射机930和接收机950。一般说来，对于任意数量的通信系统和频带，无线设备900可以包括任意数量的发射机和任意数量的接收机。收发机920的全部或一部分可以在一个或多个模拟集成电路（IC）、RF IC（RFIC）、混合信号IC等上实现。
发射机或接收机可以用超外差式架构或直接转换式架构来实现。在超外差式架构中，信号是通过多个阶段在射频（RF）和基带之间进行频率转换的，例如，对于接收机而言，在第一阶段中，从RF到中频（IF），然后在另一阶段中，从IF到基带。在直接转换式架构中，信号是通过一个阶段在RF和基带之间进行频率转换的。超外差式架构和直接转换式架构可以使用不同电路模块和/或具有不同的要求。在图9所示的设计中，发射机930和接收机950是用直接转换式架构实现的。
在发送路径中，数据处理器910对要发送的数据进行处理，并且将I和Q模拟输出信号提供给发射机930。在所示的示例性实施例中，数据处理器910包括数模转换器（DAC）914a和914b，所述数模转换器（DAC）914a和914b用于将数据处理器910产生的数字信号转换成I和Q模拟输出信号。可以向每个DAC 914a和914b提供由时钟信号产生器915产生的时钟信号915a。
在发射机930内，低通滤波器932a和932b分别对I和Q模拟输出信号进行滤波，以去除由先前的数模转换引起的不需要的图像。放大器（Amp）934a和934b将来自低通滤波器932a和932b的信号分别放大，并且提供I和Q基带信号。上变频器940用来自TX LO信号产生器970的I和Q发送（TX）本地振荡（LO）信号将I和Q基带信号上变频，并且提供已上变频的信号。滤波器942对已上变频的信号进行滤波，以便去除因上变频造成的不需要的图像，并且去除接收频带中的噪声。功率放大器（PA）944对来自滤波器942的信号进行放大，以获得所期望的输出功率电平，并且提供发送RF信号。将该发送RF信号通过双工器或切换器946进行路由，并且通过天线948发送。
在接收路径中，天线948接收由基站发送的信号，并且提供已接收到的RF信号，将所述已接收到的RF信号通过双工器或切换器946进行路由，并且提供给低噪声放大器（LNA）952。用LNA 952将已接收到的RF信号放大，并且用滤波器954进行滤波，以得到所期望的RF输入信号。下变频器960用来自RX LO信号产生器980的I和Q接收（RX）LO信号将RF输入信号下变频，并且提供I和Q基带信号。所述I和Q基带信号由放大器962a和962b放大，并且进而由低通滤波器964a和964b滤波，从而得到I和Q模拟输入信号，将所述I和Q模拟输入信号提供给数据处理器910。在所示的示例性实施例中，数据处理器910包括模数转换器（ADC）916a和916b，所述模数转换器（ADC）916a和916b用于将模拟输入信号转换成数字信号，以便由数据处理器910进一步处理。可以向每个ADC 916a和916b提供由时钟信号产生器915产生的时钟信号915b。
LO信号产生器974包括TX LO信号产生器970和RX LO信号产生器980。TX LO信号产生器970产生用于上变频的I和Q TX LO信号。RXLO信号产生器980产生用于下变频的I和Q RX LO信号。每个LO信号是具有特定基本频率的周期信号。PLL 972接收来自数据处理器910的定时信息，并且产生用于对970和980产生的RX和TX LO信号的频率和/或相位进行调节的信号。在示例性实施例中，PLL 972、TX LO信号产生器970、以及RX LO信号产生器980可以包含本申请的技术。
本领域技术人员将会理解，可以使用任何不同的技术和方法来表示信息和信号。例如，可以用电压、电流、电磁波、磁场或粒子、光场和粒子、或者它们的任意组合，来表示贯穿上述描述可以引用的数据、指令、命令、信息、信号、比特、符号、以及片断。
本领域技术人员还应当理解，结合本文公开的实施例所描述的各种示意性的逻辑框、模块、电路和算法步骤可以实现成电子硬件、计算机软件、或者二者的组合。为了清楚地描绘硬件和软件之间的这种可互换性，上面对各种示意性的部件、框、模块、电路、以及步骤一般是围绕它们的功能展开描述的。至于这种功能是实现成硬件还是实现成软件，取决于特定的应用和施加到整个系统上的设计约束。熟练的技术人员可以针对每个特定应用，以变通的方式实现所描述的功能，但是，这种实现决策不应解释为导致脱离本发明的示例性实施例的范围。
设计成用于执行本文所述功能的通用处理器、数字信号处理器（DSP）、专用集成电路（ASIC）、现场可编程门阵列（FPGA）或其它可编程逻辑器件、分立门或晶体管逻辑、分立硬件部件、或者它们的任意组合，可以用来实现或执行结合本文公开的实施例所描述的各种示意性的逻辑框、模块、以及电路。通用处理器可以是微处理器，或者，该处理器也可以是任何传统的处理器、控制器、微控制器、或者状态机。处理器也可以实现为计算设备的组合，例如，DSP和微处理器的组合、多个微处理器、与DSP核相结合的一个或多个微处理器、或者任何其它此类结构。
结合本文公开的实施例所描述的方法或者算法的步骤可直接以硬件、由处理器执行的软件模块、或二者的组合来具体实现。软件模块可以常驻在随机存取存储器（RAM）、闪存、只读存储器（ROM）、电可编程ROM（EPROM）、电可擦除可编程ROM（EEPROM）、寄存器、硬盘、移动磁盘、CD-ROM、或者本领域中已知的任何其它形式的存储介质中。一种示例性的存储介质连接到处理器，从而使处理器能够从该存储介质读取信息，并且向该存储介质写入信息。或者，存储介质也可以是处理器的组成部分。处理器和存储介质可以常驻在ASIC中。ASIC可以常驻在用户终端中。或者，处理器和存储介质也可以作为分立部件常驻在用户终端中。
在一个或多个示例性实施例中，所述功能可以用硬件、软件、固件、或者它们的任意组合来实现。如果用软件来实现，则可以将这些功能作为一条或多条指令存储在计算机可读介质上或者通过计算机可读介质传输。计算机可读介质包括以下两类：计算机存储介质、以及包括便于计算机程序从一个地方传输到另一个地方的任何介质的通信介质。存储介质可以是计算机能够访问的任何可用介质。这种计算机可读介质可以包括，例如但不限于，RAM、ROM、EEPROM、CD-ROM或其它光盘存储器、磁盘存储器或其它磁存储设备、或者可用来携带或存储具有指令或数据结构形式的所期望的程序代码并且可以由计算机访问的任何其它介质。另外，任何连接都可以确切地称为计算机可读介质。例如，如果软件是使用同轴电缆、光缆、双绞线、数字用户线（DSL）、或者无线技术（比如，红外线、无线电、以及微波）从网站、服务器或者其它远端源发送的，则同轴电缆、光缆、双绞线、DSL、或者无线技术（比如，红外线、无线电、以及微波）包括在介质的定义中。如本文所使用的磁盘和光碟包括：压缩光碟（CD）、激光光碟、光碟、数字多功能光碟（DVD）、软盘、以及蓝光光碟，其中，磁盘通常用磁再现数据，而光碟是由激光器用光再现数据。上述的组合也应当包括在计算机可读介质的范围内。
对所公开的示例性实施例进行了前面的描述，使得本领域任何普通技术人员能够实施或者使用本发明。对于本领域普通技术人员来说，对这些示例性实施例的各种修改是显而易见的，并且，本文定义的总体原理也可以在不脱离本发明的精神或保护范围的前提下应用于其它实施例。因此，本发明并不是旨在限于本文所示出的实施例，而是与本申请公开的原理和新颖性特征的最广范围相一致。

Claims (31)

1.一种用于对第一周期信号进行抽取以产生第二周期信号的方法，该方法包括：
计算第一比例，所述第一比例包括所述第一周期信号的频率与所述第二周期信号的频率的比例；
保存递增的周期索引；
每一周期索引地将所述第一比例与已延迟的信号累加一次；
计算所述累加的输出的向下取整函数，以产生可配置的整数比例；
按照所述可配置的整数比例对所述第一周期信号的频率进行分割，以产生中间信号；以及
按照可配置的延迟对所述中间信号进行延迟，以产生所述第二周期信号。
2.如权利要求1所述的方法，进一步包括：如果所述第一比例具有非零的分数部分，则改变所述可配置的整数比例。
3.如权利要求2所述的方法，其中，所述改变所述可配置的整数比例的步骤包括：
将第二系数从第一系数中减去，所述第二系数包括：所述第一比例与所述周期索引减1的乘积的向下取整函数，所述第一系数包括：所述第一比例与所述周期索引的乘积的向下取整函数。
4.如权利要求1所述的方法，所述按照所述可配置的延迟进行延迟的步骤包括：
按照与所述第一周期信号的一个周期相比更小的延迟来进行延迟。
5.如权利要求4所述的方法，其中，所述按照与一个周期相比更小的延迟来进行延迟的步骤包括：按照所述第一比例与所述周期索引的乘积的分数部分再乘以所述第一周期信号的一个周期，来对所述中间信号进行延迟。
6.如权利要求1所述的方法，进一步包括：
将所述向下取整函数的输出从所述累加的输出中减去，以产生所述可配置的延迟。
7.如权利要求1所述的方法，进一步包括：
将所述向下取整函数的输出从所述累加的输出中减去，以产生第一延迟；以及
对所述第一延迟进行噪声整形，以产生所述可配置的延迟。
8.如权利要求7所述的方法，所述噪声整形步骤包括：对所述第一延迟采用一阶sigma-delta调制。
9.如权利要求1所述的方法，进一步包括：
将所述第一周期信号和所述第二周期信号的乘积与已接收到的信号混合。
10.如权利要求9所述的方法，进一步包括：
将要发送的信号与所述第一周期信号混合。
11.如权利要求1所述的方法，进一步包括：
将所述第一周期信号和所述第二周期信号的乘积与要发送的信号混合；以及
将已接收到的信号与所述第一周期信号混合。
12.如权利要求1所述的方法，进一步包括：
将已接收到的信号与所述第一周期信号混合；
用所述第一周期信号对所述混合的输出进行处理；以及
将所述处理的输出与所述第二周期信号混合。
13.如权利要求1所述的方法，进一步包括：
对所述第一周期信号进行抽取以产生第二正交周期信号，所述用于产生所述第二正交信号的抽取步骤包括：
按照可配置的正交整数比例对所述第一周期信号的频率进行分割，以产生中间正交信号；以及
按照可配置的正交延迟对所述中间正交信号进行延迟，以产生所述第二正交周期信号。
14.一种用于对第一周期信号进行抽取以产生第二周期信号的装置，该装置包括：
钟控加法器，其配置为：每一周期索引地将第一比例与已延迟的信号累加一次，其中，所述第一比例包括所述第一周期信号的频率与所述第二周期信号的频率的比例；
向下取整函数模块，其配置为：计算所述钟控加法器的输出的向下取整函数，以产生可配置的整数比例；
整数分割模块，其配置为：按照所述可配置的整数比例对第一周期信号的频率进行分割，以产生中间信号；以及
延迟模块，其配置为：按照可配置的延迟对所述中间信号进行延迟，以产生第二周期信号。
15.如权利要求14所述的装置，其中，当所述第一比例具有非零的分数部分时，改变所述可配置的整数比例。
16.如权利要求14所述的装置，进一步包括比例产生模块，该比例产生模块配置为将第二系数从第一系数中减去，所述第二系数包括：所述第一比例与所述周期索引减1的乘积的向下取整函数，所述第一系数包括：所述第一比例与所述周期索引的乘积的向下取整函数。
17.如权利要求14所述的装置，所述延迟模块配置为：按照与所述第一周期信号的一个周期相比更小的可配置的延迟，来对所述中间信号进行延迟。
18.如权利要求17所述的装置，其中，所述延迟模块配置为：按照所述第一比例与所述周期索引的乘积的分数部分再乘以所述第一周期信号的一个周期，来对所述中间信号进行延迟。
19.如权利要求14所述的装置，进一步包括：
加法器，其配置为：将所述向下取整函数模块的输出从所述钟控加法器的输出中减去，以产生所述可配置的延迟。
20.如权利要求14所述的装置，进一步包括：
加法器，其配置为：将所述向下取整函数模块的输出从所述钟控加法器的输出中减去，以产生第一延迟；以及
噪声整形模块，其配置为：对所述第一延迟进行噪声整形，以产生所述可配置的延迟。
21.如权利要求20所述的装置，所述噪声整形模块包括一阶sigma delta调制器。
22.如权利要求14所述的装置，进一步包括：
混频器，其配置为：将所述第一周期信号和所述第二周期信号的乘积与已接收到的信号混合。
23.如权利要求22所述的装置，进一步包括：
混频器，其配置为：将要发送的信号与所述第一周期信号混合。
24.如权利要求14所述的装置，进一步包括：
混频器，其配置为：将所述第一周期信号和所述第二周期信号的乘积与要发送的信号混合；以及
混频器，其配置为：将已接收到的信号与所述第一周期信号混合。
25.如权利要求14所述的装置，进一步包括：
第一混频器，其配置为：将已接收到的信号与所述第一周期信号混合；
第二混频器，其配置为：将所述第一混频器的已处理的输出与所述第二周期信号混合。
26.如权利要求14所述的装置，进一步包括：
正交整数分割模块，其配置为：按照可配置的正交整数比例对所述第一周期信号的频率进行分割，以产生中间正交信号；以及
正交延迟模块，其配置为：按照可配置的正交延迟对所述中间正交信号进行延迟，以产生第二正交周期信号。
27.一种用于对第一周期信号进行抽取以产生第二周期信号的装置，该装置包括：
用于计算第一比例的单元，所述第一比例包括所述第一周期信号的频率与所述第二周期信号的频率的比例；
用于保存递增的周期索引的单元；
用于每一周期索引地将所述第一比例与已延迟的信号累加一次的单元；
用于计算所述累加的输出的向下取整函数，以产生可配置的整数比例的单元；
用于按照所述可配置的整数比例对所述第一周期信号的频率进行分割，以产生中间信号的单元；以及
用于按照可配置的延迟对所述中间信号进行延迟，以产生所述第二周期信号的单元。
28.如权利要求27所述的装置，进一步包括：用于按照可配置的延迟对信号进行延迟以产生所述第二周期信号的单元，所述用于延迟的单元包括：用于对所述延迟进行噪声整形的单元。
29.一种用于无线通信的设备，该设备包括：
至少一个基带TX放大器，其用于对模拟TX信号进行放大；
LO信号产生器，其包括TX LO信号产生器和RX LO信号产生器；
上变频器，其耦合到所述TX LO信号产生器和所述至少一个基带TX放大器；
TX滤波器，其耦合到所述上变频器的输出；
功率放大器(PA)，其耦合到所述TX滤波器；
RX滤波器；
低噪声放大器(LNA)，其耦合到所述RX滤波器；
下变频器，其耦合到所述RX LO信号产生器和所述RX滤波器，以及
至少一个低通滤波器，其耦合到所述下变频器的输出，
所述LO信号产生器包括：
整数分割模块，其配置为：按照可配置的整数比例对第一周期信
号的频率进行分割，以产生中间信号；以及
延迟模块，其配置为：按照可配置的延迟对所述中间信号进行延
迟，以产生第二周期信号；所述TX LO信号产生器和所述RX LO信号
产生器中的至少一个配置为：将所述第一周期信号作为LO信号进行缓
冲。
30.如权利要求29所述的设备，所述LO信号产生器进一步包括混频器，其用于将所述第一周期信号与所述第二周期信号进行混合；所述TX LO信号产生器和所述RX LO信号产生器中至少一个配置为：将所述混频器的输出乘积作为LO信号进行缓冲。
31.如权利要求29所述的设备，所述LO信号产生器进一步包括：
正交整数分割模块，其配置为：按照可配置的正交整数比例对所述第一周期信号的频率进行分割，以产生中间正交信号；以及
正交延迟模块，其配置为：按照可配置的正交延迟对所述中间正交信号进行延迟，以产生第二正交周期信号。
CN201080063261.8A 2009-12-15 2010-12-15 基于可配置分频器和可配置延迟的信号抽取技术 Expired - Fee Related CN102742153B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/638,822 2009-12-15
US12/638,822 US8588720B2 (en) 2009-12-15 2009-12-15 Signal decimation techniques
PCT/US2010/060585 WO2011084527A2 (en) 2009-12-15 2010-12-15 Signal decimation techniques

Publications (2)

Publication Number Publication Date
CN102742153A CN102742153A (zh) 2012-10-17
CN102742153B true CN102742153B (zh) 2015-07-22

Family

ID=43769483

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201080063261.8A Expired - Fee Related CN102742153B (zh) 2009-12-15 2010-12-15 基于可配置分频器和可配置延迟的信号抽取技术

Country Status (7)

Country Link
US (1) US8588720B2 (zh)
EP (1) EP2522071A2 (zh)
JP (1) JP5694372B2 (zh)
KR (1) KR101461509B1 (zh)
CN (1) CN102742153B (zh)
TW (1) TW201141044A (zh)
WO (1) WO2011084527A2 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8044742B2 (en) 2009-03-11 2011-10-25 Qualcomm Incorporated Wideband phase modulator
US9000858B2 (en) 2012-04-25 2015-04-07 Qualcomm Incorporated Ultra-wide band frequency modulator
US9069689B2 (en) 2012-06-06 2015-06-30 Analog Devices, Inc. Downsampling with partial-sum re-use
US20150092636A1 (en) * 2013-09-30 2015-04-02 Broadcom Corporation Single local oscillator architecture
DE102014119285A1 (de) * 2014-12-19 2016-06-23 Intel IP Corporation Frequenzgenerator, Verfahren und Computerprogramm

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0180450A2 (en) * 1984-10-31 1986-05-07 Rca Licensing Corporation Television display apparatus having character generator with non-line-locked clock
US5701594A (en) * 1992-11-11 1997-12-23 Nokia Mobile Phones Limited Transmitter/receiver for a TDMA system using common IF SAW filter
US5729179A (en) * 1995-09-28 1998-03-17 Sanyo Electric Co., Ltd. Variable Frequency Divider
US5907253A (en) * 1997-11-24 1999-05-25 National Semiconductor Corporation Fractional-N phase-lock loop with delay line loop having self-calibrating fractional delay element
CN1983820A (zh) * 2005-12-17 2007-06-20 Atmel德国有限公司 Pll频率发生器
US7274231B1 (en) * 2005-09-15 2007-09-25 Integrated Device Technology, Inc. Low jitter frequency synthesizer
KR20090079110A (ko) * 2008-01-16 2009-07-21 국민대학교산학협력단 디엘엘 기반의 분수체배 주파수 합성 장치 및 방법

Family Cites Families (59)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6359216A (ja) * 1986-08-29 1988-03-15 Yokogawa Electric Corp 分周回路
US5121417A (en) 1988-09-02 1992-06-09 Eastman Kodak Company Count-locked loop timing generator
DE4498746T1 (de) * 1993-11-09 1997-07-31 Motorola Inc Gerät und Verfahren zum Freigeben von Elementen einer phasenverriegelten Schleife
US5491673A (en) 1994-06-02 1996-02-13 Advantest Corporation Timing signal generation circuit
WO1997006600A1 (fr) * 1995-08-03 1997-02-20 Anritsu Corporation Diviseur rationnel de frequences et synthetiseur de frequences employant ce diviseur de frequences
JP3281817B2 (ja) 1995-09-28 2002-05-13 三洋電機株式会社 可変分周装置
JPH09307407A (ja) 1996-05-09 1997-11-28 Internatl Business Mach Corp <Ibm> クロック発振器、クロック・ジェネレータ回路、クロック・パルスの発振方法
FR2751809A1 (fr) * 1996-07-24 1998-01-30 Philips Electronics Nv Dispositif de selection de frequence muni d'un detecteur de verrouillage
TW387130B (en) 1996-09-23 2000-04-11 Nat Science Council High frequency CMOS dual/modulus prescaler
JPH10112669A (ja) * 1996-10-07 1998-04-28 Matsushita Electric Ind Co Ltd 周波数シンセサイザ、受信機および周波数変調器
JPH10304000A (ja) 1997-04-30 1998-11-13 Hewlett Packard Japan Ltd 直交振幅変調装置
US6160856A (en) 1997-12-18 2000-12-12 Advanced Micro Devices, Inc. System for providing amplitude and phase modulation of line signals using delay lines
US5977805A (en) 1998-01-21 1999-11-02 Atmel Corporation Frequency synthesis circuit tuned by digital words
US7555263B1 (en) 1999-10-21 2009-06-30 Broadcom Corporation Adaptive radio transceiver
US6788668B1 (en) 2000-02-29 2004-09-07 National Semiconductor Corporation Low power long code synchronization scheme for sleep mode operation of CDMA systems
US6826247B1 (en) 2000-03-24 2004-11-30 Stmicroelectronics, Inc. Digital phase lock loop
US7447252B2 (en) 2000-05-01 2008-11-04 Andrzej Partyka Overhead reduction in frequency hopping system for intermittent transmission
JP3488180B2 (ja) * 2000-05-30 2004-01-19 松下電器産業株式会社 周波数シンセサイザ
AU2002218798A1 (en) * 2000-07-10 2002-01-21 Silicon Laboratories, Inc. Digital phase detector circuit and method therefor
US6996165B2 (en) 2001-01-26 2006-02-07 U.S. Monolithics, L.L.C. Single oscillator transceiver frequency plan
US6937668B2 (en) 2001-03-28 2005-08-30 Spectra Wireless, Inc. Method of and apparatus for performing modulation
US7409012B2 (en) 2001-07-06 2008-08-05 Motorola, Inc. Modulator and signaling method
JP4074166B2 (ja) 2001-09-25 2008-04-09 三星電子株式会社 Ｅｍｉ低減ｐｌｌ
US7154978B2 (en) 2001-11-02 2006-12-26 Motorola, Inc. Cascaded delay locked loop circuit
US20030092419A1 (en) * 2001-11-09 2003-05-15 Dan Nobbe Method and apparatus for a near-unity divider in a direct conversion communication device
US7483508B2 (en) 2001-11-27 2009-01-27 Texas Instruments Incorporated All-digital frequency synthesis with non-linear differential term for handling frequency perturbations
FR2836612B1 (fr) 2002-02-22 2004-10-15 Thales Sa Procede de transmission de donnees numeriques au moyen d'un modulateur de frequence et modulateur correspondant
US7260375B2 (en) * 2002-11-06 2007-08-21 Rf Monolithics, Inc. Frequency agile RF circuit
DE10257181B3 (de) 2002-12-06 2004-07-15 Infineon Technologies Ag Phasenregelkreis mit Modulator
JP3953969B2 (ja) 2003-03-20 2007-08-08 日本電信電話株式会社 デジタル変調送信装置および方法
US7688929B2 (en) 2003-04-01 2010-03-30 Kingston Technology Corp. All-digital phase modulator/demodulator using multi-phase clocks and digital PLL
SE0301005D0 (sv) * 2003-04-03 2003-04-03 Ericsson Telefon Ab L M Method and system of jitter compensation
JP4130384B2 (ja) * 2003-05-14 2008-08-06 京セラ株式会社 無線機
US7356315B2 (en) 2003-12-17 2008-04-08 Intel Corporation Outphasing modulators and methods of outphasing modulation
JP4323968B2 (ja) 2004-01-14 2009-09-02 株式会社日立コミュニケーションテクノロジー 無線通信装置のタイミング調整方法
US7652542B2 (en) * 2004-05-17 2010-01-26 Nec Corporation Signal generator, and transmitter, receiver and transceiver using same
US7202719B2 (en) 2004-09-30 2007-04-10 Motorola, Inc. Method and apparatus for frequency synthesis
KR100641571B1 (ko) * 2005-01-05 2006-10-31 주식회사 팬택앤큐리텔 이동통신 단말기에서의 클럭 발생 장치
KR100714699B1 (ko) * 2005-08-25 2007-05-07 삼성전자주식회사 복수의 통신/방송 서비스를 지원하는 무선 송수신기
ATE438950T1 (de) 2005-10-21 2009-08-15 Nxp Bv Polarmodulationsvorrichtung und verfahren unter verwendung von fm-modulation
US7173462B1 (en) 2005-10-27 2007-02-06 Mediatek Inc. Second order delay-locked loop for data recovery
DE102005060470A1 (de) * 2005-12-17 2007-06-21 Atmel Germany Gmbh PLL-Frequenzgenerator
US7482885B2 (en) 2005-12-29 2009-01-27 Orca Systems, Inc. Method of frequency synthesis for fast switching
US20070242026A1 (en) 2006-04-14 2007-10-18 Qualcomm Incorporated Apparatus and method of pulse generation for ultra-wideband transmission
US7460055B2 (en) * 2006-06-02 2008-12-02 Panasonic Corporation Radar apparatus
KR100777460B1 (ko) 2006-06-16 2007-11-21 삼성전자주식회사 다중위상 발생기를 이용하여 변조속도를 향상시킨 폴라 송신기
US7715493B2 (en) 2006-08-14 2010-05-11 Intel Corporation Digital transmitter and methods of generating radio-frequency signals using time-domain outphasing
TWI324858B (en) 2006-08-16 2010-05-11 Holtek Semiconductor Inc Dll and angle generator
JP2008136031A (ja) 2006-11-29 2008-06-12 Renesas Technology Corp 半導体集積回路装置
US8149022B2 (en) 2007-02-09 2012-04-03 Mediatek Inc. Digital delay line based frequency synthesizer
US8253454B2 (en) * 2007-12-21 2012-08-28 Realtek Semiconductor Corp. Phase lock loop with phase interpolation by reference clock and method for the same
KR101149866B1 (ko) 2007-12-26 2012-05-25 삼성전자주식회사 지연 고정 루프를 이용한 주파수 합성기 장치 및 방법
JP4729054B2 (ja) 2008-01-28 2011-07-20 株式会社東芝 通信用半導体集積回路
US8014465B2 (en) 2008-06-10 2011-09-06 Advantest Corporation Digital modulator, digital modulating method, digital transceiver system, and testing apparatus
US8666325B2 (en) 2008-12-03 2014-03-04 Intel Mobile Communications GmbH Polar feedback receiver for modulator
US8750789B2 (en) 2009-01-19 2014-06-10 Telefonaktiebolaget L M Ericsson (Publ) Systems and methods for forwarding a multi-user RF signal
US8378751B2 (en) 2009-02-13 2013-02-19 Qualcomm Incorporated Frequency synthesizer with multiple tuning loops
US8044742B2 (en) 2009-03-11 2011-10-25 Qualcomm Incorporated Wideband phase modulator
US20120139592A1 (en) 2010-12-07 2012-06-07 Qualcomm Incorporated Method and Apparatus for Frequency Synthesizing

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0180450A2 (en) * 1984-10-31 1986-05-07 Rca Licensing Corporation Television display apparatus having character generator with non-line-locked clock
US5701594A (en) * 1992-11-11 1997-12-23 Nokia Mobile Phones Limited Transmitter/receiver for a TDMA system using common IF SAW filter
US5729179A (en) * 1995-09-28 1998-03-17 Sanyo Electric Co., Ltd. Variable Frequency Divider
US5907253A (en) * 1997-11-24 1999-05-25 National Semiconductor Corporation Fractional-N phase-lock loop with delay line loop having self-calibrating fractional delay element
US7274231B1 (en) * 2005-09-15 2007-09-25 Integrated Device Technology, Inc. Low jitter frequency synthesizer
CN1983820A (zh) * 2005-12-17 2007-06-20 Atmel德国有限公司 Pll频率发生器
KR20090079110A (ko) * 2008-01-16 2009-07-21 국민대학교산학협력단 디엘엘 기반의 분수체배 주파수 합성 장치 및 방법

Also Published As

Publication number Publication date
CN102742153A (zh) 2012-10-17
KR20120093437A (ko) 2012-08-22
US20110143689A1 (en) 2011-06-16
JP5694372B2 (ja) 2015-04-01
KR101461509B1 (ko) 2014-11-14
US8588720B2 (en) 2013-11-19
WO2011084527A3 (en) 2011-09-15
WO2011084527A2 (en) 2011-07-14
EP2522071A2 (en) 2012-11-14
TW201141044A (en) 2011-11-16
JP2013514746A (ja) 2013-04-25

Similar Documents

Publication Publication Date Title
CN102742153B (zh) 基于可配置分频器和可配置延迟的信号抽取技术
JP5869043B2 (ja) 複数の同調ループを有する周波数シンセサイザ
EP2097984B1 (en) Digital linear transmitter architecture
Frappé et al. An All-Digital RF Signal Generator Using High-Speed $\Delta\Sigma $ Modulators
US9608676B2 (en) Digital pre-distortion systems in transmitters
CN103270698B (zh) 使用正交调制系统的无线音频设备
US8606212B2 (en) Near field communications receiver
CN105556848A (zh) 无抖动的误差反馈分数n频率合成器系统和方法
US9041444B1 (en) Time-to-digital convertor-assisted phase-locked loop spur mitigation
CN106716847B (zh) 功率有效的噪声耦合的δς调制器
CN104380599A (zh) 具有嵌入式谐波抑制滤波器的开关放大器
CN105721365A (zh) 噪声整形电路、数字时间转换器、以及噪声整形方法
EP3000171A1 (en) Harmonic filtering for an up-converting, voltage mode, passive mixer
US20150085902A1 (en) RFDAC Transmitter Using Multiphase Image Select FIR DAC and Delta Sigma Modulator with Multiple Rx Band NTF Zeros
US9461636B2 (en) Techniques for enhancing spurious free dynamic range performance
CN108540149B (zh) 无线射频发射机
CN106654485B (zh) 一种微波频段超大延时方法及系统
Forbes et al. Embedded LO synthesis method in harmonic rejection mixers
US11533068B1 (en) Low intermediate frequency transmitter
CN104253656A (zh) 相噪抑制的方法及装置
Staszewski et al. Elimination of spurious noise due to time-to-digital converter
Zhao et al. An all-digital gigahertz class-S transmitter in a 65-nm CMOS
JP5271251B2 (ja) Δς変換器を用いて複数の帯域のｒｆ信号を同時に送信する送信機及びプログラム
EP2328273A1 (en) Digital radio frequency modulators
CN115913258A (zh) 一种利用iq正交混频技术实现发射机小型化的设计系统

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20150722

Termination date: 20191215

CF01 Termination of patent right due to non-payment of annual fee